KR100363652B1 - 다층 커패시터, 배선기판, 감결합 회로 및 고주파 회로 - Google Patents
다층 커패시터, 배선기판, 감결합 회로 및 고주파 회로 Download PDFInfo
- Publication number
- KR100363652B1 KR100363652B1 KR1020000020003A KR20000020003A KR100363652B1 KR 100363652 B1 KR100363652 B1 KR 100363652B1 KR 1020000020003 A KR1020000020003 A KR 1020000020003A KR 20000020003 A KR20000020003 A KR 20000020003A KR 100363652 B1 KR100363652 B1 KR 100363652B1
- Authority
- KR
- South Korea
- Prior art keywords
- conductor
- peripheral
- internal electrode
- external terminal
- capacitor
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 218
- 239000000758 substrate Substances 0.000 title description 2
- 239000004020 conductor Substances 0.000 claims abstract description 207
- 230000002093 peripheral effect Effects 0.000 claims abstract description 90
- 238000000034 method Methods 0.000 claims description 6
- 229910000679 solder Inorganic materials 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 3
- 230000004907 flux Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 239000011295 pitch Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000009774 resonance method Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10515—Stacked components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
Description
Claims (42)
- 적층되어 있는 복수개의 유전체층을 포함하고 있는 커패시터 본체;상기 커패시터 본체의 내부에 배치되어 있는 상기 복수개의 유전체층들 중의 한 유전체층을 통해 상호 대향하고 있는 적어도 한 쌍의 제 1 내부전극 및 적어도 한 쌍의 제 2 내부전극;상기 커패시터 본체의 상기 내부전극들에 실질적으로 팽행하게 연장하고 있는 적어도 한쪽 주면에 배치되어 있는 제 1 외부 단자전극 및 제 2 외부 단자전극;상기 커패시터 본체의 내부에 배치되어 있는 복수개의 제 1 관통도체(feed-through conductor) 및 복수개의 제 2 관통도체; 및상기 제 1 관통도체에 포함되어 있으며, 상기 제 1 내부전극의 주변부에서 상기 제 1 내부전극에 접속되어 있는 제 1 주변 관통도체, 및 상기 제 2 관통도체에 포함되어 있으며, 상기 제 2 내부전극의 주변부에서 상기 제 2 내부전극에 접속되어 있는 제 2 주변 관통도체를 포함하고 있는 다층 커패시터로서,상기 제 1 관통도체는 상기 복수개의 유전체층들 중의 특정의 유전체층을 관통하여 상기 제 1 내부전극과 상기 제 1 외부 단자전극을 전기적으로 접속하고, 그 상태에서 상기 제 1 관통도체가 상기 제 2 내부전극과는 전기적으로 절연되어 있으며, 상기 제 2 관통도체는 상기 복수개의 유전체층들 중의 특정의 유전체층을 관통하여 상기 제 2 내부전극과 상기 제 2 외부 단자전극을 전기적으로 접속하고, 그 상태에서 상기 제 2 관통도체가 상기 제 1 내부전극과는 전기적으로 절연되어 있고, 상기 제 1 및 제 2 관통도체는 상기 내부전극들을 흐르는 전류에 의해 유도되는 자계를 상호 상쇄시키도록 배치되는 것을 특징으로 하는 다층 커패시터.
- 제 1항에 있어서, 상기 제 1 주변 관통도체는 상기 제 1 내부전극의 측면에서 상기 제 1 내부전극에 접속되어 있는 제 1 주변 관통도체를 포함하고 있으며, 상기 제 2 주변 관통도체는 상기 제 2 내부전극의 측면에서 상기 제 2 내부전극에 접속되어 있는 제 2 주변 관통도체를 포함하고 있는 것을 특징으로 하는 다층 커패시터.
- 제 1항에 있어서, 상기 제 1 주변 관통도체 및 상기 제 2 주변 관통도체 중의 적어도 하나는 대응하는 상기 내부전극의 코너(corner)에서 상기 대응하는 내부전극에 접속되어 있는 주변 관통도체를 포함하고 있는 것을 특징으로 하는 다층 커패시터.
- 제 1항에 있어서, 상기 제 1 주변 관통도체는 상기 제 1 내부전극의 측면에서 상기 제 1 내부전극에 접속되어 있는 제 1 주변 관통도체를 포함하고 있고; 상기 제 2 주변 관통도체는 상기 제 2 내부전극의 측면에서 상기 제 2 내부전극에 접속되어 있는 상기 제 2 주변 관통도체를 포함하고 있으며; 동시에 상기 제 1 주변 관통도체 및 상기 제 2 주변 관통도체 중의 적어도 하나는 대응하는 상기 내부전극의 코너에서 상기 대응하는 내부전극에 접속되어 있는 주변 관통도체를 포함하고있는 것을 특징으로 하는 다층 커패시터.
- 제 1항에 있어서, 상기 제 1 및 제 2 외부 단자전극은 상기 제 1 및 제 2 관통도체에 대응하는 점선 형상의 구성으로 분포되는 것을 특징으로 하는 다층 커패시터.
- 제 5항에 있어서, 상기 제 1 및 제 2 외부 단자전극에는 각각 솔더 범프(solder bump)가 형성되어 있는 것을 특징으로 하는 다층 커패시터.
- 제 1항에 있어서, 상기 제 1 및 제 2 외부 단자전극은 상기 커패시터의 한쪽 주면에만 배치되어 있는 것을 특징으로 하는 다층 커패시터.
- 제 1항에 있어서, 상기 제 1 및 제 2 외부 단자전극은 상기 커패시터의 양쪽 주면에 배치되어 있는 것을 특징으로 하는 다층 커패시터.
- 제 1항에 있어서, 상기 제 1 외부 단자전극은 상기 커패시터의 한쪽 주면에 배치되어 있고, 상기 제 2 외부 단자전극은 상기 커패시터의 다른쪽 주면에 배치되어 있는 것을 특징으로 하는 다층 커패시터.
- 제 1항에 있어서, 상기 커패시터가 마이크로 처리장치의 MPU 칩에 형성되어있는 감결합 커패시터를 구성하도록 배열되는 것을 특징으로 하는 다층 커패시터.
- 표면에 청구항 1에 기재된 다층 커패시터가 실장되어 있는 것을 특징으로 하는 배선기판.
- 제 11항에 있어서, 상기 배선기판에는 마이크로 처리장치에 구비되어 있는 MPU 칩이 실장되어 있으며; 상기 배선기판은 상기 MPU 칩에 사용되는 전원을 공급하는 전원용 핫측(hot-side) 배선도체 및 접지 배선도체를 구비하고 있고; 상기 다층 커패시터에 포함되어 있는 제 1 외부 단자전극 및 제 2 외부 단자전극 중의 하나는 상기 전원용 핫측 배선도체에 전기적으로 접속되어 있으며, 상기 제 1 외부 단자전극 및 상기 제 2 외부 단자전극 중의 다른 하나는 상기 접지 배선도체에 접속되어 있는 것을 특징으로 하는 배선기판.
- 제 11항에 있어서, 상기 제 1 및 제 2 외부 단자전극은 각각 범프에 의해 상기 배선기판에 접속되어 있는 것을 특징으로 하는 배선기판.
- 청구항 1에 기재된 다층 커패시터를 포함하고 있는 것을 특징으로 하는 고주파 회로.
- 제 1항에 있어서, 상기 관통도체들의 단면 형상이 실질적인 원형임을 특징으로 하는 다층 커패시터.
- 제 1항에 있어서, 상기 관통도체들의 단면 형상이 실질적인 사변형 및 실질적인 육각형 형상임을 특징으로 하는 다층 커패시터.
- 제 1항에 있어서, 상기 제 1 주변 관통도체 및 상기 제 2 주변 관통도체는 상기 제 1 및 제 2 내부전극의 각 측면의 대략 중앙부에 배치되어 있는 것을 특징으로 하는 다층 커패시터.
- 제 1항에 있어서, 상기 제 1 내부전극에 접속되어 있는 상기 제 1 주변 관통도체들 중의 적어도 하나는 상기 한 제 1 내부전극의 코너에 배치되어 있는 것을 특징으로 하는 다층 커패시터.
- 제 1항에 있어서, 상기 제 2 내부전극에 접속되어 있는 상기 제 2 주변 관통도체들 중의 하나는 상기 한 제 2 내부전극의 코너에 배치되어 있는 것을 특징으로 하는 다층 커패시터.
- 적층되어 있는 복수개의 유전체층을 포함하고 있는 4측면의 커패시터 본체;상기 커패시터 본체의 내부에 배치되어 있는 상기 복수개의 유전체층들 중의 한 유전체층을 통해 상호 대향하고 있으며, 상기 커패시터 본체에서 다양한 위치에 배치되는 적어도 한 쌍의 제 1 내부전극 및 적어도 한 쌍의 제 2 내부전극;상기 커패시터 본체의 상기 내부전극들에 실질적으로 팽행하게 연장하고 있는 적어도 한쪽 주면에 배치되어 있는 제 1 외부 단자전극 및 제 2 외부 단자전극;상기 커패시터 본체의 내부에 배치되어 있는 복수개의 제 1 관통도체 및 복수개의 제 2 관통도체; 및상기 제 1 내부전극의 주변부에서 상기 제 1 내부전극에 접속되어 있는 제 1 주변 관통도체 및 상기 제 2 관통도체에 포함되어 있으며, 상기 제 2 내부전극의 주변부에서 상기 제 2 내부전극에 접속되어 있는 제 2 주변 관통도체를 포함하고 있는 다층 커패시터로서,상기 제 1 관통도체는 상기 복수개의 유전체층들 중의 특정의 유전체층을 관통하여 상기 제 1 내부전극과 상기 제 1 외부 단자전극을 전기적으로 접속하고, 그 상태에서 상기 제 1 관통도체는 상기 제 2 내부전극과는 전기적으로 절연되어 있으며, 상기 제 2 관통도체는 상기 복수개의 유전체층들 중의 특정의 유전체층을 관통하여 상기 제 2 내부전극과 상기 제 2 외부 단자전극을 전기적으로 접속하고, 그 상태에서 상기 제 2 관통도체는 상기 제 1 내부전극과는 전기적으로 절연되어 있고,상기 제 1 및 제 2 관통도체는 상기 복수개의 유전체층의 주면을 따라서 상기 제 1 및 제 2 외부 단자전극으로부터 각각 연장하고 있으며, 상기 제 1 및 제 2 관통도체는 상기 내부전극들을 흐르는 전류에 의해 유도되는 자계를 상호 상쇄시키도록 배치되어 있는 것을 특징으로 하는 다층 커패시터.
- 제 20항에 있어서, 상기 각 제 1 외부 단자전극은 상기 커패시터 본체의 적어도 한쪽 주면을 따라서 상기 한 제 2 외부 단자전극에 인접하여 배치되어 있는 것을 특징으로 하는 다층 커패시터.
- 제 20항에 있어서, 상기 각 제 1 관통도체는 상기 커패시터 본체의 내부에서 상기 한 제 2 관통도체에 인접하여 배치되어 있는 것을 특징으로 하는 다층 커패시터.
- 제 20항에 있어서, 상기 제 1 외부단자는 제 1 극성을 가지고 있으며, 상기 제 2 외부단자는 상기 제 1 극성에 반대인 제 2 극성을 가지고 있는 것을 특징으로 하는 다층 커패시터.
- 제 20항에 있어서, 상기 제 1 관통도체에 포함되어 있으며, 상기 제 1 내부전극의 주변부에서 상기 제 1 내부전극에 접속되어 있는 제 1 주변 관통도체; 및 상기 제 2 관통도체에 포함되어 있으며, 상기 제 2 내부전극의 주변부에서 상기 제 2 내부전극에 접속되어 있는 제 2 주변 관통도체를 더 포함하고 있는 다층 커패시터.
- 제 24항에 있어서, 상기 제 1 주변 관통도체는 상기 제 1 내부전극의 측면에서 상기 제 1 내부전극에 접속되어 있는 제 1 주변 관통도체를 포함하고 있으며, 상기 제 2 주변 관통도체는 상기 제 2 내부전극의 측면에서 상기 제 2 내부전극에 접속되어 있는 제 2 주변 관통도체를 포함하고 있는 것을 특징으로 하는 다층 커패시터.
- 제 24항에 있어서, 상기 제 1 주변 관통도체 및 상기 제 2 주변 관통도체 중의 적어도 하나는 대응하는 상기 내부전극의 코너에서 상기 대응하는 내부전극에 접속되어 있는 주변 관통도체를 포함하고 있는 것을 특징으로 하는 다층 커패시터.
- 제 24항에 있어서, 상기 제 1 주변 관통도체는 상기 제 1 내부전극의 측면에서 상기 제 1 내부전극에 접속되어 있는 제 1 주변 관통도체를 포함하고 있고; 상기 제 2 주변 관통도체는 상기 제 2 내부전극의 측면에서 상기 제 2 내부전극에 접속되어 있는 상기 제 2 주변 관통도체를 포함하고 있으며; 동시에 상기 제 1 주변 관통도체 및 상기 제 2 주변 관통도체 중의 적어도 하나는 대응하는 상기 내부전극의 코너에서 상기 대응하는 내부전극에 접속되어 있는 주변 관통도체를 포함하고 있는 것을 특징으로 하는 다층 커패시터.
- 제 20항에 있어서, 상기 제 1 및 제 2 외부 단자전극은 상기 제 1 및 제 2 관통도체에 대응하는 점선 형상의 구성으로 분포되는 것을 특징으로 하는 다층 커패시터.
- 제 28항에 있어서, 상기 제 1 및 제 2 외부 단자전극에는 각각 솔더 범프가 형성되어 있는 것을 특징으로 하는 다층 커패시터.
- 제 20항에 있어서, 상기 제 1 및 제 2 외부 단자전극은 상기 커패시터의 한쪽 주면에만 배치되어 있는 것을 특징으로 하는 다층 커패시터.
- 제 20항에 있어서, 상기 제 1 및 제 2 외부 단자전극은 상기 커패시터의 양쪽 주면에 배치되어 있는 것을 특징으로 하는 다층 커패시터.
- 제 20항에 있어서, 상기 제 1 외부 단자전극은 상기 커패시터의 한쪽 주면에 배치되어 있고, 상기 제 2 외부 단자전극은 상기 커패시터의 다른쪽 주면에 배치되어 있는 것을 특징으로 하는 다층 커패시터.
- 제 20항에 있어서, 상기 커패시터가 마이크로 처리장치의 MPU 칩에 형성되어 있는 감결합 커패시터를 구성하도록 배열되는 것을 특징으로 하는 다층 커패시터.
- 표면에 청구항 20에 기재된 다층 커패시터가 실장되어 있는 것을 특징으로 하는 배선기판.
- 제 34항에 있어서, 상기 배선기판에는 마이크로 처리장치에 구비되어 있는 MPU 칩이 실장되어 있으며; 상기 배선기판은 상기 MPU 칩에 사용되는 전원을 공급하는 전원용 핫측 배선도체 및 접지 배선도체를 구비하고 있고; 상기 다층 커패시터에 포함되어 있는 제 1 외부 단자전극 및 제 2 외부 단자전극 중의 하나는 상기전원 핫측 배선도체에 전기적으로 접속되어 있으며, 상기 제 1 외부 단자전극 및 상기 제 2 외부 단자전극 중의 다른 하나는 상기 접지 배선도체에 접속되어 있는 것을 특징으로 하는 배선기판.
- 제 34항에 있어서, 상기 제 1 및 제 2 외부 단자전극은 각각 범프에 의해 상기 배선기판에 접속되어 있는 것을 특징으로 하는 배선기판.
- 청구항 20에 기재된 다층 커패시터를 포함하고 있는 것을 특징으로 하는 고주파 회로.
- 제 20항에 있어서, 상기 관통도체들의 단면 형상이 실질적인 원형임을 특징으로 하는 다층 커패시터.
- 제 20항에 있어서, 상기 관통도체들의 단면 형상이 실질적인 사변형 및 실질적인 육각형 형상임을 특징으로 하는 다층 커패시터.
- 제 24항에 있어서, 상기 제 1 주변 관통도체 및 상기 제 2 주변 관통도체는 상기 제 1 및 제 2 내부전극의 각 측면의 대략 중앙부에 배치되어 있는 것을 특징으로 하는 다층 커패시터.
- 제 24항에 있어서, 상기 제 1 내부전극에 접속되어 있는 상기 제 1 주변 관통도체들 중의 적어도 하나는 상기 한 제 1 내부전극의 코너에 배치되어 있는 것을 특징으로 하는 다층 커패시터.
- 제 24항에 있어서, 상기 제 2 내부전극에 접속되어 있는 상기 제 2 주변 관통도체들 중의 하나는 상기 한 제 2 내부전극의 코너에 배치되어 있는 것을 특징으로 하는 다층 커패시터.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11-329012 | 1999-11-19 | ||
JP32901299A JP3489729B2 (ja) | 1999-11-19 | 1999-11-19 | 積層コンデンサ、配線基板、デカップリング回路および高周波回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010049257A KR20010049257A (ko) | 2001-06-15 |
KR100363652B1 true KR100363652B1 (ko) | 2002-12-05 |
Family
ID=18216622
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000020003A KR100363652B1 (ko) | 1999-11-19 | 2000-04-17 | 다층 커패시터, 배선기판, 감결합 회로 및 고주파 회로 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6344961B1 (ko) |
JP (1) | JP3489729B2 (ko) |
KR (1) | KR100363652B1 (ko) |
DE (1) | DE10019839B4 (ko) |
TW (1) | TW494417B (ko) |
Families Citing this family (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7321485B2 (en) | 1997-04-08 | 2008-01-22 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
US7336468B2 (en) | 1997-04-08 | 2008-02-26 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
US9054094B2 (en) | 1997-04-08 | 2015-06-09 | X2Y Attenuators, Llc | Energy conditioning circuit arrangement for integrated circuit |
JP2001185442A (ja) * | 1999-12-27 | 2001-07-06 | Murata Mfg Co Ltd | 積層コンデンサ、デカップリングコンデンサの接続構造および配線基板 |
US6636416B2 (en) * | 2001-06-14 | 2003-10-21 | Intel Corporation | Electronic assembly with laterally connected capacitors and manufacturing method |
US6713860B2 (en) * | 2002-02-01 | 2004-03-30 | Intel Corporation | Electronic assembly and system with vertically connected capacitors |
TW586205B (en) * | 2001-06-26 | 2004-05-01 | Intel Corp | Electronic assembly with vertically connected capacitors and manufacturing method |
US6847527B2 (en) | 2001-08-24 | 2005-01-25 | 3M Innovative Properties Company | Interconnect module with reduced power distribution impedance |
EP1755161A3 (en) * | 2001-08-24 | 2007-05-02 | 3M Innovative Properties Company | Interconnect module with reduced power distribution impedance |
US6888432B2 (en) * | 2002-02-15 | 2005-05-03 | Murata Manufacturing Co., Ltd. | Laminated substrate, method of producing the same, nonreciprocal circuit element, and communication device |
DE10217565A1 (de) * | 2002-04-19 | 2003-11-13 | Infineon Technologies Ag | Halbleiterbauelement mit integrierter gitterförmiger Kapazitätsstruktur |
DE10217566A1 (de) * | 2002-04-19 | 2003-11-13 | Infineon Technologies Ag | Halbleiterbauelement mit integrierter, eine Mehrzahl an Metallisierungsebenen aufweisende Kapazitätsstruktur |
DE60239391D1 (de) * | 2002-06-07 | 2011-04-21 | St Microelectronics Srl | rgungsringes mit großem parasitärem Widerstand |
US6606237B1 (en) * | 2002-06-27 | 2003-08-12 | Murata Manufacturing Co., Ltd. | Multilayer capacitor, wiring board, decoupling circuit, and high frequency circuit incorporating the same |
CN100437850C (zh) * | 2002-10-30 | 2008-11-26 | 京瓷株式会社 | 电容器,布线基板,退耦电路以及高频电路 |
US6819543B2 (en) * | 2002-12-31 | 2004-11-16 | Intel Corporation | Multilayer capacitor with multiple plates per layer |
US20040231885A1 (en) * | 2003-03-07 | 2004-11-25 | Borland William J. | Printed wiring boards having capacitors and methods of making thereof |
DE10313891A1 (de) * | 2003-03-27 | 2004-10-14 | Epcos Ag | Elektrisches Vielschichtbauelement |
US6950300B2 (en) * | 2003-05-06 | 2005-09-27 | Marvell World Trade Ltd. | Ultra low inductance multi layer ceramic capacitor |
US6992387B2 (en) * | 2003-06-23 | 2006-01-31 | Intel Corporation | Capacitor-related systems for addressing package/motherboard resonance |
JP4623988B2 (ja) * | 2003-06-27 | 2011-02-02 | 京セラ株式会社 | コンデンサ及びその実装構造 |
DE10341564B4 (de) * | 2003-09-09 | 2007-11-22 | Infineon Technologies Ag | Kondensatoranordnung und Verfahren zur Herstellung derselben |
JP4079120B2 (ja) * | 2004-06-04 | 2008-04-23 | 株式会社村田製作所 | 積層型セラミックコンデンサの製造方法 |
JP4597585B2 (ja) * | 2004-06-04 | 2010-12-15 | 日本特殊陶業株式会社 | 積層電子部品及びその製造方法 |
JP2006032747A (ja) * | 2004-07-20 | 2006-02-02 | Ngk Spark Plug Co Ltd | 積層電子部品及びその製造方法 |
US7075185B2 (en) * | 2004-09-14 | 2006-07-11 | Hewlett-Packard Development Company, L.P. | Routing vias in a substrate from bypass capacitor pads |
US7149072B2 (en) * | 2004-11-04 | 2006-12-12 | Samsung Electro-Mechanics Co., Ltd. | Multilayered chip capacitor array |
KR100674830B1 (ko) * | 2004-11-04 | 2007-01-25 | 삼성전기주식회사 | 적층형 캐패시터 어레이 |
GB2439862A (en) | 2005-03-01 | 2008-01-09 | X2Y Attenuators Llc | Conditioner with coplanar conductors |
KR20060134277A (ko) * | 2005-06-22 | 2006-12-28 | 삼성전기주식회사 | 내장형 상하전극 적층부품 및 그의 제조 방법 |
JPWO2007010768A1 (ja) * | 2005-07-15 | 2009-01-29 | 株式会社村田製作所 | コンデンサおよびその製造方法 |
DE102006056872A1 (de) * | 2006-12-01 | 2008-06-12 | Epcos Ag | Vielschicht-Kondensator |
US8238116B2 (en) * | 2007-04-13 | 2012-08-07 | Avx Corporation | Land grid feedthrough low ESL technology |
JP4501996B2 (ja) | 2007-11-29 | 2010-07-14 | Tdk株式会社 | 貫通コンデンサの実装構造 |
US20090296310A1 (en) * | 2008-06-03 | 2009-12-03 | Azuma Chikara | Chip capacitor precursors, packaged semiconductors, and assembly method for converting the precursors to capacitors |
JP4687757B2 (ja) | 2008-07-22 | 2011-05-25 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
JP4772132B2 (ja) * | 2009-01-13 | 2011-09-14 | 京セラ株式会社 | コンデンサ素子内蔵多層配線基板 |
KR101846388B1 (ko) * | 2011-11-29 | 2018-04-09 | 한국전자통신연구원 | 수직구조 캐패시터 및 수직구조 캐패시터의 형성 방법 |
US8779849B2 (en) * | 2012-01-27 | 2014-07-15 | Micron Technology, Inc. | Apparatuses and methods for providing capacitance in a multi-chip module |
US9213386B2 (en) | 2012-10-22 | 2015-12-15 | Micron Technology, Inc. | Apparatuses and methods and for providing power responsive to a power loss |
KR101872582B1 (ko) * | 2016-03-22 | 2018-06-28 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
KR101933414B1 (ko) | 2016-11-11 | 2018-12-28 | 삼성전기 주식회사 | 다층 박막 커패시터 |
WO2022034797A1 (ja) * | 2020-08-12 | 2022-02-17 | 株式会社村田製作所 | 多端子積層コンデンサ |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3308359A (en) | 1965-03-12 | 1967-03-07 | Bruce R Hayworth | Low-inductance capacitor |
US3612963A (en) | 1970-03-11 | 1971-10-12 | Union Carbide Corp | Multilayer ceramic capacitor and process |
US3822397A (en) | 1973-05-07 | 1974-07-02 | Sprague Electric Co | A capacitor package with a split metal-plate terminal cover |
US3971970A (en) | 1974-11-27 | 1976-07-27 | P. R. Mallory & Co., Inc. | Electrical component with low impedance at high frequency |
US4074340A (en) | 1976-10-18 | 1978-02-14 | Vitramon, Incorporated | Trimmable monolithic capacitors |
US4295183A (en) | 1979-06-29 | 1981-10-13 | International Business Machines Corporation | Thin film metal package for LSI chips |
US4274124A (en) | 1979-12-26 | 1981-06-16 | International Business Machines Corporation | Thick film capacitor having very low internal inductance |
US4328530A (en) | 1980-06-30 | 1982-05-04 | International Business Machines Corporation | Multiple layer, ceramic carrier for high switching speed VLSI chips |
US4346429A (en) | 1980-07-09 | 1982-08-24 | Union Carbide Corporation | Multilayer ceramic capacitor with foil terminal |
FR2507379A1 (fr) | 1981-06-05 | 1982-12-10 | Europ Composants Electron | Bloc de condensateurs en serie et multiplicateur de tension utilisant un tel bloc de condensateurs |
US4419714A (en) | 1982-04-02 | 1983-12-06 | International Business Machines Corporation | Low inductance ceramic capacitor and method for its making |
US4430690A (en) | 1982-10-07 | 1984-02-07 | International Business Machines Corporation | Low inductance MLC capacitor with metal impregnation and solder bar contact |
JPS60158612A (ja) | 1984-01-27 | 1985-08-20 | 富士通株式会社 | 多層セラミツクコンデンサ |
DE3669614D1 (de) | 1985-01-17 | 1990-04-19 | Eurofarad | Keramischer hochfrequenzmehrschichtkondensator mit hoher kapazitaet. |
US4706162A (en) | 1985-01-22 | 1987-11-10 | Rogers Corporation | Multilayer capacitor elements |
US4814940A (en) | 1987-05-28 | 1989-03-21 | International Business Machines Corporation | Low inductance capacitor |
US4830723A (en) | 1988-06-22 | 1989-05-16 | Avx Corporation | Method of encapsulating conductors |
US4831494A (en) | 1988-06-27 | 1989-05-16 | International Business Machines Corporation | Multilayer capacitor |
US4853826A (en) | 1988-08-01 | 1989-08-01 | Rogers Corporation | Low inductance decoupling capacitor |
US4852227A (en) * | 1988-11-25 | 1989-08-01 | Sprague Electric Company | Method for making a multilayer ceramic capacitor with buried electrodes and terminations at a castellated edge |
US4862318A (en) | 1989-04-04 | 1989-08-29 | Avx Corporation | Method of forming thin film terminations of low inductance ceramic capacitors and resultant article |
JPH05205966A (ja) | 1992-01-24 | 1993-08-13 | Murata Mfg Co Ltd | 積層コンデンサ |
US5517385A (en) | 1992-11-19 | 1996-05-14 | International Business Machines Corporation | Decoupling capacitor structure |
JPH06260364A (ja) | 1993-03-08 | 1994-09-16 | Masusaku Okumura | チップ部品 |
JPH07201651A (ja) * | 1993-12-28 | 1995-08-04 | Sumitomo Metal Ind Ltd | 積層コンデンサ |
JPH07307412A (ja) * | 1994-05-10 | 1995-11-21 | Sumitomo Metal Ind Ltd | バイパス用コンデンサ搭載積層パッケージ |
JPH07326536A (ja) | 1994-05-31 | 1995-12-12 | Kyocera Corp | セラミックコンデンサ |
US5880925A (en) | 1997-06-27 | 1999-03-09 | Avx Corporation | Surface mount multilayer capacitor |
JPH11135356A (ja) * | 1997-10-30 | 1999-05-21 | Kyocera Corp | 積層セラミックコンデンサ |
JP2991175B2 (ja) * | 1997-11-10 | 1999-12-20 | 株式会社村田製作所 | 積層コンデンサ |
US6034864A (en) * | 1997-11-14 | 2000-03-07 | Murata Manufacturing Co., Ltd. | Multilayer capacitor |
JPH11204372A (ja) | 1997-11-14 | 1999-07-30 | Murata Mfg Co Ltd | 積層コンデンサ |
-
1999
- 1999-11-19 JP JP32901299A patent/JP3489729B2/ja not_active Expired - Lifetime
-
2000
- 2000-02-25 TW TW089103304A patent/TW494417B/zh not_active IP Right Cessation
- 2000-02-28 US US09/514,769 patent/US6344961B1/en not_active Expired - Lifetime
- 2000-04-17 KR KR1020000020003A patent/KR100363652B1/ko active IP Right Grant
- 2000-04-20 DE DE10019839A patent/DE10019839B4/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2001148325A (ja) | 2001-05-29 |
KR20010049257A (ko) | 2001-06-15 |
DE10019839A1 (de) | 2001-06-21 |
US6344961B1 (en) | 2002-02-05 |
JP3489729B2 (ja) | 2004-01-26 |
TW494417B (en) | 2002-07-11 |
DE10019839B4 (de) | 2010-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100363652B1 (ko) | 다층 커패시터, 배선기판, 감결합 회로 및 고주파 회로 | |
KR100364009B1 (ko) | 다층 커패시터, 배선기판, 감결합 회로 및 고주파 회로 | |
KR100367859B1 (ko) | 적층 커패시터와 감결합 커패시터의 배선접속구조, 및배선기판 | |
KR100364967B1 (ko) | 적층 커패시터, 배선 기판, 및 고주파 회로 | |
US6606237B1 (en) | Multilayer capacitor, wiring board, decoupling circuit, and high frequency circuit incorporating the same | |
US6327134B1 (en) | Multi-layer capacitor, wiring board, and high-frequency circuit | |
KR100331931B1 (ko) | 다층 커패시터 | |
KR101025999B1 (ko) | 회로기판 장치 및 집적회로 장치 | |
US20040027813A1 (en) | Manufacturing methods for an electronic assembly with vertically connected capacitors | |
US20070152339A1 (en) | Method for testing component built in circuit board | |
JP2001185441A (ja) | 積層コンデンサ、配線基板、デカップリング回路および高周波回路 | |
JP2004531049A (ja) | 拡張表面ランドを有するキャパシター及びその製造方法 | |
US6859352B1 (en) | Capacitor sheet | |
JP3680673B2 (ja) | 積層コンデンサ、配線基板、デカップリング回路および高周波回路 | |
JP4453911B2 (ja) | 積層コンデンサ、デカップリングコンデンサの接続構造および配線基板 | |
JPH06176958A (ja) | 貫通形積層セラミックコンデンサの実装構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121019 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20131101 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20141104 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20151113 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20161111 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20171110 Year of fee payment: 16 |
|
FPAY | Annual fee payment |
Payment date: 20181113 Year of fee payment: 17 |