KR100947455B1 - 인덕터 소자 제조 방법 - Google Patents

인덕터 소자 제조 방법 Download PDF

Info

Publication number
KR100947455B1
KR100947455B1 KR1020020085139A KR20020085139A KR100947455B1 KR 100947455 B1 KR100947455 B1 KR 100947455B1 KR 1020020085139 A KR1020020085139 A KR 1020020085139A KR 20020085139 A KR20020085139 A KR 20020085139A KR 100947455 B1 KR100947455 B1 KR 100947455B1
Authority
KR
South Korea
Prior art keywords
core
film
forming
insulating film
heat transfer
Prior art date
Application number
KR1020020085139A
Other languages
English (en)
Other versions
KR20040058755A (ko
Inventor
홍희정
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020020085139A priority Critical patent/KR100947455B1/ko
Publication of KR20040058755A publication Critical patent/KR20040058755A/ko
Application granted granted Critical
Publication of KR100947455B1 publication Critical patent/KR100947455B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 고온 열처리가 가능하고 코어와 코일의 중심축을 일치시킬 수 있는 인덕터 소자 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 기판 상에 절연막을 형성하는 단계; 상기 절연막 상에 코어 및 코일 형성 영역을 정의하는 단계; 상기 정의된 영역 중 적어도 어느 하나의 영역에서의 상기 절연막을 선택적으로 식각하는 단계; 상기 식각된 절연막에 코어 형성용 물질을 증착하여 매립하는 단계; 상기 증착된 코어 형성용 물질 상에 복사열전달 방지막을 형성하는 단계; 상기 코어 형성용 물질의 자화 특성을 확보하기 위해 상기 복사열전달 방지막 상에 급속열처리 공정을 실시하는 단계; 화학기계적연마 공정을 통해 상기 복사열전달 방지막과 상기 코어 형성용 물질을 제거하여 상기 절연막과 평탄화된 코어를 형성하는 단계; 상기 코어가 형성된 전체 구조 상부에 평탄화 절연막을 형성하는 단계; 상기 코어 주변의 상기 정의된 영역의 상기 평탄화 절연막과 절연막을 식각하여 다마신 구조를 형성하는 단계; 및 상기 다마신 구조를 매립하는 코일을 형성하는 단계를 포함하는 인덕터 소자 제조 방법을 제공한다.
인덕터, 복사열전달 방지막, RTP, 코어, 코일, 듀얼 다마신.

Description

인덕터 소자 제조 방법{Method for fabrication of inductor device}
도 1a 내지 도 1k는 본 발명의 일실시예에 따른 인덕터 소자 제조 단계를 도시한 공정도.
* 도면의 주요 부분에 대한 설명
10a : 도전구조 10b : 절연구조
11 : 확산방지막 12 : 제1절연막
13 : 층간절연막 14 : 제2절연막
15 : 식각방지막 16 : 하드마스크
21 : 평탄화 절연막 24 : 코어
25 : 복사열전달 방지막
본 발명은 인덕터(Inductor) 소자에 관한 것으로, 특히 고온 열처리가 가능 하며, 코어(Core)와 코일(Coil)의 중심축을 일치시킬 수 있는 인덕터 소자 제조방법에 관한 것이다.
개인용 휴대 통신의 발전으로 인하여 RF 아날로그(Analog) IC 의 개발이 필요함에 따라 수동소자인 인덕터의 집적화에 대한 연구가 활발히 진행중에 있는 추세이다.
통상, 인덕터는 코일 부분과 코어 부분으로 구분되며, 코일은 자기장을 형성하고 코어는 그 자기장을 저장하는 역할을 하게 된다. 따라서, 인덕터의 성능은 이러한 코어 재료가 얼마만큼 자기장을 저장할 수 있는지에 의해서 평가되며, 이러한 코어의 효율은 투자율(Permeability)에 의하여 좌우된다.
그러나, 일반적인 인덕터의 집적화 제조 방법은 MLM 부분의 금속층(Metal layer)을 패터닝하여 코일을 형성하는 방법으로 진행되고있다. 즉, 인덕터에는 코일 부분만 형성되고 코어 부분은 형성되지 않는다. 이러한 구조의 인덕터는 진공상태의 코어를 가지고 있는 것과 같으며 약 1 정도의 투자율을 갖게된다.
이로 인해, 최근에는 투자율이 높은 연자성 박막을 사용하여 코어 부분을 형성하여 인덕터의 효율을 개선시키고자 하는 연구가 활발히 진행되고 있다.
코어 재료에 대한 플라즈마 식각(Plasma etching)은 알려져 있지 않고 상감기법(Damascene)은 가능하다. 그러나, 코어 재료의 열처리는 소자 불량을 유발할 수 있는 고온을 요구하므로 특별한 방법이 필요하다.
예컨대, 코발트(Co)와 니켈(Ni)을 포함하는 자성 재료는 900℃∼950℃의 고온 열처리를 거쳐야 자성 재료 역할을 할 수 있으나, 배선 재료 및 트랜지스터 등 은 450℃ 이상의 고온에서는 소자의 불량이 야기된다.
따라서, 고온 열처리가 가능한 인덕터 소자의 제조 공정이 요구되어 진다.
본 발명은 상기와 같은 문제점을 해결하기 위해 제안된 것으로서, 고온 열처리가 가능하고 코어와 코일의 중심축을 일치시킬 수 있는 인덕터 소자 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, 기판 상에 절연막을 형성하는 단계; 상기 절연막 상에 코어 및 코일 형성 영역을 정의하는 단계; 상기 정의된 영역 중 적어도 어느 하나의 영역에서의 상기 절연막을 선택적으로 식각하는 단계; 상기 식각된 절연막에 코어 형성용 물질을 증착하여 매립하는 단계; 상기 증착된 코어 형성용 물질 상에 복사열전달 방지막을 형성하는 단계; 상기 코어 형성용 물질의 자화 특성을 확보하기 위해 상기 복사열전달 방지막 상에 급속열처리 공정을 실시하는 단계; 화학기계적연마 공정을 통해 상기 복사열전달 방지막과 상기 코어 형성용 물질을 제거하여 상기 절연막과 평탄화된 코어를 형성하는 단계; 상기 코어가 형성된 전체 구조 상부에 평탄화 절연막을 형성하는 단계; 상기 코어 주변의 상기 정의된 영역의 상기 평탄화 절연막과 절연막을 식각하여 다마신 구조를 형성하는 단계; 및 상기 다마신 구조를 매립하는 코일을 형성하는 단계를 포함하는 인덕터 소자 제 조 방법을 제공한다.
본 발명은 듀얼 다마신 공정(Dual damascene process)을 적용하며 코어와 코일을 하나의 레티클로 현상하여 재현성을 확보하고 효율을 극대화할 수 있도록 하며, 코어와 코일을 하나의 레티클로 현상하더라도 각각 다른 재료를 사용할 수 있도록 한다.
또한, 자성 재료 증착 후 금속을 증착한 후 급속열처리(Rapid Thermal Precess; 이하 RTP라 함)를 적용하였고, RTP 진행중 트랜지스터와 배선의 온도 상승을 방지하고자 척(Chuck) 온도를 400℃ 이하로 유지하였다. 자성 재료 상부의 금속은 3000K 정도의 색온도를 가지는 광원의 주된 파장에서의 표면깊이(Skin depth) 이상의 두께로 증착하여 RTP의 적외선이 트랜지스터나 배선에 직접 복사되는 것을 방지한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1a 내지 도 1k는 본 발명의 일실시예에 따른 인덕터 소자 제조 단계를 도시한 공정도로서, 이를 참조하여 본 발명의 인덕터 제조 공정을 상세히 살펴 본다.
먼저, 도 1a에 도시된 바와 같이, 트랜지스터(도시하지 않음)를 포함하는 소정의 도전구조(10a)와 절연구조(10b)가 형성된 반도체 기판 상에 확산방지막(11)과 유전율이 낮은(Low-k) 제1절연막(12)과 층간절연막(13) 및 유전율이 낮은 제2절연막(14)을 차례로 형성한다.
여기서, 확산방지막(11)은 통상의 구리(Cu)를 사용하는 것이 바람직하다.
후속 화학기계적연막(Chemical Mechanical Polishing; 이하 CMP라 함) 공정에 따른 제2절연막(14)의 손실을 방지하기 위한 식각방지용 물질과 하드마스크용 물질 및 반사방지용 물질을 차례로 증착 또는/ 및 도포한 다음, 포토레지스트를 도포하고 코어 및 코일을 정의하기 위한 레티클을 사용하여 포토레지스트를 노광하고 현상하여 포토레지스트 패턴(18)을 형성한다. 이어서, 포토레지스트 패턴(18)을 식각마스크로 반사방지용 물질막과 하드마스크용 물질막 및 식각방지용 물질막을 차례로 식각하여 포토레지스트 패턴(18)과 반사방지막(17)과 하드마스크(16) 및 식각방지막(15)이 식각된 구조를 형성한다. 반사방지막(17)은 유기계열(Organic)의 물질을 사용하는 것이 바람직하다.
따라서, 산(19)과 골(20)의 형태로 형성된 패턴 정의 영역을 통해 코어와 코일의 패턴 영역이 정의되며, 이 둘의 중심점이 일치된다. 여기서, 코일의 패턴 영역은 배선 영역에 속하는 것으로 더욱 자세히는 코어와 배선 영역이 정의된다고 볼 수 있다.
이어서, 포토레지스트 스트립(PR strip) 공정을 통해 포토레지스트 패턴(18)과 반사방지막(17)을 제거한 다음, 세정 공정을 실시한다.
세정 후 전면에 SOG(Spin On Glass) 또는 HSQ(Hydrogen SilsesQuioxane) 등의 평탄성이 우수한 물질을 이용하여 전면에 도포하여 산(19)과 골(20) 형태의 패 턴 상부에서 막 평탄도가 뛰어난 평탄화 절연막(21)을 형성한다.
이 때, 평탄화 절연막(21) 재료로는 전술한 SOG와 HSQ 이외에 HSOG, SiLK 또는 HOSP 등을 사용할 수 있다.
미시적으로 요철이 있는 웨이퍼에 SOG 또는 HSQ를 도포하면 힘의 평형의 원리와 연속성 보존의 법칙에 의해 SOG 또는 HSQ가 공기와 접촉하는 면이 평탄해지는 현상을 이용하여 후속 비아 마스크가 정의될 면을 평탄화하였다.
포토레지스트의 표면이 평탄하지 않을 때는 난반사가 일어나서 패턴을 정의하는(Define) 정밀도가 떨어진다. 따라서, 마스킹 공정을 진행할 때 포토레지스트 도포 전의 구조가 평탄할 수록 포토레지스트의 표면이 평탄해지고 마스킹의 정확성이 좋아지며 더 작은 패턴을 형성할 수 있다.
평탄화 절연막(21) 상에 코어 형성을 위한 포토레지스트 패턴(22)을 형성한다. 도 1b는 코어 영역 정의를 위한 포토레지스트 패턴(22)이 형성된 공정 단면을 나타낸다.
도 1c는 포토레지스트 패턴(22)을 식각마스크로 평탄화 절연막(21)과 제2절연막(14)이 식각되고, 이 때 층간절연막(13)이 식각 베리어로 작용하여 층간절연막(13)에서 식각 멈춤이 발생하였고, 이 후 포토레지스트 패턴(22)의 제거와 세정 공정이 완료됨으로써, 코어 형성을 위한 오픈부(23)가 형성된 공정 단면을 나타낸다.
다음으로, 자성체 재료 예컨대, 코발트(Co)와 니켈(Ni)이 소정의 비율로 혼합된 물질을 전면에 증착하여 오픈부(23)를 매립한 다음, 그 상부에 후속 자성체 재료의 열처리시 하지층으로의 복사열전달을 방지하기 위해 복사열전달 방지막(25)을 형성한다.
도 1d는 인덕터 코어(24)와 복사열전달 방지막(25)이 형성된 단면을 나타낸다.
이어서, 900℃ 이상의 온도에서 열처리를 실시하여 코어(24)의 자성 특성을 향상시킨다. 구체적으로, 900℃ ∼ 950℃의 온도에서 RTP 공정을 실시하며, 이 때 복사열전달 방지막(25)은 RTP 광원인 옐로우(Yellow) 및 적외선 광원이 자신의 하부로 전달되는 것을 방지한다. 코어(24)는 RTP 복사에 의해 직접 가열되지 않고, 가열된 금속인 복사열전달 방지막(25)으로부터 전도되는 열에 의해 가열된다. 코어(24) 재료와 하부의 도전구조(10a)와는 제1절연막(12)에서 격리되어 열전달이 방지된다. 이 때, 기판 하부는 400℃ 이하로 유지된 척에 위치한다.
여기서, 복사열전달 방지막(25) 재료로는 그 용융점이 900℃ 이상인 텅스텐(W)이 적합하고, 그 이외에 티타늄(Ti), 탄탈륨(Ta) 또는 니켈(Ni) 등의 금속 물질을 사용할 수 있다.
즉, 종래에는 자성재료를 반도체 공정이 이루어지는 가판에 증착한 후 열처리할 수 있는 방법이 없었으나, 본 실시예에서는 전자기파의 표면깊이가 전도도에 반비례하는 원리를 금속인 복사열전달 방지막(25)을 코어(24) 위에 증착한 후 기판 하부를 쿨링(Cooling)시킨 상태에서 금속인 복사열전달 방지막(25) 표면을 RTP로 가열하여 복사열전달 방지막(25)에 닿아 있는 자성 재료가 충분히 열처리 되면서도 코어(24) 하부의 도전구조(10a) 및 트랜지스터가 복사열에 손상되는 것을 방지하였 다. 열처리시 하지 도전구조(10a)는 열전도도가 낮은 제1절연막(12)에 의해 자성재료와 분리되어 있어 복사열로 인한 트랜지스터 등의 도전구조(10a)의 특성 열화를 방지할 수 있다.
하기의 수학식1은 복사열 방정식을 나타낸다.
표면깊이(Skin depth) = (굴절계수/전기전도도) ×(파장/2π)
또한, 투과한 빛의 세기는 표면깊이에 반비례한다.
한편, 복사열전달 방지막(25) 증착 후, RTP 공정 전에 반사반지막을 추가로 도포하여 복사열전달을 효과적으로 차단할 수 있다.
이 때, 반사방지막으로는 실리콘질화막, 실리콘산화질화막, 티타늄질화막, 탄탈륨질화막, 티타늄산화막, 탄탈륨산화막 또는 실리콘막 등을 사용할 수 있다.
하드마스크(16)가 드러날 때까지 복사열전달 방지막(25)과 코어(24)을 CMP 공정을 통해 제거하여 하드마스크(16) 및 평탄화 절연막(21)와 평탄화되며, 제1절연막(12) 사이에 매립된 형태의 코어(24)가 형성되며, 도 1e는 이러한 공정이 완료된 공정 단면을 나타낸다.
다음으로, 도 1f에 도시된 바와 같이 평탄화된 전면에 PE-TEOS(Plasma Enhanced-Tetra Ethyl Ortho Silicate) 등의 산화막(33)을 증착하고 반사방지막(26)을 도포한 후, 비아홀 마스크 형성 공정을 통해 비아 형성용 포토레지스트 패턴(27)을 형성한다. 반사방지막(26)은 유기계열을 사용하는 것이 바람직 하며, 산화막(33)은 비아홀 형성 후 세정 공정에서 자료 재료의 특성이 변질되는 것을 방지하기 위한 것이다. 예컨대, 산화막(33)의두께를 50Å으로 적용한 결과 그 특성이 우수하였다. 그러나, 이것은 그 상하부의 물질에 따라 달라지므로 그 두께는 50Å으로 한정되지는 않는다.
도면에서 코어(24)와 비아홀 형성용 포토레지스트 패턴(27)의 중심이 틀린 것은 리소그라피 공정에서의 오정렬을 나타내기 위함이다.
도 1g에 도시된 바와 같이, 포토레지스트 패턴(27)을 식각마스크로 반사방지막(26)과 산화막(33)과 평탄화 절연막(21)과 제2절연막(14)과 층간절연막(13) 및 제1절연막(12)을 차례로 식각하여 비아홀(28)을 형성하는 바, 이 경우 보통 확산방지막(11)이 드러나도록 식각하지 않고 후속 공정의 마진을 확보하기 위해 제1절연막(12)의 일부를 남긴다.
계속해서, 도 1h에 도시된 바와 같이, 통상의 O2 플라즈마를 사용하는 포토레지스트 스트립 공정을 통해 포토레지스트 패턴(27)과 반사방지막(26)을 제거한다.
이어서, 도 1i에 도시된 바와 같이, 산화막(33)과, 평탄화 절연막(21)과 제2절연막(14) 및 층간절연막(13)을 식각하여 트렌치(29)를 형성하며, 이 때 비아홀(28) 형성때 남겨 두었던 제1절연막(12) 일부와 확산방지막(11)을 식각하여 하부의 도전구조(10b)를 오픈시킨다. 따라서, 도전구조(10b)를 오픈시키는 비아홀(28)과 트렌치가 듀얼 다마신 구조(30)를 이루고 있음을 확인할 수 있다.
이어서, 도 1j에 도시된 바와 같이, 듀얼다마신 구조(30)가 형성된 전체 구조의 프로파일을 따라 구리 등을 이용하여 확산방지막(31)을 형성하고, 계속해서 다마신 구조(30)를 충분히 매립할 수 있도록 코일 및 배선 물질을 증착한다. 도면부호 '32a'는 증착된 배선층을 나타낸다.
여기서, 코일 및 배선 물질로는 통상적으로 구리를 사용한다.
다음으로, 도 1k에 도시된 바와 같이, 배선층(32a)과 확산방지막(31) 및 코어(24)를 CMP를 통해 평탄화시킴으로써, 그 중심축이 일치되며 서로 격리된 코어(24)와 코일(32b)이 형성되며, 도 1k의 단면도의 상부에는 이러한 코일(32b)이 1회 감긴 인덕터 소자의 평면을 나타낸다.
실제의 경우 코일(32b)의 감긴 회수가 1이상이지만 여기서는 도면 및 설명의 간략화를 위해 1회인 인덕터 소자를 그 예로 하여 설명하였다.
전술한 본 발명은, 인덕터 소자를 실제의 반도체 기판에 구현함에 있어서, 복사열전달 방지막을 코어 상부에 형성하고 그 상부에 900℃ 이상의 고온 RTP 공정을 실시하여 자성 재료의 특성을 확보하면서도 복사열전달을 통한 하부 트랜지스터 등의 손실을 방지할 수 있어 인덕터 소자의 특성을 향상시킬 수 있으며, 듀얼 다마신 공정을 적용하여 인덕터를 형성함으로써 코어와 코일의 중심점을 일치시킬 수 있음을 실시예를 통해 알아 보았다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으 나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기와 같이 이루어지는 본 발명은, 인덕터 제작시 고온 열처리를 가능하게 하여 인덕터 소자의 특성을 향상시킬 수 있는 효과를 기대할 수 있다.
또한, 코어와 코일의 중심축을 일치시켜 공정의 재현성을 향상시켜 생산성을 향상시킬 수 있는 효과를 기대할 수 있다.

Claims (6)

  1. 기판 상에 절연막을 형성하는 단계;
    상기 절연막 상에 코어 및 코일 형성 영역을 정의하는 단계;
    상기 정의된 영역 중 적어도 어느 하나의 영역에서의 상기 절연막을 선택적으로 식각하는 단계;
    상기 식각된 절연막에 코어 형성용 물질을 증착하여 매립하는 단계;
    상기 증착된 코어 형성용 물질 상에 복사열전달 방지막을 형성하는 단계;
    상기 코어 형성용 물질의 자화 특성을 확보하기 위해 상기 복사열전달 방지막 상에 급속열처리 공정을 실시하는 단계;
    화학기계적연마 공정을 통해 상기 복사열전달 방지막과 상기 코어 형성용 물질을 제거하여 상기 절연막과 평탄화된 코어를 형성하는 단계;
    상기 코어가 형성된 전체 구조 상부에 평탄화 절연막을 형성하는 단계;
    상기 코어 주변의 상기 정의된 영역의 상기 평탄화 절연막과 절연막을 식각하여 다마신 구조를 형성하는 단계; 및
    상기 다마신 구조를 매립하는 코일을 형성하는 단계
    를 포함하는 인덕터 소자 제조 방법.
  2. 제 1 항에 있어서,
    상기 복사열전달 방지막은, 텅스텐, 티타늄, 탄탈륨 및 니켈로 이루어진 그룹으로부터 선택된 적어도 어느 하나 물질을 포함하는 것을 특징으로 하는 인덕터 소자 제조 방법.
  3. 제 1 항에 있어서,
    상기 급속열처리는 900℃ 내지 950℃의 온도 범위에서 실시하는 것을 특징으로 하는 인덕터 소자 제조 방법.
  4. 제 1 항에 있어서,
    상기 평탄화 절연막은, SOG, HSOG, SiLK 및 HOSP으로 이루어진 그룹으로부터 선택된 어느 하나의 물질을 포함하는 것을 특징으로 하는 인덕터 소자 제조방법.
  5. 제 1 항에 있어서,
    상기 복사열전달 방지막 상에 반사방지막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 인덕터 소자 제조 방법.
  6. 제 5 항에 있어서,
    상기 반사방지막은, 실리콘질화막, 실리콘산화질화막, 티타늄질화막, 탄탈륨질화막, 티타늄산화막, 탄탈륨산화막 및 실리콘막으로 이루어진 그룹으로부터 선택된 어느 하나를 포함하는 것을 특징으로 하는 특징으로 하는 인덕터 소자 제조 방법.
KR1020020085139A 2002-12-27 2002-12-27 인덕터 소자 제조 방법 KR100947455B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020085139A KR100947455B1 (ko) 2002-12-27 2002-12-27 인덕터 소자 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020085139A KR100947455B1 (ko) 2002-12-27 2002-12-27 인덕터 소자 제조 방법

Publications (2)

Publication Number Publication Date
KR20040058755A KR20040058755A (ko) 2004-07-05
KR100947455B1 true KR100947455B1 (ko) 2010-03-11

Family

ID=37350827

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020085139A KR100947455B1 (ko) 2002-12-27 2002-12-27 인덕터 소자 제조 방법

Country Status (1)

Country Link
KR (1) KR100947455B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10164001B1 (en) * 2017-09-18 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure having integrated inductor therein

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980011850A (ko) * 1996-07-12 1998-04-30 김광호 초고집적회로의 인덕터 형성방법
KR20010092550A (ko) * 2000-03-22 2001-10-26 구자홍 인덕터 및 그 제조방법
JP2002184945A (ja) 2000-12-11 2002-06-28 Fuji Electric Co Ltd 磁気素子一体型半導体デバイス
JP2002222725A (ja) 2001-01-26 2002-08-09 Fuji Electric Co Ltd 薄膜インダクタの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980011850A (ko) * 1996-07-12 1998-04-30 김광호 초고집적회로의 인덕터 형성방법
KR20010092550A (ko) * 2000-03-22 2001-10-26 구자홍 인덕터 및 그 제조방법
JP2002184945A (ja) 2000-12-11 2002-06-28 Fuji Electric Co Ltd 磁気素子一体型半導体デバイス
JP2002222725A (ja) 2001-01-26 2002-08-09 Fuji Electric Co Ltd 薄膜インダクタの製造方法

Also Published As

Publication number Publication date
KR20040058755A (ko) 2004-07-05

Similar Documents

Publication Publication Date Title
US6627557B2 (en) Semiconductor device and method for manufacturing the same
US20170062331A1 (en) Chamferless via structures
US6235653B1 (en) Ar-based si-rich oxynitride film for dual damascene and/or contact etch stop layer
WO2011134128A1 (zh) 半导体结构及其制造方法
US9012244B2 (en) Method to form multiple trenches utilizing a grayscale mask
KR100947455B1 (ko) 인덕터 소자 제조 방법
US5827780A (en) Additive metalization using photosensitive polymer as RIE mask and part of composite insulator
KR100755524B1 (ko) 반도체 기판 상에 구리 배선을 형성하는 방법
KR20000044892A (ko) 반도체 소자의 금속 배선 형성 방법
TW202131412A (zh) 半導體元件的形成方法
KR101409373B1 (ko) 반도체 소자의 제조 방법 및 그에 의해 제조된 반도체 소자
US6316325B1 (en) Method for fabricating a thin film resistor
TWI745658B (zh) 半導體裝置與製作半導體裝置的方法
KR20030058573A (ko) 반도체소자의 제조방법
KR100291637B1 (ko) 층간절연막평탄화방법
KR100299332B1 (ko) 반도체 소자의 층간 절연막 제조 방법
KR100297921B1 (ko) 층간절연막평탄화방법
KR100338092B1 (ko) 반도체소자의제조방법
KR100406733B1 (ko) 반도체 소자의 제조 방법
TW202141694A (zh) 半導體結構與其製作方法
KR100365936B1 (ko) 반도체소자의비아콘택형성방법
KR20010096346A (ko) 버퍼산화막을 이용한 반도체소자 평탄화방법
KR20010061788A (ko) 플러그 형성 후에 층간 절연막을 증착하는 다층 금속배선의 형성 방법
KR100458589B1 (ko) 반도체 소자 제조 방법
KR20090044855A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130225

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140218

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170216

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180221

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190218

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 11