KR100406733B1 - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100406733B1 KR100406733B1 KR10-2001-0024895A KR20010024895A KR100406733B1 KR 100406733 B1 KR100406733 B1 KR 100406733B1 KR 20010024895 A KR20010024895 A KR 20010024895A KR 100406733 B1 KR100406733 B1 KR 100406733B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- oxide film
- via hole
- sog
- insulating film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 18
- 239000010410 layer Substances 0.000 claims abstract description 16
- 239000011229 interlayer Substances 0.000 claims abstract description 12
- 239000000126 substance Substances 0.000 claims abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 238000007517 polishing process Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims 2
- 238000000206 photolithography Methods 0.000 abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 5
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 238000005530 etching Methods 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 67
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- XQMTUIZTZJXUFM-UHFFFAOYSA-N tetraethoxy silicate Chemical compound CCOO[Si](OOCC)(OOCC)OOCC XQMTUIZTZJXUFM-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
- H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
콘택 또는 비아가 형성된 층간 절연막 상부에 제1 금속 배선을 형성한다. 다음, 제1 금속 배선을 포함한 층간 절연막 상부 전면에 제1 산화막을 형성하고, 제1 산화막 SOG막을 형성한 후, SOG막 위에 제2 산화막을 형성한다. 다음, 감광막을 도포하고 마스크를 이용한 사진 식각 공정을 통하여 제2 산화막, SOG막 및 제1 산화막을 차례로 식각하여 제1 금속 배선을 드러내는 제1 비아 홀을 형성한다. 다음, 제2 산화막과 제1 비아 홀을 통해 노출되어 있는 제1 금속 배선 위에 절연막을 형성하고, 절연막 위에 제3 산화막을 형성한다. 다음, 제3 산화막과 절연막을 식각하여 제1 금속 배선을 노출시키는 제2 비아 홀을 형성한다. 여기서, 제2 비아홀이 제1 비아 홀보다 작게 형성되어 있어서 제1 비아 홀의 측벽을 통해 노출되어 있는 SOG막이 절연막과 제3 산화막에 의해 가려진다. 이와 같이 본 발명에서는 비아 홀의 측벽에 SOG막이 노출되어 있지 않기 때문에 후속 공정인 열처리 공정에서 SOG막의 수분 또는 화학 물질이 비아 홀로 확산되지 않으므로 안정된 전기적 특성을 갖는 비아 홀을 형성할 수 있으며, 이에 따라 소자의 내구성이 향상된다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 더욱 상세하게는 다층 금속 간에 형성되어 있는 비아(via)의 페일(fail)을 방지하는 반도체 소자의 제조 방법에 관한 것이다.
일반적으로 반도체 소자는 규소 기판 상부에 다결정 규소 등으로 이루어진 게이트 전극이 형성되어 있으며, 게이트 전극을 중심으로 기판의 양쪽에는 불순물이 도핑되어 있는 소스 및 드레인 영역이 형성되어 있다. 이와 같은 게이트 전극과 소스 및 드레인 영역은 기판의 상부에 형성되어 있는 층간 절연막의 콘택 홀(contact hole)을 통하여 외부의 배선과 연결되어 있다.
한편, 반도체 소자가 고집적화될수록 절연막과 금속 배선층을 다층으로 형성하고 각 배선층을 절연막에 형성된 비아 홀을 통해 연결하고 있다.
이와 같은 콘택 홀 또는 비아 홀의 형성 공정에서 층간 절연막의 증착 이전에 하부 박막 페턴 사이의 국부적 평탄화를 위하여 절연막 중에서는 평탄도가 우수하며 유전율이 낮은 SOG(spin on glass) 물질을 많이 사용하고 있다.
그러면, 도 1a 내지 도 1d를 참조하여 종래 기술에 따른 반도체 소자의 제조 방법에 대하여 설명한다. 도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 제조 방법을 그 순서에 따라 차례로 도시한 단면도이다.
먼저, 도 1a에서와 같이, 콘택 또는 비아가 형성된 층간 절연막(100) 상부에 금속 또는 도전체층을 증착하고, 그 위에 감광막을 도포한 후 마스크를 이용한 사진 식각 공정을 실시하여 콘택 또는 비아에 접속되는 금속 배선(120)을 형성한다. 다음, 층간 절연막(100) 상부 전면에 화학 기상 증착법을 이용하여 제1 산화막(140)을 형성한다. 다음, 제1 산화막(140) 위에 SOG막(160)을 형성한 후, 화학 기상 증착법을 이용하여 제2 산화막(180)을 형성한다.
다음, 도 1b에서와 같이, 제2 산화막(180) 위에 감광막을 도포하고 사진 공정을 실시하여 감광막 패턴(200)을 형성한다.
다음, 도 1c에서와 같이, 감광막 패턴(200)으로 가려지지 않고 노출되어 있는 제2 산화막(180)과 그 하부의 SOG막(160) 및 제1 산화막(140)을 차례로 식각하여 비아 홀(220)을 형성한 후 남아 있는 감광막 패턴(200)을 제거하면 도 1d에서와 같이, 비아 홀(220)을 통해 금속 배선(120)이 노출된다.
이와 같이 형성된 비아 홀(220)에는 금속 또는 도전체층이 채워지고 이후제2 산화막(180) 상부에 형성되는 형성되는 배선층(도시하지 않음)과 연결된다.
한편, 비아 홀(220)을 형성한 후 비아 홀(220)의 측벽(240)에는 SOG막(160)이 노출되어 있는데, 이는 후속 열처리 공정에서 SOG막(160) 내의 수분 또는 화학 물질(chemical) 등이 비아 홀(220) 내부로 확산되어 비아 홀(220)을 채우고 있는 금속의 저항이 높아져 비아 페일을 초래하는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 비아 페일을 방지하는 것이다.
도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 제조 방법을 그 공정 순서에 따라 차례로 도시한 단면도이고,
도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 그 공정 순서에 따라 차례로 도시한 단면도이다.
이러한 과제를 달성하기 위하여 본 발명에서는 SOG막과 닿는 제1 비아 홀보다 크기가 작은 제2 비아 홀을 형성한다.
본 발명에 따르면, 콘택 또는 비아가 형성된 층간 절연막 상부에 제1 금속 배선을 형성하고, 제1 금속 배선을 포함한 층간 절연막 상부에 제1 산화막을 형성한다. 다음, 제1 산화막 위에 SOG막을 형성하며 SOG막 상부에 제2 산화막을 형성한다. 다음, 제1 산화막, SOG막 및 제2 산화막을 사진 식각하여 제1 금속 배선을 드러내는 제1 비아 홀을 형성한다. 다음, 제2 산화막과 제1 비아 홀을 통해 노출되어 있는 제1 금속 배선을 덮는 절연막을 형성한 후, 절연막 위에 제3 산화막을 형성한다. 다음, 제3 산화막과 절연막을 사진 식각하여 제1 금속 배선을 드러내며 제1 비아 홀보다 크기가 작은 제2 비아 홀을 형성한다.
여기서, 제2 또는 제3 산화막을 형성한 후 화학 기계적 연마 공정을 실시할 수도 있다.
한편, 절연막을 실리콘 나이트라이드 및 실리콘 옥시나이트라이드 중 어느 하나로 형성하며, 100Å 내지 3,000Å의 두께로 형성하는 것이 바람직하다.
이와 같이 본 발명에서는 비아 홀의 측벽에 SOG막이 노출되어 있지 않기 때문에 후속 공정인 열처리 공정에서 SOG막의 수분 또는 화학 물질이 비아 홀로 확산되지 않으므로 안정된 전기적 특성을 갖는 비아 홀을 형성할 수 있으며, 이에 따라 소자의 내구성이 향상된다.
그러면, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 반도체 소자의 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.
도 2a 내지 도 2e를 참조하여 본 발명의 실시예에 따른 반도체 소자의 제조 방법에 대하여 상세히 설명한다.
먼저, 도 2a에서와 같이, 콘택 또는 비아가 형성된 층간 절연막(1) 상부에 금속 또는 도전체층을 증착하고 감광막을 도포한 후 마스크를 이용한 사진 식각 공정을 통하여 제1 금속 배선(3)을 형성한다.
다음, 화학 기상 증착법 등을 이용하여 제1 금속 배선(3)을 포함한 층간 절연막(1) 상부 전면에 제1 산화막(4)을 형성하고, 제1 산화막(4) 위에 스핀 코팅과 같은 방법으로 SOG막(5)을 형성한 후, SOG막(5) 위에 제2 산화막(6)을 형성한다. 여기서, 제2 산화막(6)을 두껍게 증착하고 화학 기계적 연마 공정(CMP : chemical mechanical polishing)을 실시하여 평탄화시킬 수도 있으며, 제2 산화막(6)을 형성하지 않을 수도 있다.
다음, 도 2b에서와 같이, 감광막을 도포하고 마스크를 이용한 사진 식각 공정을 통하여 제2 산화막(6), SOG막(5) 및 제1 산화막(4)을 차례로 식각하여 제1 금속 배선(3)을 드러내는 제1 비아 홀(7)을 형성한다. 이때는 제1 비아 홀(7)의 측벽을 통해 SOG막(5)이 노출되어 있다.
다음, 도 2c에서와 같이, 제2 산화막(6)과 제1 비아 홀(7)을 통해 노출되어 있는 제1 금속 배선(3) 위에 절연막(8)을 형성하고, 절연막(8) 위에 제3 산화막(9)을 형성한 후, 화학 기계적 연마 공정을 실시하여 제3 산화막(9)을 평탄화한다. 한편, 제3 산화막(9)을 형성한 후 화학 기계적 연마 공정을 실시하지 않을 수도 있다.
여기서, 절연막(8)은 실리콘 나이트라이드(SiNx) 또는 실리콘 옥시나이트라이드(SiOxNy)로 형성할 수 있으며, 두께는 100Å 내지 3,000Å 으로 한다.
다음, 도 2d에서와 같이, 감광막을 도포하고 마스크를 이용한 사진 식각 공정을 통하여 제3 산화막(9)과 절연막(8)을 식각하여 제1 금속 배선(3)을 노출시키는 제2 비아 홀(10)을 형성한다. 여기서, 제2 비아홀(10)이 제1 비아 홀(7)보다 작게 형성되어 있어서 제1 비아 홀(7)의 측벽을 통해 노출되어 있는 SOG막(5)이 절연막(8)과 제3 산화막(9)에 의해 가려진다.
다음, 도 2e에서와 같이, 고융점 금속막(refractory metal)(11)을 형성한 후, 텅스텐과 같은 금속을 전면 증착하고 전면 식각하여 제2 비아 홀(10) 내부를 채우는 텅스텐 플러그(12)를 형성한다.
다음, 제2 금속층을 증착하고 마스크를 이용한 사진 식각 공정을 통하여 제1 금속 배선(3)과 연결되는 제2 금속 배선(13)을 형성한다.
여기서, 제1 내지 제3 산화막(4, 6, 9)은 TEOS(tetraethoxysilicate) 산화막으로 형성하거나 사일렌(SiH4) 기체를 이용하여 형성하거나 플라스마를 이용하여 형성할 수 있다. 또한, 고온 밀도 산화막 증착법(high density plasma enhanced SiO2)을 사용하여 형성할 수도 있다.
이와 같이 본 발명의 실시예에서는 제2 비아 홀(10)의 측벽에 SOG막(5)이 노출되어 있지 않기 때문에 후속 공정인 열처리 공정에서 SOG막(5)의 수분 또는 화학 물질이 비아 홀로 확산되지 않으므로 안정된 전기적 특성을 갖는 비아 홀을 형성할 수 있으며, 이에 따라 소자의 내구성이 향상된다.
이와 같이 본 발명에서는 비아 홀을 안정적으로 형성하여 소자의 내구성을 향상시킬 수 있다.
Claims (4)
- (정정)콘택 또는 비아가 형성된 층간 절연막 상부에 제1 금속 배선을 형성하는 단계,상기 제1 금속 배선을 포함한 상기 층간 절연막 상부에 제1 산화막을 형성하는 단계,상기 제1 산화막 위에 SOG막을 형성하며 상기 SOG막 상부에 제2 산화막을 형성하는 단계,상기 제1 산화막, SOG막 및 제2 산화막을 사진 식각하여 상기 제1 금속 배선을 드러내는 제1 비아 홀을 형성하는 단계,상기 제2 산화막과 상기 제1 비아 홀을 통해 노출되어 있는 상기 제1 금속 배선을 덮는 실리콘 나이트라이드 또는 실리콘 옥시나이트라이드로 이루어진 절연막을 형성하는 단계,상기 절연막 위에 제3 산화막을 형성하는 단계,상기 제3 산화막과 절연막을 사진 식각하여 상기 제1 금속 배선을 드러내며 상기 제1 비아 홀보다 크기가 작은 제2 비아 홀을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.
- 제1항에서,상기 제2 또는 제3 산화막을 형성한 후 화학 기계적 연마 공정을 실시하는 단계를 더 포함하는 반도체 소자의 제조 방법.
- (삭제)
- (정정)제1항에서,상기 절연막을 100Å 내지 3,000Å의 두께로 형성하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0024895A KR100406733B1 (ko) | 2001-05-08 | 2001-05-08 | 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0024895A KR100406733B1 (ko) | 2001-05-08 | 2001-05-08 | 반도체 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020085398A KR20020085398A (ko) | 2002-11-16 |
| KR100406733B1 true KR100406733B1 (ko) | 2003-11-20 |
Family
ID=27704052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0024895A KR100406733B1 (ko) | 2001-05-08 | 2001-05-08 | 반도체 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100406733B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100973906B1 (ko) * | 2007-05-02 | 2010-08-03 | 주식회사 포스코 | 후판 유도장치 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR920022477A (ko) * | 1991-05-13 | 1992-12-19 | 문정환 | 반도체 장치의 비어 콘택 제조 방법 |
| JPH065715A (ja) * | 1992-06-18 | 1994-01-14 | Sony Corp | 配線層の形成方法 |
| KR970030345A (ko) * | 1995-11-15 | 1997-06-26 | 김주용 | 반도체 소자 제조 방법 |
| KR970067645A (ko) * | 1996-03-29 | 1997-10-13 | 김주용 | 반도체 소자의 금속층 형성 방법 |
-
2001
- 2001-05-08 KR KR10-2001-0024895A patent/KR100406733B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR920022477A (ko) * | 1991-05-13 | 1992-12-19 | 문정환 | 반도체 장치의 비어 콘택 제조 방법 |
| JPH065715A (ja) * | 1992-06-18 | 1994-01-14 | Sony Corp | 配線層の形成方法 |
| KR970030345A (ko) * | 1995-11-15 | 1997-06-26 | 김주용 | 반도체 소자 제조 방법 |
| KR970067645A (ko) * | 1996-03-29 | 1997-10-13 | 김주용 | 반도체 소자의 금속층 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020085398A (ko) | 2002-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100494955B1 (ko) | 유동성희생산화물을이용하는이중다마신법을사용한다층동일평면금속/절연체막형성방법 | |
| US7622380B1 (en) | Method of improving adhesion between two dielectric films | |
| KR100333382B1 (ko) | 반도체 장치의 다층금속배선 형성방법 | |
| KR100739252B1 (ko) | 반도체 소자의 제조 방법 | |
| US20050140012A1 (en) | Method for forming copper wiring of semiconductor device | |
| KR20000044892A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100406733B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100262009B1 (ko) | 반도체장치의 제조 방법 | |
| KR100415988B1 (ko) | 반도체 장치의 비아홀 형성 방법 | |
| KR20050069598A (ko) | 반도체 소자의 배선 제조 방법 | |
| KR100290466B1 (ko) | 반도체소자의 제조방법 | |
| KR100349346B1 (ko) | 반도체장치의 배선패턴 형성방법 | |
| KR100408683B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| KR20020085397A (ko) | 반도체 소자의 제조 방법 | |
| KR100524928B1 (ko) | 다마신 공정을 이용한 금속배선 형성방법 | |
| KR100244713B1 (ko) | 반도체 소자의 제조방법 | |
| KR100296132B1 (ko) | 대머신 방법을 이용한 반도체 소자의 금속배선 형성 방법 | |
| KR100641488B1 (ko) | 반도체 소자의 콘택 제조 방법 | |
| KR0126102B1 (ko) | 반도체 소자의 금속막간 절연 방법 | |
| KR100588899B1 (ko) | 반도체 소자의 엠아이엠 캡 형성 방법 | |
| TW202029367A (zh) | 半導體裝置的製造方法 | |
| KR20020058429A (ko) | 반도체소자의 배선 및 그 형성방법 | |
| JP2000174120A (ja) | 半導体装置の製造方法 | |
| KR19990073854A (ko) | 층간 절연막 평탄화 방법 | |
| KR20010063865A (ko) | 반도체소자의 도전배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111020 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20121026 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |