JP2002184945A

JP2002184945A - 磁気素子一体型半導体デバイス

Info

Publication number: JP2002184945A
Application number: JP2000375910A
Authority: JP
Inventors: Kiyoto Yamazawa; 清人山沢; Toshiro Sato; 敏郎佐藤; Masaharu Edo; 雅晴江戸
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2000-12-11
Filing date: 2000-12-11
Publication date: 2002-06-28

Abstract

(57)【要約】【課題】磁気素子一体型半導体デバイスで、安価かつ
効果的な磁気シールドを可能にする。【解決手段】半導体基板１１上に、絶縁膜１２を介し
て下部磁性体１５，コイル導体１６および上部磁性体１
７からなる平面インダクタ（磁気素子）を形成するに当
たり、半導体基板１１上に磁気シールド層１４を形成す
るとともに、この磁気シールド層１４の構成材料として
高導電材料を用いることにより、磁気素子の集積回路へ
の影響を低コストで、より効果的に低減できるようにす
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、表面マイクロマ
シーニング技術，ＩＣ製造技術等を活用することによっ
て平面型に製作される平面インダクタ（薄膜インダクタ
ともいう）や平面トランスなどの磁気素子に関する。

【０００２】

【従来の技術】近年、ノート型パソコンや携帯電話に代
表されるマルチメディア機器を始めとして、各種電子機
器の小型化が盛んに進められている。それに伴い、その
電源部の小型化の研究も活発に行なわれており、その主
要部品であるインダクタやトランスなどの磁気素子の小
型化実現のために、それらの磁気素子を表面マイクロマ
シーニング技術，ＩＣ製造技術等を利用して平面型，薄
膜型に製造する試みが多くなされている。

【０００３】平面型インダクタの最も一般的な構造とし
て、例えば図９に示すような積層型の構造のものが知ら
れている。図９（ａ）は分解斜視図、同（ｂ）は断面図
である。このような構造は、図示されないシリコン基板
上に絶縁膜を形成し、その上に下部磁性体４、下部絶縁
膜５、平面コイル６、絶縁膜７、上部磁性体８を順に形
成する、いわゆる平面コイルを磁性膜でサンドイッチ状
に挟み込んだものであり、コイルが磁性体の中にあるこ
とから、外鉄型または内部コイル型インダクタとも呼ば
れており、平面コイルの形状にもつづら折れ型，スパイ
ラル型などさまざまなパターンが用いられる。

【０００４】このような構成の平面型インダクタは、使
用する周波数帯域において充分高いＱ値を持つことが必
要である。平面型インダクタのＱ値はコイル抵抗をＲ、
インダクタンスをＬ、ω＝２πｆ（ｆ：周波数）とする
と、Ｑ＝ωＬ／Ｒで表わされる。インダクタのＱ値を高くするためには、
コイルの抵抗を低くし、インダクタンスを大きくするこ
とが必要である。近年、このような平面インダクタとし
て、コイルの一辺が４ｍｍ角以上あり、コイルの直流抵
抗を低減するために、スパイラル型に電解メッキで銅を
成膜し、３０μｍ以上の厚いコイル導体を持ったメッキ
方式のインダクタが多く報告されている（例えば、特開
平４−３６３００６号公報，信学技報ＰＥ９６−１４な
ど参照）。

【０００５】インダクタは電源回路を構成する主要素子
であるが、従来のバルク磁性体を用いたインダクタ素子
に代わり、平面インダクタを使用することで電源回路の
薄膜化，小型化をした例も報告されている。このような
平面インダクタを電源回路に用いる場合、電源回路を構
成する制御ＩＣ、ＭＯＳＦＥＴ、ダイオード、コンデン
サなどを、例えばプラスチック基板上に外付けし、平面
インダクタも他の素子と同様に外付けする方式（ハイブ
リッド方式）が行なわれていた。電源回路をさらに小型
化する場合、制御ＩＣやＭＯＳＦＥＴなどの集積回路と
磁気素子を一体で形成する必要がある。磁気素子一体型
半導体デバイスとしては、電源ＩＣ上にＣｏ系アモルフ
ァス磁性材料と電気めっきで形成した厚さ３５μｍのＣ
ｕコイル導体を持つインダクタを形成した例（例えば、
電気学会論文誌Ａ平成１２年３月特集号など参照）や、
アルミニウムをスパッタで成膜し、エッチングでコイル
形状に加工したコイル膜厚６．１μｍ、磁性膜膜厚１．
４μｍの積層型平面インダクタを半導体素子上に形成し
た、発振回路の例が報告されている（第２２回応用磁気
学会学術講演概要集２２ａＢ−４）。

【０００６】半導体基板に形成された集積回路上に平面
インダクタなどの磁気素子を一体型で形成するデバイス
は、小型化という面では非常に有効でありスペースメリ
ットが大きい反面、磁気素子の直下に集積回路が存在す
るため、磁気素子から発生する磁束の影響を直接集積回
路が受けてしまい、特性変化や誤動作などの原因とな
る。特に、電源回路用のＩＣと磁気素子の場合、使用す
る電流が大きいことが多く、その分漏れ磁束も大きくな
りＩＣへの影響も大きくなる。

【０００７】

【発明が解決しようとする課題】上記のように、従来の
磁気素子一体型半導体デバイスでは、下部磁性膜が磁束
のシールド層として働くが、通常スパッタなど真空成膜
で形成する磁性膜の場合は、膜の残留応力や成膜速度な
どの問題で数μｍ程度しか成膜できない。このため、コ
イルに印加する電流値が大きくなると、或る電流値にお
いて磁性膜が磁気飽和の状態になり、それ以上の電流値
では漏れ磁束が大きくなる。また、磁性膜として、フェ
ライトなどの透磁率が低い材料を磁性膜として用いる場
合は、シールド効果は余り期待できず、下部素子への磁
気的な影響は大きくなる。

【０００８】これらの問題は、下部磁性膜の下部（＝半
導体デバイスと磁気素子の間）に新たにシールド層を設
けることで回避することができ、従来は下部磁性膜と同
様の高透磁率磁性膜を用いる方法が良いと考えられてき
た。しかし、下部磁性膜と同様の高透磁率磁性膜をシー
ルド層として用いる場合、磁気デバイスのプロセスの他
にシールド層としての磁性膜の成膜，パターニングが必
要となる。特に、磁性膜を構成する組成元素は高価なも
のが多く、高コストなデバイスとなる。また、成膜速度
の点から考えてもスループットが悪く、高コスト化につ
ながる。また、残留応力の点からも問題がある。したが
って、この発明の課題は、磁気素子の特性を維持しつ
つ、安価な材料かつ簡単な製造プロセスでシールド層を
形成できるようにすることにある。

【０００９】

【課題を解決するための手段】このような課題を解決す
るため、請求項１の発明では、半導体基板上に形成され
た集積回路上に、ほぼ平面状の磁気素子を形成してなる
磁気素子一体型半導体デバイスにおいて、前記集積回路
と磁気素子との間に絶縁膜を介して、高導電率材料から
なる磁気シールド層を配置し、前記磁気素子を磁気遮蔽
することを特徴とする。上記請求項１の発明において
は、前記磁気シールド層が、抵抗率１０μΩｃｍ以下の
高導電率材料であることができる（請求項２の発明）。
上記請求項１または２の発明においては、前記磁気シー
ルド層が、前記平面磁気素子のコイル導体を形成する材
料と同じ高導電率材料であることができる（請求項３の
発明）。

【００１０】すなわち、シールド層による磁気シールド
効果は、シールド層における磁気的な吸収と、シールド
層を磁束が通過することによって発生する渦電流によっ
て発生する渦電流による磁束の反射とに分けられる。つ
まり、（シールド効果）＝（吸収損失）＋（反射損失）
と表わすことができる。前者の吸収損失は透磁率が高く
なるほど大きく、後者の反射損失は導電率が高いほど大
きくなり、シールド効果はこれらの和になる。そこで、
この発明では、その課題である安価な材料，簡単な製造
工程で磁気シールドを実現するために、特に反射損失を
有効利用するものである。

【００１１】

【発明の実施の形態】以下、ターン数１２のスパイラル
状平面コイルを有する平面インダクタ一体型デバイスの
例について、説明する。図１はこの発明の半導体デバイ
スの断面構造を示す概要図である。なお、半導体基板１
１上にはトランジスタ，制御ＩＣ，ダイオードなどが集
積されるが、この発明とは直接関係がないので図示は省
略している。半導体基板１１上に形成される平面インダ
クタは、コイル導体１６と上部，下部磁性体１７，１５
によって構成される。コイル導体１６の材料としては、
直流抵抗を減らすためにＣｕなどが良く用いられるが、
導電性材料であれば何でもよく、Ａｌ，Ａｕ等も良く用
いられる。上部，下部磁性体１７，１５としては透磁率
１０〜３０の磁性材料を用い、コイル導体１６を取り囲
むように配置される。磁気シールド層１４は、半導体基
板１１上に絶縁膜１２を介して平面インダクタとの間に
配置される。なお、符号２０は半導体基板１１上の電極
を示す。

【００１２】上記構造のものにおいて、電磁界シミュレ
ーションを実施したときの結果を図２，図３に示す。図
２は磁気シールド層を形成する材料の抵抗率ρと、その
ときの平面インダクタの性能係数Ｑとの関係を示し、図
３は同じく抵抗率ρと磁気シールド効果との関係を示し
ている。なお、コイル導体厚さ５０μｍ、コイル導体幅
９０μｍ、コイル導体間隔２０μｍであり、コイル導体
の材料はＣｕである。コイル導体を囲む磁性体は、コイ
ル導体上面および底面から５０μｍの厚さを持ち、抵抗
率は１０⁵Ωｃｍである。磁気シールド層と半導体基板
の間の絶縁層は、厚さ３μｍのポリイミド膜である。

【００１３】平面インダクタで用いる磁性体の透磁率μ
を１０，２０，３０と変化させた場合について、比較の
ため図示した。なお、駆動周波数ｆ＝５ＭＨｚ、シール
ド層厚さ２０μｍ、シールド層材料の透磁率を１とし
た。図２より、抵抗率２０〜１００μΩｃｍを境にし
て、抵抗率が低いもしくは高くなるほど、Ｑ値は大きく
なることが分かる。平面インダクタのＱ値は上述のよう
に、Ｑ＝ωＬ／Ｒとして表わされるが、シールド層など
のように磁気素子の近傍に導電材料や磁性材料がある場
合はＬとＲが変化し、シールド層に高導電材料を用いる
とＬ，Ｒとも小さくなる。このときのそれぞれの変化量
をΔＬ，ΔＲとすると、或る周波数でのＱの値は、Ｑ＝
ω（Ｌ−ΔＬ）／（Ｒ−ΔＲ）で表わされる。つまり、
（Ｌ−ΔＬ）と（Ｒ−ΔＲ）の比率の関係からＱ値が決
定されることになるが、ΔＬに対してΔＲの変化量が大
きくなると、Ｑ値が増加する。図２の結果から、その境
界となる抵抗率の値が２０〜１００μΩｃｍであると言
える。

【００１４】図３より、シールド効果は抵抗率が低いほ
ど大きくなる。これらの結果より、シールド層材料に抵
抗率の低い材料を用いることで、Ｑ値を大きく保ちシー
ルド効果を高く維持すること（両立）ができる。シール
ド層に高透磁率材料を用いた図７の場合と比較して、十
分にシールド効果が得られ、かつ高Ｑ値が得られる高導
電材料の抵抗率は、１０μΩｃｍ以下である。その下限
は１μΩｃｍまでを示し、これ以下も原理的にはあり得
るが現実的ではない（超伝導状態）ので省略した。な
お、図２，図３の場合はシールド層材料の透磁率を１と
したが、透磁率μが大きい場合は、これに吸収損失が加
わるだけで同様の傾向であり、透磁率の大きさにかかわ
らず、抵抗率の低い材料を用いることで、より高Ｑ値，
高シールド効果を実現できることが分かる。

【００１５】図４，図５はシールド層材料として高導電
率非磁性材料のＣｕ（抵抗率１．７μΩｃｍ）を用いた
ときのＱ値と、シールド効果の周波数依存性をそれぞれ
示す特性図である。Ｑ値，シールド効果とも周波数ｆと
シールド厚さｔに依存し、Ｑ値は周波数ｆが高くシール
ド厚さｔが薄いほど大きく、シールド効果はシールド厚
さｔが厚く周波数ｆが高いほど大きいことが分かる。

【００１６】図６，図７はシールド層材料として、平面
インダクタの磁性層として用いられるＣｏ系アモルファ
ス磁性材料（抵抗率１００μΩｃｍ，透磁率１０００）
と同じ材料を用いた場合のＱ値と、シールド効果の周波
数依存性をそれぞれ示す。図４，図５と図６，図７とを
比較すると、高導電率材料であるＣｕを用いた場合、シ
ールド効果は周波数ｆとシールド膜厚さｔとに依存し、
シールド層が厚く周波数が高いほどシールド効果は大き
い。Ｑ値は周波数が高くなるほど大きくなるが、シール
ド層が厚くなるにつれてＱ値も高くなる。このことは、
シールド層を厚くすることで、シールド効果が大きくな
ると同時に高Ｑ値化も実現できることを示している。

【００１７】一方、高透磁率磁性膜を用いた場合は、シ
ールド効果は膜厚が厚くなるにつれてわずかに向上する
が、膜厚を厚くしてもそれほどシールド効果は大きくな
らない。また、膜厚が厚くなると、Ｑ値は下がる傾向に
ある。この傾向は、シールド効果を高めようとするとＱ
値が下がり、Ｑ値を向上させようとするとシールド効果
は低下するということを示し、相反するものである。こ
れらのことより、高透磁率の抵抗率の高い材料と比較す
ると、高導電率非磁性材料を用いた場合の方が、高Ｑ値
と高いシールド効果を同時に満足させることができ、そ
の効果は周波数が高くなるほど大きくなると言える。

【００１８】図８に、高導電性非磁性材料をシールド層
として用いた、磁気素子一体型半導体デバイスの製造方
法を示す。まず、集積回路を形成した半導体基板１１上
に、ポリイミド絶縁膜１２を３μｍ塗布・焼成する（図
８（ａ）参照）。ポリイミド絶縁膜１２上にＴｉ／Ｃｕ
をスパッタで成膜する。これは、めっきのシード層とな
る。次に、磁気シールド層のパターンと反転されたパタ
ーンをフォトレジストで形成し、このフォトレジストを
電気めっきの型としてＣｕめっきを行ない、シールド層
１４を形成する。Ｃｕめっき厚＝磁気シールド層の厚さ
となる。この後、不要なレジスト，めっきシード層を除
去する（図８（ｂ）参照）。磁気シールド層上に磁性粒
子を樹脂中に分散させた磁性材料を塗布・焼成し、下部
磁性体１５を形成する（図８（ｃ）参照）。磁性体の抵
抗率は１０⁵Ωｃｍと大きいので、シールド層１４との
間には絶縁膜は形成していない。

【００１９】下部磁性体１５上に電気めっきのシード層
として、ＴｉおよびＣｕをそれぞれ膜厚０．１μｍでス
パッタし、さらにフォトレジストをパターニングし、コ
イル導体のパターンの反転パターンを形成する。このと
きのレジストの膜厚は約６０μｍである。このレジスト
パターンをめっきの型として、フォトレジストの溝部に
Ｃｕを電気めっきで埋め込み、コイル導体１６とする
（図８（ｄ）参照）。コイル導体の厚さは約５０μｍで
ある。半導体基板１１とはコンタクト部１６ｂで、半導
体基板上の電極２０と電気的に接続される。コイル導体
形成後、不要なレジスト，めっきシード層を除去し、最
後に下部磁性体と同様の磁性体をコイル導体上に塗布・
焼成し、上部磁性体１７とする（図８（ｅ）参照）。こ
のとき、コイル導体の間隔部にも磁性体は埋め込まれ
る。コイル導体上面から上部磁性体上面までの厚さは、
約５０μｍである。

【００２０】上記のような方法で、平面インダクタ一体
型デバイスが完成する。本デバイスでは、シールド層形
成工程でのめっきの厚さ＝磁気シールド層の厚さとな
り、必要なシールド層厚さはめっきの厚さを変えるだけ
で良く、制御が簡単であり、また単一金属のめっき工程
であることから、安価な製造方法と言える。なお、上記
実施例ではシールド層としてコイル導体と同じ材料であ
るＣｕを用いたが、材料は限定されるものではなく、高
導電材料であればどの材料でも良い（Ｃｕ以外に、例え
ばＡｌ，Ａｕ，Ｎｉなど）。また、厚膜のシールド層を
得るため、製造工程に電気めっき法を用いているが、ス
パッタや真空蒸着などの方法によっても良い。

【００２１】また、平面インダクタとして、コイル導体
を磁性体が取り囲む構造を用いたが、従来からある、ス
パッタ磁性膜でコイル導体を挟み込む積層型の薄膜イン
ダクタにおいても、同様の効果が得られる。以上はコイ
ル導体材料にＣｕを用いた場合であるが、シールド層に
同様の材料を用いて電気めっきの単一工程での製造を実
施することで、さらなる低コスト化を図ることができ
る。同様に、コイル導体の材料を変えて例えばコイル導
体にＡｕを用いた場合は、シールド層にもＡｕを用い
る、つまり、シールド層形成のために新たな設備を導入
せずにシールド層を形成することにより、低コスト化が
可能となる。以上では、磁気素子一体型の半導体デバイ
スとしたが、この発明は、例えば、半導体基板上に外付
けのコイルを実装する場合にもおいても、有効であるこ
とは明白である。また、半導体基板上に形成された集積
回路へだけでなく、例えば、コイルの上部磁性体にシー
ルド層を形成すれば、外部への影響を抑制する磁気シー
ルド層として有効となる。

【００２２】

【発明の効果】この発明によれば、磁気素子の特性を悪
化させることなく、安価な材料と簡単な製造方法によ
り、良好な磁気シールドを実現することが可能となる利
点が得られる。特に、請求項１に記載の発明によれば、
シールド層に高導電性材料を用いることにより、反射損
失を有効に利用してシールド効果を高めることができ、
半導体デバイスへの影響を軽減した磁気素子一体型半導
体デバイスを提供できる。

【００２３】請求項２に記載の発明によれば、シールド
層に抵抗率１０μΩｃｍ以下の高導電性材料を用いるこ
とにより、反射損失を有効に利用してシールド効果を高
めることができ、かつ安価な材料で低コストのシールド
層を形成することができ、半導体デバイスへの影響を軽
減した低コストな磁気素子一体型半導体デバイスを提供
できる。また、請求項３に記載の発明によれば、シール
ド層形成材料として、半導体デバイス上の磁気素子のコ
イル導体と同じ高導電性材料を用いることにより、シー
ルド層形成のために新たな設備を必要としない、さらに
低コストな磁気素子一体型半導体デバイスを提供でき
る。

【図面の簡単な説明】

【図１】この発明の実施の形態を示す断面図である。

【図２】シールド材料に高導電率材料を用いたときの抵
抗率と性能係数Ｑとの関係を示す特性図である。

【図３】シールド材料に高導電率材料を用いたときの抵
抗率とシールド効果との関係を示す特性図である。

【図４】シールド材料に高導電率材料を用いたときのシ
ールド層厚さと性能係数Ｑとの関係を示す特性図であ
る。

【図５】シールド材料に高導電率材料を用いたときのシ
ールド層厚さとシールド効果との関係説明図である。

【図６】シールド材料に高透磁率材料を用いたときの性
能係数Ｑの説明図である。

【図７】シールド材料に高透磁率材料を用いたときのシ
ールド効果の説明図である。

【図８】この発明による製造方法を説明するための工程
説明図である。

【図９】平面インダクタの従来例を説明する説明図であ
る。

【符号の説明】

４，１５…下部磁性体、５，７，１２…絶縁膜、６，１
６…平面コイル（コイル導体）、８，１７…上部磁性
体、１１…半導体基板、１４…シールド層、１６ｂ…コ
ンタクト部、２０…半導体基板上の電極。

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5E070 AA01 AB08 BA01 CB02 5F038 AZ04 BH10 BH11 EZ14 EZ20

Claims

【特許請求の範囲】

【請求項１】半導体基板上に形成された集積回路上
に、ほぼ平面状の磁気素子を形成してなる磁気素子一体
型半導体デバイスにおいて、前記集積回路と磁気素子との間に絶縁膜を介して、高導
電率材料からなる磁気シールド層を配置し、前記磁気素
子を磁気遮蔽することを特徴とする磁気素子一体型半導
体デバイス。
【請求項２】前記磁気シールド層が、抵抗率１０μΩ
ｃｍ以下の高導電率材料であることを特徴とする請求項
１に記載の磁気素子一体型半導体デバイス。
【請求項３】前記磁気シールド層が、前記平面磁気素
子のコイル導体を形成する材料と同じ高導電率材料であ
ることを特徴とする請求項１または２に記載の磁気素子
一体型半導体デバイス。