KR100943467B1 - 라인 온 글래스형 액정 표시 장치 - Google Patents

라인 온 글래스형 액정 표시 장치 Download PDF

Info

Publication number
KR100943467B1
KR100943467B1 KR1020030012322A KR20030012322A KR100943467B1 KR 100943467 B1 KR100943467 B1 KR 100943467B1 KR 1020030012322 A KR1020030012322 A KR 1020030012322A KR 20030012322 A KR20030012322 A KR 20030012322A KR 100943467 B1 KR100943467 B1 KR 100943467B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
gate
voltage
crystal panel
crystal display
Prior art date
Application number
KR1020030012322A
Other languages
English (en)
Other versions
KR20040076976A (ko
Inventor
박창근
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030012322A priority Critical patent/KR100943467B1/ko
Publication of KR20040076976A publication Critical patent/KR20040076976A/ko
Application granted granted Critical
Publication of KR100943467B1 publication Critical patent/KR100943467B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J49/00—Regeneration or reactivation of ion-exchangers; Apparatus therefor
    • B01J49/75—Regeneration or reactivation of ion-exchangers; Apparatus therefor of water softeners
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
    • B01J47/00—Ion-exchange processes in general; Apparatus therefor
    • B01J47/014—Ion-exchange processes in general; Apparatus therefor in which the adsorbent properties of the ion-exchanger are involved, e.g. recovery of proteins or other high-molecular compounds
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F1/00—Treatment of water, waste water, or sewage
    • C02F1/008—Control or steering systems not provided for elsewhere in subclass C02F
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F1/00—Treatment of water, waste water, or sewage
    • C02F1/28—Treatment of water, waste water, or sewage by sorption
    • C02F1/285—Treatment of water, waste water, or sewage by sorption using synthetic organic sorbents
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F1/00—Treatment of water, waste water, or sewage
    • C02F1/42—Treatment of water, waste water, or sewage by ion-exchange
    • C—CHEMISTRY; METALLURGY
    • C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F5/00—Softening water; Preventing scale; Adding scale preventatives or scale removers to water, e.g. adding sequestering agents
    • C02F5/08—Treatment of water with complexing chemicals or other solubilising agents for softening, scale prevention or scale removal, e.g. adding sequestering agents

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Hydrology & Water Resources (AREA)
  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Water Supply & Treatment (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 신호라인에 의한 신호왜곡을 최소화할 수 있도록 한 라인 온 글래스형 액정표시장치에 관한 것이다.
본 발명의 라인 온 글래스형 액정표시장치는 액정패널과, 액정패널의 외곽 영역에 형성되어 제어 신호들 및 전원 신호들을 공급하는 라인 온 글래스형 신호 라인군을 구비하는 액정 표시 패널과; 액정패널의 게이트라인들을 구동하기 위한 집적회로를 실장하여 액정패널의 외곽영역에 부착된 게이트 테이프 캐리어 패키지와; 집적회로 및 게이트 테이프 캐리어 패키지 중 어느 하나에 적어도 하나 이상 설치되어 신호 라인군으로부터 공급되는 게이트 로우전압 및 공통전압 중 적어도 하나 이상의 전압 스윙폭을 제한하기 위한 전압 조절부를 구비한다.

Description

라인 온 글래스형 액정 표시 장치{Liquid Crystal Display of Line-On-Glass Type}
도 1은 종래의 라인 온 글래스형 액정 표시 장치를 도시한 평면도.
도 2는 종래의 액정 표시 장치에서 그리니쉬를 유발하는 패턴을 도시한 도면.
도 3a 및 도 3b는 도 2에 도시된 패턴으로 인한 공통 전압과 게이트 로우 전압의 스윙 현상을 도시한 도면.
도 4는 본 발명의 실시예에 의한 라인 온 글래스형 액정 표시 장치를 도시한 평면도.
도 5는 도 4에 도시된 전압 조절부를 나타내는 회로도.
도 6은 도 5에 도시된 전압 조절부의 동작과정을 나타내는 파형도.
< 도면의 주요 부분에 대한 부호의 설명 >
2,32 : 박막트랜지스터 어레이기판 4,34 : 칼러필터 어레인기판
6,36 : 액정패널 8,38 : 게이트 TCP
10,40 : 게이트 구동IC 12,42 : 데이터 TCP
14,44 : 데이터 구동IC 16,46 : 데이터 PCB
18,48 : FPC 20,50 : 메인 PCB
22,52 : 타이밍 제어부 24,54 : 전원부
26,56 : LOG 신호 라인군 41 : 전압 조절부
60 : 오피 앰프
본 발명은 라인 온 글래스형 액정 표시 장치에 관한 것으로 특히, 신호라인에 의한 신호왜곡을 최소화할 수 있도록 한 라인 온 글래스형 액정표시장치에 관한 것이다.
액정 표시 장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시 장치는 액정셀들이 매트릭스형으로 배열된 액정 표시 패널과, 액정 표시 패널을 구동하기 위한 구동 회로를 구비한다.
액정 표시 패널은 액정셀들이 화소 신호에 따라 광투과율을 조절함으로써 화상을 표시하게 된다.
구동 회로는 액정 표시 패널의 게이트 라인들을 구동하기 위한 게이트 드라이버와, 데이터 라인들을 구동하기 위한 데이터 드라이버와, 게이트 드라이버 및 데이터 드라이버의 구동 타이밍을 제어하기 위한 타이밍 제어부와, 상기 액정 표시 패널과 상기 구동 회로들의 구동에 필요한 전원 신호들을 공급하는 전원부를 구비한다.
데이터 드라이버와 게이트 드라이버는 다수개의 집적회로(Integrated Circuit;이하, IC라 함)들로 분리되어 칩 형태로 제작된다. 집적화된 드라이브 IC들 각각은 TCP(Tape Carrier Package) 상에서 오픈된 IC 영역에 실장되거나 COF(Chip On Film) 방식으로 TCP의 베이스 필름 상에 실장되고, TAB(Tape Automated Bonding) 방식으로 액정 표시 패널과 전기적으로 접속된다. 또한 드라이브 IC는 COG(Chip On Glass) 방식으로 액정 표시 패널 상에 직접 실장되기도 한다. 타이밍 제어부와 전원부는 칩 형태로 제작되어 메인 PCB(Printed Circuit Board) 상에 실장된다.
TCP에 의해 액정 표시 패널과 접속되는 드라이브 IC들은 FPC(Flexable Printed Circuit)와 서브 PCB를 통해 메인 PCB의 타이밍 제어부 및 전원부와 접속된다. 구체적으로, 데이터 드라이브 IC들은 FPC와 데이터 PCB를 통해 메인 PCB에 실장된 타이밍 제어부로부터의 데이터 제어 신호들 및 화소 데이터와, 전원부로부터의 전원 신호들을 공급받게 된다. 게이트 드라이브 IC들은 게이트 FPC와 게이트 PCB를 통해 메인 PCB 상에 실장된 타이밍 제어부로부터의 게이트 제어 신호들과 전원부로부터의 전원 신호들을 공급받게 된다.
COG 방식으로 액정 표시 패널에 실장되는 드라이브 IC들은 FPC와 액정 표시 패널에 형성되는 라인 온 글래스(Line On Glass; 이하 LOG라 함)형 신호 라인들을 통해 메인 PCB에 실장된 타이밍 제어부로부터의 제어 신호들 및 화소 데이터와 전원부로부터의 전원 신호들을 공급받게 된다.
최근에는 드라이브 IC들이 TCP를 통해 액정 표시 패널과 접속되는 경우에도 LOG형 신호 라인들을 채택하여 PCB를 제거함으로써 액정 표시 장치가 더욱 박형화되게 하고 있다. 특히, 상대적으로 적은 신호를 전달하는 게이트 PCB를 제거하고 게이트 드라이브 IC들에 게이트 제어 신호들 및 전원 신호들을 공급하는 신호 라인들을 LOG형으로 액정 표시 패널 상에 형성하고 있다. 이에 따라, TCP에 실장된 게이트 드라이브 IC들은 메인 PCB->FPC->데이터 PCB->데이터 TCP->LOG 신호 라인->게이트 TCP를 경유하여 타이밍 제어부로부터의 게이트 제어 신호들과 전원부로부터의 전원 신호들을 공급받게 된다. 이 경우, 게이트 드라이브 IC에 공급되는 게이트 전원 신호들이 LOG 신호 라인들의 라인 저항, 게이트라인과 데이터라인간의 기생캐패시터 및 데이터라인과 공통전극간의 기생캐패시터에 의해 왜곡됨으로써 액정 표시 패널에 표시되는 화상의 품질이 저하되는 문제가 발생하게 된다.
구체적으로, 게이트 PCB가 제거된 LOG형 액정 표시 장치는 도 1에 도시된 바와 같이 타이밍 제어부(22)와 전원부(24)를 포함하는 메인 PCB(20)와, FPC(18)를 통해 메인 PCB(20)와 접속된 데이터 PCB(16)와, 데이터 드라이브 IC(14)를 실장하여 데이터 PCB(16)와 액정 표시 패널(6) 사이에 접속된 데이터 TCP(12)와, 게이트 드라이브 IC(10)를 실장하여 액정 표시 패널(6)에 접속된 게이트 TCP(8)를 구비한다.
액정 표시 패널(6)은 박막 트랜지스터 어레이 기판(2)과, 칼러 필터 어레이 기판(4)이 액정을 사이에 두고 접합되어 형성된다. 이러한 액정 표시 패널(6)은 게이트 라인들(GL)과 데이터 라인들(DL)의 교차로 정의되는 영역마다 박막 트랜지스터에 의해 독립적으로 구동되는 액정셀들이 마련된다. 박막 트랜지스터는 게이트 라인(GL)으로부터의 스캔 신호에 응답하여 데이터 라인(DL)으로부터의 화소 신호를 액정셀에 공급한다.
데이터 드라이브 IC(14)들은 데이터 TCP(12) 및 액정 표시 패널(6)의 데이터 패드부를 경유하여 데이터 라인들(DL)과 접속된다. 이러한 데이터 드라이브 IC(14)들은 화소 데이터를 아날로그 화소 신호로 변환하여 데이터 라인들(DL)에 공급한다. 이를 위하여, 데이터 드라이브 IC(14)들은 데이터 PCB(16)와 FPC(18)를 통해 메인 PCB(20) 상의 타이밍 제어부(22) 및 전원부(24)로부터 데이터 제어 신호, 화소 데이터, 그리고 전원 신호들을 공급받게 된다.
게이트 드라이브 IC(10)들은 게이트 TCP(8) 및 액정 표시 패널(6)의 게이트 패드부를 경유하여 게이트 라인들(GL)과 접속된다. 이러한 게이트 드라이브 IC(10)들은 게이트 하이 전압(VGH)의 스캔 신호를 게이트 라인들(GL)에 순차적으로 공급한다. 또한 게이트 드라이브 IC(10)들은 게이트 하이 전압(VGH)이 공급되는 기간을 제외한 나머지 기간에는 게이트 로우 전압(VGL)을 게이트 라인들(GL)에 공급한다.
이를 위하여, 메인 PCB(20) 상의 타이밍 제어부(22) 및 전원부(24)로부터의 게이트 게이트 제어 신호들과 전원 신호들은 FPC(18)와 데이터 PCB(16)를 경유하여 데이터 TCP(12)에 공급된다. 데이터 TCP(12)를 통해 공급되는 게이트 제어 신호들과 전원 신호들은 박막 트랜지스터 어레이 기판(2)의 가장자리 영역에 형성된 LOG 신호 라인군(26)를 경유하여 게이트 TCP(8)에 공급된다. 게이트 TCP(8)에 공급된 게이트 제어 신호들 및 전원 신호들은 게이트 드라이브 IC(10)의 입력 단자들을 통해 게이트 드라이브 IC(10) 내로 입력되어 이용된다. 그리고, 게이트 제어 신호들 및 전원 신호들은 게이트 드라이브 IC(10)의 출력 단자들을 통해 출력되어 게이트 TCP(8)와 LOG 신호 라인군(26)을 경유하여 다음 게이트 TCP(8)에 실장된 게이트 드라이브 IC(10)로 공급된다.
LOG형 신호라인군(26)은 통상 게이트 로우 전압(VGL), 게이트 하이 전압 (VGH), 공통 전압(VCOM), 그라운드 전압(GND), 베이스 구동 전압(VCC)과 같이 전원부(24)로부터 공급되는 직류 구동 전압들과; 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭 신호(GSC), 게이트 이네이블 신호(GOE)와 같이 타이밍 제어부(22)로부터 공급되는 게이트 제어 신호들 각각을 공급하는 신호 라인들로 구성된다.
이러한 LOG 신호 라인군(26)은 박막 트랜지스터 어레이 기판(2)의 한정된 패드 영역에 게이트 라인들과 동일한 게이트 금속층을 이용하여 미세 패턴으로 형성된다. 또한, LOG 신호 라인군(26)은 게이트 TCP(8)와 ACF 본딩(Bonding)을 통해 접촉됨에 따라 그 게이트 TCP(8)와의 접촉 부분(A)이 증가하여 접촉 저항이 커지게 된다. 이에 따라, LOG 신호 라인군(26)은 기존의 게이트 PCB의 신호 라인들 보다 큰 라인 저항을 가지게 된다. 이러한 라인 저항으로 인하여 LOG 신호 라인군(26)을 통해 전송되는 전원 신호들(VGH, VGL, VCC, GND, VCOM)이 왜곡됨으로써 가로 줄무늬, 얼룩 등이 발생되고 그리니쉬(Greenish) 등과 같은 화질 저하 현상이 심해지게 된다.
예를 들어, 도 2에 도시된 바와 같이 도트 인버젼 방식으로 구동되는 액정 패널에 블랙 그레이와 31 그레이가 화소 단위로 교번하는 패턴을 표시하는 경우 인접한 화소간에 트랜지션되는 데이터 크기가 상쇄되지 않음에 따라 도 3a 및 도 3b에 도시된 바와 같이 기생 캐패시터(데이터라인과 게이트라인간, 데이터라인과 공통전극간)에 의해 1수평주기마다 변화되는(스윙되는) 게이트 로우 전압(VGL) 및 공통 전압(VCOM)이 공급된다. 이와같이 원하지 않는 공통전압(VCOM) 및 게이트 로우 전압(VGL)의 스윙에 의하여 화상의 표시품질이 저하됨과 아울러 그리니쉬 현상이 발생되게 된다.
따라서, 본 발명의 목적은 신호라인에 의한 신호왜곡을 최소화할 수 있도록 한 라인 온 글래스형 액정표시장치를 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명의 라인 온 글래스형 액정표시장치는 액정패널과, 액정패널의 외곽 영역에 형성되어 제어 신호들 및 전원 신호들을 공급하는 라인 온 글래스형 신호 라인군을 구비하는 액정 표시 패널과; 액정패널의 게이트라인들을 구동하기 위한 집적회로를 실장하여 액정패널의 외곽영역에 부착된 게이트 테이프 캐리어 패키지와; 집적회로 및 게이트 테이프 캐리어 패키지 중 어느 하나에 적어도 하나 이상 설치되어 신호 라인군으로부터 공급되는 게이트 로우 전압 및 공통전압 중 적어도 하나 이상의 전압 스윙폭을 제한하기 위한 전압 조절부를 구비한다.
상기 전압 조절부는 집적회로의 내부에 실장된다.
상기 전압 조절부는 테이프 캐리어 패키지에 설치된다.
상기 게이트 로우전압 및 공통전압의 전압 스윙폭을 제한하기 위하여 게이트 로우전압의 전압 스윙폭 및 공통전압의 전압 스윙폭을 제한하는 전압조절부가 각각 설치된다.
상기 전압 조절부는 반전 증폭기로 구성된다.
상기 상기 전압 조절부는 오피 앰프와, 오피 앰프의 반전 입력단에 접속되는 제 1저항과, 오피 앰프의 출력단과 반전 입력단 사이에 접속되는 제 2저항을 구비하며, 제 1저항의 저항값은 제 2저항의 저항값보다 크게 설정된다.
상기 제 1저항 및 제 2저항의 저항값은 액정패널에 수평라인단위로 교번되게 블랙 및 화이트 화상이 표시될 때를 기준으로 스윙폭이 제한되도록 설정된다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하 도 4 내지 도 6을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 4는 본 발명의 실시예에 의한 액정 표시 장치를 나타내는 도면이다.
도 4를 참조하면, 본 발명의 실시예에 의한 액정표시장치는 타이밍 제어부(52)와 전원부(54)를 포함하는 메인 PCB(50), FPC(48)를 통해 메인 PCB(50)와 접속된 데이터 PCB(46)와, 데이터 드라이브 IC(44)를 실장하여 데이터 PCB(46)와 액정표시패널(36) 사이에 접속된 데이터 TCP(42)와, 게이트 드라이브 IC(40)를 실장하여 액정표시패널(36)에 접속된 게이트 TCP(38)를 구비한다.
액정 표시 패널(36)은 박막 트랜지스터 어레이 기판(32)과, 칼러 필터 어레이 기판(34)이 액정을 사이에 두고 접합되어 형성된다. 이러한 액정 표시 패널(36)은 게이트 라인들(GL)과 데이터 라인들(DL)의 교차로 정의되는 영역마다 박막 트랜지스터에 의해 독립적으로 구동되는 액정셀들이 마련된다. 박막 트랜지스터는 게이트 라인(GL)으로부터의 스캔 신호에 응답하여 데이터 라인(DL)으로부터의 화소 신호를 액정셀에 공급한다.
데이터 드라이브 IC(44)들은 데이터 TCP(42) 및 액정 표시 패널(36)의 데이터 패드부를 경유하여 데이터 라인들(DL)과 접속된다. 이러한 데이터 드라이브 IC(44)들은 화소 데이터를 아날로그 화소 신호로 변환하여 데이터 라인들(DL)에 공급한다. 이를 위하여, 데이터 드라이브 IC(44)들은 데이터 PCB(46)와 FPC(48)를 통해 메인 PCB(50) 상의 타이밍 제어부(52) 및 전원부(54)로부터 데이터 제어 신호, 화소 데이터, 그리고 전원 신호들을 공급받게 된다.
게이트 드라이브 IC(40)들은 게이트 TCP(38) 및 액정 표시 패널(36)의 게이트 패드부를 경유하여 게이트 라인들(GL)과 접속된다. 이러한 게이트 드라이브 IC(40)들은 게이트 하이 전압(VGH)의 스캔 신호를 게이트 라인들(GL)에 순차적으로 공급한다. 또한 게이트 드라이브 IC(40)들은 게이트 하이 전압(VGH)이 공급되는 기간을 제외한 나머지 기간에는 게이트 로우 전압(VGL)을 게이트 라인들(GL)에 공급한다.
이를 위하여, 메인 PCB(50) 상의 타이밍 제어부(52) 및 전원부(54)로부터의 게이트 게이트 제어 신호들과 전원 신호들은 FPC(48)와 데이터 PCB(46)를 경유하여 데이터 TCP(42)에 공급된다. 데이터 TCP(42)를 통해 공급되는 게이트 제어 신호들과 전원 신호들은 박막 트랜지스터 어레이 기판(32)의 가장자리 영역에 형성된 LOG 신호 라인군(56)를 경유하여 게이트 TCP(38)에 공급된다. 게이트 TCP(38)에 공급된 게이트 제어 신호들 및 전원 신호들은 게이트 드라이브 IC(40)의 입력 단자들을 통해 게이트 드라이브 IC(40) 내로 입력되어 이용된다. 그리고, 게이트 제어 신호들 및 전원 신호들은 게이트 드라이브 IC(40)의 출력 단자들을 통해 출력되어 게이트 TCP(38)와 LOG 신호 라인군(56)을 경유하여 다음 게이트 TCP(38)에 실장된 게이트 드라이브 IC(40)로 공급된다.
LOG 신호 라인군(56)은 통상 게이트 로우 전압(VGL), 게이트 하이 전압 (VGH), 공통 전압(VCOM), 그라운드 전압(GND), 베이스 구동 전압(VCC)과 같이 전원부(54)로부터 공급되는 직류 구동 전압들과; 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭 신호(GSC), 게이트 이네이블 신호(GOE)와 같이 타이밍 제어부(52)로부터 공급되는 게이트 제어 신호들 각각을 공급하는 신호 라인들로 구성된다.
한편, 본 발명의 게이트 드라이브 IC(40) 각각의 내부에는 적어도 하나 이상의 전압 조절부(41)가 설치된다. 여기서, 전압 조절부(41)는 게이트 로우 전압(VGL) 또는 공통전압(VCOM)의 전압값의 전압범위를 조절하기 위하여(즉, 스윙폭을 조절하기 위하여) 게이트 로우 전압(VGL) 또는 공통전압(VCOM)을 입력으로 입 력받는다. 게이트 로우전압(VGL) 및 공통전압(VCOM) 각각의 스윙폭을 조절하기 위해서는 게이트 드라이브 IC(40)에 게이트 로우전압(VGL)의 스윙폭을 조절하기 위한 전압 조절부(41)와, 공통전압(VCOM)의 스윙폭을 조절하기 위한 전압 조절부(41)가 각각 설치되어야 한다. 한편, 본 발명에서 전압 조절부(41)는 게이트 드라이브 IC(40)의 내부가 아닌 게이트 TCP(38)상에 설치될 수 있다.
전압 조절부(41)는 자신에게 공급되는 전압(VGL 및/또는 VCOM)의 전압범위를 어느정도 범위 내에서 일정하게 유지시킨다.(즉, 전압의 피크치를 제한한다.) 이를 위해, 전압 조절부(41)는 도 5와 같이 반전 증폭회로로 구성된다.
도 5를 참조하면, 전압 조절부(41)는 오피앰프(OP-AMP)(60)와, 오피앰프(60)의 반전 입력단(-)에 접속되는 제 1저항(R1)과, 오피앰프(60)의 출력단과 반전 입력단(-) 사이에 접속되는 제 2저항(R2)을 구비한다. 여기서, 오피앰프(60)의 비반전 입력단(+)은 기저전위(GND)에 접속된다.
이와 같은 반전 증폭회로의 동작과정을 도 6을 참조하여 상세히 설명하기로 한다. 여기서는 전압 조절부(41)의 비반전 입력단(-)으로 게이트 로우 전압(VGL)이 입력된다고 가정하여 설명하기로 한다. 먼저, 오피앰프(60)의 비반전 입력단으로 1수평주기마다 스윙되는 게이트 로우 전압(VGL)이 입력된다. 이때, 오피앰프(60)는 제 1저항(R1) 및 제 2저항(R2)의 저항값에 의하여 변화된 게이트 로우 전압(MVGL, MVGL1)을 출력하게 된다. 여기서, 제 1저항(R1)의 저항값을 제 2저항(R2)의 저항값보다 크게 설정함으로써 변화된 게이트 로우 전압(MVGL, MVGL1)의 스윙폭은 입력되는 게이트 로우 전압(VGL)의 스윙폭보다 작게 설정되게 된다.
한편, 게이트 로우 전압(VGL)의 스윙폭은 패널의 로드에 따라서 상이하게 설정된다. 여기서, 제 1저항(R1) 및 제 2저항(R2)의 저항값은 패널의 로드가 클 때를 기준으로 변화된 게이트 로우 전압(MVGL,MVGL1)의 스윙폭이 작아질 수 있도록 설정된다. 일례로, 제 1저항(R1) 및 제 2저항(R2)의 저항값은 패널에 수평라인단위로 교번되게 화이트 및 블랙이 표시될 때를 기준으로 변화된 게이트 로우 전압(MVGL,MVGL1)의 스윙폭이 작아지도록 설정될 수 있다.
한편, 변화된 게이트 로우 전압(MVGL)은 위상이 반전되게 출력되어야 한다. 하지만, 실험적으로 액정패널에 많은 데이터가 공급되는 경우 기생 캐패시터의 캐패시턴스값에 의하여 변화된 게이트 로우 전압(VGL1)의 위상이 반전되지 않는 경우도 발생된다. 한편, 본 발명에서는 변화된 게이트 로우 전압(MVGL,MVGL1)의 위상반전 또는 비반전 여부에 관계없이 스윙폭을 낮추는데 그 목적이 있다.
전압 조절부(41)에서 생성된 변화된 게이트 로우 전압(MVGL,MVGL1)은 게이트 드라이브 IC(40)를 경유하여 게이트 라인들로 공급되게 된다. 즉, 본 발명에서는 전압 조절부(41)를 이용하여 게이트 로우 전압(VGL)의 스윙폭을 낮춤으로써 화상의 표시품질을 향상시킬 수 있다. 한편, 전압 조절부(41)의 입력단(-)으로 공통전압(VCOM)이 입력되는 경우에도 스윙폭이 낮아진 변화된 공통전압(MVCOM)이 출력되게 된다.
상술한 바와 같이, 본 발명에 따른 라인 온 글래스형 액정 표시 장치 및 그 의 구동방법에 의하면 게이트 TCP 또는 게이트 드라이브 IC의 내부에 전압 조절부를 설치하여 게이트 로우전압 및/또는 공통전압의 스윙폭을 제한, 즉 로우전압 및/또는 공통전압의 전압변화폭을 제한하여 화상의 표시품질을 향상시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (7)

  1. 액정패널과, 상기 액정패널의 외곽 영역에 형성되어 제어 신호들 및 전원 신호들을 공급하는 라인 온 글래스형 신호 라인군을 구비하는 액정 표시 패널과;
    상기 액정패널의 게이트라인들을 구동하기 위한 집적회로를 실장하여 상기 액정패널의 외곽영역에 부착된 게이트 테이프 캐리어 패키지와;
    상기 집적회로 및 게이트 테이프 캐리어 패키지 중 어느 하나에 설치되어 상기 게이트 로우전압의 전압 스윙폭을 제한하는 제 1전압 조절부 및 공통전압의 전압 스윙폭을 제한하는 제 2전압 조절부를 포함함을 특징으로 하는 라인 온 글래스형 액정 표시 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1항에 있어서,
    상기 제 1 및 제 2전압 조절부 각각은 반전 증폭기로 구성되는 것을 특징으로 하는 라인 온 글래스형 액정 표시 장치.
  6. 제 5항에 있어서,
    상기 제 1 및 제 2전압 조절부 각각은,
    오피 앰프와,
    상기 오피 앰프의 반전 입력단에 접속되는 제 1저항과,
    상기 오피 앰프의 출력단과 상기 반전 입력단 사이에 접속되는 제 2저항을 구비하며,
    상기 제 1저항의 저항값은 상기 제 2저항의 저항값보다 크게 설정되는 것을 특징으로 하는 라인 온 글래스형 액정 표시 장치.
  7. 제 6항에 있어서,
    상기 제 1저항 및 제 2저항의 저항값은 상기 액정패널에 수평라인단위로 교번되게 블랙 및 화이트 화상이 표시될 때를 기준으로 상기 전압 스윙폭이 제한되도록 설정되는 것을 특징으로 하는 라인 온 글래스형 액정 표시 장치.
KR1020030012322A 2003-02-27 2003-02-27 라인 온 글래스형 액정 표시 장치 KR100943467B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030012322A KR100943467B1 (ko) 2003-02-27 2003-02-27 라인 온 글래스형 액정 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030012322A KR100943467B1 (ko) 2003-02-27 2003-02-27 라인 온 글래스형 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20040076976A KR20040076976A (ko) 2004-09-04
KR100943467B1 true KR100943467B1 (ko) 2010-02-22

Family

ID=37441058

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030012322A KR100943467B1 (ko) 2003-02-27 2003-02-27 라인 온 글래스형 액정 표시 장치

Country Status (1)

Country Link
KR (1) KR100943467B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010056509A (ko) * 1999-12-15 2001-07-04 윤종용 구동 신호 인가시점 결정모듈, 이를 포함한 액정표시패널어셈블리 및 액정표시패널 어셈블리의 구동 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010056509A (ko) * 1999-12-15 2001-07-04 윤종용 구동 신호 인가시점 결정모듈, 이를 포함한 액정표시패널어셈블리 및 액정표시패널 어셈블리의 구동 방법

Also Published As

Publication number Publication date
KR20040076976A (ko) 2004-09-04

Similar Documents

Publication Publication Date Title
KR100977218B1 (ko) 라인 온 글래스형 액정 표시 장치 및 그 구동방법
US7463230B2 (en) Line on glass liquid crystal display and method of fabricating the same
JP4566075B2 (ja) 液晶表示装置およびその駆動方法
US7502020B2 (en) Liquid crystal display device with voltage compensator
KR20030051010A (ko) 라인 온 글래스형 액정표시장치
KR100933447B1 (ko) 액정 표시 패널의 게이트 구동 방법 및 장치
KR100933449B1 (ko) 액정 표시 패널의 구동 방법 및 장치
KR101146459B1 (ko) 라인 온 글래스형 액정표시장치
KR100943467B1 (ko) 라인 온 글래스형 액정 표시 장치
KR100922789B1 (ko) 라인 온 글래스형 액정 표시 장치 및 그 구동방법
KR100839482B1 (ko) 라인 온 글래스형 액정표시장치의 게이트 구동 장치 및 방법
KR101007687B1 (ko) 액정 표시 장치
KR100898792B1 (ko) 액정표시장치
KR100978255B1 (ko) 액정 표시장치 및 그 구동방법
KR100824420B1 (ko) 라인 온 글래스형 액정표시장치
KR100933442B1 (ko) 라인 온 글래스형 액정 표시 장치
KR100925466B1 (ko) 액정 표시 장치
KR100861273B1 (ko) 라인 온 글래스형 액정표시장치
KR101147831B1 (ko) 라인 온 글래스형 액정 표시 장치
KR101002306B1 (ko) 라인 온 글래스형 액정 표시 장치
KR100987673B1 (ko) 라인 온 글래스형 액정 표시 장치 및 그 구동방법
KR20050096690A (ko) 라인 온 글래스형 액정 표시 장치
KR100889538B1 (ko) 액정표시장치
KR20050096569A (ko) 액정표시장치 및 그 구동방법
KR100855493B1 (ko) 라인 온 글래스형 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee