KR20030051010A - 라인 온 글래스형 액정표시장치 - Google Patents

라인 온 글래스형 액정표시장치 Download PDF

Info

Publication number
KR20030051010A
KR20030051010A KR1020010081802A KR20010081802A KR20030051010A KR 20030051010 A KR20030051010 A KR 20030051010A KR 1020010081802 A KR1020010081802 A KR 1020010081802A KR 20010081802 A KR20010081802 A KR 20010081802A KR 20030051010 A KR20030051010 A KR 20030051010A
Authority
KR
South Korea
Prior art keywords
gate
line
low voltage
liquid crystal
lines
Prior art date
Application number
KR1020010081802A
Other languages
English (en)
Other versions
KR100874637B1 (ko
Inventor
하영수
문성웅
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020010081802A priority Critical patent/KR100874637B1/ko
Priority to US10/318,022 priority patent/US7123234B2/en
Publication of KR20030051010A publication Critical patent/KR20030051010A/ko
Application granted granted Critical
Publication of KR100874637B1 publication Critical patent/KR100874637B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 제한된 영역내에서 LOG형 신호라인군의 라인저항 차를 게이트 드라이브 IC별로 보상하여 수평라인 블록간의 휘도차를 방지할 수 있는 LOG형 액정표시장치에 관한 것이다.
본 발명은 게이트라인들과 데이터라인들의 교차영역마다 형성된 다수개의 액정셀들을 포함하는 화상표시부와; 게이트라인들을 구동하는 다수의 게이트 집적회로들 각각이 실장된 다수의 게이트 테이프 캐리어 패키지들과; 데이터라인들을 구동하는 다수의 데이터 집적회로들 각각이 실장된 다수의 데이터 테이프 캐리어 패키지들과; 화상표시부의 외곽영역에 라인 온 글래스 방식으로 형성되어 게이트 드라이브 집적회로들에서 필요로 하는 구동신호들을 공급하는 라인 온 글래스형 신호라인들을 구비하고; 게이트 집적회로들 각각에 접속되는 라인 온 글래스형 신호라인의 라인라인저항 차에 따른 구동신호들의 전압 차를 보상하기 위해 그 게이트 집적회로 내에 설치된 전압차 보상수단을 구비하는 것을 특징으로 한다.

Description

라인 온 글래스형 액정표시장치{LIQUID CRYSTAL DISPALY APPARATUS OF LINE ON GLASS TYPE}
본 발명은 액정표시장치에 관한 것으로, 특히 액정패널 상에 형성된 라인 온 글래스형 패턴들의 라인저항에 의해 의한 전압차를 보상할 수 있는 라인 온 글래스형 액정표시장치에 관한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동회로를 구비한다.
액정패널에는 게이트라인들과 데이터라인들이 교차하게 배열되고 그 게이트라인들과 데이터라인들의 교차로 마련되는 영역에 액정셀들이 위치하게 된다. 이 액정패널에는 액정셀들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 마련된다. 화소전극들 각각은 스위칭 소자인 박막트랜지스터(Thin Film Transistor)의 소스 및 드레인 단자들을 경유하여 데이터라인들 중 어느 하나에 접속된다. 박막트랜지스터의 게이트단자는 화소전압신호가 1라인분씩의 화소전극들에게 인가되게 하는 게이트라인들 중 어느 하나에 접속된다.
구동회로는 게이트라인들을 구동하기 위한 게이트 드라이버와, 데이터라인들을 구동하기 위한 데이터 드라이버와, 게이트 드라이버와 데이터 드라이버를 제어하기 위한 타이밍 제어부와, 액정표시장치에서 사용되는 여러가지의 구동전압들을 공급하는 전원공급부를 구비한다. 타이밍 제어부는 게이트 드라이버 및 데이터 드라이버의 구동 타이밍을 제어함과 아울러 데이터 드라이버에 화소데이터 신호를 공급한다. 전원공급부는 입력 전원을 이용하여 액정표시장치에서 필요하는 공통전압(Vcom), 게이트 하이전압(Vgh), 게이트 로우전압(Vgl) 등과 같은 구동전압들을 생성한다. 게이트 드라이버는 스캐닝신호를 게이트라인들에 순차적으로 공급하여 액정패널 상의 액정셀들을 1라인분씩 순차적으로 구동한다. 데이터 드라이버는 게이트라인들 중 어느 하나에 스캐닝신호가 공급될 때마다 데이터라인들 각각에 화소전압신호를 공급한다. 이에 따라, 액정표시장치는 액정셀별로 화소전압신호에 따라 화소전극과 공통전극 사이에 인가되는 전계에 의해 광투과율을 조절함으로써 화상을 표시한다.
이들 중 액정패널과 직접 접속되는 데이터 드라이버와 게이트 드라이버는 다수개의 IC(Integrated Circuit)들로 집적화된다. 집적화된 데이터 드라이브 IC와 게이트 드라이브 IC 각각은 TCP(Tape Carrier Package) 상에 실장되어 TAB(Tape Automated Bonding) 방식으로 액정패널에 접속되거나 COG(Chip On Glass) 방식으로 액정패널 상에 실장된다.
여기서 TCP를 통해 TAB 방식으로 액정패널에 접속되는 드라이브 IC들은 TCP에 접속되어진 PCB(Printed Circuit Board)에 실장되어진 신호라인들을 통해 외부로부터 입력되는 제어신호들 및 직류전압들을 공급받음과 아울러 상호 접속된다. 상세히 하면, 데이터 드라이브 IC들은 데이터 PCB에 실장된 신호라인들을 통해 직렬로 접속됨과 아울러 타이밍 제어부로부터의 제어신호들 및 화소 데이터 신호와 전원공급부로부터의 구동전압들을 공통적으로 공급받게 된다. 게이트 드라이브 IC들은 게이트 PCB에 실장된 신호라인들을 통해 직렬로 접속됨과 아울러 타이밍 제어부로부터의 제어신호들과 전원공급부로부터의 구동전압들을 공통적으로 공급받게 된다.
COG 방식으로 액정패널에 실장되는 드라이브 IC들은 신호라인들이 액정패널, 즉 하부 글래스 상에 실장되는 라인 온 글래스(Line On Glass; 이하 LOG라 함) 방식으로 상호 접속됨과 아울러 타이밍 제어부 및 전원공급부로부터의 제어신호들 및 구동전압들을 공급받게 된다.
최근에는 드라이브 IC들이 TAB 방식으로 액정패널에 접속되는 경우에도 LOG방식을 채택하여 PCB를 제거함으로써 액정표시장치가 더욱 박형화될 수 있게 하고있다. 특히 상대적으로 적은 신호라인들을 필요로 하는 게이트 드라이브 IC들에 접속되는 신호라인들을 LOG 방식으로 액정패널 상에 형성함으로서 게이트 PCB를 제거하고 있다. 다시 말하여 TAB 방식의 게이트 드라이브 IC들은 액정패널의 하부 글래스 상에 실장되는 신호라인들을 통해 직렬로 접속됨과 아울러 제어신호들 및 구동전압신호들(이하, 게이트 구동신호들이라 함)을 공통적으로 공급받게 된다.
실제로, LOG형 신호배선들을 이용하여 게이트 PCB를 제거한 액정표시장치는 도 1에 도시된 바와 같이 액정패널(1)과, 액정패널(1)과 데이터 PCB(12) 사이에 접속되어진 다수개의 데이터 TCP들(8)과, 액정패널(1)의 다른 측에 접속되어진 다수개의 게이트 TCP들(14)과, 데이터 TCP들(8) 각각에 실장되어진 데이터 드라이브 IC(10)들과, 게이트 TCP들(14) 각각에 실장되어진 게이트 드라이브 IC들(16)을 구비한다.
액정패널(1)은 각종 신호라인들과 함께 박막트랜지스터 어레이가 형성된 하부기판(2)과, 칼라필터 어레이가 형성된 상부기판(4)과, 하부기판(2)과 상부기판(4) 사이에 주입된 액정을 구성으로 한다. 이러한 액정패널(1)에는 게이트라인들(20)과 데이터라인들(18)의 교차영역마다 마련되는 액정셀들로 구성되어 화상을 표시하는 화상표시영역(21)이 마련된다. 화상표시영역(21)의 외곽부에 위치하는 하부기판(2) 외곽영역에는 데이터라인(18)으로부터 신장되어진 데이터 패드들과, 게이트라인(20)로부터 신장되어진 게이트 패드들이 위치하게 된다. 또한 하부기판(2)의 외곽영역에는 게이트 드라이브 IC(16)에 공급되는 게이트 구동신호들을 전송하기 위한 LOG형 신호라인군(26)이 위치하게 된다.
데이터 TCP(8)에는 데이터 드라이브 IC(10)가 실장되고, 그 데이터 드라이브 IC(10)와 전기적으로 접속된 입력패드들(24) 및 출력패드들(25)이 형성된다. 데이터 TCP(8)의 입력패드들(24)은 데이터 PCB(12)의 출력패드들과 전기적으로 접속되고, 출력패드들(25)은 하부기판(2) 상의 데이터패드들과 전기적으로 접속된다. 특히 첫번째 데이터 TCP(8)는 하부기판(2) 상의 LOG형 신호라인군(26)에 전기적으로 접속되는 게이트 구동신호 전송군(22)이 추가적으로 형성된다. 이 게이트 구동신호 전송군(22)은 데이터 PCB(12)를 경유하여 타이밍 컨트롤러 및 전원공급부로부터 공급되는 게이트 구동신호들을 LOG형 신호라인군(26)에 공급하게 된다.
데이터 드라이브 IC들(10)은 디지털 신호인 화소데이터 신호를 아날로그 신호인 화소전압신호로 변환하여 액정패널 상의 데이터라인들(18)에 공급한다.
게이트 TCP(14)에는 게이트 드라이브 IC(16)가 실장되고, 그 게이트 드라이브 IC(16)와 전기적으로 접속된 게이트 구동신호 전송라인군(28) 및 출력패드들(30)이 형성된다. 게이트 구동신호 전송라인군(28)은 하부기판(2) 상의 LOG 신호라인군(26)과 전기적으로 접속되고, 출력패드들(30)은 하부기판(2) 상의 게이트패드들과 전기적으로 접속된다.
게이트 드라이브 IC들(16)은 입력 제어신호들에 응답하여 스캐닝신호, 즉 게이트 하이전압 신호(VGH)를 게이트라인들(20)에 순차적으로 공급한다. 또한 게이트 드라이브 IC(16)들은 게이트 하이전압 신호(VGH)가 공급되는 기간을 제외한 나머지 기간에는 게이트 로우전압 신호(VGL)를 게이트라인들에 공급한다.
LOG형 신호라인군(26)은 통상 게이트 하이전압 신호(VGH), 게이트 로우전압신호(VGL), 공통전압 신호(VCOM), 그라운드 전압신호(GND), 전원 전압신호(VCC)와 같이 전원공급부로부터 공급되는 직류전압신호들과 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭신호(GSC), 게이트 이네이블 신호(GOE)와 같이 타이밍 제어부로부터 공급되는 게이트 제어신호들 각각을 공급하는 신호라인들로 구성된다.
이러한 LOG형 신호라인군(26)은 화상표시부(21)의 외곽영역에 위치하는 패드부와 같이 매우 한정된 좁은 공간에서 미세패턴으로 나란하게 형성된다. 그리고 LOG형 신호라인군(26)은 게이트라인들(20)과 동일하게 게이트 금속층으로 구성된다. 게이트 금속으로는 통상 AlNd 등과 같이 비교적 큰 비저항값(0.046)을 갖는 금속이 이용된다. 이렇게 LOG형 신호라인군(26)이 제한된 영역내에서 미세패턴으로 형성됨과 아울러 비교적 큰 비저항값을 갖는 게이트금속으로 구성됨에 따라 기존의 게이트 PCB에 동박으로 형성된 신호라인들과 대비하여 상대적으로 높은 저항성분을 포함하게 된다. 또한 LOG형 신호라인군(26)의 저항값은 라인길이에 비례함에 따라 데이터 PCB(12)로부터 멀어질수록 라인저항값이 증가하여 게이트 구동신호가 감쇄하게 된다. 이 결과 LOG형 신호라인군(26)을 통해 전송되는 게이트 구동신호들이 그의 라인저항값에 의해 왜곡됨으로써 화상표시부(21)에 표시되는 화상의 품질이 저하되게 된다.
특히 LOG형 신호라인군(26)을 통해 공급되는 게이트 구동신호들 중 게이트 로우전압(VGL)의 왜곡이 화상표시부(21)의 화질에 큰 영향을 미치게 된다. 이는 게이트 로우전압(VGL)이 게이트 하이전압(VGH) 구간에서 액정셀에 충전된 화소전압을 다음 화소전압이 충전되기 전까지 유지되게 하는 것으로 그 게이트로우전압(VGL)이 왜곡되는 경우 충전된 화소전압이 가변되기 때문이다.
상세히 하면, 게이트 로우전압(VGL)을 공급하는 LOG형 게이트 로우전압 전송라인(VGLL)은 도 2에 도시된 바와 같이 제1 데이터 TCP(8)와 제1 내지 제4 게이트 TCP들(14A 내지 14D) 사이 각각에 접속되는 제1 내지 제4 LOG형 게이트 로우전압 전송라인들(VGLL1 내지 VGLL4)로 구성된다. 제1 내지 제4 LOG형 게이트 로우전압 전송라인들(VGLL1 내지 VGLL4)은 그 라인길이에 비례하는 라인저항값(a, b, c, d)을 갖고 제1 내지 제4 게이트 TCP(14A 내지 14D)를 경유하여 직렬로 연결된다.
이러한 LOG형 게이트 로우전압 전송라인(VGLL1 내지 VGLL4)의 라인저항값(a, b, c, d)에 의해 게이트 드라이브 IC(16)마다 공급되는 게이트 로우전압(VGL)이 달라지게 된다.
구체적으로 제1 게이트 TCP(14A)에 실장된 게이트 드라이브 IC(16)에는 제1 LOG 게이트 로우전압 전송라인(VGLL1)의 제1 라인저항값(a)에 비례하여 전압강하된 제1 게이트 로우전압(VGL1)이 공급된다. 제1 게이트 로우전압(VGL1)은 제1 게이트 드라이브 IC(16)를 통해 제1 수평라인 블록(A)의 게이트라인들에 공급된다.
제2 게이트 TCP(14B)에 실장된 게이트 드라이브 IC(16)에는 직렬접속된 제1 LOG 게이트 로우전압 전송라인(VGLL1) 및 제2 LOG 게이트 로우전압 전송라인(VGLL2)의 제2 라인저항값(a+b)에 비례하여 전압강하된 제2 게이트 로우전압(VGL2)이 공급된다. 제2 게이트 로우전압(VGL2)은 제2 게이트 드라이브 IC(16)를 통해 제2 수평라인 블록(B)의 게이트라인들에 공급된다.
제3 게이트 TCP(14C)에 실장된 게이트 드라이브 IC(16)에는 직렬접속된 제1LOG 게이트 로우전압 전송라인 내지 제3 LOG 게이트 로우전압 전송라인(VGLL1 내지 VGLL3)의 제3 라인저항값(a+b+c)에 비례하여 전압강하된 제3 게이트 로우전압(VGL3)이 공급된다. 제3 게이트 로우전압(VGL3)은 제3 게이트 드라이브 IC(16)를 통해 제3 수평라인 블록(C)의 게이트라인들에 공급된다.
제4 게이트 TCP(14D)에 실장된 게이트 드라이브 IC(16)에는 직렬접속된 제1 LOG 게이트 로우전압 전송라인 내지 제4 LOG 게이트 로우전압 전송라인(VGLL1 내지 VGLL4)의 제4 라인저항값(a+b+c+d)에 비례하여 전압강하된 제4 게이트 로우전압(VGL4)이 공급된다. 제4 게이트 로우전압(VGL4)은 제4 게이트 드라이브 IC(16)를 통해 제4 수평라인 블록(D)의 게이트라인들에 공급된다.
이렇게 게이트 드라이브 IC(16) 별로 게이트라인들에 공급하는 게이트 로우전압(VGL1 내지 VGL4)에 차이가 발생함에 따라 서로 다른 게이트 드라이브 IC(16)에 접속되는 수평라인 블록(A 내지 D) 간에 휘도차 발생하게 된다. 이 수평라인 블록(A 내지 D)의 휘도차는 가로선(32) 현상으로 나타나게 되어 화면이 분할되어 보이게 함으로써 화질저하를 초래한다. 특히 제1 게이트 드라이브 IC(16)에서 제4 게이트 드라이브 IC(16) 쪽으로 진행할 수록 LOG형 게이트 로우전압 전송라인(VGLL)의 라인저항 값(a, b, c, d)이 가산됨에 따라 수평라인 블록(A 내지 D)에 공급되는 제1 내지 제4 게이트 로우전압(VGL1 내지 VGL4)은 VGL1>VGL2>VGL3>VGL4와 같은 관계를 갖게 된다.
이러한 게이트 드라이브 IC(16) 단위의 게이트 로우전압 차이는 게이트 드라이브 IC(16) 각각에 독립적으로 접속되는 다수개의 LOG형 게이트 로우전압 전송라인을 마련하고 그 라인들의 단면적을 라인길이에 반비례하게 증가시키는 방법 등을 이용하여 보상할 수 있다. 그러나 LOG형 신호라인군(26)이 형성되는 화상표시부(21)의 외곽영역은 한정되어 있으므로 다수개의 LOG형 게이트 로우전압 전송라인을 마련하는게 어려울 뿐만 아니라 단면적을 증가시키는데 한계가 있다.
따라서 제한된 공간 내에 형성되는 LOG형 게이트 로우전압 전송라인(VGLL)의 설계변경 없이 라인저항에 의한 게이트 로우전압 차를 보상할 수 있는 방안이 필요하다.
따라서, 본 발명의 목적은 제한된 영역내에서 LOG형 신호라인군의 라인저항 차를 게이트 드라이브 IC별로 보상하여 수평라인 블록간의 휘도차를 방지할 수 있는 LOG형 액정표시장치를 제공하는 것이다.
도 1은 종래의 라인 온 글래스형 액정표시장치의 구성을 개략적으로 도시한 평면도.
도 2는 도 1에 도시된 라인 온 글래스형 신호라인군의 라인저항에 의한 수평라인 블록간의 분리현상을 설명하기 위한 도면.
도 3은 본 발명의 실시 예에 따른 라인 온 글래스형 액정표시장치의 구성을 개략적으로 도시한 평면도.
도 4a 내지 도 4d는 도 3에 도시된 게이트 드라이브 IC들 구성을 확대 도시한 도면.
도 5a 내지 도 5d는 본 발명의 다른 실시 예에 따른 라인 온 글래스형 액정표시장치의 게이트 드라이브 IC들 구성을 확대 도시한 도면.
도 6은 본 발명의 또 다른 실시 예에 따른 라인 온 글래스형 액정표시장치의 구성을 개략적으로 도시한 평면도.
< 도면의 주요 부분에 대한 부호의 설명 >
1, 34 : 액정패널 2, 36 : 하부기판
4, 38 : 상부기판 8, 40 : 데이터 TCP
10, 42 : 데이터 드라이브 IC 12, 44 : 데이터 PCB
14, 14A 내지 14D, 46A 내지 46D : 게이트 TCP
16, 16A 내지 16D, 48A 내지 48D, 60 : 게이트 드라이브 IC
18 : 데이터라인 20 : 게이트라인
21, 41 : 화상표시부 22, 28 : 게이트 구동신호 전송군
24 : 데이터 TCP 입력패드 25 : 데이터 TCP 출력패드
26 : LOG형 신호라인군 30 : 게이트 TCP 출력패드
32 : 가로선
52A 내지 52D, 56A 내지 56D, 62 : IC 출력라인
상기 목적을 달성하기 위하여, 본 발명에 따른 LOG형 액정표시장치는 게이트라인들과 데이터라인들의 교차영역마다 형성된 다수개의 액정셀들을 포함하는 화상표시부와; 게이트라인들을 구동하는 다수의 게이트 집적회로들 각각이 실장된 다수의 게이트 테이프 캐리어 패키지들과; 데이터라인들을 구동하는 다수의 데이터 집적회로들 각각이 실장된 다수의 데이터 테이프 캐리어 패키지들과; 화상표시부의 외곽영역에 라인 온 글래스 방식으로 형성되어 게이트 드라이브 집적회로들에서 필요로 하는 구동신호들을 공급하는 라인 온 글래스형 신호라인들을 구비하고; 게이트 집적회로들 각각에 접속되는 라인 온 글래스형 신호라인의 라인라인저항 차에 따른 구동신호들의 전압 차를 보상하기 위해 그 게이트 집적회로 내에 설치된 전압차 보상수단을 구비하는 것을 특징으로 한다.
여기서 상기 전압차 보상수단은 상기 라인 온 글래스형 신호라인들 중 게이트 로우전압을 전송하는 게이트 로우전압 전송라인의 라인저항 차에 의한 게이트 로우전압 차를 보상하는 게이트 로우전압차 보상수단인 것을 특징으로 한다.
그리고 상기 게이트 로우전압차 보상수단은 게이트 드라이브 집적회로의 게이트 로우전압 입력단에 그 집적회로 별로 서로 다른 저항값을 갖고 설치된 저항인 것을 특징으로 한다.
이와 달리 상기 게이트 로우전압차 보상수단은 게이트 드라이브 집적회로의 출력단에 그 집적회로 별로 서로 다른 저항값을 갖고 설치된 저항인 것을 특징으로 한다.
이렇게 게이트 드라이브 집적회로 별로 그의 입력단 및 출력단 중 어느 하나에 설치되는 저항은 그 게이트 드라이브 집적회로에 접속되는 라인 온 글래스형 게이트 로우전압 전송라인의 라인저항 값에 반비례하는 저항값을 갖게 설정된 것을 특징으로 한다.
또한, 상기 게이트 로우전압차 보상수단은 게이트 드라이브 집적회로의 게이트 로우전압 입력단에 설치되어 일정전압이 유지되게 하는 제너다이오드인 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예를 도 3 내지 도 6을 참조하여 상세히 설명하기로 한다.
도 3은 본 발명의 실시 예에 따른 LOG형 액정표시장치의 구성을 개략적으로 도시한 도면이다. 도 3에 도시된 액정표시장치는 액정패널(34)과, 액정패널(34)과 데이터 PCB(44) 사이에 접속되어진 다수개의 데이터 TCP들(40)과, 액정패널(34)의 다른 측에 접속되어진 다수개의 게이트 TCP들(46A 내지 46D)과, 데이터 TCP들(40) 각각에 실장되어진 데이터 드라이브 IC들(42)과, 게이트 TCP들(46A 내지 46D) 각각에 실장된 게이트 드라이브 IC들(48A 내지 48D) 각각을 구비한다. 여기서 게이트 드라이브 IC들(48A 내지 48D) 각각의 입력단에는 LOG형 게이트 로우전압 전송라인(VGLL)의 라인길이에 비례하는 라인저항 차를 보상하는 보상수단이 마련된다.
액정패널(34)은 각종 신호라인들과 함께 박막트랜지스터 어레이가 형성된 하부기판(36)과, 칼라필터 어레이가 형성된 상부기판(38)과, 하부기판(36)과 상부기판(38) 사이에 주입된 액정을 포함한다. 이러한 액정패널(34)은 게이트라인들과 데이터라인들의 교차영역마다 형성된 액정셀들에 의해 화상표시영역(41)에 화상을 표시한다. 화상표시영역(41)의 외곽부에 위치하는 하부기판(36) 외곽영역에는 데이터라인으로부터 신장되어진 데이터 패드들과, 게이트라인으로부터 신장되어진 게이트 패드들이 위치하게 된다. 또한 하부기판(36)의 외곽영역에는 게이트 드라이브 IC(48A 내지 48D)에 공급되는 게이트 구동신호들을 전송하기 위한 LOG형 신호라인군이 위치하게 된다.
데이터 TCP(40)에는 데이터 드라이브 IC(42)가 실장되고, 그 데이터 TCP(40)는 데이터 드라이브 IC(42)와 접속되는 입출력 패드들을 통해 데이터 PCB(44)의 출력패드들 및 하부기판(36)의 데이터패드들과 접속된다. 특히 첫번째 데이터 TCP(40)는 하부기판(36) 상의 LOG형 신호라인군에 접속되는 게이트 구동신호 전송라인군을 더 구비한다. 이 게이트 구동신호 전송라인군은 데이터 PCB(44)를 경유하여 타이밍 컨트롤러 및 전원공급부로부터 공급되는 게이트 구동신호들을 LOG형 신호라인군에 공급하게 된다.
데이터 드라이브 IC들(42)은 디지털 신호인 화소데이터 신호를 아날로그 신호인 화소전압신호로 변환하여 액정패널 상의 데이터라인들에 공급한다.
게이트 TCP(46A 내지 46D)에는 게이트 드라이브 IC(48A 내지 48D)가 실장되고, 그 게이트 TCP(46A 내지 46D)는 게이트 드라이브 IC(48A 내지 48D)와 접속되는 출력 패드들을 통해 하부기판(36)의 게이트패드들과 접속된다. 또한 게이트 TCP(46A 내지 46D)는 하부기판(36)의 LOG형 신호라인군과 게이트 드라이브 IC(48A 내지 48D) 사이에 접속되는 게이트 구동신호 전송라인군을 더 구비한다.
게이트 드라이브 IC들(48A 내지 48D)은 입력 제어신호들에 응답하여 스캐닝신호, 즉 게이트 하이전압 신호(VGH)를 게이트라인들에 순차적으로 공급한다. 또한 게이트 드라이브 IC들(48A 내지 48D)은 게이트 하이전압 신호(VGH)가 공급되는 기간을 제외한 나머지 기간에는 게이트 로우전압 신호(VGL)를 게이트라인들에 공급한다.
LOG형 신호라인군은 통상 게이트 하이전압 신호(VGH), 게이트 로우전압 신호(VGH), 공통전압 신호(VCOM), 그라운드 전압신호(GND), 전원 전압신호(VCC)와 같은 전원공급부로부터 공급되는 직류전압신호들과 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭신호(GSC), 게이트 이네이블 신호(GOE)와 같이 타이밍 제어부로부터 공급되는 게이트 제어신호들 각각을 공급하는 신호라인들로 구성된다. 이러한 LOG형 신호라인군은 게이트라인들과 동일하게 게이트 금속으로 형성된다. LOG형 신호라인군은 그의 라인길이에 비례하는 라인저항 값을 가지게 됨에 따라 라인길이에 비례하여 게이트 구동신호가 감소하게 된다.
이러한 LOG형 신호라인군의 라인저항에 의해 게이트 드라이브 IC(48A 내지 48D) 단위로 공급되는 게이트 구동신호의 전압차를 보상하기 위하여 게이트 드라이브 IC(48A 내지 48D) 내에 보상용 저항을 설치하게 된다. 특히 게이트 드라이브 IC(48A 내지 48D)는 화상표시부(41)의 화질에 큰 영향을 미치는 게이트 로우전압의 입력단에 보상용 저항을 설치하게 된다.
상세히 하면, 게이트 로우전압(VGL)을 공급하는 LOG형 게이트 로우전압 전송라인(VGLL)은 제1 데이터 TCP(40)와 제1 내지 제4 게이트 TCP들(46A 내지 46D) 사이 각각에 접속되는 제1 내지 제4 LOG형 게이트 로우전압 전송라인들(VGLL1 내지 VGLL4)로 구성된다. 제1 내지 제4 LOG형 게이트 로우전압 전송라인들(VGLL1 내지 VGLL4)은 그 라인길이에 비례하는 라인저항값(a, b, c, d)을 갖고 제1 내지 제4 게이트 TCP(46A 내지 46D)를 경유하여 직렬로 연결된다. 이러한 LOG형 게이트 로우전압 전송라인(VGLL1 내지 VGLL4)의 라인저항값(a, b, c, d)에 의해 게이트 드라이브 IC(48A 내지 48D)마다 공급되는 게이트 로우전압(VGL)이 달라지는 것을 방지하기 위하여 도 4a 내지 도 4d에 도시된 바와 같이 게이트 드라이브 IC(48A 내지 48D) 별로 서로 다른 보상용 저항을 게이트 로우전압 입력단에 설치하게 된다. 이를 위하여 제1 내지 제4 게이트 드라이브 IC(48A 내지 48D) 별로 LOG형 게이트 로우전압 전송라인(VGLL)의 라인저항 값을 산출하고 제일 큰 라인저항 값을 기준으로 보상용 저항값을 설정하게 된다. 예를 들면, 도 3에서 제4 게이트 드라이브 IC(48D)에 게이트 로우전압을 공급하는 제1 내지 제4 LOG형 게이트 로우전압 전송라인(VGLL1 내지 VGLL4)의 라인저항 합(a+b+c+d)을 기준으로 각 게이트 드라이브 IC(48A 내지 48C)에 걸리는 저항값이 동일해지게끔 보상용 저항값을 설정하게 된다.
구체적으로 도 4a에 도시된 바와 같이 제1 게이트 TCP(46A)에 실장된 게이트 드라이브 IC(48A)의 입력단에 제1 LOG 게이트 로우전압 전송라인(VGLL1)의 제1 라인저항(a)에 가산되는 제1 저항(b+c+d)이 설치된다. 이에 따라, 제1 게이트 드라이브 IC(48A)에는 제1 라인저항(a) 및 제2 저항(b+c+d)의 합(a+b+c+d)에 비례하여 전압강하된 게이트 로우전압(VGL)이 공급된다. 이 게이트 로우전압(VGL)은 제1 게이트 드라이브 IC(48A)의 출력패드(52A)를 통해 제1 수평라인 블록(A)의 게이트라인들에 공급된다.
제2 게이트 TCP(46B)에 실장된 게이트 드라이브 IC(48B) 입력단에는 도 4b에 도시된 바와 같이 제1 및 제2 LOG 게이트 로우전압 전송라인(VGLL1, VGLL2)의 제2라인저항(a+b)에 가산되는 제2 저항(c+d)이 설치된다. 이에 따라, 제2 게이트 드라이브 IC(48B)에는 제2 라인저항(a+b) 및 제2 저항(c+d)의 합(a+b+c+d)에 비례하여 전압강하된 게이트 로우전압(VGL)이 공급된다. 이 게이트 로우전압(VGL)은 제2 게이트 드라이브 IC(48B)의 출력패드(52B)를 통해 제2 수평라인 블록(B)의 게이트라인들에 공급된다.
제3 게이트 TCP(46C)에 실장된 게이트 드라이브 IC(48C)의 입력단에는 도 4c에 도시된 바와 같이 제1 내지 제3 LOG 게이트 로우전압 전송라인(VGLL1 내지 VGLL3)의 제3 라인저항(a+b+c)에 가산되는 제3 저항(d)이 설치된다. 이에 따라, 제3 게이트 드라이브 IC(48C)에는 제3 라인저항(a+b+c) 및 제3 저항(d)의 합(a+b+c+d)에 비례하여 전압강하된 게이트 로우전압(VGL)이 공급된다. 이 게이트 로우전압(VGL)은 제3 게이트 드라이브 IC(48C)의 출력패드(52C)를 통해 제3 수평라인 블록(C)의 게이트라인들에 공급된다.
제4 게이트 TCP(46D)에 실장된 게이트 드라이브 IC(48D)의 입력단에는 도 4d에 도시된 바와 같이 저항이 설치되지 않는다. 이에 따라 제4 게이트 드라이브 IC(48D)에는 제1 내지 제4 LOG 게이트 로우전압 전송라인(VGLL1 내지 VGLL4)의 제4 라인저항(a+b+c+d)에 비례하여 전압강하된 게이트 로우전압(VGL)이 공급된다. 이 게이트 로우전압(VGL)은 제4 게이트 드라이브 IC(48D)의 출력패드(52D)를 통해 제4 수평라인 블록(D)의 게이트라인들에 공급된다.
이렇게 각 게이트 드라이브 IC(48A 내지 48D) 입력단에 서로 다른 보상용 저항을 설치하여 LOG형 게이트 로우전압 전송라인(VGLL)의 길이에 따른 라인저항 차를 보상함으로써 각 게이트 드라이브 IC(48A 내지 48D)의 입력단에 걸리는 저항이 동일해지게 된다. 이에 따라 각 게이트 드라이브 IC(48A 내지 48D)를 경유하여 동일한 게이트 로우전압(VGL)이 게이트라인에 공급됨에 따라 수평라인 블록(A 내지 D) 간의 휘도차는 발생하지 않게 된다.
이와 달리 도 5a 내지 도 5d에 도시된 바와 같이 각 게이트 드라이브 IC(54A 내지 54D)의 출력단에 서로 다른 보상용 저항을 설치하는 경우에도 각 게이트 드라이브 IC(54A 내지 54D)를 통해 게이트라인에 공급되는 게이트 로우전압(VGL)이 동일해지게 된다.
구체적으로 도 5a에 도시된 바와 같이 제1 게이트 TCP(46A)에 실장된 게이트 드라이브 IC(54A)의 출력라인들(56A)에 제1 LOG 게이트 로우전압 전송라인(VGLL1)의 제1 라인저항(a)에 가산되는 제1 저항(b+c+d)이 설치된다. 이에 따라, 제1 게이트 드라이브 IC(54A)를 경유하여 제1 수평라인 블록(A)의 게이트라인들에는 제1 라인저항(a) 및 제2 저항(b+c+d)의 합(a+b+c+d)에 비례하여 전압강하된 게이트 로우전압(VGL)이 공급된다.
제2 게이트 TCP(46B)에 실장된 게이트 드라이브 IC(54B) 출력라인들(56B)에는 도 5b에 도시된 바와 같이 제1 및 제2 LOG 게이트 로우전압 전송라인(VGLL1, VGLL2)의 제2 라인저항(a+b)에 가산되는 제2 저항(c+d)이 설치된다. 이에 따라, 제2 게이트 드라이브 IC(54B)를 경유하여 제2 수평라인 블록(B)의 게이트라인들에는 제2 라인저항(a+b) 및 제2 저항(c+d)의 합(a+b+c+d)에 비례하여 전압강하된 게이트 로우전압(VGL)이 공급된다.
제3 게이트 TCP(46C)에 실장된 게이트 드라이브 IC(54C)의 출력라인들(56C)에는 도 5c에 도시된 바와 같이 제1 내지 제3 LOG 게이트 로우전압 전송라인(VGLL1 내지 VGLL3)의 제3 라인저항(a+b+c)에 가산되는 제3 저항(d)이 설치된다. 이에 따라, 제3 게이트 드라이브 IC(54C)를 경유하여 제3 수평라인 블록(C)의 게이트라인들에는 제3 라인저항(a+b+c) 및 제3 저항(d)의 합(a+b+c+d)에 비례하여 전압강하된 게이트 로우전압(VGL)이 공급된다.
제4 게이트 TCP(46D)에 실장된 게이트 드라이브 IC(54D)의 출력라인들(56D)에는 도 5d에 도시된 바와 같이 저항이 설치되지 않는다. 이에 따라 제4 게이트 드라이브 IC(54D)를 경유하여 제4 수평라인 블록(D)의 게이트라인들에는 제1 내지 제4 LOG 게이트 로우전압 전송라인(VGLL1 내지 VGLL4)의 제4 라인저항(a+b+c+d)에 비례하여 전압강하된 게이트 로우전압(VGL)이 공급된다.
이렇게 각 게이트 드라이브 IC(54A 내지 54D) 출력단에 서로 다른 보상용 저항을 설치하여 LOG형 게이트 로우전압 전송라인(VGLL)의 길이에 따른 라인저항 차를 보상하게 된다. 이에 따라 각 게이트 드라이브 IC(54A 내지 54D)를 경유하여 각 수평라인 블록(A 내지 D)의 게이트라인들에 동일한 게이트 로우전압(VGL)이 공급됨에 따라 그 수평라인 블록(A 내지 D) 간의 휘도차는 발생하지 않게 된다.
또 이와 다르게 도 6에 도시된 바와 같이 각 게이트 드라이브 IC(60)의 게이트 로우전압 입력단에 제너다이오드(ZD)를 설치하여 일정한 게이트 로우전압(VGL)이 입력될 수 있게 한다. 이렇게 게이트 드라이브 IC(60)의 입력단에 일정전압이 유지되게 하는 제너다이오드(ZD)에 의해 LOG형 게이트 로우전압 전송라인의 라인저항 차에 관계없이 각 게이트 드라이브 IC(60)에는 일정한 게이트 로우전압이 입력되어진다. 이에 따라 각 게이트 드라이브 IC(60)를 경유하여 각 수평라인 블록(A 내지 D)의 게이트라인들에 동일한 게이트 로우전압(VGL)이 공급됨에 따라 그 수평라인 블록(A 내지 D) 간의 휘도차는 발생하지 않게 된다.
상술한 바와 같이, 본 발명에 따른 LOG형 액정표시장치에서는 LOG형 게이트 로우전압 전송라인의 라인저항 차를 게이트 드라이브 IC의 입력단 또는 출력단에 IC별로 서로 다른 보상용 저항을 설치함으로써 동일한 게이트 로우전압이 게이트라인들에 공급될 수 있게 된다. 또한 본 발명에 따른 LOG형 액정표시장치에서는 게이트 드라이브 IC의 입력단에 일정전압이 유지되게 하는 제너다이오드를 설치함으로써 LOG형 게이트 로우전압 전송라인의 라인저항 차에 관계없이 각 게이트 드라이브 IC를 경유하여 일정한 게이트 로우전압이 게이트라인들에 공급될 수 있게 된다. 이렇게 각 게이트 드라이브 IC에 접속된 각 수평라인 블록에 동일한 게이트 로우전압이 공급됨에 따라 그 수평라인 블록 간의 휘도차에 의한 화질저하 현상은 발생하지 않게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (6)

  1. 게이트라인들과 데이터라인들의 교차영역마다 형성된 다수개의 액정셀들을 포함하는 화상표시부와;
    상기 게이트라인들을 구동하는 다수의 게이트 집적회로들 각각이 실장된 다수의 게이트 테이프 캐리어 패키지들과;
    상기 데이터라인들을 구동하는 다수의 데이터 집적회로들 각각이 실장된 다수의 데이터 테이프 캐리어 패키지들과;
    상기 화상표시부의 외곽영역에 라인 온 글래스 방식으로 형성되어 상기 게이트 드라이브 집적회로들에서 필요로 하는 구동신호들을 공급하는 라인 온 글래스형 신호라인들을 구비하고;
    상기 게이트 집적회로들 각각에 접속되는 라인 온 글래스형 신호라인의 라인저항 차에 따른 상기 구동신호들의 전압 차를 보상하기 위해 그 게이트 집적회로에 접속된 전압차 보상수단을 구비하는 것을 특징으로 하는 라인 온 글래스형 액정표시장치.
  2. 제 1 항에 있어서,
    상기 전압차 보상수단은 상기 라인 온 글래스형 신호라인들 중 게이트 로우전압을 전송하는 게이트 로우전압 전송라인의 라인저항 차에 의한 게이트 로우전압 차를 보상하는 게이트 로우전압차 보상수단인 것을 특징으로 하는 라인 온 글래스형 액정표시장치.
  3. 제 2 항에 있어서,
    상기 게이트 로우전압차 보상수단은
    상기 게이트 드라이브 집적회로의 게이트 로우전압 입력단에 그 집적회로 별로 서로 다른 저항값을 갖고 설치된 저항인 것을 특징으로 하는 라인 온 글래스형 액정표시장치.
  4. 제 2 항에 있어서,
    상기 게이트 로우전압차 보상수단은
    상기 게이트 드라이브 집적회로의 출력단에 그 집적회로 별로 서로 다른 저항값을 갖고 설치된 저항인 것을 특징으로 하는 라인 온 글래스형 액정표시장치.
  5. 제 3 항 및 제 4 항 중 어느 한 항에 있어서,
    상기 게이트 드라이브 집적회로 별로 그의 입력단 및 출력단 중 어느 하나에 설치되는 저항은 그 게이트 드라이브 집적회로에 접속되는 라인 온 글래스형 게이트 로우전압 전송라인의 라인저항 값에 반비례하는 저항값을 갖게 설정된 것을 특징으로 하는 라인 온 글래스형 액정표시장치.
  6. 제 2 항에 있어서,
    상기 게이트 로우전압차 보상수단은
    상기 게이트 드라이브 집적회로의 게이트 로우전압 입력단에 설치되어 일정전압이 유지되게 하는 제너다이오드인 것을 특징으로 하는 라인 온 글래스형 액정표시장치.
KR1020010081802A 2001-12-20 2001-12-20 라인 온 글래스형 액정표시장치 KR100874637B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020010081802A KR100874637B1 (ko) 2001-12-20 2001-12-20 라인 온 글래스형 액정표시장치
US10/318,022 US7123234B2 (en) 2001-12-20 2002-12-13 Liquid crystal display of line-on-glass type having voltage difference compensating means

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010081802A KR100874637B1 (ko) 2001-12-20 2001-12-20 라인 온 글래스형 액정표시장치

Publications (2)

Publication Number Publication Date
KR20030051010A true KR20030051010A (ko) 2003-06-25
KR100874637B1 KR100874637B1 (ko) 2008-12-17

Family

ID=19717317

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010081802A KR100874637B1 (ko) 2001-12-20 2001-12-20 라인 온 글래스형 액정표시장치

Country Status (2)

Country Link
US (1) US7123234B2 (ko)
KR (1) KR100874637B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101034717B1 (ko) * 2004-06-28 2011-05-17 엘지디스플레이 주식회사 라인 온 글래스형 액정 표시 장치
CN102682694A (zh) * 2012-06-05 2012-09-19 深圳市华星光电技术有限公司 显示面板、平板显示装置及其驱动方法
KR20130101378A (ko) * 2012-03-05 2013-09-13 삼성디스플레이 주식회사 표시장치
KR101323813B1 (ko) * 2005-07-26 2013-10-31 삼성디스플레이 주식회사 액정 표시 장치
CN113920946A (zh) * 2021-10-18 2022-01-11 京东方科技集团股份有限公司 栅极驱动器及其驱动方法、显示装置

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100840330B1 (ko) * 2002-08-07 2008-06-20 삼성전자주식회사 액정 표시 장치 및 이에 사용하는 구동 집적 회로
KR100687336B1 (ko) * 2003-03-25 2007-02-27 비오이 하이디스 테크놀로지 주식회사 액정구동장치 및 그 구동방법
KR101016290B1 (ko) * 2004-06-30 2011-02-22 엘지디스플레이 주식회사 라인 온 글래스형 액정표시장치 및 구동방법
KR100674919B1 (ko) * 2004-11-06 2007-01-26 삼성전자주식회사 팬-아웃 라인 저항에 무관하게 개선된 화질을 제공하는ｌｃｄ용 게이트 구동 집적 회로
KR101250787B1 (ko) * 2006-06-30 2013-04-08 엘지디스플레이 주식회사 데이터 구동 ｉｃ 내에 레지스터 방식의 감마전압발생기를구비한 액정표시장치
KR101380581B1 (ko) 2007-01-18 2014-04-01 삼성디스플레이 주식회사 전원 공급 라인을 구비한 액정표시패널 및 이를 포함한액정표시장치
TWI406235B (zh) * 2008-05-08 2013-08-21 Chunghwa Picture Tubes Ltd 液晶顯示器及其開關電壓控制電路
TWI518660B (zh) * 2010-04-07 2016-01-21 友達光電股份有限公司 閘極驅動器及其所應用之液晶顯示器
KR101859927B1 (ko) * 2011-08-01 2018-05-21 삼성디스플레이 주식회사 표시장치
KR101912832B1 (ko) 2011-11-24 2018-10-30 삼성디스플레이 주식회사 광학 센서를 포함하는 표시 장치
US9087492B2 (en) * 2012-04-23 2015-07-21 Au Optronics Corporation Bus-line arrangement in a gate driver
CN103745698B (zh) * 2013-12-20 2016-01-20 深圳市华星光电技术有限公司 一种液晶显示面板的色偏补偿方法及***
CN103956132B (zh) * 2014-04-23 2017-02-15 京东方科技集团股份有限公司 驱动电路、显示装置及实现多条传输线路等电阻的方法
CN104809997B (zh) * 2015-05-07 2018-02-23 武汉华星光电技术有限公司 一种控制电路及显示装置
CN105590609B (zh) * 2016-03-11 2019-01-22 深圳市华星光电技术有限公司 液晶显示面板驱动方法及液晶显示面板驱动***
CN105589235B (zh) * 2016-03-11 2018-11-20 深圳市华星光电技术有限公司 液晶显示面板驱动方法
KR102495199B1 (ko) * 2016-09-29 2023-02-01 엘지디스플레이 주식회사 표시장치
CN106297669A (zh) * 2016-10-31 2017-01-04 京东方科技集团股份有限公司 一种补偿电路、显示装置及补偿方法
KR20180079550A (ko) * 2016-12-30 2018-07-11 엘지디스플레이 주식회사 표시패널
US10354569B2 (en) * 2017-02-08 2019-07-16 Microsoft Technology Licensing, Llc Multi-display system
CN107248388B (zh) * 2017-07-03 2019-07-16 京东方科技集团股份有限公司 驱动装置、驱动方法以及显示装置
CN108831302B (zh) * 2018-06-19 2020-08-21 武汉天马微电子有限公司 显示面板及显示装置
CN109166502B (zh) * 2018-09-12 2020-10-16 惠科股份有限公司 一种检测方法和显示面板
CN111435207B (zh) * 2019-01-15 2022-11-22 咸阳彩虹光电科技有限公司 一种显示装置及电子设备

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0140041B1 (ko) * 1993-02-09 1998-06-15 쯔지 하루오 표시 장치용 전압 발생 회로, 공통 전극 구동 회로, 신호선 구동 회로 및 계조 전압 발생 회로
KR0171233B1 (ko) * 1993-08-10 1999-03-20 쯔지 하루오 화상표시장치 및 그의 구동방법
JPH09329806A (ja) * 1996-06-11 1997-12-22 Toshiba Corp 液晶表示装置
JPH10253942A (ja) * 1997-03-13 1998-09-25 Advanced Display:Kk 液晶表示装置およびその駆動方法
US6107980A (en) * 1998-02-27 2000-08-22 Geo-Centers, Inc. Cell circuit for active matrix liquid crystal displays using high polarization, analog response liquid crystals
KR100304261B1 (ko) * 1999-04-16 2001-09-26 윤종용 테이프 캐리어 패키지, 그를 포함한 액정표시패널 어셈블리,그를 채용한 액정표시장치 및 이들의 조립 방법
US6590553B1 (en) * 1999-07-23 2003-07-08 Nec Corporation Liquid crystal display device and method for driving the same
KR100666317B1 (ko) * 1999-12-15 2007-01-09 삼성전자주식회사 구동 신호 인가시점 결정모듈, 이를 포함한 액정표시패널어셈블리 및 액정표시패널 어셈블리의 구동 방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101034717B1 (ko) * 2004-06-28 2011-05-17 엘지디스플레이 주식회사 라인 온 글래스형 액정 표시 장치
KR101323813B1 (ko) * 2005-07-26 2013-10-31 삼성디스플레이 주식회사 액정 표시 장치
KR20130101378A (ko) * 2012-03-05 2013-09-13 삼성디스플레이 주식회사 표시장치
CN102682694A (zh) * 2012-06-05 2012-09-19 深圳市华星光电技术有限公司 显示面板、平板显示装置及其驱动方法
WO2013181860A1 (zh) * 2012-06-05 2013-12-12 深圳市华星光电技术有限公司 显示面板、平板显示装置及其驱动方法
CN102682694B (zh) * 2012-06-05 2016-03-30 深圳市华星光电技术有限公司 显示面板、平板显示装置及其驱动方法
CN113920946A (zh) * 2021-10-18 2022-01-11 京东方科技集团股份有限公司 栅极驱动器及其驱动方法、显示装置
CN113920946B (zh) * 2021-10-18 2023-02-28 京东方科技集团股份有限公司 栅极驱动器及其驱动方法、显示装置

Also Published As

Publication number Publication date
KR100874637B1 (ko) 2008-12-17
US7123234B2 (en) 2006-10-17
US20030117356A1 (en) 2003-06-26

Similar Documents

Publication Publication Date Title
KR100874637B1 (ko) 라인 온 글래스형 액정표시장치
KR100995639B1 (ko) 액정표시장치 및 그 구동방법
KR100831301B1 (ko) 라인 온 글래스형 액정표시장치
KR100898784B1 (ko) 액정표시장치 및 그 구동방법
KR100977218B1 (ko) 라인 온 글래스형 액정 표시 장치 및 그 구동방법
KR100847812B1 (ko) 라인 온 글래스형 액정표시패널
KR20060000933A (ko) 라인 온 글래스형 액정표시장치 및 구동방법
KR100933449B1 (ko) 액정 표시 패널의 구동 방법 및 장치
KR100847817B1 (ko) 라인 온 글래스형 액정표시장치
KR20030051918A (ko) 라인 온 글래스형 액정표시패널 및 그 제조방법
KR100864981B1 (ko) 라인 온 글래스형 액정표시장치
KR101073248B1 (ko) 액정표시장치
KR100861273B1 (ko) 라인 온 글래스형 액정표시장치
KR100855486B1 (ko) 라인 온 글래스형 액정표시장치
KR20070075804A (ko) 라인 온 글래스형 액정표시장치
KR100904264B1 (ko) 액정표시장치
KR100840682B1 (ko) 라인 온 글래스형 액정표시장치
KR100855493B1 (ko) 라인 온 글래스형 액정표시장치 및 그 제조방법
KR100855494B1 (ko) 라인 온 글래스형 액정표시장치
KR101006441B1 (ko) 액정 표시판 조립체 및 액정 표시 장치
KR101192747B1 (ko) 듀얼 라인 온 글래스 방식의 액정 표시 장치
KR20050001063A (ko) 액정표시장치
KR100889538B1 (ko) 액정표시장치
KR20040062150A (ko) 액정 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191113

Year of fee payment: 12