KR100933442B1 - 라인 온 글래스형 액정 표시 장치 - Google Patents

라인 온 글래스형 액정 표시 장치 Download PDF

Info

Publication number
KR100933442B1
KR100933442B1 KR1020020083221A KR20020083221A KR100933442B1 KR 100933442 B1 KR100933442 B1 KR 100933442B1 KR 1020020083221 A KR1020020083221 A KR 1020020083221A KR 20020083221 A KR20020083221 A KR 20020083221A KR 100933442 B1 KR100933442 B1 KR 100933442B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
crystal display
line
gate
ground line
Prior art date
Application number
KR1020020083221A
Other languages
English (en)
Other versions
KR20040056684A (ko
Inventor
최재영
하성철
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020020083221A priority Critical patent/KR100933442B1/ko
Publication of KR20040056684A publication Critical patent/KR20040056684A/ko
Application granted granted Critical
Publication of KR100933442B1 publication Critical patent/KR100933442B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13452Conductors connecting driver circuitry and terminals of panels
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133308Support structures for LCD panels, e.g. frames or bezels
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13458Terminal pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0215Grounding of printed circuits by connection to external grounding means

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은 그라운드 전압을 공급하는 LOG 신호 라인의 라인 저항을 최소화하여 그 라인 저항으로 인한 화질 저하를 최소화할 수 있는 LOG형 액정 표시 장치를 제공하는 것이다.
본 발명의 액정 표시 장치는 화소 매트릭스와, 그 화소 매트릭스의 외곽 영역에 형성되어 제어 신호들 및 전원 신호들을 공급하는 라인 온 글래스형 신호 라인군을 구비하는 액정 표시 패널과; 상기 화소 매트릭스를 구동하기 위한 구동 집적 회로를 실장하여 상기 액정 표시 패널의 외곽 영역에 부착된 테이프 캐리어 패키지와; 상기 액정 표시 패널을 지지하는 메인 서포터와; 상기 메인 서포터의 배면 모서리 부분을 감싸면서 그라운드 전압과 접지되고, 상기 라인 온 글래스형 신호 라인군 중 그라운드 전압을 공급하는 그라운드 라인과 병렬로 접속된 버텀 커버를 구비하는 것을 특징으로 한다.

Description

라인 온 글래스형 액정 표시 장치{LIQUID CRYSTAL DISPLAY OF LINE-ON-GLASS TYPE}
도 1은 라인 온 글래스형 액정 표시 장치를 도시한 평면도.
도 2는 도 1에 도시된 액정 표시 장치에서의 가로선 줄무늬 현상을 설명하기 위한 도면.
도 3은 종래의 액정 표시 장치에서 그리니쉬를 유발하는 특정 패턴을 도시한 도면.
도 4a 및 도 4b는 도 3에 도시된 특정 패턴으로 인한 공통 전압과 게이트 로우 전압의 스윙 폭을 비교하여 도시한 도면.
도 5는 도 4a 및 도 4b에 도시된 공통 전압의 스윙으로 인한 그리니쉬 현상을 설명하기 위한 도면.
도 6은 종래의 액정 표시 장치에서 수평 크로스토크를 유발하는 윈도우를 포함하는 특정 패턴을 도시한 도면.
도 7은 도 6에 도시된 윈도우 영역을 포함하는 구간과 포함하지 않는 구간에서의 공통 전압과 게이트 로우 전압의 스윙 폭을 비교하여 도시한 도면.
도 8은 도 7에 도시된 공통 전압의 스윙으로 이한 수평 크로스토크 현상을 설명하기 위한 도면.
도 9는 본 발명의 실시 예에 따른 LOG형 액정 표시 장치를 도시한 평면도,
도 10은 도 9에 도시된 액정 표시 장치를 포함하는 액정 표시 모듈의 일부분을 도시한 분해 사시도.
도 11은 도 10에 도시된 액정 표시 모듈의 수직 단면을 도시한 단면도.
도 12는 본 발명의 실시 예에 따른 LOG형 액정 표시 장치를 도시한 평면도,
도 13은 도 12에 도시된 액정 표시 장치를 포함하는 액정 표시 모듈의 일부분을 도시한 분해 사시도.
<도면의 주요부분에 대한 설명>
2, 52 : 박막 트랜지스터 어레이 기판 4, 54 : 칼라 필터 어레이 기판
6, 56 : 액정 표시 패널 8, 58 : 게이트 TCP
10, 60 : 게이트 구동 IC 12, 62 : 데이터 TCP
14, 64 : 데이터 구동 IC 16, 66 : 데이터 PCB
18 : FPC 20 : 메인 PCB
22 : 타이밍 제어부 24 : 전원부
26, 76 : LOG 신호 라인군 32 : 가로선
58a : 노출 영역 80, 110 : 버텀 커버
82 : 버텀 커버 측면부 84, 116 : 도전성 테이프
90 : 메인 서포터 92 : 도광판
94 : 광학 시트들 96 : 상부 편광판
98 : 하부 편광판 100 : 탑 케이스
102 : 지지용 패드 112 : 제1 돌출부
114 : 제2 돌출부
본 발명은 액정 표시 장치에 관한 것으로, 특히 그라운드 라인의 저항의 감소시킴으로써 라인 온 글래스형 신호라인에 의한 신호 왜곡을 최소화할 수 있는 액정 표시 장치에 관한 것이다.
액정 표시 장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시 장치는 액정셀들이 매트릭스형으로 배열된 액정 표시 패널과, 액정 표시 패널을 구동하기 위한 구동 회로를 구비한다.
액정 표시 패널은 액정셀들이 화소 신호에 따라 광투과율을 조절함으로써 화상을 표시하게 된다.
구동 회로는 액정 표시 패널의 게이트 라인들을 구동하기 위한 게이트 드라이버와, 데이터 라인들을 구동하기 위한 데이터 드라이버와, 게이트 드라이버 및 데이터 드라이버의 구동 타이밍을 제어하기 위한 타이밍 제어부와, 상기 액정 표시 패널과 상기 구동 회로들의 구동에 필요한 전원 신호들을 공급하는 전원부를 구비한다.
데이터 드라이버와 게이트 드라이버는 다수개의 집적회로(Integrated Circuit;이하, IC라 함)들로 분리되어 칩 형태로 제작된다. 집적화된 드라이브 IC들 각각은 TCP(Tape Carrier Package) 상에서 오픈된 IC 영역에 실장되거나 COF(Chip On Film) 방식으로 TCP의 베이스 필름 상에 실장되고, TAB(Tape Automated Bonding) 방식으로 액정 표시 패널과 전기적으로 접속된다. 또한 드라이브 IC는 COG(Chip On Glass) 방식으로 액정 표시 패널 상에 직접 실장되기도 한다. 타이밍 제어부와 전원부는 칩 형태로 제작되어 메인 PCB(Printed Circuit Board) 상에 실장된다.
TCP에 의해 액정 표시 패널과 접속되는 드라이브 IC들은 FPC(Flexable Printed Circuit)와 서브 PCB를 통해 메인 PCB의 타이밍 제어부 및 전원부와 접속된다. 구체적으로, 데이터 드라이브 IC들은 FPC와 데이터 PCB를 통해 메인 PCB에 실장된 타이밍 제어부로부터의 데이터 제어 신호들 및 화소 데이터와, 전원부로부터의 전원 신호들을 공급받게 된다. 게이트 드라이브 IC들은 게이트 FPC와 게이트 PCB를 통해 메인 PCB 상에 실장된 타이밍 제어부로부터의 게이트 제어 신호들과 전원부로부터의 전원 신호들을 공급받게 된다.
COG 방식으로 액정 표시 패널에 실장되는 드라이브 IC들은 FPC와 액정 표시 패널에 형성되는 라인 온 글래스(Line On Glass; 이하 LOG라 함)형 신호 라인들을 통해 메인 PCB에 실장된 타이밍 제어부로부터의 제어 신호들 및 화소 데이터와 전 원부로부터의 전원 신호들을 공급받게 된다.
최근에는 드라이브 IC들이 TCP를 통해 액정 표시 패널과 접속되는 경우에도 LOG형 신호 라인들을 채택하여 PCB를 제거함으로써 액정 표시 장치가 더욱 박형화되게 하고 있다. 특히, 상대적으로 적은 신호를 전달하는 게이트 PCB를 제거하고 게이트 드라이브 IC들에 게이트 제어 신호들 및 전원 신호들을 공급하는 신호 라인들을 LOG형으로 액정 표시 패널 상에 형성하고 있다. 이에 따라, TCP에 실장된 게이트 드라이브 IC들은 메인 PCB->FPC->데이터 PCB->데이터 TCP->LOG 신호 라인->게이트 TCP를 경유하여 타이밍 제어부로부터의 게이트 제어 신호들과 전원부로부터의 전원 신호들을 공급받게 된다. 이 경우, 게이트 드라이브 IC에 공급되는 게이트 제어 신호들과 게이트 전원 신호들이 LOG 신호 라인들의 라인 저항에 의해 왜곡됨으로써 액정 표시 패널에 표시되는 화상의 품질이 저하되는 문제가 발생하게 된다.
구체적으로, 게이트 PCB가 제거된 LOG형 액정 표시 장치는 도 1에 도시된 바와 같이 타이밍 제어부(22)와 전원부(24)를 포함하는 메인 PCB(20)와, FPC(22)를 통해 메인 PCB(20)와 접속된 데이터 PCB(16)와, 데이터 구동 IC(14)를 실장하여 데이터 PCB(16)와 액정 표시 패널(6) 사이에 접속된 데이터 TCP(12)와, 게이트 구동 IC(10)를 실장하여 액정 표시 패널(6)에 접속된 게이트 TCP(8)를 구비한다.
액정 표시 패널(6)은 박막 트랜지스터 어레이 기판(2)과, 칼러 필터 어레이 기판(4)이 액정을 사이에 두고 접합되어 형성된다. 이러한 액정 표시 패널(6)은 게이트 라인들(GL)과 데이터 라인들(DL)의 교차로 정의되는 영역마다 박막 트랜지스터에 의해 독립적으로 구동되는 액정셀들이 마련된다. 박막 트랜지스터는 게이 트 라인(GL)으로부터의 스캔 신호에 응답하여 데이터 라인(DL)으로부터의 화소 신호를 액정셀에 공급한다.
데이터 드라이브 IC들(14)은 데이터 TCP(12) 및 액정 표시 패널(6)의 데이터 패드부를 경유하여 데이터 라인들(DL)과 접속된다. 이러한 데이터 드라이브 IC들(14)은 화소 데이터를 아날로그 화소 신호로 변환하여 데이터 라인들(DL)에 공급한다. 이를 위하여, 데이터 드라이브 IC들(14)은 데이터 PCB(16)와 FPC(18)를 통해 메인 PCB(20) 상의 타이밍 제어부(22) 및 전원부(24)로부터 데이터 제어 신호, 화소 데이터, 그리고 전원 신호들을 공급받게 된다.
게이트 드라이브 IC들(10)은 게이트 TCP(8) 및 액정 표시 패널(6)의 게이트 패드부를 경유하여 게이트 라인들(GL)과 접속된다. 이러한 게이트 드라이브 IC들(10)은 게이트 하이 전압(VGH)의 스캔 신호를 게이트 라인들(GL)에 순차적으로 공급한다. 또한 게이트 드라이브 IC들(10)은 게이트 하이 전압(VGH)이 공급되는 기간을 제외한 나머지 기간에는 게이트 로우 전압(VGL)을 게이트 라인들(GL)에 공급한다.
이를 위하여, 메인 PCB(20) 상의 타이밍 제어부(22) 및 전원부(24)로부터의 게이트 제어 신호들과 전원 신호들은 FPC(18)와 데이터 PCB(16)를 경유하여 데이터 TCP(12)에 공급된다. 데이터 TCP(12)를 통해 공급되는 게이트 제어 신호들과 전원 신호들은 박막 트랜지스터 어레이 기판(2)의 가장자리 영역에 형성된 LOG 신호 라인군(26)를 경유하여 게이트 TCP(8)에 공급된다. 게이트 TCP(12)에 공급된 게이트 제어 신호들 및 전원 신호들은 게이트 드라이브 IC(10)의 입력 단자들을 통해 게이트 드라이브 IC(10) 내로 입력되어 이용된다. 그리고, 게이트 제어 신호들 및 전원 신호들은 게이트 드라이브 IC(10)의 출력 단자들을 통해 출력되어 게이트 TCP(8)와 LOG 신호 라인군(26)을 경유하여 다음 게이트 TCP(8)에 실장된 게이트 드라이브 IC(10)로 공급된다.
LOG형 신호라인군(26)은 통상 게이트 로우 전압(VGL), 게이트 하이 전압 (VGH), 공통 전압(VCOM), 그라운드 전압(GND), 베이스 구동 전압(VCC)과 같이 전원부(24)로부터 공급되는 직류 구동 전압들과; 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭 신호(GSC), 게이트 이네이블 신호(GOE)와 같이 타이밍 제어부(22)로부터 공급되는 게이트 제어 신호들 각각을 공급하는 신호 라인들로 구성된다.
이러한 LOG 신호 라인군(26)은 박막 트랜지스터 어레이 기판(2)의 한정된 패드 영역에 게이트 라인들과 동일한 게이트 금속층을 이용하여 미세 패턴으로 형성된다. 또한, LOG 신호 라인군(26)은 게이트 TCP(8)와 ACF 본딩(Bonding)을 통해 접촉됨에 따라 그 게이트 TCP(8)와의 접촉 부분(A)이 증가하여 접촉 저항이 커지게 된다. 이에 따라, LOG 신호 라인군(26)은 기존의 게이트 PCB의 신호 라인들 보다 큰 라인 저항을 가지게 된다. 이러한 라인 저항으로 인하여 LOG 신호 라인군(26)을 통해 전송되는 게이트 제어 신호들(GSP, GSC, GOE)과 전원 신호들(VGH, VGL, VCC, GND, VCOM)이 왜곡됨으로써 가로 줄무늬, 얼룩 등이 발생되고 도트 패턴의 크로스토크, 그리니쉬(Greenish) 등과 같은 화질 저하 현상이 심해지게 된다.
예를 들면, 게이트 제어 신호들(GSP, GSC, GOE)과 전원 신호들(VGH, VGL, VCC, GND, VCOM)을 공급하는 LOG 신호 라인군(26)들은 도 2에 도시된 바와 같이 게 이트 TCP들(8) 사이 각각에 접속되는 제1 내지 제4 LOG 신호 라인군(LOG1 내지 LOG4)으로 구성된다. 제1 내지 제4 LOG 신호 라인군(LOG1 내지 LOG4) 각각은 그 라인길이에 비례하는 라인 저항(aΩ, bΩ, cΩ, dΩ)을 갖고 게이트 TCP(8)와 게이트 드라이브 IC(10)를 경유하여 직렬로 연결된다. 이러한 제1 내지 제4 LOG 신호 라인군(LOG1 내지 LOG4)으로 인하여 게이트 드라이브 IC(10) 마다 입력되는 게이트 제어 신호들(GSP, GSC, GOE) 및 전원 신호들(VGH, VGL, VCC, GND, VCOM) 간에 레벨 차가 발생하게 된다. 이 결과, 서로 다른 게이트 드라이브 IC(10)에 의해 구동되는 수평라인 블록들(A 내지 D) 간에 휘도차가 발생되어 가로선 줄무늬(32)가 생기게 된다.
구체적으로, 제1 게이트 드라이브 IC(10)에는 제1 LOG 신호 라인군(LOG1)의 제1 라인 저항(aΩ)에 의해, 제2 게이트 드라이브 IC(10)에는 제1 및 제2 LOG 신호 라인군(LOG1, LOG2)의 제1 및 제2 라인 저항(aΩ+bΩ)에 의해, 제3 게이트 드라이브 IC(10)에는 제1 내지 제3 LOG 신호 라인군(LOG1 내지 LOG3)의 제1 내지 제3 라인 저항(aΩ+bΩ+cΩ)에 의해, 제4 게이트 드라이브 IC(10)에는 제1 내지 제4 LOG 신호 라인군(LOG1 내지 LOG4)의 제1 내지 제4 라인 저항(aΩ+bΩ+cΩ+dΩ)에 의해 전압 강하된 게이트 제어 신호들(GSP, GSC, GOE) 및 전원 신호들(VGH, VGL, VCC, GND, VCOM)이 공급된다. 이에 따라, 서로 다른 게이트 드라이브 IC(10)에 의해 구동되는 제1 내지 제4 수평 블록(A 내지 D)의 게이트 라인들에 공급되는 게이트 신호들(VG1 내지 VG4) 간에 차이가 발생함에 따라 그 수평 라인 블록(A 내지 D) 간에 가로선 줄무늬(32)가 발생하게 된다.
또한, 도 3에 도시된 바와 같이 도트 인버젼 방식으로 구동되는 액정 패널에 블랙 그레이와 31 그레이가 화소 단위로 교번하는 패턴을 표시하는 경우 인접한 화소간에 트랜지션되는 데이터 크기가 상쇄되지 않음에 따라 도 4a 및 도 4b에 도시된 바와 같이 기생 캐패시터에 의해 게이트 로우 전압(VGL) 및 공통 전압(VCOM)이 공급된다. 도 4a 및 도 4b 각각은 블랙 그레이 신호와 31 그레이 신호가 특정 데이터 라인에 도트 인버젼 방식으로 공급되는 경우 기생 캐패시터에 의해 스윙되는 공통 전압(VCOM) 및 게이트 로우 전압(VGL) 파형을 도시한 것이다. 여기서, 공통 전압(VCOM) 및 게이트 로우 전압(VGL)은 상대적으로 큰 전압의 블랙 그레이 신호와 동일한 위상을 가지고 스윙하게 됨을 알 수 있다.
이 결과, 도 5에 도시된 바와 같이 도 3에 도시된 R1, G1, B1 각각에 블랙 화소 신호를 공급하고 R2, G2, B2 각각에 31 그레이의 화소 신호를 공급하는 경우 블랙 화소 신호를 따라 스윙하는 공통 전압(VCOM)으로 인하여 R1, B1, G2의 화소 신호 충전값(VR1, VG1, VB2)의 G1, R2, B2의 화소 신호 충전값(VG1, VR2, VB2) 보다 작아지게 된다. 이에 따라 G1, R2, B2 화소가 상대적으로 밝게 보이는데, 블랙 화소 신호가 공급되는 R1, B1은 육안 감지가 불가능하므로 31 그레이가 공급되는 G2 화소만 밝게 보이게 되어 그리니쉬 현상이 발생하게 된다.
그리고, 도 6에 도시된 바와 같이 액정 패널에 31 그레이와 블랙 그레이가 서브 화소 단위로 교번하는 패턴을 표시하고 특정 영역에 동일한 그레이를 표시하는 윈도우(W)를 표시하는 경우 그 윈도우 영역(W)에서는 동일 그레이를 표시하므로 인접한 화소들 간의 화소 신호 트랜지션 크기가 상쇄된다. 이에 따라, 도 7에 도시된 바와 같이 상기 윈도우 영역(W)이 포함되는 T2 구간에서의 게이트 로우 전압(VGL) 및 공통 전압(VCOM)의 스윙 폭은 그 윈도우 영역(W)이 포함되지 않는 T1 구간 보다 작아지게 된다. 따라서, 윈도우 영역(W)을 포함하는 T2 구간에 구동되는 화소들과 그 윈도우 영역(W)이 포함하지 않는 T1 구간에 구동되는 화소들의 충전값이 달라지게 된다. 구체적으로, 도 8에 도시된 바와 같이 R1, G1, B1 라인을 살펴 보면 블랙 화소 신호가 공급되는 G1 라인(육안 감지 않됨)을 제외하고 R1 및 B1 라인은 T1 구간에서의 충전량(VR1, VB1) 보다 T2 구간에서의 충전량(VR2, VB2)이 작아짐을 알 수 있다. 이 결과, 윈도우 영역(W)을 포함하는 T2 구간에 구동되는 화소들이 그 윈도우 영역(W)을 포함하지 않은 T1 구간에 구동되는 화소들 보다 상대적으로 밝게 보이는 수평 크로스토크가 발생하게 된다.
이렇게 화소 신호의 트랜지션 크기에 따른 공통 전압(VCOM) 및 게이트 로우 전압(VGL)의 스윙 전압은 전류 패스를 형성하는 그라운드 라인으로 유기된다. 이에 따라, 그라운드 전압을 공급하는 LOG 신호 라인의 상대적으로 큰 저항 성분에 의해 공통 전압(VCOM) 및 게이트 로우 전압(VGL)의 스윙 폭은 더욱 증대하게 됨으로써 전술한 그리니쉬 및 수평 크로스토크 현상은 더욱 선명해지게 된다.
따라서, 본 발명의 목적은 LOG 신호 라인군의 라인 저항을 최소화하여 그 라인 저항으로 인한 화질 저하를 최소화할 수 있는 LOG형 액정 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 그라운드 전압을 공급하는 LOG 신호 라인의 라인 저항을 최소화하여 그 라인 저항으로 인한 화질 저하를 최소화할 수 있는 LOG형 액정 표시 장치를 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 LOG형 액정 표시 장치는 화소 매트릭스와, 그 화소 매트릭스의 외곽 영역에 형성되어 제어 신호들 및 전원 신호들을 공급하는 라인 온 글래스형 신호 라인군을 구비하는 액정 표시 패널과; 상기 화소 매트릭스를 구동하기 위한 구동 집적 회로를 실장하여 상기 액정 표시 패널의 외곽 영역에 부착된 테이프 캐리어 패키지와; 상기 액정 표시 패널을 지지하는 메인 서포터와; 상기 메인 서포터의 배면 모서리 부분을 감싸면서 그라운드 전압과 접지되고, 상기 라인 온 글래스형 신호 라인군 중 그라운드 전압을 공급하는 그라운드 라인과 병렬로 접속된 버텀 커버를 구비하는 것을 특징으로 한다.
상기 테이프 캐리어 패키지는 상기 라인 온 글래스형 그라운드 라인과 직렬로 접속되고 상대적으로 넓은 배선 폭을 가지고 부분적으로 노출 영역을 갖는 제2 그라운드 라인을 구비하는 것을 특징으로 한다.
상기 버텀 커버는 상기 테이프 캐리어 패키지의 노출 영역을 통해 상기 제2 그라운드 라인과 접속되는 것을 특징으로 한다.
상기 버텀 커버는 상기 메인 서포터의 배면부를 감싸는 배면부와; 상기 배면부로부터 상기 테이프 캐리어 패키지가 감싸는 메인 서포터의 측면부를 따라 돌출 되어 상기 제2 그라운드 라인과 접촉되는 측면부를 구비하는 것을 특징으로 한다. 여기서, 상기 버텀 커버의 측면부를 따라 도포되어 상기 테이프 캐리어 패키지의 제2 그라운드 라인에 부착되는 도전성 테이프를 추가로 구비하는 것을 특징으로 한다.
상기 버텀 커버는 상기 메인 서포터의 배면부를 감싸는 배면부와; 상기 배면부로부터 상기 테이프 캐리어 패키지가 감싸는 메인 서포터의 측면부를 따라 돌출된 제1 돌출부와; 상기 제1 돌출부로부터 더 돌출되어 상기 제2 그라운드 라인과 접촉되는 제2 돌출부로 구성되는 측면부를 구비하는 것을 특징으로 한다. 여기서, 상기 제2 돌출부에 도포되어 상기 테이프 캐리어 패키지의 제2 그라운드 라인에 부착되는 도전성 테이프를 추가로 구비하는 것을 특징으로 한다.
또한, 본 발명은 상기 액정 표시 패널의 상부측에서 그의 가장자리 영역과 상기 메인 서포터의 측면부를 감싸는 탑 케이스와; 상기 탑 케이스의 측면부와 중첩되는 상기 버텀 커버의 측면부 사이에 상기 제2 그라운드 라인과 상기 버텀 커버 측면부의 접촉을 견고하게 하는 지지용 패드를 추가로 구비하는 것을 특징으로 한다.
상기 테이프 캐리어 패키지는 상기 화소 매트릭스의 게이트 라인을 구동하기 위한 게이트 구동 집적 회로를 실장한 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면들을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 9 내지 도 13을 참조하여 본 발명의 바람직한 실시예에 대하여 설 명하기로 한다.
도 9는 본 발명의 실시 예에 따른 게이트 PCB가 제거된 LOG형 액정 표시 장치를 도시한 평면도이다.
도 9에 도시된 액정 표시 장치는 데이터 구동 IC(64)를 실장하여 데이터 PCB(66)와 액정 표시 패널(56) 사이에 접속된 데이터 TCP(62)와, 게이트 구동 IC(60)를 실장하여 액정 표시 패널(56)에 접속된 게이트 TCP(58)와, 게이트 TCP(58)에 노출되게 형성된 그라운드 라인(TGND)과 도전성 테이프(84)를 통해 전기적으로 접속되는 버텀 커버(Bottom Cover ; 82)을 구비한다.
액정 표시 패널(56)은 박막 트랜지스터 어레이 기판(52)과, 칼러 필터 어레이 기판(54)이 액정을 사이에 두고 접합되어 형성된다. 이러한 액정 표시 패널(56)은 게이트 라인들(GL)과 데이터 라인들(DL)의 교차로 정의되는 영역마다 박막 트랜지스터에 의해 독립적으로 구동되는 액정셀들이 마련된다. 박막 트랜지스터는 게이트 라인(GL)으로부터의 스캔 신호에 응답하여 데이터 라인(DL)으로부터의 화소 신호를 액정셀에 공급한다.
데이터 드라이브 IC들(64)은 데이터 TCP(62) 및 액정 표시 패널(56)의 데이터 패드부를 경유하여 데이터 라인들(DL)과 접속된다. 여기서, 데이터 드라이브 IC들(64)은 데이터 TCP(62)에서 오픈된 IC 영역에 실장되거나, COF 방식으로 데이터 TCP(62)의 베이스 필름 위에 실장된다. 이러한 데이터 드라이브 IC들(64)은 화소 데이터를 아날로그 화소 신호로 변환하여 데이터 라인들(DL)에 공급한다. 이를 위하여, 데이터 드라이브 IC들(64)은 데이터 PCB(66)를 통해 메인 PCB(미도시) 상의 타이밍 제어부(미도시) 및 전원부(미도시)로부터 데이터 제어 신호, 화소 데이터, 그리고 전원 신호들을 공급받게 된다.
게이트 드라이브 IC들(60)은 게이트 TCP(58) 및 액정 표시 패널(56)의 게이트 패드부를 경유하여 게이트 라인들(GL)과 접속된다. 여기서, 게이트 드라이브 IC들(60)은 게이트 TCP(58)에서 오픈된 IC 영역에 실장되거나, COF 방식으로 게이트 TCP(58)의 베이스 필름 상에 실장된다. 이러한 게이트 드라이브 IC들(60)은 게이트 하이 전압(VGH)의 스캔 신호를 게이트 라인들(GL)에 순차적으로 공급한다. 또한 게이트 드라이브 IC들(60)은 게이트 하이 전압(VGH)이 공급되는 기간을 제외한 나머지 기간에는 게이트 로우 전압(VGL)을 게이트 라인들(GL)에 공급한다.
이를 위하여, 타이밍 제어부(미도시) 및 전원부(미도시)로부터의 게이트 제어 신호들과 전원 신호들은 데이터 PCB(66)를 경유하여 데이터 TCP(62)에 공급된다. 데이터 TCP(62)를 통해 공급되는 게이트 제어 신호들과 전원 신호들은 박막 트랜지스터 어레이 기판(52)의 가장자리 영역에 형성된 LOG 신호 라인군(76)를 경유하여 게이트 TCP(58)에 공급된다. 게이트 TCP(58)에 공급된 게이트 제어 신호들 및 전원 신호들은 게이트 드라이브 IC(60)의 입력 단자들을 통해 게이트 드라이브 IC(60) 내로 입력되어 이용된다. 그리고, 게이트 제어 신호들 및 전원 신호들은 게이트 드라이브 IC(60)의 출력 단자들을 통해 출력되어 게이트 TCP(58)와 LOG 신호 라인군(76)을 경유하여 다음 게이트 TCP(58)에 실장된 게이트 드라이브 IC(60)로 공급된다.
LOG형 신호 라인군(76)은 통상 게이트 로우 전압(VGL), 게이트 하이 전압 (VGH), 공통 전압(VCOM), 그라운드 전압(GND), 베이스 구동 전압(VCC)과 같이 전원부(미도시)로부터 공급되는 직류 구동 전압들과; 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭 신호(GSC), 게이트 이네이블 신호(GOE)와 같이 타이밍 제어부(미도시)로부터 공급되는 게이트 제어 신호들 각각을 공급하는 신호 라인들로 구성된다.
이러한 LOG형 신호 라인군(76) 중 그라운드 전압을 공급하는 LOG 그라운드 라인(LGND)의 라인 저항을 최소화하기 위하여 게이트 TCP(58) 상에 형성되는 TCP 그라운드 라인(TGND)을 도전성을 가지고 그라운드 전압(GND)에 접지된 버텀 커버, 즉 버텀 커버의 측면부(82)와 병렬로 접속시키게 된다.
버텀 커버의 측면부(82)와의 접속을 위하여, 게이트 TCP(58)에 형성된 TCP 그라운드 라인(TGND)의 배선폭은 상대적으로 넓게 설정되고 그 위에 보호층으로 형성되는 솔더레지스트막은 제거되어 그 TCP 그라운드 라인(TGND)은 노출된다. 예를 들면, 도 9에 도시된 바와 같이 게이트 드라이브 IC(60)의 입력단자 및 출력단자 각각과 접속되는 TCP 그라운드 라인들(TGND)이 게이트 TCP(58)에서 상하 대칭적으로 솔더레지스터막이 제거된 영역(58a)을 통해 노출된다. 그리고, 게이트 TCP(58)와 접촉하게 되는 버텀 커버의 측면부(82) 안쪽면에는 도전성 테이프(84)가 도포되어 솔더레지스트막 제거 영역(58a)을 통해 노출된 TCP 그라운드 라인(TGND)과 접속하게 된다. 이에 따라, 금속 재질로 이루어지고 그라운드 전압(GND)에 접지된 버텀 커버가 TCP 그라운드 라인(TGND)과 병렬로 접속하게 된다.
구체적으로, 박막 트랜지스터 어레이 기판(54)에 부착되는 게이트 TCP(58)는 도 10 및 도 11에 도시된 바와 같이 액정 표시 패널(56)을 지지하는 메인 서포터(90)의 측면을 따라 꺽여 그 메인 서포터(90)의 배면에 부착되는 형태를 가지게 된다. 이 경우, 게이트 TCP(58) 상에 실장된 게이트 드라이브 IC(60)는 메인 서포터(90)의 측면부에 위치하게 된다. 그리고, 박막 트랜지스터 어레이 기판(54)의 LOG 그라운드 라인(미도시)과 접속되는 TCP 그라운드 라인(TGND)의 노출 영역(58a)은 게이트 드라이브 IC(60)의 하부측에 위치하게 된다. 이러한 TCP 그라운드 라인(TGND)의 노출 영역(58a)에 메인 서포터(90)의 배면부를 감싸는 버텀 커버(80)에서 돌출된 측면부(82)가 도전성 테이프(84)를 통해 부착된다. 그리고, 탑 케이스(100)가 액정 표시 패널(56)의 상부측에서 측면부를 따라 안착된다. 이 경우, 탑 케이스(100)의 측면부와 중첩되는 버텀 커버(80)의 측면부(82) 사이에는 노출된 TCP 그라운드 라인(TND)과 버텀 커버(80)의 측면부(82)가 견고하게 부착되게 하는 지지용 패드(102)가 추가로 삽입된다. 여기서, 메인 서포터(90)는 백라이트(미도시와)와, 그 백라이트로부터의 입사광을 확산시켜 액정 표시 패널(56) 쪽으로 고르게 분산되어 입사되게 하는 도광판(92) 및 다수의 광학 시트들(94)을 포함하는 백라이트 유닛과, 그 백라이트 유닛 위에 상하부 편광판(96, 98)을 가지고 위치하는 액정 표시 패널(56)을 지지하게 된다.
이와 같이, 본 발명의 실시 예에 따른 LOG형 액정 표시 장치에서는 LOG 그라운드 라인(LGND)이 TCP 그라운드 라인(TGND)을 통해 도전성을 갖고 그라운드 전압(GND)에 접지된 버텀 커버(80)와 병렬로 접속되므로 그의 라인 저항은 현저하게 감소하게 된다. 이렇게 LOG 그라운드 라인(LGND)의 라인 저항이 최소화됨에 따라 전술한 바와 같이 LOG 신호 라인들의 라인 저항으로 인한 가로선 줄무늬 또는 얼룩 현상을 최소화할 수 있게 된다. 그리고, LOG 그라운드 라인(LGND)의 라인 저항이 최소화됨에 따라 화소 신호의 트랜지션 크기에 따른 공통 전압(VCOM) 및 게이트 로우 전압(VGL)의 스윙 전압이 상기 LOG 그라운드 라인(LGND)의 라인 저항에 의해 증대되는 것을 방지할 수 있게 된다. 이 결과, 그 공통 전압(VCOM) 및 게이트 로우 전압(VGL)의 스윙 전압 증대에 따른 그리니쉬 및 수평 크로스토크를 최소화할 수 있게 된다.
도 12 및 도 13은 본 발명의 다른 실시 예에 따른 LOG형 액정 표시 장치의 일부분에 대한 평면도와 분해 사시도를 도시한 것이다.
도 12 및 도 13에 도시된 LOG형 액정 표시 장치는 도 9 및 도 11에 도시된 LOG형 액정 표시 장치와 대비하여 게이트 TCP(58)와 접촉되는 버텀 커버(100)의 측면부(112, 114) 구조가 다른 것을 제외하고는 동일한 구성요소들을 구비하므로 동일한 구성요소들에 대한 상세한 설명은 생략하기로 한다.
도 9 및 도 11에 도시된 버텀 커버(80)의 측면부(82)는 메인 서포터(90)의 측면부를 따라 연속되는 일자 형태로 돌출된다. 반면에, 도 12 및 도 13에 도시된 버텀 커버(110)의 측면부는 메인 서포터(90)의 측면부를 따라 돌출된 제1 돌출부(112)와, 제1 돌출부(112)로부터 게이트 TCP(58)의 TCP 그라운드 라인(TGND) 노출 영역(58a)에서만 돌출된 제2 돌출부(114)를 구비하게 된다. 여기서, 제2 돌출부(114)는 그의 안쪽면에 도포된 도전성 테이프(116)를 통해 TCP 그라운드 라인(TGND)과 접촉하게 된다.
이와 같이, 본 발명의 다른 실시 예에 따른 LOG형 액정 표시 장치에서도 LOG 그라운드 라인(LGND)이 TCP 그라운드 라인(TGND)을 통해 도전성을 갖고 그라운드 전압(GND)에 접지된 버텀 커버(110)와 병렬로 접속되므로 그의 라인 저항은 현저하게 감소하게 된다. 이렇게 LOG 그라운드 라인(LGND)의 라인 저항이 최소화됨에 따라 전술한 바와 같이 LOG 신호 라인들의 라인 저항으로 인한 가로선 줄무늬 또는 얼룩 현상을 최소화할 수 있게 된다. 그리고, LOG 그라운드 라인(LGND)의 라인 저항이 최소화됨에 따라 화소 신호의 트랜지션 크기에 따른 공통 전압(VCOM) 및 게이트 로우 전압(VGL)의 스윙 전압이 상기 LOG 그라운드 라인(LGND)의 라인 저항에 의해 증대되는 것을 방지할 수 있게 된다. 이 결과, 그 공통 전압(VCOM) 및 게이트 로우 전압(VGL)의 스윙 전압 증대에 따른 그리니쉬 및 수평 크로스토크를 최소화할 수 있게 된다.
상술한 바와 같이, 본 발명에 따른 LOG형 액정 표시 장치는 LOG 그라운드 라인이 게이트 TCP의 그라운드 라인을 통해 도전성을 갖고 그라운드 전압에 접지된 버텀 커버와 병렬로 접속되게 함으로써 LOG 그라운드 라인의 라인 저항을 현저하게 감소시킬 수 있게 된다.
이에 따라, 본 발명에 따른 LOG형 액정 표시 장치에 의하면 LOG 그라운드 라인의 라인 저항이 최소화됨에 따라 LOG 신호 라인들의 라인 저항으로 인한 가로선 줄무늬 또는 얼룩 현상을 최소화할 수 있게 된다.
또한, 본 발명에 따른 LOG형 액정 표시 장치에 의하면 LOG 그라운드 라인의 라인 저항이 최소화됨에 따라 화소 신호의 트랜지션 크기에 따른 공통 전압 및 게이트 로우 전압의 스윙 전압이 그 LOG 그라운드 라인의 라인 저항에 의해 증대되는 것을 방지할 수 있게 된다. 이 결과, 본 발명에 따른 LOG형 액정 표시 장치에 의하면공통 전압 및 게이트 로우 전압의 스윙 전압 증대에 따른 그리니쉬 및 수평 크로스토크를 최소화할 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (9)

  1. 화소 매트릭스와, 그 화소 매트릭스의 외곽 영역에 형성되어 제어 신호들 및 전원 신호들을 공급하는 라인 온 글래스형 신호 라인군을 구비하는 액정 표시 패널과;
    상기 화소 매트릭스를 구동하기 위한 구동 집적 회로를 실장하여 상기 액정 표시 패널의 외곽 영역에 부착된 테이프 캐리어 패키지와;
    상기 액정 표시 패널을 지지하는 메인 서포터와;
    상기 메인 서포터의 배면 모서리 부분을 감싸면서 그라운드 전압과 접지되고, 상기 라인 온 글래스형 신호 라인군 중 그라운드 전압을 공급하는 그라운드 라인과 병렬로 접속된 버텀 커버를 구비하는 것을 특징으로 하는 라인 온 글래스형 액정 표시 장치.
  2. 제 1 항에 있어서,
    상기 테이프 캐리어 패키지는
    상기 라인 온 글래스형 그라운드 라인과 직렬로 접속되고 상대적으로 넓은 배선 폭을 가지고 부분적으로 노출 영역을 갖는 제2 그라운드 라인을 구비하는 것을 특징으로 하는 라인 온 글래스형 액정 표시 장치.
  3. 제 2 항에 있어서,
    상기 버텀 커버는
    상기 테이프 캐리어 패키지의 노출 영역을 통해 상기 제2 그라운드 라인과 접속되는 것을 특징으로 하는 라인 온 글래스형 액정 표시 장치.
  4. 제 3 항에 있어서,
    상기 버텀 커버는
    상기 메인 서포터의 배면부를 감싸는 배면부와;
    상기 배면부로부터 상기 테이프 캐리어 패키지가 감싸는 메인 서포터의 측면부를 따라 돌출되어 상기 제2 그라운드 라인과 접촉되는 측면부를 구비하는 것을 특징으로 하는 라인 온 글래스형 액정 표시 장치.
  5. 제 4 항에 있어서,
    상기 버텀 커버의 측면부를 따라 도포되어 상기 테이프 캐리어 패키지의 제2 그라운드 라인에 부착되는 도전성 테이프를 추가로 구비하는 것을 특징으로 하는 라인 온 글래스형 액정 표시 장치.
  6. 제 3 항에 있어서,
    상기 버텀 커버는
    상기 메인 서포터의 배면부를 감싸는 배면부와;
    상기 배면부로부터 상기 테이프 캐리어 패키지가 감싸는 메인 서포터의 측면 부를 따라 돌출된 제1 돌출부와; 상기 제1 돌출부로부터 더 돌출되어 상기 제2 그라운드 라인과 접촉되는 제2 돌출부로 구성되는 측면부를 구비하는 것을 특징으로 하는 라인 온 글래스형 액정 표시 장치.
  7. 제 6 항에 있어서,
    상기 제2 돌출부에 도포되어 상기 테이프 캐리어 패키지의 제2 그라운드 라인에 부착되는 도전성 테이프를 추가로 구비하는 것을 특징으로 하는 라인 온 글래스형 액정 표시 장치.
  8. 제 4 항 또는 제 6 항에 있어서,
    상기 액정 표시 패널의 상부측에서 그의 가장자리 영역과 상기 메인 서포터의 측면부를 감싸는 탑 케이스와;
    상기 탑 케이스의 측면부와 중첩되는 상기 버텀 커버의 측면부 사이에 상기 제2 그라운드 라인과 상기 버텀 커버 측면부의 접촉을 견고하게 하는 지지용 패드를추가로 구비하는 것을 특징으로 하는 라인 온 글래스형 액정 표시 장치.
  9. 제 1 항에 있어서,
    상기 테이프 캐리어 패키지는
    상기 화소 매트릭스의 게이트 라인을 구동하기 위한 게이트 구동 집적 회로를 실장한 것을 특징으로 하는 라인 온 글래스형 액정 표시 장치.
KR1020020083221A 2002-12-24 2002-12-24 라인 온 글래스형 액정 표시 장치 KR100933442B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020083221A KR100933442B1 (ko) 2002-12-24 2002-12-24 라인 온 글래스형 액정 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020083221A KR100933442B1 (ko) 2002-12-24 2002-12-24 라인 온 글래스형 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20040056684A KR20040056684A (ko) 2004-07-01
KR100933442B1 true KR100933442B1 (ko) 2009-12-24

Family

ID=37349338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020083221A KR100933442B1 (ko) 2002-12-24 2002-12-24 라인 온 글래스형 액정 표시 장치

Country Status (1)

Country Link
KR (1) KR100933442B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101129432B1 (ko) * 2005-05-26 2012-03-26 삼성전자주식회사 액정표시장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030053187A (ko) * 2001-12-22 2003-06-28 엘지.필립스 엘시디 주식회사 액정표시장치의 백라이트 유닛 및 그 조립방법
KR20040011679A (ko) * 2002-07-29 2004-02-11 비오이 하이디스 테크놀로지 주식회사 게이트 피씨비 및 에프피씨가 없는 액정표시장치
KR20040022034A (ko) * 2002-09-06 2004-03-11 엘지.필립스 엘시디 주식회사 라인 온 글래스형 액정표시장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030053187A (ko) * 2001-12-22 2003-06-28 엘지.필립스 엘시디 주식회사 액정표시장치의 백라이트 유닛 및 그 조립방법
KR20040011679A (ko) * 2002-07-29 2004-02-11 비오이 하이디스 테크놀로지 주식회사 게이트 피씨비 및 에프피씨가 없는 액정표시장치
KR20040022034A (ko) * 2002-09-06 2004-03-11 엘지.필립스 엘시디 주식회사 라인 온 글래스형 액정표시장치

Also Published As

Publication number Publication date
KR20040056684A (ko) 2004-07-01

Similar Documents

Publication Publication Date Title
US7463230B2 (en) Line on glass liquid crystal display and method of fabricating the same
KR100977218B1 (ko) 라인 온 글래스형 액정 표시 장치 및 그 구동방법
US7502020B2 (en) Liquid crystal display device with voltage compensator
US7123234B2 (en) Liquid crystal display of line-on-glass type having voltage difference compensating means
JP4566075B2 (ja) 液晶表示装置およびその駆動方法
US7705820B2 (en) Liquid crystal display of line-on-glass type
US7463324B2 (en) Liquid crystal display panel of line on glass type
KR100949496B1 (ko) 라인 온 글래스형 액정표시장치 및 그 제조방법
US7643121B2 (en) Liquid crystal display of line-on-glass type
KR100933442B1 (ko) 라인 온 글래스형 액정 표시 장치
KR100922789B1 (ko) 라인 온 글래스형 액정 표시 장치 및 그 구동방법
KR101002306B1 (ko) 라인 온 글래스형 액정 표시 장치
KR100904264B1 (ko) 액정표시장치
KR100898792B1 (ko) 액정표시장치
US6842203B2 (en) Liquid crystal display of line-on-glass type
KR100994224B1 (ko) 액정표시패널 및 그 구동장치
KR100909056B1 (ko) 라인 온 글래스형 액정 표시 장치
KR100778843B1 (ko) 액정표시장치
KR101007687B1 (ko) 액정 표시 장치
KR100912693B1 (ko) 액정표시장치
KR100943467B1 (ko) 라인 온 글래스형 액정 표시 장치
KR100987673B1 (ko) 라인 온 글래스형 액정 표시 장치 및 그 구동방법
KR100855494B1 (ko) 라인 온 글래스형 액정표시장치
KR101147831B1 (ko) 라인 온 글래스형 액정 표시 장치
KR100855493B1 (ko) 라인 온 글래스형 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee