KR101007687B1 - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR101007687B1
KR101007687B1 KR1020030098095A KR20030098095A KR101007687B1 KR 101007687 B1 KR101007687 B1 KR 101007687B1 KR 1020030098095 A KR1020030098095 A KR 1020030098095A KR 20030098095 A KR20030098095 A KR 20030098095A KR 101007687 B1 KR101007687 B1 KR 101007687B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
gate
crystal panel
common voltage
common
Prior art date
Application number
KR1020030098095A
Other languages
English (en)
Other versions
KR20050066744A (ko
Inventor
송병찬
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030098095A priority Critical patent/KR101007687B1/ko
Publication of KR20050066744A publication Critical patent/KR20050066744A/ko
Application granted granted Critical
Publication of KR101007687B1 publication Critical patent/KR101007687B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 크로스토크 및 그리니쉬를 방지 할 수 있도록 한 액정 표시 장치에 관한 것이다.
본 발명의 실시 예에 따른 라인 온 글래스형 액정 표시 장치는 상기 화소전극에 공급되는 데이터 전압에 따라 변동되는 상기 공통전극의 전압을 보상하고 상기 보상된 공통전압을 상기 공통전극의 양측에 공급하는 신호보상부를 구비한다.
본 발명에 의하면, 신호보상부로부터 생성된 보상신호가 공통전극의 양측에 공급되므로 어느 하나만 도통되더라도 액정패널에 보상신호가 공급될 수 있다. 이에 따라, 액정패널에 발생되는 크로스토크나 그리니쉬 현상을 방지 할 수 있다.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY DEVICE}
도 1은 종래의 액정 표시 장치를 나타내는 도면이다.
도 2는 도 1에 도시된 신호보상부의 입출력 파형을 나타내는 도면이다.
도 3은 도 1에 도시된 액정패널에 공통전압을 공급하기 위한 공통전압 공급라인을 상세히 나타내는 도면이다.
도 4는 본 발명의 실시 예에 따른 액정 표시 장치를 나타내는 도면이다.
도 5는 도 4에 도시된 액정패널에 공통전압을 공급하기 위한 공통전압 공급라인을 상세히 나타내는 도면이다.
<도면의 주요부분에 대한 설명>
2, 32 : 하부기판 4, 34 : 상부기판
6, 36 : 액정패널 8, 38 : 게이트 TCP
10, 40 : 게이트 드라이브 IC 12, 42 : 데이터 TCP
14, 44 : 데이터 드라이브 IC 16, 46 : 데이터 PCB
18, 48 : FPC 20, 50 : 메인 PCB
22, 52 : 타이밍 제어부 24, 54 : 전원부
26, 56 : LOG형 신호 라인군 27, 57 : 신호보상부
28a 내지 28d, 58a 내지 58d : 은도트
본 발명은 액정 표시 장치에 관한 것으로, 특히 크로스토크 및 그리니쉬를 방지 할 수 있도록 한 액정 표시 장치에 관한 것이다.
액정 표시 장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시 장치는 액정셀들이 매트릭스형으로 배열된 액정패널과, 액정패널을 구동하기 위한 구동 회로를 구비한다.
액정패널에는 게이트라인들과 데이터라인들이 교차하게 배열되고 그 게이트라인들과 데이터라인들의 교차로 마련되는 영역에 액정셀들이 위치하게 된다. 이 액정패널에는 액정셀들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 마련된다. 화소전극들 각각은 스위칭 소자인 박막트랜지스터(Thin Film Transistor)의 소스 및 드레인 단자들을 경유하여 데이터라인들 중 어느 하나에 접속된다. 박막트랜지스터의 게이트단자는 화소전압신호가 1라인분씩의 화소전극들에게 인가되 게 하는 게이트라인들 중 어느 하나에 접속된다.
구동 회로는 액정패널의 게이트 라인들을 구동하기 위한 게이트 드라이버와, 데이터 라인들을 구동하기 위한 데이터 드라이버와, 게이트 드라이버 및 데이터 드라이버의 구동 타이밍을 제어하기 위한 타이밍 제어부와, 액정패널과 구동 회로들의 구동에 필요한 전원신호들을 공급하는 전원부를 구비한다.
데이터 드라이버와 게이트 드라이버는 다수개의 집적회로(Integrated Circuit;이하, IC라 함)들로 분리되어 칩 형태로 제작된다. 집적화된 드라이브 IC들 각각은 TCP(Tape Carrier Package) 상에서 오픈된 IC 영역에 실장되거나 COF(Chip On Film) 방식으로 TCP의 베이스 필름 상에 실장되고, TAB(Tape Automated Bonding) 방식으로 액정패널과 전기적으로 접속된다. 또한, 드라이브 IC는 COG(Chip On Glass) 방식으로 액정패널 상에 직접 실장되기도 한다. 타이밍 제어부와 전원부는 칩 형태로 제작되어 메인 PCB(Printed Circuit Board) 상에 실장된다.
TCP에 의해 액정패널과 접속되는 드라이브 IC들은 FPC(Flexable Printed Circuit)와 서브 PCB를 통해 메인 PCB의 타이밍 제어부 및 전원부와 접속된다. 구체적으로, 데이터 드라이브 IC들은 FPC와 데이터 PCB를 통해 메인 PCB에 실장된 타이밍 제어부로부터의 데이터 제어 신호들 및 화소 데이터와, 전원부로부터의 전원신호들을 공급받게 된다. 게이트 드라이브 IC들은 게이트 FPC와 게이트 PCB를 통해 메인 PCB 상에 실장된 타이밍 제어부로부터의 게이트 제어 신호들과 전원부로부터의 전원신호들을 공급받게 된다.
COG 방식으로 액정패널에 실장되는 드라이브 IC들은 FPC와 액정패널에 형성되는 라인 온 글래스(Line On Glass; 이하 "LOG"라 함)형 신호 라인들을 통해 메인 PCB에 실장된 타이밍 제어부로부터의 제어 신호들 및 화소 데이터와 전원부로부터의 전원신호들을 공급받게 된다.
최근에는 드라이브 IC들이 TCP를 통해 액정패널과 접속되는 경우에도 LOG형 신호 라인들을 채택하여 PCB를 제거함으로써 액정 표시 장치가 더욱 박형화되게 하고 있다. 특히, 상대적으로 적은 신호를 전달하는 게이트 PCB를 제거하고 게이트 드라이브 IC들에 게이트 제어 신호들 및 전원신호들을 공급하는 신호 라인들을 LOG형으로 액정패널 상에 형성하고 있다. 이에 따라, TCP에 실장된 게이트 드라이브 IC들은 메인 PCB->FPC->데이터 PCB->데이터 TCP->LOG형 신호 라인->게이트 TCP를 경유하여 타이밍 제어부로부터의 게이트 제어 신호들과 전원부로부터의 전원신호들을 공급받게 된다. 이 경우, 게이트 드라이브 IC에 공급되는 게이트 제어 신호들과 게이트 전원신호들이 LOG형 신호 라인들의 라인 저항에 의해 왜곡됨으로써 액정패널에 표시되는 화상의 품질이 저하되는 문제가 발생하게 된다.
실제로, LOG형 신호 라인들을 이용하여 게이트 PCB를 제거한 액정 표시 장치는 도 1에 도시된 바와 같이 액정패널(6)과, 액정패널(6)의 게이트라인들(GL1 내지 GLn)을 구동하기 위한 게이트 드라이브 IC(10)와, 액정패널(6)의 데이터라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이브 IC(14)와, 게이트 드라이브 IC(10) 및 데이터 드라이브 IC(14)를 제어하기 위한 타이밍 제어부(22)와, 액정 표시 장치의 구동에 필요한 구동전압을 발생하는 전원부(24)와, 액정패널(6)에 인가되는 구동신호들의 왜곡을 보상하기 위한 신호보상부(27)를 구비한다.
전원부(24)는 시스템 전원부(도시하지 않음)로부터 입력되는 전압을 이용하여 액정 표시 장치의 구동에 필요한 구동전압들(게이트 하이전압(VGH), 게이트 로우전압신호(VGL), 기준 감마전압, 공통전압(VCOM) 등)을 발생하여 타이밍 제어부(22), 데이터 드라이브 IC(14) 및 게이트 드라이브 IC(10) 등에 공급한다.
타이밍 제어부(22)는 그래픽 카드로부터의 비디오데이터(R, G, B)를 중계하여 데이터 드라이브 IC(14)에 공급한다. 아울러, 타이밍 제어부(22)는 그래픽카드로부터의 제어신호에 응답하여 데이터 드라이버 IC(14) 및 게이트 드라이브 IC(10)의 타이밍을 제어하기 위한 타이밍 신호들과 제어신호들을 발생하게 된다.
액정패널(6)은 하부기판(2)과, 상부기판(4)이 액정을 사이에 두고 접합되어 형성된다. 이러한, 액정패널(6)은 게이트 라인들(GL)과 데이터 라인들(DL)의 교차로 정의되는 영역마다 박막트랜지스터에 의해 독립적으로 구동되는 액정셀들이 마련된다. 박막트랜지스터는 게이트 라인(GL)으로부터의 스캔 신호에 응답하여 데이터 라인(DL)으로부터의 화소 신호를 액정셀에 공급한다.
데이터 드라이브 IC들(14)은 데이터 TCP(12) 및 액정패널(6)의 데이터 패드부를 경유하여 데이터 라인들(DL)과 접속된다. 여기서, 데이터 드라이브 IC들(14)은 데이터 TCP(12)에서 오픈된 IC 영역에 실장되거나, COF 방식으로 데이터 TCP(12)의 베이스 필름 위에 실장된다. 이러한, 데이터 드라이브 IC들(14)은 화소 데이터를 아날로그 화소 신호로 변환하여 데이터 라인들(DL)에 공급한다. 이를 위하여, 데이터 드라이브 IC들(14)은 데이터 PCB(16)를 통해 메인 PCB(20) 상의 타이밍 제어부(22) 및 전원부(24)로부터 데이터 제어 신호, 화소 데이터 및 전원신호들을 공급받게 된다.
게이트 드라이브 IC들(10)은 게이트 TCP(8) 및 액정패널(6)의 게이트 패드부를 경유하여 게이트 라인들(GL)과 접속된다. 여기서, 게이트 드라이브 IC들(10)은 게이트 TCP(8)에서 오픈된 IC 영역에 실장되거나, COF 방식으로 게이트 TCP(8)의 베이스 필름 상에 실장된다. 이러한, 게이트 드라이브 IC들(10)은 게이트 하이전압(VGH)의 스캔 신호를 게이트 라인들(GL)에 순차적으로 공급한다. 또한, 게이트 드라이브 IC들(10)은 게이트 하이전압(VGH)이 공급되는 기간을 제외한 나머지 기간에는 게이트 로우전압(VGL)을 게이트 라인들(GL)에 공급한다.
이를 위하여, 타이밍 제어부(22) 및 전원부(24)로부터의 게이트 제어 신호들과 전원신호들은 FPC(18) 및 데이터 PCB(20)를 경유하여 데이터 TCP(12)에 공급된다. 데이터 TCP(12)를 통해 공급되는 게이트 제어 신호들과 전원신호들은 하부기판(2)의 가장자리 영역에 형성된 LOG형 신호 라인군(26)를 경유하여 게이트 TCP(8)에 공급된다. 게이트 TCP(8)에 공급된 게이트 제어 신호들 및 전원신호들은 게이트 드라이브 IC(10)의 입력 단자들을 통해 게이트 드라이브 IC(10) 내로 입력되어 이용된다. 그리고, 게이트 제어 신호들 및 전원신호들은 게이트 드라이브 IC(10)의 출력 단자들을 통해 출력되어 게이트 TCP(8)와 LOG형 신호 라인군(26)을 경유하여 다음 게이트 TCP(8)에 실장된 게이트 드라이브 IC(10)로 공급된다.
LOG형 신호 라인군(26)은 통상 게이트 로우전압(VGL), 게이트 하이전압 (VGH), 공통전압(VCOM), 그라운드 전압(GND) 및 베이스 구동전압(VCC)과 같이 전원부(24)로부터 공급되는 직류 구동전압들과, 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭 신호(GSC) 및 게이트 인에이블 신호(GOE)와 같이 타이밍 제어부(22)로부터 공급되는 게이트 제어 신호들 각각을 공급하는 신호 라인들로 구성된다. 이러한, LOG형 신호 라인군(26) 중 공통전압(VCOM)을 공급하는 공통전압 공급라인(LVCOM)과 상부기판(4)에 형성된 공통전극 사이에는 다수개의 은(Ag)도트가 형성된다. 이때, 다수의 은도트(28a 내지 28d) 각각은 액정패널(6)의 에지영역에 위치하게 된다.
신호보상부(27)는 전원부(24)와 액정패널(8) 사이에 위치하게 된다. 다시 말해, 신호보상부(27)는 메인 PCB(20), 데이터PCB(16) 및 하부기판(2) 중 어느 하나 상에 위치하게 된다. 이러한, 신호보상부(27)는 액정패널(6)에 게이트 로우전압(VGL)을 공급하는 게이트 로우전압 공급라인(LVGL)을 통해 피드백되는 게이트 로우전압(FVGL)과, 공통전압(VCOM)이 공급되는 공통전압 공급라인(LVCOM)을 통해 피드백되는 공통전압(FVCOM) 중 적어도 어느 하나를 이용하여 보상공통전압(BVCOM) 및 보상게이트 로우전압(BVGL) 중 적어도 어느 하나를 생성하게 된다.
이와 같은 액정 표시 장치는 액정패널(6)에 데이터 전압이 인가될 때 액정패널(6)의 커플링 현상으로 인해 도 2의 (a)와 같은 임펄스(Impulse) 파형이 발생하게 된다. 이러한, 임펄스 파형은 액정패널(6)의 화질을 저하시키므로 신호보상부(27)를 통해 신호를 보상하게 된다. 즉, 신호보상부(27)는 도 2의 (b)와 같이 임펄스 파형을 반전증폭하여 액정패널(6)에 공급하게 된다.
그러나, 이와 같은 종래의 액정 표시 장치는 도 3에 도시된 바와 같이 신호보상부(27)로부터 생성된 보상신호가 제 1 은도트(28a)를 통해 액정패널(6)에 공급되므로 제 1 은도트(28a)의 통전(도전성) 상태가 양호해야 된다. 다시 말하면, 제 1 은도트(28a)의 통전 상태가 양호하지 않으면 신호보상부(27)로부터 생성된 보상신호가 액정패널(6)에 원할하게 공급되지 않는다. 또한, 액정패널(6)에서 발생된 임펄스 파형은 제 4 은도트(28d)를 통해 신호보상부(27)에 피드백 되기 때문에 제 4 은도트(28d)의 통전 상태도 양호해야 된다. 다시 말하면, 제 4 은도트(28d)의 통전상태가 양호하지 않으면 액정패널(6)에서 발생된 임펄스 파형이 신호보상부(27)에 제대로 공급되지 않기 때문에 신호보상부(27)는 액정패널(6)에 필요한 보상신호를 공급하지 못하게 된다. 이와 같이 종래의 액정 표시 장치는 제 1 및 제 4 은도트(28a,28d) 중 어느 하나의 통전 상태가 양호하지 않으면 신호보상부(27)로부터의 보상신호가 액정패널(6)에 원할하게 공급되지 않으므로 크로스토크(Crosstalk)나 그리니쉬(Greenish) 현상과 같은 불량이 발생하게 된다.
따라서, 본 발명의 목적은 크로스토크 및 그리니쉬 현상을 방지 할 수 있도록 한 액정 표시 장치를 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 액정 표시 장치는 액정패널에 포함된 액정셀에 전계를 인가하기 위한 화소전극과 공통전극을 가지는 액정 표시 장치에 있어서, 상기 화소전극에 공급되는 데이터 전압에 따라 변동되는 상기 공통전극의 전압을 보상하고 상기 보상된 공통전압을 상기 공통전극의 양측에 공급하는 신호보상부를 구비하고, 상기 액정패널의 커플링 현상으로 인해 임펄스 파형이 발생하면 상기 임펄스 파형은 공통전압이 공급되는 공통전압 공급라인을 통해 상기 신호보상부에 피드백되는 것을 특징으로 하는 액정 표시 장치를 제공한다.
상기 공통전극은 상부기판 상에 형성되며 상기 상부기판과 하부기판 사이에 형성된 은도트를 통하여 상기 보상된 공통전압이 공급되는 것을 특징으로 한다.
상기 신호보상부의 출력단자와 상기 공통전극의 일측에 접속된 제 1 은도트에 연결되도록 상기 하부기판 상에 형성되는 제 1 공통전압 공급라인과, 상기 신호보상부의 출력단자와 상기 공통전극의 타측에 접속된 제 2 은도트에 연결되도록 상기 하부기판 상에 형성되는 제 2 공통전압 공급라인을 더 구비하는 것을 특징으로 한다.
삭제
삭제
상기 신호보상부의 입력단자와 상기 공통전극에 접속되도록 상기 하부기판 상에 형성되는 제 3 공통전압 공급라인을 더 구비하는 것을 특징으로 한다.
상기 제 3 공통전압 공급라인은 상기 제 1 및 제 2 은도트 중 어느 하나에 접속되는 것을 특징으로 한다.
상기 신호보상부는 액정패널에 게이트 로우전압을 공급하는 게이트 로우전압 공급라인을 통해 피드백되는 게이트 로우전압을 이용하여 보상된 게이트 로우전압을 생성하거나, 상기 액정패널에 공통전압이 공급되는 공통전압 공급라인을 통해 피드백되는 공통전압을 이용하여 상기 보상된 공통전압을 생성하는 것을 특징으로 하나.
상기 신호보상부는 상기 피드백된 임펄스 파형을 반전증폭하여 상기 은도트에 공급하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면들을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 4 및 도 5를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 4는 본 발명의 실시 예에 따른 액정 표시 장치를 나타내는 도면이이고, 도 5는 도 4에 도시된 액정패널에 공통전압을 공급하기 위한 공통전압 공급라인의 상세도를 나타내는 도면이다.
도 4 및 도 5를 참조하면, 본 발명의 실시 예에 따른 액정 표시 장치는 액정패널(36)과, 액정패널(36)의 게이트라인들(GL1 내지 GLn)을 구동하기 위한 게이트 드라이브 IC(40)와, 액정패널(36)의 데이터라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이브 IC(44)와, 게이트 드라이브 IC(40) 및 데이터 드라이브 IC(44)를 제어하기 위한 타이밍 제어부(52)와, 액정 표시 장치의 구동에 필요한 구동전압을 발생하는 전원부(54)와, 액정패널(36)에 인가되는 구동신호들의 왜곡을 보상하기 위한 신호보상부(57)를 구비한다.
전원부(54)는 시스템 전원부(도시하지 않음)로부터 입력되는 전압을 이용하여 액정 표시 장치의 구동에 필요한 구동전압들(게이트 하이전압(VGH), 게이트 로우전압신호(VGL), 기준 감마전압, 공통전압(VCOM) 등)을 발생하여 타이밍 제어부(52), 데이터 드라이브 IC(44) 및 게이트 드라이브 IC(40) 등에 공급한다.
타이밍 제어부(52)는 그래픽 카드로부터의 비디오데이터(R, G, B)를 중계하여 데이터 드라이브 IC(44)에 공급한다. 아울러, 타이밍 제어부(52)는 그래픽카드로부터의 제어신호에 응답하여 데이터 및 게이트 드라이브 IC(40)의 타이밍을 제어하기 위한 타이밍 신호들과 제어신호들을 발생하게 된다.
액정패널(36)은 하부기판(32)과, 상부기판(34)이 액정을 사이에 두고 접합되어 형성된다. 이러한, 액정패널(36)은 게이트 라인들(GL)과 데이터 라인들(DL)의 교차로 정의되는 영역마다 박막트랜지스터에 의해 독립적으로 구동되는 액정셀들이 마련된다. 박막트랜지스터는 게이트 라인(GL)으로부터의 스캔 신호에 응답하여 데이터 라인(DL)으로부터의 화소 신호를 액정셀에 공급한다.
데이터 드라이브 IC들(44)은 데이터 TCP(42) 및 액정패널(36)의 데이터 패드부를 경유하여 데이터 라인들(DL)과 접속된다. 여기서, 데이터 드라이브 IC들(44)은 데이터 TCP(42)에서 오픈된 IC 영역에 실장되거나, COF 방식으로 데이터 TCP(42)의 베이스 필름 위에 실장된다. 이러한, 데이터 드라이브 IC들(44)은 화소 데이터를 아날로그 화소 신호로 변환하여 데이터 라인들(DL)에 공급한다. 이를 위하여, 데이터 드라이브 IC들(44)은 데이터 PCB(46)를 통해 메인 PCB(50) 상의 타이밍 제어부(52) 및 전원부(54)로부터 데이터 제어 신호, 화소 데이터, 그리고 전원신호들을 공급받게 된다.
게이트 드라이브 IC들(40)은 게이트 TCP(38) 및 액정패널(36)의 게이트 패드부를 경유하여 게이트 라인들(GL)과 접속된다. 여기서, 게이트 드라이브 IC들(40)은 게이트 TCP(38)에서 오픈된 IC 영역에 실장되거나, COF 방식으로 게이트 TCP(38)의 베이스 필름 상에 실장된다. 이러한, 게이트 드라이브 IC들(40)은 게이트 하이전압(VGH)의 스캔 신호를 게이트 라인들(GL)에 순차적으로 공급한다. 또한, 게이트 드라이브 IC들(40)은 게이트 하이전압(VGH)이 공급되는 기간을 제외한 나머지 기간에는 게이트 로우전압(VGL)을 게이트 라인들(GL)에 공급한다.
이를 위하여, 타이밍 제어부(52) 및 전원부(54)로부터의 게이트 게이트 제어 신호들과 전원신호들은 FPC(48) 및 데이터 PCB(46)를 경유하여 데이터 TCP(42)에 공급된다. 데이터 TCP(42)를 통해 공급되는 게이트 제어 신호들과 전원신호들은 하부기판(32)의 가장자리 영역에 형성된 LOG형 신호 라인군(56)를 경유하여 게이트 TCP(38)에 공급된다. 게이트 TCP(38)에 공급된 게이트 제어 신호들 및 전원신호들은 게이트 드라이브 IC(40)의 입력 단자들을 통해 게이트 드라이브 IC(40) 내로 입력되어 이용된다. 그리고, 게이트 제어 신호들 및 전원신호들은 게이트 드라이브 IC(40)의 출력 단자들을 통해 출력되어 게이트 TCP(38)와 LOG형 신호 라인군(56)을 경유하여 다음 게이트 TCP(38)에 실장된 게이트 드라이브 IC(40)로 공급된다.
LOG형 신호 라인군(56)은 하부기판(34) 상에 형성되고 통상 게이트 로우전압(VGL), 게이트 하이전압 (VGH), 공통전압(VCOM), 그라운드 전압(GND) 및 베이스 구동전압(VCC)과 같이 전원부(54)로부터 공급되는 직류 구동전압들과, 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭 신호(GSC) 및 게이트 인에이블 신호(GOE)와 같이 타이밍 제어부(52)로부터 공급되는 게이트 제어 신호들 각각을 공급하는 신호 라인들로 구성된다. 이러한, LOG형 신호 라인군(56) 중 공통전압(VCOM)을 공급하는 공통전압 공급라인(LVCOM)과 상부기판(34)에 형성된 공통전극 사이에는 다수의 은도트(58a 내지 58d)가 형성된다. 이때, 은도트(58a 내지 58d) 각각은 액정패널(36)의 에지영역에 위치하게 된다. 또한, 공통전압 공급라인(LVCOM)은 제 2 은도트(58b)와 제 3 은도트(58c) 사이의 일부분이 절단되고 절단된 부분의 공통전압 공급라인(LVCOM)이 신호보상부(57)에 접속된다. 이로 인해, 신호보상부(57)는 절단된 부분의 공통전압 공급라인(LVCOM)을 통해 피드백 신호를 공급받게 된다.
신호보상부(57)는 전원부(54)와 액정패널(36) 사이에 위치하게 된다. 다시 말해, 신호보상부(57)는 메인 PCB(50), 데이터 PCB(46) 및 하부기판(32) 중 어느 하나 상에 위치하게 된다. 이러한, 신호보상부(57)는 액정패널(36)에 게이트 로우전압(VGL)을 공급하는 게이트 로우전압 공급라인(LVGL)을 통해 피드백되는 게이트 로우전압(FVGL)과, 공통전압(VCOM)이 공급되는 공통전압 공급라인(LVCOM)을 통해 피드백되는 공통전압(FVCOM) 중 적어도 어느 하나를 이용하여 보상공통전압(BVCOM) 및 보상게이트 로우전압(BVGL) 중 적어도 어느 하나를 생성하게 된다.
이러한, 액정 표시 장치는 액정패널(36)의 커플링 현상으로 인해 도 2의 (a)와 같은 임펄스 파형이 발생되면 제 2 은도트(58b)와 제 3 은도트(58c) 사이에 절단된 공통전압 공급라인(LVCOM)을 통해 임펄스 파형은 피드백 되고 피드백 된 임펄스 파형이 신호보상부(57)에 공급된다. 이때, 신호보상부(57)는 피드백 된 임펄스 파형을 도 2의 (b)와 같이 반전증폭하여 제 1 및 제 4 은도트(58a,58d)에 공급하게 된다.
이와 같이 본 발명의 실시 예에 따른 액정 표시 장치는 제 1 및 제 4 은도트(58a,58d)에 보상신호가 공급되므로 제 1 및 제 4 은도트(58a,58d) 중 어느 하나만 도통이 되어도 신호보상부(57)로부터의 보상신호가 액정패널(36)에 공급되게 된다. 이로 인해, 액정패널(36)에서 발생되었던 임펄스 파형이 보상되므로 크로스토크나 그리니쉬 현상을 방지할 수 있다.
상술한 바와 같이, 본 발명의 실시 예에 따른 액정 표시 장치는 신호보상부로부터 생성된 보상신호가 공통전극의 양측에 공급되므로 어느 하나만 도통되더라도 액정패널에 보상신호가 공급될 수 있다. 이에 따라, 액정패널에 발생되는 크로스토크나 그리니쉬 현상을 방지 할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (7)

  1. 액정패널에 포함된 액정셀에 전계를 인가하기 위한 화소전극과 공통전극을 가지는 액정 표시 장치에 있어서,
    상기 화소전극에 공급되는 데이터 전압에 따라 변동되는 상기 공통전극의 전압을 보상하고 보상된 공통전압을 상기 공통전극의 양측에 공급하는 신호보상부를 구비하고,
    상기 액정패널의 커플링 현상으로 인해 임펄스 파형이 발생하면 상기 임펄스 파형은 공통전압이 공급되는 공통전압 공급라인을 통해 상기 신호보상부에 피드백되는 것을 특징으로 하는 액정 표시 장치.
  2. 제 1 항에 있어서,
    상기 공통전극은 상부기판 상에 형성되며 상기 상부기판과 하부기판 사이에 형성된 은도트를 통하여 상기 보상된 공통전압이 공급되는 것을 특징으로 하는 액정 표시 장치.
  3. 제 2 항에 있어서,
    상기 신호보상부의 출력단자와 상기 공통전극의 일측에 접속된 제 1 은도트에 연결되도록 상기 하부기판 상에 형성되는 제 1 공통전압 공급라인과,
    상기 신호보상부의 출력단자와 상기 공통전극의 타측에 접속된 제 2 은도트에 연결되도록 상기 하부기판 상에 형성되는 제 2 공통전압 공급라인을 더 구비하는 것을 특징으로 하는 액정 표시 장치.
  4. 제 3 항에 있어서,
    상기 신호보상부의 입력단자와 상기 공통전극에 접속되도록 상기 하부기판 상에 형성되는 제 3 공통전압 공급라인을 더 구비하는 것을 특징으로 하는 액정 표시 장치.
  5. 제 4 항에 있어서,
    상기 제 3 공통전압 공급라인은 상기 제 1 및 제 2 은도트 중 어느 하나에 접속되는 것을 특징으로 하는 액정 표시 장치.
  6. 제 1 항에 있어서,
    상기 신호보상부는 상기 액정패널에 게이트 로우전압을 공급하는 게이트 로우전압 공급라인을 통해 피드백되는 게이트 로우전압을 이용하여 보상된 게이트 로우전압을 생성하거나, 상기 공통전압 공급라인을 통해 피드백되는 공통전압을 이용하여 상기 보상된 공통전압을 생성하는 것을 특징으로 하는 액정 표시 장치.
  7. 제 2 항에 있어서,
    상기 신호보상부는 상기 피드백된 임펄스 파형을 반전증폭하여 상기 은도트에 공급하는 것을 특징으로 하는 액정 표시 장치.
KR1020030098095A 2003-12-27 2003-12-27 액정 표시 장치 KR101007687B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030098095A KR101007687B1 (ko) 2003-12-27 2003-12-27 액정 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030098095A KR101007687B1 (ko) 2003-12-27 2003-12-27 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20050066744A KR20050066744A (ko) 2005-06-30
KR101007687B1 true KR101007687B1 (ko) 2011-01-13

Family

ID=37257777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030098095A KR101007687B1 (ko) 2003-12-27 2003-12-27 액정 표시 장치

Country Status (1)

Country Link
KR (1) KR101007687B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101319330B1 (ko) * 2007-02-15 2013-10-16 엘지디스플레이 주식회사 일렉트로닉 잉크 화상 표시장치
KR101696475B1 (ko) * 2010-07-19 2017-01-13 엘지디스플레이 주식회사 표시장치와 이의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980010533A (ko) * 1996-07-30 1998-04-30 김광호 액정 표시 장치
KR0142778B1 (ko) * 1994-12-28 1998-07-15 구자홍 액정표시장치의 공통전압 보상 구동장치 및 방법과 크로스토크 보상 구동장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0142778B1 (ko) * 1994-12-28 1998-07-15 구자홍 액정표시장치의 공통전압 보상 구동장치 및 방법과 크로스토크 보상 구동장치
KR980010533A (ko) * 1996-07-30 1998-04-30 김광호 액정 표시 장치

Also Published As

Publication number Publication date
KR20050066744A (ko) 2005-06-30

Similar Documents

Publication Publication Date Title
KR100977218B1 (ko) 라인 온 글래스형 액정 표시 장치 및 그 구동방법
JP4673801B2 (ja) 液晶表示装置及びその製造方法
KR100933447B1 (ko) 액정 표시 패널의 게이트 구동 방법 및 장치
US7463324B2 (en) Liquid crystal display panel of line on glass type
US7362291B2 (en) Liquid crystal display device
KR101007687B1 (ko) 액정 표시 장치
KR20070002613A (ko) 라인 온 글래스형 액정표시장치
KR100949494B1 (ko) 라인 온 글래스형 액정 표시 장치
KR100922789B1 (ko) 라인 온 글래스형 액정 표시 장치 및 그 구동방법
KR100994224B1 (ko) 액정표시패널 및 그 구동장치
KR100973805B1 (ko) 액정 표시 장치
KR100839482B1 (ko) 라인 온 글래스형 액정표시장치의 게이트 구동 장치 및 방법
KR20050001064A (ko) 라인 온 글래스형 액정 표시 장치
KR101147831B1 (ko) 라인 온 글래스형 액정 표시 장치
KR100861273B1 (ko) 라인 온 글래스형 액정표시장치
KR100912693B1 (ko) 액정표시장치
KR100987673B1 (ko) 라인 온 글래스형 액정 표시 장치 및 그 구동방법
KR101192747B1 (ko) 듀얼 라인 온 글래스 방식의 액정 표시 장치
KR20050096690A (ko) 라인 온 글래스형 액정 표시 장치
KR101002306B1 (ko) 라인 온 글래스형 액정 표시 장치
KR100943467B1 (ko) 라인 온 글래스형 액정 표시 장치
KR100912697B1 (ko) 액정 표시 장치
KR20070058079A (ko) 액정표시장치
KR20070082189A (ko) 액정표시장치
KR20040068774A (ko) 라인 온 글래스형 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 10