KR100937994B1 - 인젝션 락킹 클럭 생성 회로와 이를 이용한 클럭 동기화회로 - Google Patents

인젝션 락킹 클럭 생성 회로와 이를 이용한 클럭 동기화회로 Download PDF

Info

Publication number
KR100937994B1
KR100937994B1 KR1020070138023A KR20070138023A KR100937994B1 KR 100937994 B1 KR100937994 B1 KR 100937994B1 KR 1020070138023 A KR1020070138023 A KR 1020070138023A KR 20070138023 A KR20070138023 A KR 20070138023A KR 100937994 B1 KR100937994 B1 KR 100937994B1
Authority
KR
South Korea
Prior art keywords
signal
injection locking
frequency
control voltage
output
Prior art date
Application number
KR1020070138023A
Other languages
English (en)
Other versions
KR20090070129A (ko
Inventor
송택상
김경훈
권대한
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070138023A priority Critical patent/KR100937994B1/ko
Priority to US12/217,049 priority patent/US7952438B2/en
Publication of KR20090070129A publication Critical patent/KR20090070129A/ko
Application granted granted Critical
Publication of KR100937994B1 publication Critical patent/KR100937994B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/24—Automatic control of frequency or phase; Synchronisation using a reference signal directly applied to the generator

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 제어전압신호에 대응하는 주파수의 발진신호를 생성하는 메인 발진수단과, 상기 발진신호의 출력 주파수에 대응하는 신호에 응답하여 자유 발진 주파수(free running frequency)가 설정되며, 상기 발진신호에 동기화되고 상기 발진신호를 분주한 클럭을 생성하는 인젝션 락킹 발진수단을 구비하는 클럭 생성회로을 제공한다.
인젝션 락킹, 자유 발진 주파수, 주파수 분주기

Description

인젝션 락킹 클럭 생성 회로와 이를 이용한 클럭 동기화 회로{INJECTION LOCKING CLOCK GENERATOR AND CLOCK SYNCHRONIZATION CIRCUIT USING THE SAME}
본 발명은 반도체 설계 기술에 관한 것으로, 특히 인젝션 락킹(injection locking) 방식을 사용한 클럭 생성 회로와 이를 이용한 클럭 동기화 회로에 관한 것이다.
일반적으로 DDR SDRAM(Double Data Rate Synchronous DRAM)을 비롯한 반도체 소자의 경우 외부클럭신호를 입력받아 내부클럭신호를 생성하고 이를 반도체 소자 내에 여러 가지 동작 타이밍을 맞추기 위한 기준(reference)으로 사용한다. 그래서, 반도체 소자 내에는 외부클럭신호와 동작 타이밍이 동기화된 내부클럭신호를 생성하기 위하여 클럭 동기화 회로가 구비되어야 한다. 이러한 클럭 동기화 회로에는 대표적으로 위상 고정 루프(Phase Locked Loop : PLL)와 지연 고정 루프(Delay Locked Loop : DLL)등이 있다.
위상 고정 루프(PLL)와 지연 고정 루프(DLL)는 서로 유사한 구성을 가지고 있으며, 위상 고정 루프(PLL)의 경우 내부클럭신호을 생성하는데 있어서, 전압 제어 발진기(Voltage Controlled Oscillator : VCO)를 사용하고 지연 고정 루프(DLL)의 경우 전압 제어 지연 라인(Voltage Controlled Delay Line : VCDL)을 사용하는 것이 다르다. 전압 제어 발진기(VCO)와 전압 제어 지연 라인(VCDL)는 제어방식에 따라 아날로그 방식과 디지털 방식으로 나뉠 수 있다.
한편, 요즈음 반도체 소자에는 동작 속도를 높이고 칩 크기를 줄이는 노력뿐 아니라 전력소모를 줄이고 외부클럭신호에 섞여 들어오는 지터(jitter) 성분을 제거하기 위한 여러 가지 노력이 진행중이다.
이와 같은 노력의 일환으로 인젝션 락킹(injection locking) 방식을 채택하고 있다. 인젝션 락킹 방식을 간단하게 설명하면, 예컨대, 슬레이브(slave) 발진기에서 출력되는 발진신호가 마스터(master) 발진기에서 출력되는 발진신호에 동기화되기 위하여, 마스터 발진기에서 출력되는 발진신호를 슬레이브 발진기에 주입(injection)하는 방식이다. 이렇게 설계된 회로는 일반적으로 전력 소모를 줄일 수 있으며 지터에 대한 동작 성능이 향상된다. 도 1을 통해 인젝션 락킹 방식에 대해 좀 더 알아보기로 하자.
도 1은 일반적인 인젝션 락킹 방식의 클럭 생성회로를 설명하기 위한 블록도이다.
도 1을 참조하면, 인젝션 락킹 방식의 클럭 생성회로는 마스터 발진기인 메인 발진부(110)와, 슬레이브 발진기인 인젝션 락킹 발진부(130)를 구비한다.
메인 발진부(110)는 입력되는 제어전압신호(V_CTR)의 전압레벨에 대응하는 주파수의 메인 정 발진신호(M_OSC)와, 이와 위상이 반대인 메인 부 발진신호(M_OSCb)를 생성한다. 여기서, 메인 발진부(110)는 제어전압신호(V_CTR)의 전압레벨에 대응하여 최소 주파수와 최대 주파수를 가질 수 있으며, 이하, 이 주파수 범위를 메인 발진부(110)의 "동작 주파수 범위(operation frequency range)"라 칭하기로 한다.
인젝션 락킹 발진부(130)는 제1 및 제2 지연 셀(132, 134)를 구비하는 링 오실레이터(ring oscillator)로 구성된다. 제1 지연 셀(132)은 제2 지연 셀(134)의 출력신호인 최종 정/부 발진신호(FIN_OSC, FIN_OSCb)를 제1 지연셀(132)의 입력단(IN, INb)으로 입력받으며, 메인 정 발진신호(M_OSC)에 동기화된 출력신호를 출력한다. 제2 지연 셀(134)은 제1 지연 셀(132)의 출력신호를 제2 지연셀(134)의 입력단(IN, INb)으로 입력받으며, 메인 부 발진신호(M_OSCb)에 동기화된 최종 정/부 발진신호(FIN_OSC, FIN_OSCb)를 출력한다.
도 2는 도 1의 인젝션 락킹 발진부(130)를 설명하기 위한 회로도이다. 설명의 편의를 위해 제1 지연 셀(132)만 도시 하였다. 참고적으로 제1 지연 셀(132)과 제2 지연 셀(134)은 그 구성이 서로 유사하며, 다만, 제1 지연 셀(132)의 경우 메인 정 발진신호(M_OSC)가 NMOS 트랜지스터(NM)의 게이트에 입력되고, 제2 지연 셀(134)의 경우 메인 부 발진신호(M_OSCb)가 제2 지연 셀(134)의 NMOS 트랜지스터(도시되지 않음)의 게이트로 입력되는 것이 다르다.
도 2를 참조하면, 제1 지연 셀(132)은 입/출력부(210)와, 로딩부(230), 및 전류제어부(250)를 구비한다.
입/출력부(210)는 제1 입력단(IN)을 통해 최종 부 발진신호(FIN_OSCb)를 입력받고, 제2 입력단(INb)을 통해 최종 정 발진신호(FIN_OSC)를 입력받으며, 제1 및 제2 출력단(OUT, OUTb)을 통해 메인 정 발진신호(M_OSC)에 대응하여 동기화된 차동 출력신호를 출력한다.
로딩부(230)는 제1 및 제2 저항(R1, R2)에 대응하는 로딩 값을 가지며, 이 로딩 값은 회로의 RC 지연을 결정하는 요소가 된다.
전류제어부(250)는 공통노드(N)와 접지전압단(VSS) 사이에 소오스-드레인 경로가 형성되고 메인 정 발진신호(M_OSC)를 게이트 입력받는 NMOS 트랜지스터(NM)를 구비하며, 메인 정 발진신호(M_OSC)에 응답하여 공통노드(N)를 포함하는 전류경로를 통해 흐르는 전류를 제어한다.
우선, 메인 정 발진신호(M_OSC)와 제1 및 제2 출력단(OUT, OUTb)의 출력신호를 살펴보면, 제1 및 제2 출력단(OUT, OUTb)을 통해 출력되는 출력신호의 주파수는 메인 정 발진신호(M_OSC)의 주파수를 2 분주한 주파수가 된다. 예컨대, 메인 정 발진신호(M_OSC)가 4 GHz의 주파수를 가진다면, 제1 및 제2 출력단(OUT, OUTb)의 출력신호는 각각 2 GHz의 주파수를 가지게 된다. 이때, 제1 및 제2 출력단(OUT, OUTb)의 출력신호가 메인 정 발진신호(M_OSC)에 동기화되는 현상을 이하, "인젝션 락킹(injection locking)"이라고 칭하기로 한다.
이러한, 인젝션 락킹은 인젝션 락킹 방식을 채택한 회로의 일반적인 현상임으로 이하 구체적인 설명은 생략하기로 한다.
다시 도 1을 통해 설명하면, 메인 발진부(110)는 메인 정/부 발진신호(M_OSC, M_OSCb)를 생성하고 이를 인젝션 락킹 발진부(130)에 주입한다. 이렇게 되면, 인젝션 락킹 발진부(130)는 인젝션 락킹에 의해 메인 정/부 발진신호(M_OSC, M_OSCb)의 주파수를 2 분주한 최종 정/부 발진신호(FIN_OSC, FIN_OSCb)를 출력한다. 여기서, 인젝션 락킹 발진부(130)는 입력되는 신호의 주파수를 2 분주하는 분주기가 된다.
한편, 이러한 인젝션 락킹이 일어나기 위해서는 메인 정/부 발진신호(M_OSC, M_OSCb)의 주파수와 인젝션 락킹 발진부(130)의 자유 발진 주파수(free running frequency)가 원하는 조건에 만족해야 한다. 이하, 이 두 주파수의 관계를 알아보기로 하자.
우선, 인젝션 락킹이 일어나기 위해서는 즉, 메인 정/부 발진신호(M_OSC, M_OSCb)의 주파수가 제대로 2 분주되기 위해서는 인젝션 락킹 발진부(130)의 자유 발진 주파수가 메인 정/부 발진신호(M_OSC, M_OSCb) 주파수의 1/2 근방에 위치해야만 한다. 그렇지 않게 되면, 인젝션 락킹 발진부(130)에는 인젝션 락킹이 일어나지 않아 메인 정/부 발진신호(M_OSC, M_OSCb)의 주파수를 제대로 2 분주하지 못하게 된다. 이러한 이유는 도 2와 같은 구성의 인젝션 락킹 방식을 적용한 회로의 일반적인 현상이다.
여기서, 인젝션 락킹이 일어날 수 있는 메인 정/부 발진신호(M_OSC, M_OSCb)의 주파수 범위를 "인젝션 락킹 범위(injection locking range)"라 하며, 일반적으로 인젝션 락킹 범위는 인젝션 락킹 발진부(130) 자유 발진 주파수의 1/10 정도가 된다.
다시 설명하면, 예컨대 메인 발진부(110)에서 최종적으로 출력하고자 하는 메인 정/부 발진신호(M_OSC, M_OSCb)의 주파수가 4 GHz 이고, 이에 따라, 인젝션 락킹 발진부(130)의 자유 발진 주파수를 2 GHz로 고정하여 설계하였다고 가정하면, 이때 인젝션 락킹 범위는 2 GHz의 1/10 정도를 가지므로, 인젝션 락킹이 일어날 수 있는 조건은 메인 정/부 발진신호(M_OSC, M_OSCb)의 주파수가 3.9 GHz ~ 4.1 GHz 내에 위치하는 것이다. 이는 메인 발진부(110)의 자유 발진 주파수가 반듯이 3.9 Ghz ~ 4.1 GHz에 위치해야만 인젝션 락킹 발진부(130)에 인젝션 락킹이 일어날 수 있으며, 메인 발진부(110)에서 최종적으로 출력되는 메인 정/부 발진신호(M_OSC, M_OSCb)의 주파수가 원하는 4 GHz가 되었을 때, 인젝션 락킹 발진부(130)는 메인 정/부 발진신호(M_OSC, M_OSCb)의 주파수를 제대로 2 분주하여 2GHz의 최종 정/부 발진신호(FIN_OSC, FIN_OSCb)를 출력할 수 있다.
다시 말하면, 인젝션 락킹 발진부(130)의 고정된 자유 발진 주파수에 따라 메인 발진부(110)의 자유 발진 주파수 범위가 한정된다. 이는 2 분주를 할 수 있는 메인 발진부(110)의 동작 주파수 범위가 인젝션 락킹 범위로 한정됨을 의미한다.
한편, 클럭 동기화 회로인 위상 고정 루프(PLL)와 지연 고정 루프(DLL)는 분주기를 포함하고 있다. 위상 고정 루프(PLL)와 지연 고정 루프(DLL)에서 사용되는 분주기에 만약, 전술한 인젝션 락킹 방식을 적용한다면 전력소모를 줄일 수 있고 지터(jitter)에 대한 동작 성능을 향상시킬 수 있다. 하지만, 넓은 동작 주파수 범위에서 동작하게끔 설계되는 위상 고정 루프(PLL)와 지연 고정 루프(DLL)에 인젝션 락킹 방식을 적용한 분주기는 아래와 같은 이유로 설계가 어렵다.
위상 고정 루프(PLL)의 전압 제어 발진기(VCO)나 지연 고정 루프(DLL)의 전압 제어 지연 라인(VCDL)에서 출력하고자 하는 동작 주파수 범위가 예컨대, 1GHz 에서 5GHz를 확보해야만 한다면(물론, 전압 제어 지연 라인(VCDL)은 입력신호를 지연하는 역할을 하지만, 입력신호의 주파수에 따라 출력되는 신호의 주파수는 다양할 수 있다.) 인젝션 락킹 방식을 적용한 분주기 역시 1GHz 에서 5GHz의 모든 주파수를 분배해주어야 하지만, 인젝션 락킹 방식을 적용한 분주기의 자유 발진 주파수가 고정되어 있어서 1GHz 에서 5GHz의 대부분의 주파수가 인젝션 락킹 범위에서 벗어나게 된다. 때문에, 위상 고정 루프(PLL)와 지연 고정 루프(DLL) 내에 포함되는 분주기에 인젝션 락킹 방식을 적용하는 것은 거의 불가능하다고 볼 수 있다.
결국, 인젝션 락킹 방식은 인젝션 락킹 발진부(130)에 주입되는 발진신호의 동작 주파수 범위를 인젝션 락킹 범위로 한정해야만 하는 상황이고, 이어서 인젝션 락킹 방식은 전력소모를 줄일 수 있고 지터에 대한 동작 성능을 향상시킬 수 있지만 클럭 동기화 회로에 사용하는 것이 거의 불가능하다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 인젝션 락킹 발진부의 자유 발진 주파수를 가변하여 자신에게 주입되는 발진신호의 동작 주파수 범위를 넓혀 줌으로써, 동작 주파수 범위 내의 모든 주파수에 대응하여 인젝션 락킹이 가능한 클럭 생성회로를 제공하는데 그 목적이 있다.
또한, 인젝션 락킹 방식의 분주기를 구비한 위상 고정 루프(PLL)나 지연 고정 루프(DLL)와 같은 클럭 동기화 회로를 제공하는데 다른 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 일 측면에 따른 클럭 생성회로는 제어전압신호에 대응하는 주파수의 발진신호를 생성하는 메인 발진수단과, 상기 발진신호의 출력 주파수에 대응하는 신호에 응답하여 자유 발진 주파수(free running frequency)가 설정되며, 상기 발진신호에 동기화되고 상기 발진신호를 분주한 클럭을 생성하는 인젝션 락킹 발진수단을 구비할 수 있다.
상기 목적을 달성하기 위한 본 발명의 다른 일 측면에 따른 위상 고정 루프는 기준클럭신호와 피드백되는 분주클럭신호의 위상/주파수 차이를 검출하는 위상/주파수 검출수단; 상기 위상/주파수 검출수단의 출력신호에 대응하는 제어전압신호를 생성하는 제어전압신호 생성수단; 상기 제어전압신호의 전압레벨에 대응하는 주파수의 내부클럭신호를 생성하는 전압제어 발진수단; 및 상기 내부클럭신호의 주파 수에 대응하는 신호에 응답하여 자유 발진 주파수(free running frequency)가 설정되며, 상기 내부클럭신호에 동기화되고 상기 내부클럭신호를 분주한 상기 분주클럭신호를 생성하는 인젝션 락킹 분주수단을 구비할 수 있다.
상기 목적을 달성하기 위한 본 발명의 또 다른 일 측면에 따른 지연 고정 루프는 기준클럭신호와 피드백되는 분주클럭신호의 위상 차이를 검출하는 위상검출수단; 상기 위상검출수단의 출력신호에 대응하는 제어전압신호를 생성하는 제어전압신호 생성수단; 상기 제어전압신호의 전압레벨에 대응하는 지연량을 상기 기준클럭신호에 반영하여 상기 내부클럭신호로서 출력하는 전압제어 지연수단; 상기 내부클럭신호에 실제 클럭 경로의 지연을 반영하는 지연모델수단; 및 상기 기준클럭신호의 지연량에 대응하는 신호에 응답하여 자유 발진 주파수(free running frequency)가 설정되며 상기 내부클럭신호에 동기화되고 상기 내부클럭신호를 분주하는 인젝션 락킹 분주수단을 구비하며, 상기 지연모델수단과 상기 인젝션 락킹 분주수단은 상기 전압제어 지연수단의 출력단에서 상기 분주클럭신호가 입력되는 상기 위상검출수단의 입력단을 포함하는 신호 경로 상에 삽입되는 것을 특징으로 한다.
본 발명에서는 제어전압신호의 전압레벨에 대응하는 동작 주파수를 가지는 발진신호를 생성하고, 이 발진신호가 주입되는 인젝션 락킹 발진부의 자유 발진 주파수를 제어전압신호에 응답하여 설정함으로써, 인젝션 락킹 발진부는 발진신호의 동작 주파수 범위 내의 모든 주파수에 대응하여 인젝션 락킹이 가능하다. 이로 인하여 인젝션 락킹 방식의 장점인 전력소모를 줄일 수 있으며 지터에 대한 동작 성능을 향상시킬 수 있다.
또한, 본 발명에 따른 인젝션 락킹 방식을 사용한 분주기를 위상 고정 루프(PLL)나 지연 고정 루프(DLL)와 같은 클럭 동기화 회로에 적용할 수 있음으로써, 클럭 동기화 회로의 전력소모를 줄일 수 있으며 지터에 대한 동작 성능을 향상시킬 뿐 아니라 보다 안정적이면서 효율적인 회로 동작을 보장해 줄 수 있다.
본 발명은 인젝션 락킹 방식이 적용된 회로 본래의 특성인 전력소모를 줄이고 지터에 대한 동작 성능을 향상시킬 뿐 아니라 자신에게 주입되는 발진신호의 모든 동작 주파수 범위에 대응하여 인젝션 락킹을 가능하게 하는 효과를 얻을 수 있다.
또한, 클럭 동기화 회로에 인젝션 락킹 방식을 도입하여 설계하여도 넓은 동작 주파수 범위를 확보할 수 있으며, 전력소모를 줄일 수 있으며 지터에 대한 동작 성능 향상뿐 아니라 보다 안정적이면서 효율적인 회로 동작을 보장받을 수 있는 효과를 얻을 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3은 본 발명에 따른 인젝션 락킹 방식의 클럭 생성회로를 설명하기 위한 블록도이다.
도 3을 참조하면, 인젝션 락킹 방식의 클럭 생성회로는 메인 발진부(310)와, 인젝션 락킹 발진부(330)를 구비한다.
메인 발진부(310)는 입력되는 제어전압신호(V_CTR)의 전압레벨에 대응하는 주파수의 메인 정 발진신호(M_OSC)와, 이와 위상이 반대인 메인 부 발진신호(M_OSCb)를 생성한다. 여기서, 메인 발진부(310)는 제어전압신호(V_CTR)의 전압레벨에 대응하여 최소 주파수와 최대 주파수를 포함하는 동작 주파수 범위를 가질 수 있다. 그래서, 메인 발진부(310)는 제어전압신호(V_CTR)에 대응하는 주파수의 메인 정/부 발진신호(M_OSC, M_OSCb)를 생성한다.
인젝션 락킹 발진부(330)는 제1 및 제2 지연 셀(332, 334)를 구비하는 링 오실레이터로 구성될 수 있다. 제1 지연 셀(332)은 제2 지연 셀(334)의 출력신호인 최종 정/부 발진신호(FIN_OSC, FIN_OSCb)를 제1 지연셀(132)의 입력단(IN, INb)으로 입력받으며, 메인 정 발진신호(M_OSC)에 동기화된 출력신호를 출력한다. 제2 지연 셀(334)은 제1 지연 셀(332)의 출력신호를 제2 지연셀(134)의 입력단(IN, INb)으로 입력받으며, 메인 부 발진신호(M_OSCb)에 동기화된 최종 정/부 발진신호(FIN_OSC, FIN_OSCb)를 출력한다.
여기서, 인젝션 락킹 발진부(330)는 메인 발진부(310)를 제어하는 제어전압신호(V_CTR)에 응답하여 자유 발진 주파수가 설정되며, 메인 정/부 발진신호(M_OSC, M_OSCb)의 모든 주파수에 대하여 인젝션 락킹이 가능하다. 즉, 본 발명에 따른 인젝션 락킹 방식의 클럭 생성회로는 인젝션 락킹 발진부(330)의 자유 발진 주파수를 제어전압신호(V_CTR)에 따라 가변시켜 줌으로써, 메인 발진부(310)의 동작 주파수 범위 내의 모든 주파수에 대하여 인젝션 락킹이 가능하다.
도 4는 도 3의 인젝션 락킹 발진부(330)를 설명하기 위한 회로도이다. 설명의 편의를 위해 제1 지연 셀(332)만 도시 하였다. 참고적으로 제1 지연 셀(332)과 제2 지연 셀(334)은 그 구성이 서로 유사하며, 다만, 제1 지연 셀(332)의 경우 메인 정 발진신호(M_OSC)가 제1 NMOS 트랜지스터(NM1)의 게이트에 입력되고, 제2 지연 셀(334)의 경우 메인 부 발진신호(M_OSCb)가 제2 지연셀(334)의 NMOS 트랜지스터(도시되지 않음)에 입력되는 것이 다르다.
도 4를 참조하면, 제1 지연 셀(332)은 입/출력부(410)와, 로딩부(430), 및 전류제어부(450)를 구비한다.
입/출력부(410)는 차동으로 입력되는 최종 정/부 발진신호(FIN_OSC, FIN_OSCb)를 각각 제1 및 제2 입력단(IN, INb)으로 입력받고 제1 및 제2 출력(OUT, OUTb)을 통해 메인 정 발진신호(M_OSC)에 대응하여 동기화된 차동 출력신호를 출력하기 위한 것으로, 제2 출력단(OUTb)과 공통노드(N) 사이에 소오스-드레인 경로가 형성되고 최종 부 발진신호(FIN_OSCb)를 게이트로 입력받는 제2 NMOS 트랜지스터(NM2)와, 제1 출력단(OUT)과 공통노드(N) 사이에 소오스-드레인 경로가 형성되고 최종 정 발진신호(FIN_OSC)를 게이트로 입력받는 제3 NMOS 트랜지스터(NM3)를 구비할 수 있다.
로딩부(430)는 제어전압신호(V_CTR)에 대응하여 로딩 값을 가지게 하기 위한 것으로, 전원전압단(VDD)과 제2 출력단(OUTb) 사이에 소오스-드레인 경로가 형성되 고 제어전압신호(V_CTR)를 게이트 입력받는 제1 PMOS 트랜지스터(PM1)와, 전원전압단(VDD)과 제1 출력단(OUT) 사이에 소오스-드레인 경로가 형성되고 제어전압신호(V_CTR)를 게이트 입력받는 제2 PMOS 트랜지스터(PM2)를 구비할 수 있다. 로딩부(230)의 제1 및 제2 PMOS 트랜지스터(PM1, PM2)는 제어전압신호(V_CTR)에 따라 가변하는 로딩 값을 가지며, 이 로딩 값은 인젝션 락킹 발진부(330)의 RC 지연 및 자유 발진 주파수를 결정하는 요소가 된다.
전류제어부(450)는 메인 정 발진신호(M_OSC)에 응답하여 공통노드(N)를 포함하는 전류경로를 통해 흐르는 전류를 제어하기 위한 것으로, 공통노드(N)와 접지전압단(VSS) 사이에 소오스-드레인 경로가 형성되고 메인 정 발진신호(M_OSC)를 게이트 입력받는 제1 NMOS 트랜지스터(NM1)를 구비할 수 있다.
본 발명에 따르면 로딩부(430)는 제어전압신호(V_CTR)의 전압레벨에 따라 이에 대응하는 로딩 값을 가지게 된다. 다시 말하면, 제어전압신호(V_CTR)의 전압레벨이 점점 낮아지면 로딩부(430)의 로딩 값이 작아지게 되고, 제어전압신호(V_CTR)의 전압레벨이 점점 높아지면 로딩부(430)의 로딩 값이 커지게 된다. 본 발명에 따르면 이를 이용하여 인젝션 락킹 발진부(330)의 자유 발진 주파수를 가변할 수 있다. 즉, 로딩부(430)의 로딩 값이 작아지면 인젝션 락킹 발진부(330)의 자유 발진 주파수가 높아지고, 로딩 값이 커지면 인젝션 락킹 발진부(330)의 자유 발진 주파수가 낮아진다.
다시 도 3을 참조하여 간단한 동작 설명을 알아보기로 하자.
설명의 편의를 위해 메인 발진부(310)는 낮은 전압레벨의 제어전압신호(V_CTR)에 대응하여 높은 주파수의 메인 정/부 발진신호(M_OSC, M_OSCb)를 생성하고, 높은 전압레벨의 제어전압신호(V_CTR)에 대응하여 낮은 주파수의 메인 정/부 발진신호(M_OSC, M_OSCb)를 생성하는 것으로 하겠다. 또한, 인젝션 락킹 발진부(330)의 자유발진 주파수는 낮은 제어전압신호(V_CTR)에 대응하여 높은 자유 발진 주파수가 설정되고, 높은 제어전압신호(V_CTR)에 대응하여 낮은 자유 발진 주파수가 설정되는 것으로 하겠다. 참고적으로 이러한 제어전압신호(V_CTR)와 메인 정/부 발진신호(M_OSC, M_OSCb)의 주파수, 및 제어전압신호(V_CTR)와 인젝션 락킹 발진부(330)의 자유발진 주파수의 관계는 설계에 따라 달라질 수 있다.
우선, 낮은 전압레벨을 가지는 제어전압신호(V_CTR)를 입력받는 경우, 메인 발진부(310)는 제어전압신호(V_CTR)에 대응하는 높은 주파수의 메인 정/부 발진신호(M_OSC, M_OSCb)를 출력한다. 이어서, 인젝션 락킹 발진부(330)는 낮은 제어전압신호(V_CTR)에 대응하는 높은 자유 발진 주파수가 설정된다. 이때 설정되는 자유 발진 주파수는 인젝션 락킹 범위에 포함되기 때문에, 인젝션 락킹이 일어날 수 있는 조건에 만족한다.
다음으로, 높은 전압레벨을 가지는 제어전압신호(V_CTR)를 입력받는 경우, 메인 발진부(310)는 높은 제어전압신호(V_CTR)에 대응하는 낮은 주파수의 메인 정/부 발진신호(M_OSC, M_OSCb)를 출력한다. 이어서, 인젝션 락킹 발진부(330)는 높은 제어전압신호(V_CTR)에 대응하는 낮은 자유 발진 주파수가 설정된다. 이때 설정되는 자유 발진 주파수 역시 인젝션 락킹 범위에 포함되기 때문에, 인젝션 락킹 현상 이 일어날 수 있는 조건에 만족한다.
그래서, 인젝션 락킹 발진부(330)의 최종 정/부 발진신호(FIN_OSC, FINV_OSCb)는 메인 정/부 발진신호(M_OSC, M_OSCb)에 동기화되면, 즉, 인젝션 락킹이 되면 최종 정/부 발진신호(FIN_OSC, FIN_OSCb)의 주파수는 메인 정/부 발진신호(M_OSC, M_OSCb)의 주파수의 1/2 이 된다.
본 발명에 따르면, 제어전압신호(V_CTR)의 전압레벨에 대응하는 주파수를 가지는 메인 정/부 발진신호(M_OSC, M_OSCb)를 생성하고, 이 메인 정/부 발진신호(M_OSC, M_OSCb)가 주입되는 인젝션 락킹 발진부(330)의 자유 발진 주파수를 메인 정/부 발진신호(M_OSC, M_OSCb)의 주파수에 대응하는 제어전압신호(V_CTR)에 따라 가변해 줌으로써, 인젝션 락킹 발진부(330)는 주입되는 메인 정/부 발진신호(M_OSC, M_OSCb)의 모든 출력 주파수에 대하여 분주가 가능하다.
다시 설명하면, 예컨대 메인 발진부(310)에서 최종적으로 출력하고자 하는 메인 정/부 발진신호(M_OSC, M_OSCb)의 주파수 범위가 1 GHz 에서 5 GHz 라고 가정하기로 하자.
우선, 1 GHz에 대응하는 제어전압신호(V_CTR)를 입력받은 메인 발진부(310)는 1 GHz의 메인 정/부 발진신호(M_OSC, M_OSCb)를 출력한다. 이때, 인젝션 락킹 발진부(330)는 제어전압신호(V_CTR)에 의해 1 GHz의 1/2 근방에 자유 발진 주파수가 설정된다. 인젝션 락킹 조건을 만족하기 때문에 인젝션 락킹 발진부(330)는 500 MHz의 최종 정/부 발진신호(FIN_OSC, FIN_OSCb)를 출력한다.
이어서, 5 GHz에 대응하는 제어전압신호(V_CTR)를 입력받은 메인 발진부(310)는 5 GHz의 메인 정/부 발진신호(M_OSC, M_OSCb)를 출력한다. 이때, 인젝션 락킹 발진부(330)는 제어전압신호(V_CTR)에 의해 5 GHz의 1/2 근방에 자유 발진 주파수가 설정된다. 역시 인젝션 락킹 조건을 만족하기 때문에 최종 정/부 발진신호(FIN_OSC, FIN_OSCb)는 2.5 GHz의 주파수를 가질 수 있다.
여기서는 메인 발진부(310)에서 출력하고자하는 주파수로 1 GHz와 5 GHz를 일례로 설명하였지만, 메인 발진부(310)에서 출력되는 모든 주파수에 대응하여 인젝션 락킹 조건을 만족시킬 수 있다. 이는 메인 발진부(310)의 자유 발진 주파수가 어디에 위치하더라도 인젝션 락킹 발진부(330)의 자유 발진 주파수가 메인 발진부(310)의 자유 발진 주파수의 1/2 근방에 대응되어 가변될 수 있음을 의미한다.
도 5는 도 3의 메인 발진부(310)와 인젝션 락킹 발진부(330)의 동작에 관련된 신호들을 설명하기 위한 그래프이다.
도 5를 참조하면, 제어전압신호(V_CTR)의 전압레벨에 따라 메인 발진부(310)의 출력 주파수가 결정되고, 제어전압신호(V_CTR)의 전압레벨에 따라 인젝션 락킹 발진부(330)의 자유 발진 주파수가 결정된다. 여기서, 메인 발진부(310)의 출력 주파수와 인젝션 락킹 발진부(330)의 자유 발진 주파수에 관련된 함수(F)는 기울기가 1/2 이 될 수 있다. 이는 제어전압신호(V_CTR)에 따라 메인 발진부(310)의 출력 주파수가 출력될 때, 인젝션 락킹 발진부(330)의 자유 발진 주파수는 제어전압신호(V_CTR)에 따라 메인 발진부(310)의 출력 주파수의 1/2 을 가지게 되는 것을 의미한다. 즉,인젝션 락킹 발진부(330)의 자유 발진 주파수는 제어전압신 호(V_CTR)에 따라 가변 될 수 있으며, 이렇게 가변될 수 있는 자유 발진 주파수는 인젝션 락킹 범위를 항상 만족시켜 줄 수 있다.
한편, 기술의 발달로 반도체 소자의 동작 주파수가 기가 헤르쯔(GHz) 이상의 대역까지 높아지면서, 위상 고정 루프(PLL)와 지연 고정 루프(DLL)와 같은 클럭 동기화 회로는 외부클럭신호와 내부클럭신호의 위상을 동기화시키는 동작뿐만 아니라 지터에 대한 동작 성능 향상을 위한 필터링(filtering) 동작 및 전력소모를 줄이는 동작도 요구되어 지고 있다. 종래의 인젝션 락킹 방식을 이용한 분주기는 위에서 설명한 이유로 클럭 동기화 회로에 사용하는 것이 불가능하였다. 하지만, 본 발명의 인젝션 락킹 발진부(330), 즉 주입되는 발진신호의 모든 주파수를 2 분주할 수 있는 분주기는 위상 고정 루프(PLL)나 지연 고정 루프(DLL) 내에 구비될 수 있으며, 이러한 위상 고정 루프(PLL) 및 지연 고정 루프(DLL)는 지터에 대한 동작 성능이 향상되고 전력 소모가 줄어들게 된다.
도 6은 본 발명에 따른 인젝션 락킹 발진부(330)를 분주기로서 사용한 위상 고정 루프(PLL)를 설명하기 위한 블록도이다.
도 6의 위상 고정 루프(PLL)는 위상/주파수 검출부(610)와, 제어전압신호 생성부(630)와, 전압제어 발진부(650), 및 인젝션 락킹 분주부(670)를 구비할 수 있다. 여기서, 위상/주파수 검출부(610)와, 제어전압신호 생성부(630), 및 전압제어 발진부(650)는 본 발명에 속하는 기술분야에서 종사하는 자에게 자명하므로 구체적인 회로 설명은 생략하기로 한다. 또한, 인젝션 락킹 분주부(670)는 전술한 인젝션 락킹 발진부와 동일한 구성이기에 이에 대한 구체적인 회로 및 동작 설명도 생략하 기로 한다.
위상/주파수 검출부(610)는 기준클럭신호(CLK_REF)와 피드백(feedback)되는 분주클럭신호(CLK_FED)의 위상/주파수 차이를 검출하고, 제어전압신호 생성부(630)는 위상/주파수 검출부(610)의 출력신호(DET)에 대응하는 전압레벨을 가지는 제어전압신호(V_CTR)을 생성한다. 여기서 제어전압신호(V_CTR)는 인젝션 락킹 분주부(670)의 자유 발진 주파수를 설정해 준다.
전압제어 발진부(650)는 제어전압신호(V_CTR)의 전압레벨에 대응하는 주파수의 PLL 클럭신호(CLK_PLL)를 생성한다. 여기서 PLL 클럭신호(CLK_PLL)는 인젝션 락킹 분주부(670)에 주입된다.
인젝션 락킹 분주부(670)는 PLL 클럭신호(CLK_PLL)에 동기화되고 PLL 클럭신호(CLK_PLL)를 분주한 분주클럭신호(CLK_FED)를 생성할 수 있다. 여기서, 인젝션 락킹 분주부(670)의 자유 발진 주파수를 설정하는 제어전압신호(V_CTR)는 PLL 클럭신호(CLK_PLL)의 동작 주파수에 대응하는 신호이면 된다.
종래의 인젝션 락킹 방식을 적용한 분주기는 자유 발진 주파수가 고정되어 있기 때문에 주입되는 발진신호 즉, 넓은 주파수 범위를 가져야 하는 PLL 클럭신호(CLK_PLL)의 모든 주파수 범위에 대하여 인젝션 락킹이 거의 발생하지 못하였다. 하지만, 본 발명에 따른 인젝션 락킹 방식을 적용한 분주기 즉, 인젝션 락킹 분주부(670)는 제어전압신호(V_CTR)에 따라 자유 발진 주파수가 인젝션 락킹 범위 내에 위치하게 변할 수 있기 때문에 주입되는 PLL 클럭신호(CLK_PLL)의 모든 주파수 범위에 대하여 인젝션 락킹이 발생할 수 있는 조건을 만족할 수 있다.
도 7은 본 발명에 따른 인젝션 락킹 발진부(330)를 분주기로서 사용한 지연 고정 루프(DLL)를 설명하기 위한 블록도이다.
도 7의 지연 고정 루프(DLL)는 위상 검출부(710)와, 제어전압신호 생성부(730)와, 전압제어 지연라인(750)과, 지연모델부(770), 및 인젝션 락킹 분주부(790)를 구비할 수 있다. 여기서, 위상 검출부(710)와, 제어전압신호 생성부(730), 전압제어 지연라인(750), 및 지연모델부(770)는 본 발명에 속하는 기술분야에서 종사하는 자에게 자명하므로 구체적인 회로 설명은 생략하기로 한다. 또한, 인젝션 락킹 분주부(790)는 전술한 인젝션 락킹 발진부와 동일한 구성이기에 이에 대한 구체적인 회로 설명도 생략하기로 한다.
위상 검출부(710)는 기준클럭신호(CLK_REF)와 피드백되는 분주클럭신호(CLK_FED)의 위상/주파수 차이를 검출하고, 제어전압신호 생성부(730)는 위상 검출부(610)의 출력신호(DET)에 대응하는 전압레벨을 가지는 제어전압신호(V_CTR)을 생성한다. 여기서 제어전압신호(V_CTR)는 인젝션 락킹 분주부(790)의 자유 발진 주파수를 설정해 준다.
전압제어 지연라인(750)은 제어전압신호(V_CTR)의 전압레벨에 대응하는 지연량만큼 기준클럭신호(CLK_REF)을 지연시켜 DLL 클럭신호(CLK_DLL)로서 출력하고, 지연모델부(770)는 DLL 클럭신호(CLK_DLL)에 실제 클럭 경로의 지연을 반영하여 출력한다.
인젝션 락킹 분주부(790)는 DLL 클럭신호(CLK_DLL)에 동기화되고 DLL 클럭신호(CLK_DLL)를 분주한 분주클럭신호(CLK_FED)를 생성할 수 있다. 여기서, 인젝션 락킹 분주부(790)의 자유 발진 주파수를 설정하는 제어전압신호(V_CTR)는 기준클럭신호(CLK_REF)의 지연량에 대응하는 신호이면 된다.
지연 고정 루프(DLL)의 인젝션 락킹 방식을 적용한 분주기 즉, 인젝션 락킹 분주부(670)는 제어전압신호(V_CTR)에 따라 자유 발진 주파수가 인젝션 락킹 범위 내에 위치하게 변할 수 있기 때문에 주입되는 DLL 클럭신호(CLK_DLL)의 모든 주파수 범위에 대하여 인젝션 락킹이 발생할 수 있는 조건을 만족할 수 있다.
한편, 인젝션 락킹 분주부(790)에는 지연모델부(770)의 출력신호가 주입되지만, DLL 클럭신호(CLK_DLL)가 바로 주입되는 것도 가능할 것이다. 즉, 인젝션 락킹 분주부(790)의 출력신호를 지연모델부(770)가 입력받게 구성할 수 있다. 이때 지연모델부(770)는 인젝션 락킹 분주부(790)의 출력신호를 입력받고, 위상 검출부(710)로 피드백되는 신호를 출력한다. 즉, 지연모델부(770)와 인젝션 락킹 분주부(790)는 전압제어 지연라인(750)의 출력단에서부터 피드백되는 신호가 입력되는 위상검출부(710)의 입력단 사이에 구비될 수 있으며, DLL 클럭신호(CLK_DLL)가 입력되는 선후 관계는 서로 바뀔 수 있다.
전술한 바와 같이, 본 발명에서는 제어전압신호(V_CTR)의 전압레벨에 대응하는 주파수의 발진신호를 생성하고, 이 발진신호가 주입되는 인젝션 락킹 발진부(330)의 자유 발진 주파수를 제어전압신호(V_CTR)에 응답하여 설정함으로써, 인젝션 락킹 발진부(330)가 발진신호의 동작 주파수 범위 내의 모든 주파수를 분주하는 것이 가능하다. 이로 인하여 인젝션 락킹 방식에 의한 전력소모를 줄일 수 있으며 지터에 대한 동작 성능을 향상시킬 수 있다.
또한, 인젝션 락킹 방식을 사용한 분주기를 위상 고정 루프(PLL)나 지연 고정 루프(DLL)와 같은 클럭 동기화 회로에 적용할 수 있음으로써, 클럭 동기화 회로의 전력소모를 줄일 수 있으며 지터에 대한 동작 성능을 향상시킬 수 있다. 또한, 지터에 대한 동작 성능 향상은 클럭 동기화 회로의 보다 안정적이면서 정확한 회로 동작을 보장해 줄 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 전술한 실시예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.
또한, 전술한 실시예에서는 인젝션 락킹 방식의 분주기가 입력되는 주파수를 2 분주하는 경우를 일례로 들어 설명하였으나, 본 발명은 4 분주, 8 분주와 같은 2n(n은 자연수) 분주하는 경우에도 적용할 수 있다.
도 1은 일반적인 인젝션 락킹 방식의 클럭 생성회로를 설명하기 위한 블록도.
도 2는 도 1의 인젝션 락킹 발진부(130)를 설명하기 위한 회로도.
도 3은 본 발명에 따른 인젝션 락킹 방식의 클럭 생성회로를 설명하기 위한 블록도.
도 4는 도 3의 인젝션 락킹 발진부(330)를 설명하기 위한 회로도.
도 5는 도 3의 메인 발진부(310)와 인젝션 락킹 발진부(330)의 동작에 관련된 신호들을 설명하기 위한 그래프.
도 6은 본 발명에 따른 인젝션 락킹 발진부(330)를 분주기로서 사용한 위상 고정 루프(PLL)를 설명하기 위한 블록도.
도 7은 본 발명에 따른 인젝션 락킹 발진부(330)를 분주기로서 사용한 지연 고정 루프(DLL)를 설명하기 위한 블록도.
* 도면의 주요 부분에 대한 부호의 설명
310 : 메인 발진부 330 : 인젝션 락킹 발진부
332 : 제1 지연 셀 334 : 제2 지연 셀

Claims (15)

  1. 삭제
  2. 제어전압신호에 대응하는 주파수의 발진신호를 생성하는 메인 발진수단과,
    상기 제어전압신호에 응답하여 자유 발진 주파수(free running frequency)가 설정되며, 상기 발진신호에 동기화되고 상기 발진신호를 분주한 클럭을 생성하는 인젝션 락킹 발진수단
    을 구비하는 클럭 생성회로.
  3. 제2항에 있어서,
    상기 인젝션 락킹 발진수단은,
    제2 지연셀의 출력신호를 입력받고, 상기 제어전압신호와 정 발진신호에 응답하여 출력하는 제1 지연셀과,
    상기 제1 지연셀의 출력신호를 입력받고, 상기 제어전압신호와 부 발진신호에 응답하여 출력하는 제2 지연셀을 구비하는 것을 특징으로 하는 클럭 생성회로.
  4. 제3항에 있어서,
    상기 제1 및 제2 지연셀 각각은,
    차동 입력신호를 입력받고 상기 정/부 발진신호 중 해당하는 발진신호에 대응하는 차동 출력신호를 출력하는 입/출력부;
    전원전압단과 상기 입/출력부 사이에 연결되며 상기 제어전압신호에 대응하는 로딩 값을 가지는 로딩부; 및
    상기 입/출력부와 접지전압단 사이에 연결되며 상기 정/부 발진신호 중 해당하는 발진신호에 응답하여 전류경로를 통해 흐르는 전류를 제어하는 전류제어부를 구비하는 것을 특징으로 하는 클럭 생성회로.
  5. 제2항에 있어서,
    상기 인젝션 락킹 발진수단은 상기 발진신호의 주파수를 2n(n은 자연수) 분주하는 것을 특징으로 하는 클럭 생성회로.
  6. 기준클럭신호와 피드백되는 분주클럭신호의 위상/주파수 차이를 검출하는 위상/주파수 검출수단;
    상기 위상/주파수 검출수단의 출력신호에 대응하는 제어전압신호를 생성하는 제어전압신호 생성수단;
    상기 제어전압신호의 전압레벨에 대응하는 주파수의 내부클럭신호를 생성하는 전압제어 발진수단; 및
    상기 내부클럭신호의 주파수에 대응하는 신호에 응답하여 자유 발진 주파수(free running frequency)가 설정되며, 상기 내부클럭신호에 동기화되고 상기 내부클럭신호를 분주한 상기 분주클럭신호를 생성하는 인젝션 락킹 분주수단
    을 구비하는 위상 고정 루프.
  7. 제6항에 있어서,
    상기 내부클럭신호의 주파수에 대응하는 신호는 상기 제어전압신호인 것을 특지으로 하는 위상 고정 루프.
  8. 제6항에 있어서,
    상기 인젝션 락킹 분주수단은,
    제2 지연셀의 출력신호를 입력받고, 상기 제어전압신호와 정 내부클럭신호에 응답하여 출력하는 제1 지연셀과,
    상기 제1 지연셀의 출력신호를 입력받고, 상기 제어전압신호와 부 내부클럭 신호에 응답하여 출력하는 제2 지연셀을 구비하는 것을 특징으로 하는 위상 고정 루프.
  9. 제8항에 있어서,
    상기 제1 및 제2 지연셀 각각은,
    차동 입력신호를 입력받고 상기 정/부 내부클럭신호 중 해당하는 내부클럭신호에 대응하는 차동 출력신호를 출력하는 입/출력부;
    전원전압단과 상기 입/출력부 사이에 연결되며 상기 제어전압신호에 대응하는 로딩 값을 가지는 로딩부; 및
    상기 입/출력부와 접지전압단 사이에 연결되며 상기 정/부 내부클럭신호 중 해당하는 내부클럭신호에 응답하여 전류경로를 통해 흐르는 전류를 제어하는 전류제어부를 구비하는 것을 특징으로 하는 위상 고정 루프.
  10. 제6항에 있어서,
    상기 인젝션 락킹 분주수단은 상기 내부클럭신호의 주파수를 2n(n은 자연수) 분주하는 것을 특징으로 하는 위상 고정 루프.
  11. 기준클럭신호와 피드백되는 분주클럭신호의 위상 차이를 검출하는 위상검출수단;
    상기 위상검출수단의 출력신호에 대응하는 제어전압신호를 생성하는 제어전압신호 생성수단;
    상기 제어전압신호의 전압레벨에 대응하는 지연량을 상기 기준클럭신호에 반영하여 내부클럭신호로서 출력하는 전압제어 지연수단;
    상기 내부클럭신호에 실제 클럭 경로의 지연을 반영하는 지연모델수단; 및
    상기 기준클럭신호의 지연량에 대응하는 신호에 응답하여 자유 발진 주파수(free running frequency)가 설정되며 상기 내부클럭신호에 동기화되고 상기 내부클럭신호를 분주하는 인젝션 락킹 분주수단을 구비하며,
    상기 지연모델수단과 상기 인젝션 락킹 분주수단은 상기 전압제어 지연수단의 출력단에서 상기 분주클럭신호가 입력되는 상기 위상검출수단의 입력단을 포함하는 신호 경로 상에 삽입되는 것을 특징으로 하는 지연 고정 루프.
  12. 제11항에 있어서,
    상기 기준클럭신호의 지연량에 대응하는 신호는 상기 제어전압신호인 것을 특징으로 하는 지연 고정 루프.
  13. 제11항에 있어서,
    상기 인젝션 락킹 분주수단은,
    제2 지연셀의 출력신호를 입력받고, 상기 제어전압신호와 정 내부클럭신호에 응답하여 출력하는 제1 지연셀과,
    상기 제1 지연셀의 출력신호를 입력받고, 상기 제어전압신호와 부 내부클럭신호에 응답하여 출력하는 제2 지연셀을 구비하는 것을 특징으로 하는 지연 고정 루프.
  14. 제13항에 있어서,
    상기 제1 및 제2 지연셀 각각은,
    차동 입력신호를 입력받고 상기 정/부 내부클럭신호 중 해당하는 내부클럭신호에 대응하는 차동 출력신호를 출력하는 입/출력부;
    전원전압단과 상기 입/출력부 사이에 연결되며 상기 제어전압신호에 대응하는 로딩 값을 가지는 로딩부; 및
    상기 입/출력부와 접지전압단 사이에 연결되며 상기 정/부 내부클럭신호 중 해당하는 내부클럭신호에 응답하여 전류경로를 통해 흐르는 전류를 제어하는 전류제어부를 구비하는 것을 특징으로 하는 지연 고정 루프.
  15. 제11항에 있어서,
    상기 인젝션 락킹 분주수단은 상기 내부클럭신호의 주파수를 2n(n은 자연수) 분주하는 것을 특징으로 하는 지연 고정 루프.
KR1020070138023A 2007-12-26 2007-12-26 인젝션 락킹 클럭 생성 회로와 이를 이용한 클럭 동기화회로 KR100937994B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070138023A KR100937994B1 (ko) 2007-12-26 2007-12-26 인젝션 락킹 클럭 생성 회로와 이를 이용한 클럭 동기화회로
US12/217,049 US7952438B2 (en) 2007-12-26 2008-06-30 Injection locking clock generator and clock synchronization circuit using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070138023A KR100937994B1 (ko) 2007-12-26 2007-12-26 인젝션 락킹 클럭 생성 회로와 이를 이용한 클럭 동기화회로

Publications (2)

Publication Number Publication Date
KR20090070129A KR20090070129A (ko) 2009-07-01
KR100937994B1 true KR100937994B1 (ko) 2010-01-21

Family

ID=40797488

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070138023A KR100937994B1 (ko) 2007-12-26 2007-12-26 인젝션 락킹 클럭 생성 회로와 이를 이용한 클럭 동기화회로

Country Status (2)

Country Link
US (1) US7952438B2 (ko)
KR (1) KR100937994B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160072347A (ko) 2014-12-12 2016-06-23 고려대학교 산학협력단 위상 고정 루프 및 그의 위상 고정 방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012074711A2 (en) 2010-12-03 2012-06-07 Rambus Inc. Integrated circuit device having an injection-locked oscillator
US8804397B2 (en) 2011-03-03 2014-08-12 Rambus Inc. Integrated circuit having a clock deskew circuit that includes an injection-locked oscillator
US8508268B2 (en) * 2011-03-07 2013-08-13 Panasonic Corporation PLL circuit, calibration method and wireless communication terminal
US9154145B2 (en) 2011-05-02 2015-10-06 Rambus Inc. Integrated circuit having a multiplying injection-locked oscillator
US8941420B2 (en) 2011-07-01 2015-01-27 Rambus Inc. Low-latency, frequency-agile clock multiplier
US8643409B2 (en) 2011-07-01 2014-02-04 Rambus Inc. Wide-range clock multiplier
US8884666B2 (en) * 2011-08-02 2014-11-11 Ps4 Luxco S.A.R.L. Clock generator
US8570108B2 (en) * 2011-08-05 2013-10-29 Qualcomm Incorporated Injection-locking a slave oscillator to a master oscillator with no frequency overshoot
US9160350B2 (en) 2011-11-15 2015-10-13 Rambus Inc. Integrated circuit comprising a delay-locked loop
US8854091B2 (en) 2011-11-28 2014-10-07 Rambus Inc. Integrated circuit comprising fractional clock multiplication circuitry
US8791763B2 (en) 2012-08-09 2014-07-29 Qualcomm Incorporated Tunable injection locked dividers with enhanced locking range
WO2014109964A1 (en) * 2013-01-08 2014-07-17 Rambus Inc. Integrated circuit comprising circuitry to determine settings for an injection-locked oscillator
US9000849B2 (en) * 2013-04-18 2015-04-07 Oracle International Corporation Continuous phase adjustment based on injection locking
KR102193681B1 (ko) 2014-01-28 2020-12-21 삼성전자주식회사 Ｄｌｌ을 이용한 ｉｌｐｌｌ 회로
TWI726791B (zh) 2019-08-14 2021-05-01 創未來科技股份有限公司 訊號除頻器、訊號分佈系統與其相關方法
JP7420537B2 (ja) * 2019-11-26 2024-01-23 ローム株式会社 位相ロックループ回路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04260385A (ja) * 1991-02-15 1992-09-16 Toshiba Corp インジェクションロック同調制御装置
KR20040072083A (ko) * 2003-02-08 2004-08-18 삼성전자주식회사 클럭 신호의 스큐를 감소시키는 다중 위상 클럭 발생회로및 이에 대한 다중위상 클럭 발생방법
KR20050105558A (ko) * 2004-04-30 2005-11-04 주식회사 하이닉스반도체 지연 동기 루프 장치
US20060267644A1 (en) * 2005-05-24 2006-11-30 Edward Youssoufian Method and apparatus for loop filter size reduction

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100329590B1 (ko) * 2000-05-25 2002-03-21 대표이사 서승모 고주파 주파수합성기용 듀얼 모듈러스 프리스케일러
US7348818B2 (en) * 2005-06-30 2008-03-25 Silicon Laboratories Inc. Tunable high-speed frequency divider

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04260385A (ja) * 1991-02-15 1992-09-16 Toshiba Corp インジェクションロック同調制御装置
KR20040072083A (ko) * 2003-02-08 2004-08-18 삼성전자주식회사 클럭 신호의 스큐를 감소시키는 다중 위상 클럭 발생회로및 이에 대한 다중위상 클럭 발생방법
KR20050105558A (ko) * 2004-04-30 2005-11-04 주식회사 하이닉스반도체 지연 동기 루프 장치
US20060267644A1 (en) * 2005-05-24 2006-11-30 Edward Youssoufian Method and apparatus for loop filter size reduction

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160072347A (ko) 2014-12-12 2016-06-23 고려대학교 산학협력단 위상 고정 루프 및 그의 위상 고정 방법

Also Published As

Publication number Publication date
KR20090070129A (ko) 2009-07-01
US7952438B2 (en) 2011-05-31
US20090167441A1 (en) 2009-07-02

Similar Documents

Publication Publication Date Title
KR100937994B1 (ko) 인젝션 락킹 클럭 생성 회로와 이를 이용한 클럭 동기화회로
US7855933B2 (en) Clock synchronization circuit and operation method thereof
KR101083639B1 (ko) 반도체 장치 및 그 동작 방법
KR100789408B1 (ko) 지연 동기 루프 회로 및 그것의 멀티플라이드 클럭생성방법
KR100668360B1 (ko) 위상 주파수 검출기
JP4751932B2 (ja) 位相検出装置および位相同期装置
US8232822B2 (en) Charge pump and phase-detecting apparatus, phase-locked loop and delay-locked loop using the same
JP2005318599A (ja) 位相同期ループ集積回路
KR101950320B1 (ko) 위상 검출 회로 및 이를 이용한 동기 회로
US6815985B2 (en) Clock divider and method for dividing a clock signal in a DLL circuit
US6346838B1 (en) Internal offset-canceled phase locked loop-based deskew buffer
KR100905440B1 (ko) 클럭 동기화 회로와 그의 구동 방법
US8446197B2 (en) Delay locked loop and method for driving the same
US20070040621A1 (en) Voltage controlled oscillator using dual gated asymmetrical FET devices
KR100929825B1 (ko) 클럭 동기화 회로와 그의 구동 방법
US8471613B2 (en) Internal clock signal generator and operating method thereof
KR100910863B1 (ko) 차지 펌핑 회로와 이를 이용한 클럭 동기화 회로
KR100263483B1 (ko) 고속 위상 동기 회로 및 그를 이용한 위상 동기 방법
KR100912963B1 (ko) 위상 고정 루프와 그의 구동 방법
Chen et al. A fast-lock analog multiphase delay-locked loop using a dual-slope technique
KR102541643B1 (ko) 입력 레퍼런스 클럭 간 위상차 기반의 딜레이 제어 장치
KR100859836B1 (ko) 지연 셀과 그를 이용한 전압제어 발진기
KR100942969B1 (ko) 아날로그 지연고정루프 및 이의 동작방법, 클럭 데이터복원회로 및 클럭 데이터 복원방법, 위상고정루프 및 이의동작방법
KR19980065810U (ko) 위상고정루프의 안정성 향상을 위한 위상주파수 검출기
ANAND et al. ANALYSIS OF DELAY LOCKED LOOP USED IN DRAM INTERFACE FOR HIGH SPEED IN MHz RANGE OF FREQUENCY

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee