KR100936870B1 - 불휘발성 메모리 장치의 소거 방법 - Google Patents

불휘발성 메모리 장치의 소거 방법 Download PDF

Info

Publication number
KR100936870B1
KR100936870B1 KR1020070140148A KR20070140148A KR100936870B1 KR 100936870 B1 KR100936870 B1 KR 100936870B1 KR 1020070140148 A KR1020070140148 A KR 1020070140148A KR 20070140148 A KR20070140148 A KR 20070140148A KR 100936870 B1 KR100936870 B1 KR 100936870B1
Authority
KR
South Korea
Prior art keywords
erase
voltage
verify
memory device
cell
Prior art date
Application number
KR1020070140148A
Other languages
English (en)
Other versions
KR20090072140A (ko
Inventor
노금환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070140148A priority Critical patent/KR100936870B1/ko
Publication of KR20090072140A publication Critical patent/KR20090072140A/ko
Application granted granted Critical
Publication of KR100936870B1 publication Critical patent/KR100936870B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

본원 발명의 불휘발성 메모리 장치의 소거 방법은 최초 소거 전압을 인가하여 소거 동작을 수행하는 단계와, 제1 소거 검증 전압을 기준으로 하는 제1 소거 검증 동작을 수행하는 단계와, 상기 제 1 소거 검증 동작에 따른 검증 결과 소거 동작이 미완료된 경우, 상기 최초 소거 전압을 제1 스텝전압씩 증가시키면서 소거 동작과 각 소거 동작 별로 상기 제1 소거 검증 동작을 수행하는 단계와, 상기 제 1 소거 검증 동작에 따른 검증 결과 소거 동작이 완료된 경우 또는 소거 전압이 제1 소거 전압에 도달한 경우 상기 제1 소거 전압을 인가하여 소거 동작을 수행하는 단계와, 제2 소거 검증 전압을 기준으로 하는 제2 소거 검증 동작을 수행하는 단계, 상기 제 2 소거 검증 동작에 따른 검증 결과 소거 동작이 미완료된 경우, 상기 제1 소거 전압을 제2 스텝전압씩 증가시키면서 소거 동작과 각 소거 동작 별로 상기 제2 소거 검증 동작을 수행하는 단계를 포함하는 것을 특징으로 한다.
소거 방법, 스텝 전압

Description

불휘발성 메모리 장치의 소거 방법{Erasing method of non volatile memory device}
본원 발명은 불휘발성 메모리 장치의 소거 방법에 관한 것이다.
최근 들어 전기적으로 프로그램(program)과 소거(erase)가 가능하고, 일정 주기로 데이터를 재작성해야하는 리프레시(refresh) 기능이 필요 없는 불휘발성 메모리 소자에 대한 수요가 증가하고 있다.
상기 불휘발성 메모리 셀은 전기적인 프로그램/소거 동작이 가능한 소자로서 100Å 이내의 얇은 산화막에 인가되는 강한 전기장에 의해 전자가 이동하면서 셀의 문턱전압을 변화시켜 프로그램 및 소거 동작을 수행한다.
이러한 불휘발성 메모리 장치의 소거 동작에서는 전체 셀의 워드라인에 0V의 전압을 인가하고 웰에 대략 20V의 고전압을 인가하여 소거 동작을 실시한다. 또한, 소거 동작후에 소거된 셀의 분포를 좁히기 위하여 소프트 프로그램 동작을 실시하기도 한다. 이는 MLC(multi level cell program) 동작에서 각 분포별로 센싱마진을 충분히 확보하기 위함이다.
다만, 이러한 소거 동작에서는 과도한 소거 전압 인가로 인하여 메모리 셀의 스트레스를 줄 영향이 있으며, 분포 특성이 좋은 셀에 대해서도 소프트 프로그램 전압이 인가되므로 프로그램/소거 동작의 반복에 의한 메모리 셀의 열화가 심화될 수 있다.
전술한 문제점에 따라 본원 발명이 해결하고자 하는 과제는 소거 동작시 소거 전압의 인가에 따른 스트레스를 최소화하면서 소프트 프로그램 동작의 효과를 낼 수 있는 불휘발성 메모리 장치의 소거 방법을 제공하는 것이다.
전술한 과제를 해결하기 위한 본원 발명의 불휘발성 메모리 장치의 소거 방법은 최초 소거 전압을 인가하여 소거 동작을 수행하는 단계와, 제1 소거 검증 전압을 기준으로 하는 제1 소거 검증 동작을 수행하는 단계와, 상기 제 1 소거 검증 동작에 따른 검증 결과 소거 동작이 미완료된 경우, 상기 최초 소거 전압을 제1 스텝전압씩 증가시키면서 소거 동작과 각 소거 동작 별로 상기 제1 소거 검증 동작을 수행하는 단계와, 상기 제 1 소거 검증 동작에 따른 검증 결과 소거 동작이 완료된 경우 또는 소거 전압이 제1 소거 전압에 도달한 경우 상기 제1 소거 전압을 인가하여 소거 동작을 수행하는 단계와, 제2 소거 검증 전압을 기준으로 하는 제2 소거 검증 동작을 수행하는 단계, 상기 제 2 소거 검증 동작에 따른 검증 결과 소거 동작이 미완료된 경우, 상기 제1 소거 전압을 제2 스텝전압씩 증가시키면서 소거 동작과 각 소거 동작 별로 상기 제2 소거 검증 동작을 수행하는 단계를 포함하는 것을 특징으로 한다.
또한, 본원 발명의 불휘발성 메모리 장치의 소거 방법은 최초 소거 전압을 제1 스텝 전압씩 상승시키면서 소거 동작 및 제1 소거 검증 전압을 기준으로 소거 검증 동작을 수행하여 제1 소거 셀 분포를 형성하는 단계와, 상기 소거 검증이 완료된 경우 또는 소거 전압이 제1 소거 전압에 도달한 경우 제1 소거 전압을 제2 스텝 전압씩 상승시키면서 소거 동작 및 제2 소거 검증 전압을 기준으로 소거 검증 동작을 수행하여 제2 소거 셀 분포를 형성하는 단계를 포함하는 것을 특징으로 한다.
전술한 본원 발명의 구성에 따라, 과도한 소거 전압 인가로 인하여 메모리 셀의 스트레스를 줄 영향을 최소화할 수 있다. 또한 별도의 소프트 프로그램 없이도 동일한 형태의 셀 분포를 형성할 수 있게 된다. 따라서, 소프트 프로그램 동작시 분포 특성이 좋은 셀에 대해서도 소프트 프로그램 전압이 인가되어 프로그램/소거 동작이 반복됨에 따라 메모리 셀이 열화되는 문제점을 최소화할 수 있다.
이하, 첨부된 도면들을 참조하여 본원 발명의 바람직한 실시예를 상세히 살펴보기로 한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 통상적인 2비트 멀티 레벨 셀 불휘발성 메모리 장치의 데이터 별 문턱전압의 분포를 도시한 도면이다.
하위비트 프로그램은 제1 상태에 있는 셀들을 프로그램하는 동작으로, 프로그램 결과 제2 상태에 있는 셀들이 나타난다.
상위비트 프로그램은 제1 상태에 있는 셀들 또는 제2 상태에 있는 셀들을 프로그램하는 동작으로, 프로그램 결과 제1 상태에 있던 셀들은 제4 상태에 있는 셀로 변환되고, 제2 상태에 있던 셀들은 제3 상태에 있는 셀로 변환된다.
이러한 멀티 레벨 셀 프로그램에 의하면 하나의 셀에 네 가지 데이터를 저장할 수 있어 데이터 저장 용량을 획기적으로 증가시킬 수 있다는 장점이 있으나, 총 네 가지의 문턱전압의 분포를 갖는 바, 싱글 레벨 셀 불휘발성 메모리 장치에 비하여 충분한 센싱 마진을 확보하기 어렵다는 단점이 있다.
이러한, 멀티 레벨 셀 불휘발성 메모리 장치의 문턱전압의 분포를 좀 더 개선하기 위하여 소프트 프로그램 동작이 실시되고 있다.
도 2는 통상적으로 사용되는 불휘발성 메모리 장치의 소거 동작 및 소프트 프로그램 동작을 도시한 순서도이다.
먼저 특정 블록에 대하여 소거 동작을 실시한다(단계 210).
통상적으로는 전체 워드라인에 0V의 전압을 인가하고 웰(Well)에 대략 20V의 고전압을 인가하여 소거 동작을 실시한다.
다음으로, 상기 소거 동작에 의해 전체 셀이 소거되었는지를 검증한다(단계 220).
이는 전체 셀의 문턱전압이 0V 보다 낮아졌는지 여부를 기준으로 판단한다.
문턱전압이 0V 보다 큰 셀이 있는 경우에는 상기 소거 동작(단계 210)을 반복하여 실시한다.
상기 검증 결과 전체 셀이 소거된 경우에는 소프트 프로그램 동작을 위하여 전체 워드라인에 소프트 프로그램 전압을 설정한다(단계 230).
통상적으로는 일반적인 프로그램 동작시 인가되는 전압(~20V)에 비하여 낮은 전압(~12V)을 인가한다.
상기 설정된 전압에 따라 소프트 프로그램 동작을 실시한다(단계 240).
다음으로, 상기 소프트 프로그램 동작이 완료되었는지 여부를 검증한다(단계 250).
예를 들어, 소프트 프로그램 동작에 의하여 0V 이상으로 프로그램 된 셀이 발생한 경우에는 검증이 완료된 것으로 보고 소프트 프로그램 동작을 중단한다.
그렇지 못한 경우에는 상기 소프트 프로그램 전압을 일정량 증가하여 소프트 프로그램 동작 및 검증 동작을 반복한다(단계 260).
다만, 이러한 소거 동작에서는 과도한 소거 전압인가로 인하여 메모리 셀에 스트레스를 줄 영향이 있으며, 분포 특성이 좋은 셀에 대해서도 소프트 프로그램 전압이 인가되므로 프로그램/소거 동작의 반복에 의한 메모리 셀의 열화가 심화될 수 있다.
이에 본원 발명에서는 소거 전압을 순차적으로 증가시켜 가되 구간 별로 증가량을 상이하게 하여 별도의 소프트 프로그램 동작 없이 소거 셀의 분포를 개선할 수 있는 소거 동작을 제시하고자 한다.
도 3a는 본원 발명에 적용되는 불휘발성 메모리 장치의 메모리 셀 어레이를 도시한 도면이고, 도 3b는 본원 발명의 소거 동작시에 상기 메모리 셀 어레이에 인가되는 각종 전압을 도시한 표이다.
상기 메모리 셀 어레이(300)는 비트라인(BL)과 메모리 셀 사이에 접속되는 드레인 선택 트랜지스터(DSTe, DSTo)와, 공통 소스 라인(CSL)과 메모리 셀 사이에 접속되는 소스 선택 트랜지스터(SSTe, SSTo)를 포함한다. 상기 드레인 선택 트랜지스터는 드레인 선택 라인(DSL)을 통해 각종 전압을 공급받고, 상기 소스 선택 트랜지스터는 소스 선택 라인(SSL)을 통해 각종 전압을 공급받는다.
또한, 상기 소스 선택 트랜지스터(SSTe, SSTo)와 드레인 선택 트랜지스터(DSTe, DSTo) 사이에 직렬 접속된 복수의 메모리 셀들을 포함하는데 이를 셀 스트링이라 한다.
각 메모리 셀들은 동일 워드라인(WL0~WLn)에 접속되어 각종 프로그램 전압, 독출 전압등을 인가받는 셀들의 그룹인 페이지로 구분될 수 있다. 즉, 동일 페이지에 속한 셀들은 동일 워드라인에 접속된다.
도 3b를 참고하면, 본원 발명의 소거 동작시에 전체 워드라인에는 0V의 전압 이 인가된다. 그리고 드레인 선택 라인(DSL), 소스 선택라인(SSL), 공통 소스라인(CSL),각 비트라인(BL)은 모두 플로팅 상태로 둔다. 다음으로, 웰에는 고전압(17V~20V)을 인가하는데 일정량씩 증가시켜 인가하되, 구간별로 그 증가량을 상이하게 한다.
즉, 최초 소거 전압에서 제1 소거 전압까지는 제1 스텝전압만큼 소거 전압을 증가시키고, 제1 소거 전압부터 제2 소거 전압 까지는 제2 스텝전압 만큼 소거 전압을 증가시킨다.
한편, 상기 소거 전압을 증가시키는지 여부는 소거 검증 동작을 수행하고 그 결과에 따라 판단된다. 이때 최초 소거 전압에서 제1 소거 전압까지 증가할 때는 제1 소거 검증 전압(1V)을 기준으로 검증을 수행하고 이를 제1 소거 검증 동작이라 한다. 또한, 제1 소거 전압에서 제2 소거 전압까지 증가할 때는 제2 소거 검증 전압(0V)을 기준으로 검증을 수행하고 이를 제2 소거 검증 동작이라 한다.
제1 소거 검증 동작(EV1)시에는 전체 워드라인에 제1 소거 검증 전압을 인가한다. 또한, 드레인 선택 라인(DSL), 소스 선택라인(SSL)에는 전원 전압(VCC)을 인가하고 공통 소스라인(CSL)은 접지시킨다.
검증 대상이 되는 비트라인(BL)은 1V 레벨로 프리차지시키는바 상기 제1 소거 검증 전압과 같으므로, 실질적으로 상기 제1 소거 검증 동작은 0V를 기준으로 검증하는 것과 같다.
제2 소거 검증 동작(EV2)시에는 전체 워드라인에 제2 소거 검증 전압을 인가 한다. 또한, 드레인 선택 라인(DSL), 소스 선택라인(SSL)에는 전원 전압(VCC)을 인가하고 공통 소스라인(CSL)은 접지시킨다.
검증 대상이 되는 비트라인(BL)은 1V 레벨로 프리차지시키는바, 실질적으로 상기 제2 소거 검증 동작은 -1V를 기준으로 검증하는 것과 같다.
이제 본원 발명의 소거 방법을 살펴보기로 한다.
도 4는 본원 발명의 일실시예에 따른 불휘발성 메모리 장치의 소거 방법을 도시한 순서도이다.
먼저 최초 소거 전압에 따른 소거 동작을 수행한다(단계 410).
바람직하게는, 상기 최초 소거 전압은 15~18V이며, 메모리 셀의 웰에 인가되는 전압이다. 상기 최초 소거 전압이 통상적인 소거 전압에 비해 낮게 인가되어 고전압의 인가에 따른 스트레스가 감소될 수 있다.
다음으로, 상기 소거 동작 후 제1 소거 검증 전압을 기준으로 검증 동작을 수행한다. 또한, 소거 전압이 제1 소거 전압에 도달하였는지를 판단한다.(단계 420).
바람직하게는 상기 제1 소거 검증 전압은 0.5~1.5V 이다. 이때, 소거 검증 대상이 되는 셀과 접속된 비트라인은 1V로 프리차지 시킨다. 만약 상기 제1 소거 검증 전압으로 1V를 인가한 경우 실질적인 검증 기준전압은 0V가 된다.
한편, 바람직하게는 상기 제1 소거 전압은 19V 이다. 즉, 상기 제1 소거 전 압에 19V에 도달하였는지를 판단한다.
다음으로, 상기 단계(420)에서 검증이 완료되지 못한 경우에는 상기 소거 전압을 제1 스텝 전압만큼 증가시킨다(단계 430).
바람직하게는 상기 제1 스텝 전압은 0.5~1.5V 인 것을 특징으로 한다.
즉, 최초 소거 단계에서는 큰 스텝 전압을 인가하여 소거 전압 증가폭을 크게 한다.
다음으로, 상기 증가된 소거 전압에 따라 소거 동작을 재실시 한다(단계 440).
한편, 상기 단계(420)에서 검증이 완료된 경우, 또는 상기 소거 전압이 제1 소거 전압에 도달한 경우에는 제1 소거 전압에 따른 소거 동작을 실시한다(단계 450).
다음으로, 상기 소거 동작 후 제2 소거 검증 전압을 기준으로 검증 동작을 수행한다. (단계 460).
바람직하게는 상기 제2 소거 검증 전압은 0~0.5V이다. 이때, 소거 검증 대상이 되는 셀과 접속된 비트라인은 1V로 프리차지 시킨다. 만약, 제2 소거 검증 전압으로 0V를 인가한 경우, 실질적인 검증 기준전압은 -1V가 된다. 이는 소거 검증 전압을 더욱 낮춤으로써 소거되지 못한 셀들의 문턱전압을 더욱 낮추기 위함이다.
실시예에 따라 상기 제2 소거 검증 전압이 선정된 제2 소거 전압에 도달한 경우에는 상기 검증 동작을 중지시킬 수 있다. 바람직 하게는 상기 제2 소거 전압은 20V인 것을 특징으로 한다.
다음으로, 상기 단계(460)에서 검증이 완료되지 못한 경우에는 상기 소거 전압을 제2 스텝 전압만큼 증가시킨다(단계 470).
상기 제2 스텝 전압은 상기 제1 스텝 보다 작게 하며, 바람직하게는 0.2~0.5V 인 것을 특징으로 한다.
즉, 최초 소거 단계에서는 큰 스텝 전압을 인가하여 소거 전압 증가폭을 크게 하다가, 일정 레벨까지 상승한 후에는 작은 스텝 전압을 인가하여 소거 전압 증가폭을 작게 한다.
다음으로, 상기 증가된 소거 전압에 따라 소거 동작을 재실시 한다(단계 480).
한편, 상기 단계(460)에서 검증이 완료된 경우에는 소거 동작을 종료한다.
이제, 소거 동작시 워드라인에 인가되는 전압 파형과 문턱 전압의 변화 상태를 살펴보기로 한다.
도 5a는 본원 발명의 일실시예에 따른 소거 동작시 워드라인에 인가되는 전압 파형을 도시한 도면이다.
최초 소거 전압(17V)에서 제1 소거 전압(19V)까지는 제1 스텝 전압(1V) 만큼 소거 전압이 상승되다가, 제1 소거 전압에 도달한 이후부터는 제2 스텝 전압(0.5) 만큼 소거 전압이 상승한다. 이때, 최초 소거 전압(17V)에서 제1 소거 전압(19V)까지 상승하는 구간 동안에는 제1 소거 검증 전압이 인가되고, 제1 소거 전압에 도달한 이후부터는 제2 소거 검증 전압이 인가된다.
실시예에 따라 상기 스텝 전압들은 변경 가능하되, 제1 스텝 전압은 제2 스텝 전압보다 크게 인가한다.
도 5b는 본원 발명의 일실시예에 따른 소거 동작에 의한 메모리 셀의 문턱전압 변화를 도시한 그래프이다.
제1 소거 동작 구간에서의 소거 전압 인가에 따른 문턱전압 변화율이 제2 소거 동작 구간에서의 소거 전압 인가에 따른 문턱전압 변화율보다 크다는 것을 알 수 있다. 이는 제1 소거 동작 구간에서의 스텝 전압이 제2 소거 동작 구간에서 스텝 전압보다 크기 때문이다.
도 6은 본원 발명의 일실시예에 따른 소거 동작에 의한 메모리 셀의 문턱전압 분포를 도시한 그래프이다.
도시된 바와 같이 제1 소거 동작 구간에 의해서는 제1 소거셀 분포가 형성되고, 제2 소거 동작 구간에 의해서는 제2 소거셀 분포가 형성된다.
이는 검증 전압을 상이하게, 즉 제2 소거 검증 전압이 제1 소거 검증 보다 작게 인가하여 나타난 현상이다. 따라서, 상기 제1 소거 셀 분포의 최고 문턱 전압 값은 상기 제2 소거 셀 분포의 최고 문턱 전압값 보다 크게 된다.
이와 같은 구성에 따라 소거 동작 외에 별도의 소프트 프로그램 동작없이도 소거된 셀의 문턱전압 분포를 제2 소거 검증 전압 부근으로 형성할 수 있게 된다.
도 1은 통상적인 2비트 멀티 레벨 셀 불휘발성 메모리 장치의 데이터별 문턱전압의 분포를 도시한 도면이다.
도 2는 통상적으로 사용되는 불휘발성 메모리 장치의 소거 동작 및 소프트 프로그램 동작을 도시한 순서도이다.
도 3a는 본원 발명에 적용되는 불휘발성 메모리 장치의 메모리 셀 어레이를 도시한 도면이다.
도 3b는 본원 발명의 소거 동작시에 상기 메모리 셀 어레이에 인가되는 각종 전압을 도시한 표이다.
도 4는 본원 발명의 일실시예에 따른 불휘발성 메모리 장치의 소거 방법을 도시한 순서도이다.
도 5a는 본원 발명의 일실시예에 따른 소거 동작시 워드라인에 인가되는 전압 파형을 도시한 도면이다.
도 5b는 본원 발명의 일실시예에 따른 소거 동작에 의한 메모리 셀의 문턱전압 변화를 도시한 그래프이다.
도 6은 본원 발명의 일실시예에 따른 소거 동작에 의한 메모리 셀의 문턱전압 분포를 도시한 그래프이다.

Claims (12)

  1. 최초 소거 전압을 인가하여 소거 동작을 수행하는 단계와,
    제1 소거 검증 전압을 기준으로 하는 제1 소거 검증 동작을 수행하는 단계와,
    상기 제 1 소거 검증 동작에 따른 검증 결과 소거 동작이 미완료된 경우, 상기 최초 소거 전압을 제1 스텝전압씩 증가시키면서 소거 동작과 각 소거 동작 별로 상기 제1 소거 검증 동작을 수행하는 단계와,
    상기 제 1 소거 검증 동작에 따른 검증 결과 소거 동작이 완료된 경우 또는 소거 전압이 제1 소거 전압에 도달한 경우 상기 제1 소거 전압을 인가하여 소거 동작을 수행하는 단계와,
    제2 소거 검증 전압을 기준으로 하는 제2 소거 검증 동작을 수행하는 단계,
    상기 제 2 소거 검증 동작에 따른 검증 결과 소거 동작이 미완료된 경우, 상기 제1 소거 전압을 제2 스텝전압씩 증가시키면서 소거 동작과 각 소거 동작 별로 상기 제2 소거 검증 동작을 수행하는 단계를 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 소거 방법.
  2. 제1항에 있어서, 상기 제1 소거 검증 전압은 상기 제2 소거 검증 전압보다 큰 것을 특징으로 하는 불휘발성 메모리 장치의 소거 방법.
  3. 제1항에 있어서, 상기 제1 스텝 전압은 상기 제2 스텝 전압보다 큰 것을 특징으로 하는 불휘발성 메모리 장치의 소거 방법.
  4. 제1항에 있어서, 상기 제 2 소거 검증 동작에 따른 검증 결과 소거 동작이 완료된 경우 또는 소거 전압이 제2 소거 전압에 도달한 경우 소거 동작을 종료하는 단계를 더 포함하는 것을 특징으로 하는 불휘발성 메모리 장치의 소거 방법.
  5. 제1항에 있어서, 상기 제1 소거 검증 전압은 0.5~1.5V 인 것을 특징으로 하는 불휘발성 메모리 장치의 소거 방법.
  6. 제1항에 있어서, 상기 제2 소거 검증 전압은 0~0.5V 인 것을 특징으로 하는 불휘발성 메모리 장치의 소거 방법.
  7. 제1항에 있어서, 상기 제1 스텝전압은 0.5~1.5V 인 것을 특징으로 하는 불휘발성 메모리 장치의 소거 방법.
  8. 제1항에 있어서, 상기 제2 스텝전압은 0.2~0.5V 인 것을 특징으로 하는 불휘발성 메모리 장치의 소거 방법.
  9. 최초 소거 전압을 제1 스텝 전압씩 상승시키면서 소거 동작 및 제1 소거 검증 전압을 기준으로 소거 검증 동작을 수행하여 제1 소거 셀 분포를 형성하는 단계와,
    상기 소거 검증이 완료된 경우 또는 소거 전압이 제1 소거 전압에 도달한 경우 제1 소거 전압을 제2 스텝 전압씩 상승시키면서 소거 동작 및 제2 소거 검증 전압을 기준으로 소거 검증 동작을 수행하여 제2 소거 셀 분포를 형성하는 단계를 포함하는 불휘발성 메모리 장치의 소거 방법.
  10. 제9항에 있어서, 상기 제1 소거 검증 전압은 상기 제2 소거 검증 전압보다 큰 것을 특징으로 하는 불휘발성 메모리 장치의 소거 방법.
  11. 제9항에 있어서, 상기 제1 스텝 전압은 상기 제2 스텝 전압보다 큰 것을 특징으로 하는 불휘발성 메모리 장치의 소거 방법.
  12. 제9항에 있어서, 상기 제1 소거 셀 분포의 최고 문턱 전압값은 상기 제2 소거 셀 분포의 최고 문턱 전압값보다 큰 것을 특징으로 하는 불휘발성 메모리 장치의 소거 방법.
KR1020070140148A 2007-12-28 2007-12-28 불휘발성 메모리 장치의 소거 방법 KR100936870B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070140148A KR100936870B1 (ko) 2007-12-28 2007-12-28 불휘발성 메모리 장치의 소거 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070140148A KR100936870B1 (ko) 2007-12-28 2007-12-28 불휘발성 메모리 장치의 소거 방법

Publications (2)

Publication Number Publication Date
KR20090072140A KR20090072140A (ko) 2009-07-02
KR100936870B1 true KR100936870B1 (ko) 2010-01-14

Family

ID=41329397

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070140148A KR100936870B1 (ko) 2007-12-28 2007-12-28 불휘발성 메모리 장치의 소거 방법

Country Status (1)

Country Link
KR (1) KR100936870B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101732585B1 (ko) 2010-08-26 2017-05-04 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
CN110838330B (zh) * 2018-08-17 2021-08-24 北京兆易创新科技股份有限公司 一种存储器的擦除方法和***
CN110838329B (zh) * 2018-08-17 2022-04-01 北京兆易创新科技股份有限公司 一种存储器的擦除方法和***

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07320488A (ja) * 1994-05-19 1995-12-08 Hitachi Ltd 一括消去型不揮発性記憶装置とその消去方法
JP2001184876A (ja) 1999-12-24 2001-07-06 Nec Corp 不揮発性半導体記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07320488A (ja) * 1994-05-19 1995-12-08 Hitachi Ltd 一括消去型不揮発性記憶装置とその消去方法
JP2001184876A (ja) 1999-12-24 2001-07-06 Nec Corp 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
KR20090072140A (ko) 2009-07-02

Similar Documents

Publication Publication Date Title
JP5090712B2 (ja) フラッシュメモリ素子のプログラム方法
JP4050555B2 (ja) 不揮発性半導体記憶装置およびそのデータ書き込み方法
US8416624B2 (en) Erase and programming techniques to reduce the widening of state distributions in non-volatile memories
KR100680479B1 (ko) 비휘발성 메모리 장치의 프로그램 검증 방법
JP4902002B1 (ja) 不揮発性半導体記憶装置
US7633813B2 (en) Method of performing an erase operation in a non-volatile memory device
US20110128791A1 (en) Method and Apparatus of Performing an Erase Operation on a Memory Integrated Circuit
EP1864293A1 (en) Erasing non-volatile memory using individual verification and additional erasing of subsets of memory cells
KR100891406B1 (ko) 불휘발성 메모리 소자의 소거 방법
KR100932367B1 (ko) 불휘발성 메모리 장치의 소프트 프로그램 방법
US20100124121A1 (en) Method of erasing flash memory device
WO2006105133A1 (en) Soft programming non-volatile memory utilizing individual verification and additional soft programming of subsets of memory cells
US20110292734A1 (en) Method of programming nonvolatile memory device
KR20130100507A (ko) 비휘발성 메모리 장치의 소거 방법
JP2010134992A (ja) 不揮発性半導体記憶装置とその書き込み方法
KR20100010722A (ko) 비휘발성 메모리 장치의 프로그램 방법
US20140056075A1 (en) Semiconductor memory device and method of operating the same
KR100936870B1 (ko) 불휘발성 메모리 장치의 소거 방법
KR100936879B1 (ko) 불휘발성 메모리 장치의 소거 방법 및 소프트 프로그램방법
EP2080199A2 (en) Partitioned soft programming in non-volatile memory
KR20090048102A (ko) 불휘발성 메모리 장치의 소프트 프로그램 방법과 검증/독출방법
US11978515B2 (en) Semiconductor memory device and reading method
KR20080090801A (ko) 낸드 플래시 메모리소자의 소거방법
JP2015109121A (ja) 半導体記憶装置
KR102153017B1 (ko) 반도체 메모리 장치 및 이의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee