KR100933668B1 - 출력회로 - Google Patents

출력회로 Download PDF

Info

Publication number
KR100933668B1
KR100933668B1 KR1020080040933A KR20080040933A KR100933668B1 KR 100933668 B1 KR100933668 B1 KR 100933668B1 KR 1020080040933 A KR1020080040933 A KR 1020080040933A KR 20080040933 A KR20080040933 A KR 20080040933A KR 100933668 B1 KR100933668 B1 KR 100933668B1
Authority
KR
South Korea
Prior art keywords
output
signal
level
level adjusting
input signals
Prior art date
Application number
KR1020080040933A
Other languages
English (en)
Other versions
KR20090115009A (ko
Inventor
최창규
김경훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080040933A priority Critical patent/KR100933668B1/ko
Priority to US12/347,446 priority patent/US7924060B2/en
Priority to TW098103936A priority patent/TWI394370B/zh
Priority to CN2009101308540A priority patent/CN101572537B/zh
Priority to JP2009107608A priority patent/JP2009273125A/ja
Publication of KR20090115009A publication Critical patent/KR20090115009A/ko
Application granted granted Critical
Publication of KR100933668B1 publication Critical patent/KR100933668B1/ko
Priority to US13/043,873 priority patent/US8248103B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 동일한 레벨로 연속하여 출력되는 출력신호의 스윙 폭을 감소시킴으로써, 레벨이 천이되며 출력되는 출력신호의 스윙 폭 제한으로 인해 발생하는 지터(JITTER)를 감소시키는 출력회로를 제공하는데 그 목적이 있다. 본 발명은 위상신호에 응답하여 제1 및 제2 입력신호를 교대로 출력하는 신호선택수단; 및 상기 제1 및 제2 입력신호를 이용하여 상기 신호선택수단의 출력신호의 레벨을 조절하는 출력레벨조절수단을 포함한다.
출력회로, 직렬화, 지터, 스윙 폭

Description

출력회로{OUTPUT CIRCUIT}
본 발명은 출력회로에 관한 것으로, 보다 상세하게는 레벨이 천이되며 출력되는 신호의 스윙 폭 제한으로 인해 발생하는 지터(JITTER)를 감소시키는 출력회로에 관한 것이다.
도1은 종래기술에 따른 출력회로 구성도이다.
도면에 도시된 바와 같이, 종래기술에 따른 출력회로는 제1 및 제2패스게이트(101, 103)와 출력 인버터(105)를 포함한다. 제1 및 제2패스게이트(101, 103)에 제1클럭신호가 인가되면 제1패스게이트(101)만 턴온된다. 따라서 제1입력신호(DATA1)가 출력 인버터(105)를 거쳐 출력된다. 반대로 제1 및 제2패스게이트(101, 103)에 상기 제1클럭신호와 반대되는 위상의 제2클럭신호가 인가되면 제2패스게이트(103)만 턴온된다. 따라서 제2입력신호(DATA2)가 출력 인버터(105)를 거쳐 출력된다.
도2는 종래기술에 따른 또 다른 출력회로 구성도이다.
도면에 도시된 바와 같이, 도2의 출력회로는 제1 및 제2패스게이트(101, 103) 대신 제1 및 제2트라이-스테이트(TRI-STATE) 인버터(201, 203)가 사용되었다. 다만 트라이-스테이트(TRI-STATE) 인버터는 패스게이트와 달리 인버터의 기능도 포함하므로 상기 도1과 같은 출력값을 위해 제1 및 제2트라이-스테이트(TRI-STATE) 인버터(201, 203) 앞단에 인버터가 사용되지 않은 점을 제외하고는 도1의 출력회로와 동일한 구성이다.
결국, 종래기술에 따르면, 정위상과 부위상으로 교번하여 입력되는 제1, 2클럭신호를 위상신호로 하여 병렬 입력되는 다수의 입력신호를 직렬 출력할 수 있다.
한편, 종래의 출력회로에서 패스게이트(101, 103) 또는 인버터(201, 203)와 출력 인버터(105)가 접하는 노드(node A)에는 높은 커패시턴스가 존재하는데, 상기 커패시턴스는 출력 인버터(105)의 게이트 커패시턴스와, 패스게이트(101, 103) 또는 인버터(201, 203)의 정션(JUNCTION) 커패시턴스에 기인한다.
종래기술에 따르면, 상기 노드(node A)에 존재하는 높은 커패시턴스 성분은 하이 프리퀀시로 출력되는 신호의 스윙 폭을 제한한다. 로우 프리퀀시로 출력되는 신호는 상기 커패시턴스 성분에 의한 영향이 크지 않기 때문에 로우 프리퀀시로 출력되는 신호의 스윙 폭은 상기 커패시턴스 성분에 의한 영향이 적다. 반면, 하이 프리퀀시로 출력되는 신호는 상기 커패시턴스 성분에 의해 풀 스윙을 할 수 없게 되고 따라서 스윙 폭이 제한된다.
여기서, 상기 프리퀀시는 출력신호의 레벨이 천이되는 빈도를 의미한다. 따라서 로우 프리퀀시로 출력되는 신호는 레벨의 천이 빈도가 낮은 신호를 의미하며, 하이 프리퀀시로 출력되는 신호는 레벨의 천이 빈도가 높은 신호를 의미한다.
예를 들어, 도1 및 도2의 출력회로로 입력되는 상기 제1 및 제2입력신호가 모두 하이 레벨 또는 로우 레벨인 경우에 도1 및 도2의 출력회로의 출력신호는 하이 레벨 또는 로우 레벨로 연속하며, 이처럼 출력신호가 동일한 레벨로 연속함으로써 레벨의 천이 빈도가 낮은 출력신호가 로우 프리퀀시로 출력되는 신호이다.
반면, 도1 및 도2의 출력회로로 입력되는 상기 제1 및 제2입력신호중에서 어느 하나가 하이 레벨이고 나머지 하나가 로우 레벨인 경우에 도1 및 도2의 출력회로의 출력신호는 하이 레벨과 로우 레벨로 천이되며, 이처럼 출력신호가 반전 레벨로 천이됨으로써 레벨의 천이 빈도가 높은 출력신호가 하이 프리퀀시로 출력되는 신호이다.
즉, 종래기술에 따르면, 하이 프리퀀시로 출력되는 신호의 스윙 폭이 제한되며, 이로 인해 출력신호에 지터(JITTER)가 발생되는 문제점이 있으며, 이러한 문제점은 출력회로가 고속으로 동작할 경우에 더욱 심각하다.
본 발명은 상기 문제점을 해결하기 위하여 제안된 것으로서, 동일한 레벨로 연속하여 출력되는 출력신호의 스윙 폭을 감소시킴으로써, 레벨이 천이되며 출력되는 출력신호의 스윙 폭 제한으로 인해 발생하는 지터(JITTER)를 감소시키는 출력회로를 제공하는데 그 목적이 있다.
또한 본 발명은 상기 문제점을 해결하기 위하여 제안된 것으로서, 동일한 레벨로 연속하여 출력되는 출력신호의 스윙 폭과 레벨이 천이되며 출력되는 출력신호의 스윙 폭의 차이를 감소시킴으로써 고속으로 동작할 수 있는 출력회로를 제공하는데 그 목적이 있다.
또한 본 발명은 상기 문제점을 해결하기 위하여 제안된 것으로서, 상기 출력회로를 간단한 구성으로 제공하는데 그 목적이 있다.
본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 더욱 분명하게 알 수 있다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있다.
상기 목적을 달성하기 위한 본 발명은, 위상신호에 응답하여 제1 및 제2 입력신호를 교대로 출력하는 신호선택수단; 및 상기 제1 및 제2 입력신호를 이용하여 상기 신호선택수단의 출력신호의 레벨을 조절하는 출력레벨조절수단을 포함하는 출력회로를 제공한다.
또한, 상기 목적을 달성하기 위한 본 발명은, 다수의 클럭신호에 응답하여 다수의 입력신호를 순차적으로 출력하는 신호선택수단; 및 상기 신호선택수단의 출력신호가 로우 프리퀀시 특성을 갖는지 하이 프리퀀시 특성을 갖는지에 따라 상기 신호선택수단의 출력신호의 스윙폭을 감소시키는 출력레벨조절수단을 포함하는 출력회로를 제공한다.
또한, 상기 목적을 달성하기 위한 본 발명은, 다수의 클럭신호에 응답하여 다수의 입력신호를 순차적으로 출력하는 신호선택수단; 및 상기 다수의 입력신호를 피드포워드하여 상기 신호선택수단의 출력단을 선구동(pre-driving)하는 출력레벨조절수단을 포함하는 출력회로를 제공한다.
또한, 상기 목적을 달성하기 위한 본 발명은, 제어신호에 따라 입력신호를 출력단으로 전달하는 신호전달수단; 및 상기 입력신호에 응답하여 상기 출력단을 선구동(pre-driving)하는 출력레벨조절수단을 포함하는 출력회로를 제공한다.
본 발명에 따르면, 동일한 레벨로 연속하여 출력되는 출력신호의 스윙 폭을 감소시킴으로써, 동일한 레벨로 연속하여 출력되는 출력신호의 스윙 폭과 레벨이 천이되며 출력되는 출력신호의 스윙 폭의 차이를 감소시킨다.
상기 스윙 폭의 차이가 감소됨으로써 출력신호의 지터가 감소된다.
상기 지터의 감소는 복잡하거나 큰 사이즈의 회로, 예를 들어 pre-emphasis와 같은 회로 없이도 달성되며, 따라서 보다 간단하고 작은 사이즈의 출력회로가 구현된다.
그리고, 상기 스윙 폭의 차이가 감소됨으로써 출력회로의 고속 동작이 가능하다.
이하 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여 본 발명의 가장 바람직한 실시예를 도면을 참조하여 설명하기로 한다.
도3은 본 발명의 일실시예에 따른 구성도이다.
도시된 바와 같이, 본 발명에 따른 출력회로는 다수의 클럭신호(CLK_1 내지 CLK_N)에 응답하여 다수의 입력신호(IN_1 내지 IN_N)를 순차적으로 출력하는 신호선택부(303); 및 신호선택부(303)의 출력신호가 로우 프리퀀시 특성을 갖는지 하이 프리퀀시 특성을 갖는지에 따라 신호선택부(303)의 출력신호(OUT)의 스윙폭을 감소시키는 출력레벨조절부(301)를 포함한다.
신호선택부(303)에 병렬로 입력되는 다수의 입력신호(IN_1 내지 IN_N) 각각은 다수의 클럭신호(CLK_1 내지 CLK_N) 각각의 인에이블 구간에 응답하여 순차적으로 출력된다. 출력레벨조절부(301)는 신호선택부(303)에 연결되고 신호선택부(303) 의 출력신호(OUT)가 로우 프리퀀시 성분인 경우 출력신호(OUT)의 스윙폭을 감소시킨다.
신호선택부(303)의 출력신호(OUT)가 하이 프리퀀시 특성을 가질 경우 상기된 바와 같이 종래기술에 따르면 높은 커패시턴스 성분으로 인해 하이 프리퀀시 성분의 출력신호(OUT)는 풀 스윙을 할 수 없다. 그러나 신호선택부(303)의 출력신호(OUT)가 로우 프리퀀시 특성을 가질 경우 풀스윙을 하여 원래의 하이 레벨신호나 로우 레벨 신호의 레벨까지 출력신호(OUT)가 충분히 도달할 수 있다. 따라서 신호선택부(303)의 출력신호(OUT)가 로우 프리퀀시 특성을 가질 경우 그 스윙폭을 줄여서 하이 프리퀀시 특성을 가질 경우의 스윙폭과 대응시키면 본 발명의 목적을 달성할 수 있는 것이다.
본 발명에 따르면, 출력레벨조절부(301)는 신호선택부(303)의 출력신호(OUT)가 하이 프리퀀시 특성을 갖는지 로우 프리퀀시 특성을 갖는지에 따라 신호선택부(303)의 출력신호(OUT) 레벨을 조절한다. 즉, 신호선택부(303)의 출력신호(OUT)가 로우 프리퀀시 특성을 갖는 경우 출력레벨조절부(301)는 로우 프리퀀시 특성을 갖는 출력신호(OUT)의 레벨을 원래의 로우 레벨보다 높이는 한편 원래의 하이 레벨보다는 낮춘다. 따라서 로우 프리퀀시 특성의 출력신호(OUT)의 스윙 폭이 감소되며, 결과적으로 로우 프리퀀시 특성의 출력신호(OUT)의 스윙 폭과 하이 프리퀀시 특성의 출력신호(OUT)의 스윙 폭의 차이가 감소된다.
이러한 스윙 폭의 차이의 감소에 따라 하이 프리퀀시 특성을 갖는 출력신호(OUT)의 스윙 폭 제한을 원인으로 하는 지터도 감소되기 때문에 출력회로의 고속 동작 또한 가능하다.
도4는 본 발명의 일실시예에 따른 출력회로의 상세 구성도이다.
도면에 도시된 바와 같이 본 발명은, 위상신호에 응답하여 제1 및 제2 입력신호(DATA1, DATA2)를 교대로 출력하는 신호선택부(303); 및 제1 및 제2 입력신호(DATA1, DATA2)를 이용하여 신호선택부(303)의 출력신호의 레벨을 조절하는 출력레벨조절부(301)를 포함한다.
출력레벨조절부(301)는 제1 및 제2입력신호(DATA1, DATA2)의 레벨이 서로 동일한 경우에 제1 및 제2 입력신호(DATA1,DATA2)의 레벨과 반전된 레벨의 신호를 출력함으로써 신호선택부(303)의 출력신호의 스윙 폭을 감소시킨다. 그리고 제1 및 제2입력신호(DATA1, DATA2)의 레벨이 동일하지 않은 경우에는 신호선택부(303)의 출력단(node A)을 소정의 전압으로 프리차지함으로써 신호선택부(303)의 출력신호의 스윙 폭을 감소시킨다.
도 4에서 출력레벨조절부(301)는 제1입력신호(DATA1)에 응답하여 신호선택부(303)의 출력단(node A)으로 출력신호를 출력하며 2개의 인버터(403, 405)를 포함하는 제1구동수단; 및 제2입력신호(DATA2)에 응답하여 신호선택부(303)의 출력단(node A)으로 출력신호를 출력하며 2개의 인버터(407, 409)를 포함하는 제2구동수단을 포함한다. 본 발명은 이러한 인버터 구성에 한정되지 않으며 출력레벨조절부(301)의 다양한 실시예는 도8 내지 도10에서 예시된다.
도4로 돌아와, 제1 및 제2입력신호(DATA1, DATA2)는 각각 제1 및 제2패스게 이트(101, 103)로 입력되어 정위상과 부위상으로 교번하여 입력되는 위상신호 즉 제1 및 제2클럭신호에 의해 교대로 신호선택부(303)의 출력단(node A)으로 전달된다 여기서, 제1 및 제2패스게이트(101, 103)를 통해 출력되는 제1 및 제2입력신호(DATA1, DATA2)는 인버터(411, 413)에 의해 레벨이 반전된 신호이다.
한편, 제1 및 제2입력신호(DATA1, DATA2)는 출력레벨조절부(301)로도 입력된다. 출력레벨조절부(301)로 입력된 제1 및 제2입력신호(DATA1, DATA2) 각각은 2개씩 직렬 연결되어 병렬 결합된 인버터(403, 405, 407, 409)를 통해 비반전 레벨로 출력된다. 출력레벨조절부(301)로부터 출력되는 신호는 인버터(403, 405, 407, 409)로부터 출력되는 제1 및 제2입력신호(DATA1, DATA2)가 결합된 신호이다.
출력레벨조절부(301)의 구동력은 출력회로의 출력신호(OUT)가 입력되는 신호의 원래 논리레벨로 인식될 수 있도록 신호선택부(303)의 구동력보다 약한 것이 바람직하다. 예를 들어, 인버터(403, 405, 407, 409)를 구성하는 트랜지스터의 채널 길이 대비 채널 폭의 비율을 작게 하면 인버터의 구동력이 약해 출력레벨조절부(301)의 구동력은 신호선택부(303)의 구동력보다 약해진다.
따라서, 출력레벨조절부(301)로부터 출력되는 신호와 제1 및 제2패스게이트(101, 103)로부터 출력되는 신호가 출력 인버터(105)의 입력단 즉, 신호선택부(303)의 출력단(node A)에서 결합되어도 상호간에 전압 충돌 또는 신호 왜곡이 발생하지 않는다.
또한 출력레벨조절부(301)는 신호선택부(303)의 출력단(node A)을 선구동(pre-driving)하여 신호선택부(303)의 신호 출력에 앞서 반전된 레벨의 신호를 생성하는 것이 바람직하다.
제1 및 제2입력신호(DATA1, DATA2)가 모두 하이 레벨인 경우에, 제1 및 제2패스게이트(101, 103)로부터 출력되는 신호는 모두 로우 레벨이다. 이러한 레벨 반전은 제1인버터(411) 및 제2인버터(413)에 기인한다. 반면 출력레벨조절부(301)로부터 출력되는 신호는 하이 레벨이다. 결과적으로 출력 인버터(105)로 입력되는 신호는 제1 및 제2패스게이트(101, 103)로부터 출력되는 신호의 로우 레벨보다는 약간 높은 로우 레벨을 갖는다. 예를 들어, 출력 인버터(105)로 입력되는 신호는 VSS(접지 전압 또는 음전압)보다 약간 높은 로우 레벨을 갖는다.
제1 및 제2입력신호(DATA1, DATA2)가 모두 로우 레벨인 경우에 제1 및 제2패스게이트(101, 103)로부터 출력되는 신호는 모두 하이 레벨이다. 반면 출력레벨조절부(301)로부터 출력되는 신호는 로우 레벨이다. 결과적으로 출력 인버터(105)로 입력되는 신호는 제1 및 제2패스게이트(101, 103)로부터 출력되는 신호의 하이 레벨보다는 약간 낮은 하이 레벨을 갖는다. 예를 들어, 출력 인버터(105)로 입력되는 신호는 VDD(양전압)보다 약간 낮은 하이 레벨을 갖는다.
즉, 제1 및 제2입력신호(DATA1, DATA2)가 동일한 레벨인 경우에 출력레벨조절부(301)는 신호선택부(303)의 출력단(node A)을 선구동(pre-driving)하여 신호선택부(303)의 출력신호 출력에 앞서 신호선택부(303)의 출력신호와 반전된 레벨의 신호를 신호선택부(303)의 출력단(node A)으로 출력하여 신호선택부(303)의 출력신호의 스윙폭을 감소시킨다.
제1 및 제2입력신호(DATA1, DATA2) 중에서 어느 하나가 하이 레벨이고 나머 지 하나가 로우 레벨인 경우에 제1 및 제2패스게이트(101, 103)로부터 출력되는 신호는 반전된 신호로서 로우 레벨 및 하이 레벨이다. 반면 출력레벨조절부(301)로 입력된 제1 및 제2입력신호(DATA1, DATA2)는 서로를 상쇄하게 되고 따라서 출력레벨조절부(301)의 출력단(node A)은 소정 전압 예를 들어 VDD/2의 전압으로 프리차지(precharge)된다. 상기 프리차지는 클럭신호의 샘플링에 의한 제1 및 제 2패스게이트(101, 103)의 신호 출력보다 앞서 이루어진다.
즉, 제1 및 제2패스게이트(101, 103)의 출력단 즉, 신호선택부(303)의 출력단(node A)을 선구동(pre-driving)하여 결과적으로 출력 인버터(105)로 입력되는 신호는 예를 들어 VDD/2의 전압으로 프리차지된 상태에서 하이 레벨 또는 로우 레벨로 스윙하게 된다. 출력레벨조절부(301)의 출력단(node A)과 신호선택부(303)의 출력단(node A)은 동일하다.
결국 본 발명의 일실시예에 따르면 출력회로의 출력신호로서 로우 프리퀀시 특성을 가지고 출력되는 신호의 레벨이 기존의 로우 레벨보다 높아지거나 기존의 하이 레벨보다 낮아짐으로써 로우 프리퀀시 특성을 갖는 출력신호의 스윙 폭이 감소되며, 결과적으로 로우 프리퀀시 특성을 갖는 출력신호의 스윙 폭과 하이 프리퀀시 특성을 갖는 출력신호의 스윙 폭의 차이가 감소된다. 또한, 하이 프리퀀시 특성을 갖는 신호가 출력되는 경우에 출력 인버터(105)로 입력되는 신호는 예를 들어 VDD/2의 전압으로 프리차지된 상태에서 하이 레벨 또는 로우 레벨로 스윙하게 됨으로써 빠른 스윙 동작이 가능하다.
도5는 도4의 출력회로에 대한 타이밍도이다.
도면에 도시된 바와 같이, 제1입력신호(DATA1)는 제1클럭신호에 의해 턴온되는 제1패스게이트(101)를 통해 출력되고, 제2입력신호(DATA2)는 제2클럭신호에 의해 턴온되는 제2패스게이트(103)를 통해 출력된다. 여기서, 제1 및 제2패스게이트(101, 103)를 통해 출력되는 제1 및 제2입력신호(DATA1, DATA2)는 인버터(411, 413)에 의해 출력 레벨이 반전된 신호이다.
한편, 출력레벨조절부(301)로 입력된 제1 및 제2입력신호(DATA1, DATA2)는 비반전 상태로 결합되어 출력되며, 이 때 출력레벨조절부(301)의 구동력은 신호선택부(303)의 구동력보다 작다.
또한, 제1 및 제2입력신호(DATA1, DATA2)가 모두 하이 레벨인 경우에, 제1 및 제2패스게이트(101, 103)로부터 출력되는 신호는 모두 로우 레벨인 반면, 출력레벨조절부(301)로부터 출력되는 신호는 하이 레벨이다. 결과적으로 출력 인버터(105)로 입력되는 신호는 제1 및 제2패스게이트(101, 103)로부터 출력되는 신호의 로우 레벨보다는 약간 높은 로우 레벨을 갖는다.
그리고, 제1 및 제2입력신호(DATA1, DATA2)가 모두 로우 레벨인 경우에 제1 및 제2패스게이트(101, 103)로부터 출력되는 신호는 모두 하이 레벨인 반면, 출력레벨조절부(301)로부터 출력되는 신호는 로우 레벨이다. 결과적으로 출력 인버터(105)로 입력되는 신호는 제1 및 제2패스게이트(101, 103)로부터 출력되는 신호의 하이 레벨보다는 약간 낮은 하이 레벨을 갖는다.
다음으로, 제1 및 제2입력신호(DATA1, DATA2) 중에서 어느 하나가 하이 레벨 이고 나머지 하나가 로우 레벨인 경우에 제1 및 제2패스게이트(101, 103)로부터 출력되는 신호는 반전된 신호로서 로우 레벨 및 하이 레벨이다. 출력레벨조절부(301)의 출력단(node A)은 예를 들어 VDD/2의 전압으로 프리차지된다. 결과적으로 출력 인버터(105)로 입력되는 신호는 예를 들어 VDD/2의 전압으로 프리차지된 상태에서 하이 레벨 또는 로우 레벨로 스윙하게 된다.
도5로부터 확인되는 바와 같이, 제1 및 제2입력신호(DATA1, DATA2)가 모두 로우 레벨 또는 모두 하이 레벨인 경우에 출력 인버터(105)의 입력신호의 스윙 폭(S2, S3)은 패스 게이트의 출력신호의 스윙 폭(S1)보다 감소되었음을 알 수 있다.
결국 도5에 도시된 바와 같이, 본 발명의 일실시예에 따르면 출력회로의 출력신호로서 로우 프리퀀시 특성을 갖고 출력되는 신호의 레벨이 기존의 로우 레벨보다 높아지거나 기존의 하이 레벨보다 낮아짐으로써 로우 프리퀀시 특성을 가지고 출력되는 출력신호의 스윙 폭이 감소되며, 결과적으로 로우 프리퀀시 특성을 갖고 출력되는 출력신호의 스윙 폭과 하이 프리퀀시 특성을 갖고 출력되는 출력신호의 스윙 폭의 차이가 감소된다. 또한, 하이 프리퀀시 특성을 가지고 출력되는 경우에 출력 인버터(105)로 입력되는 신호는 예를 들어 VDD/2의 전압으로 프리차지된 상태에서 하이 레벨 또는 로우 레벨로 스윙하게 됨으로써 빠른 스윙 동작이 가능하다.
도6은 종래기술에 따른 출력회로의 출력신호를 나타내는 아이 다이어그램(eye diagram)이고, 도7은 본 발명의 일실시예에 따른 출력회로의 출력신호를 나 타내는 아이 다이어그램(eye diagram)이다.
도6, 7에 도시된 바와 같이, 종래기술에 따르면 출력신호의 지터는 약 30ps인 반면 본 발명의 일실시예에 따르면 출력신호의 지터는 20ps 미만이다.
즉, 도6,7 로부터 알 수 있는 바와 같이, 본 발명에 따르면, 출력회로의 출력신호로서 로우 프리퀀시 특성을 가지고 출력되는 신호의 스윙 폭이 감소되며, 결과적으로 로우 프리퀀시 특성을 가지는 출력신호의 스윙 폭과 하이 프리퀀시 특성을 가지는 출력신호의 스윙 폭의 차이가 감소되며, 또한, 하이 프리퀀시 특성을 가지는 신호가 출력되는 경우에 출력 인버터(105)로 입력되는 신호는 예를 들어 VDD/2의 전압으로 프리차지된 상태에서 하이 레벨 또는 로우 레벨로 스윙하게 됨으로써 출력신호의 지터가 감소된다.
도8 내지 도10은 본 발명의 다른 일실시예에 따른 출력회로 구성도로서, 도8 및 도9는 출력레벨조절부(301)의 제1 및 제2구동수단이 저항수단을 포함하는 일실시예이다. 도 8은 출력레벨조절부(301)의 제1 및 제2구동수단이 2개의 저항을 포함하며 도9는 출력레벨조절부(301)의 제1 및 제2구동수단이 2개의 패스게이트를 포함한다. 도10은 신호선택부(303)가 트라이-스테이트(TRI-STATE) 인버터로 구성된 일실시예를 나타낸다.
도8 내지 도10에 도시된 일실시예들은 출력레벨조절부(301)의 다양한 구성을 예시한 것으로서 기본적인 동작은 도4 내지 도7에서 설명된 바와 유사하다. 본 발명에 따르면, 출력레벨조절부(301)로부터 출력되는 신호의 레벨은 제1 및 제2패스 게이트(101, 103) 또는 제1 및 제2트라이-스테이트(TRI-STATE) 인버터(201, 203)로부터 출력되는 신호의 레벨과 반전된 상태를 갖는다.
도8에서 출력레벨조절부(301)는 제1 및 제2입력신호(DATA1, DATA2)와 동일한 논리값을 출력하며, 제1 및 제2패스게이트(101, 103)로부터 출력되는 신호와 반전된 신호를 출력한다. 출력레벨조절부(301)를 구성하는 2개의 저항은 동일한 저항값을 갖는다. 한편, 출력레벨조절부(301)를 구성하는 2개의 저항은 출력레벨조절부(301)가 신호선택부(303)의 출력단(node A)을 선구동(pre-driving)하고 신호선택부(303)의 구동력이 출력레벨조절부(301)의 구동력보다 크도록 저항값을 갖는다.
제1 및 제2입력신호(DATA1, DATA2)의 레벨이 동일한 경우 출력레벨조절부(301)의 출력신호는 제1 및 제2입력신호(DATA1, DATA2)와 동일한 레벨을 가지며 신호선택부(303)의 출력신호와는 반전된 레벨을 가지므로 신호선택부(303)의 출력신호의 스윙 폭을 감소시킨다. 또한 제 1 및 제2입력신호(DATA1, DATA2)의 레벨이 다른 경우 신호선택부(303)의 출력단(node A)을 프리차지하여 빠른 스윙 동작이 가능하다.
도9의 출력레벨조절부(301)를 구성하는 패스게이트는 일예로서 엔모스 트랜지스터이다. 출력레벨조절부(301)를 구성하는 패스게이트로 클럭신호 대신 HIGH 신호가 입력된다. 따라서 출력레벨조절부(301)를 구성하는 패스게이트는 항상 턴온 상태를 유지하고 제1 및 제2입력신호(DATA1, DATA2)의 레벨이 동일한 경우 출력레벨조절부(301)의 출력신호는 제1 및 제2입력신호(DATA1, DATA2)와 동일한 레벨을 가지며 신호선택부(303)의 출력신호와는 반전된 레벨을 가지므로 신호선택부(303)의 출력신호의 스윙 폭을 감소시킨다. 또한 제1 및 제2입력신호(DATA1, DATA2)의 레벨이 다른 경우 신호선택부(303)의 출력단(node A)을 프리차지하여 빠른 스윙 동작이 가능하다.
다만 출력레벨조절부(301)를 구성하는 패스게이트는 약하게 턴온 됨으로써 출력레벨조절부(301)의 구동력은 신호선택부(303)의 구동력보다 크다.
도10은 출력레벨조절부(301)가 4개의 인버터로 구성되었는데, 이러한 구성은 신호선택부(303)가 제1, 2트라이-스테이트(TRI-STATE) 인버터(201, 203)로 구성되었기 때문이다. 제1 및 제2입력신호(DATA1, DATA2)의 레벨이 동일한 경우 출력레벨조절부(301)의 출력신호는 제1 및 제2입력신호(DATA1, DATA2)와 동일한 레벨을 가지며 신호선택부(303)의 출력신호와는 반전된 레벨을 가지므로 신호선택부(303)의 출력신호의 스윙 폭을 감소시킨다. 또한 제1 및 제2입력신호(DATA1, DATA2)의 레벨이 다른 경우 신호선택부(303)의 출력단(node A)을 프리차지하여 빠른 스윙 동작이 가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
도1, 2는 종래기술에 따른 출력회로 구성도,
도3은 본 발명의 일실시예에 따른 출력회로 구성도
도4는 본 발명의 상세실시예에 따른 출력회로 구성도,
도5는 도4의 출력회로에 대한 타이밍도,
도6은 종래기술에 따른 출력회로의 출력신호를 나타내는 아이 다이어그램,
도7은 본 발명의 일실시예에 따른 출력회로의 출력신호를 나타내는 아이 다이어그램,
도8 내지 도10은 본 발명의 다른 일실시예에 따른 출력회로 구성도이다.

Claims (15)

  1. 위상신호에 응답하여 제1 및 제2 입력신호를 교대로 출력하는 신호선택수단; 및
    상기 제1 및 제2 입력신호를 이용하여 상기 신호선택수단의 출력신호의 레벨을 조절하는 출력레벨조절수단
    을 포함하는 출력회로.
  2. 제1항에 있어서,
    상기 출력레벨조절수단은
    상기 제1 및 제2 입력신호의 레벨이 서로 동일한 경우에 상기 출력신호의 스윙 폭을 감소시키는
    출력회로.
  3. 제2항에 있어서,
    상기 출력레벨조절수단은
    상기 출력신호와 반전된 레벨의 신호를 상기 신호선택수단의 출력단으로 출력하는
    출력회로.
  4. 제3항에 있어서,
    상기 출력레벨조절수단은
    상기 출력신호가 상기 제1입력신호 또는 상기 제2입력신호의 레벨로 인식되기에 충분할 정도로 상기 신호선택수단보다 약한 구동력을 갖는
    출력회로.
  5. 제3항에 있어서,
    상기 출력레벨조절수단은
    상기 신호선택수단의 출력단을 선구동(pre-driving)하여 상기 신호선택수단의 신호 출력에 앞서 상기 반전된 레벨의 신호를 출력하는
    출력회로.
  6. 제3항에 있어서,
    상기 출력레벨조절수단은
    상기 제1 및 제2 입력신호의 레벨이 서로 상이한 경우에 소정 전압으로 상기 신호선택수단의 출력단을 프리차지하는
    출력회로.
  7. 제3항에 있어서,
    상기 출력레벨조절수단은
    상기 제1 입력신호에 응답하여 상기 신호선택수단의 출력단으로 출력신호를 출력하는 제 1 구동수단; 및
    상기 제2 입력신호에 응답하여 상기 신호선택수단의 출력단으로 출력신호를 출력하는 제 2 구동수단
    을 포함하는 출력회로.
  8. 제7항에 있어서,
    상기 제 1 및 제 2 구동수단은
    인버터
    를 포함하는 출력회로.
  9. 제7항에 있어서,
    상기 제 1 및 제 2 구동수단은
    저항수단
    을 포함하는 출력회로.
  10. 다수의 클럭신호에 응답하여 다수의 입력신호를 순차적으로 출력하는 신호선택수단; 및
    상기 신호선택수단의 출력신호가 로우 프리퀀시 특성을 갖는지 하이 프리퀀시 특성을 갖는지에 따라 상기 신호선택수단의 출력신호의 스윙폭을 감소시키는 출력레벨조절수단
    을 포함하는 출력회로.
  11. 제 10항에 있어서,
    상기 출력레벨조절수단은
    상기 출력신호가 로우 프리퀀시 특성을 가지면 상기 출력신호의 스윙폭을 감소시키는
    출력회로.
  12. 다수의 클럭신호에 응답하여 다수의 입력신호를 순차적으로 출력하는 신호선택수단; 및
    상기 다수의 입력신호를 피드포워드하여 상기 신호선택수단의 출력단을 선구동(pre-driving)하는 출력레벨조절수단
    을 포함하는 출력회로.
  13. 제 12항에 있어서,
    상기 출력레벨조절수단은
    상기 신호선택수단의 출력신호가 로우 프리퀀시 특성을 가지면 상기 출력신호의 스윙폭을 감소시키는
    출력회로.
  14. 제어신호에 따라 입력신호를 출력단으로 전달하는 신호전달수단; 및
    상기 입력신호에 응답하여 상기 출력단을 선구동(pre-driving)하는 출력레벨조절수단;
    을 포함하는 출력회로.
  15. 제 14항에 있어서,
    상기 출력레벨조절수단은
    상기 신호전달수단의 출력신호가 로우 프리퀀시 특성을 가지면 상기 출력신호의 스윙폭을 감소시키는
    출력회로.
KR1020080040933A 2008-04-30 2008-04-30 출력회로 KR100933668B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020080040933A KR100933668B1 (ko) 2008-04-30 2008-04-30 출력회로
US12/347,446 US7924060B2 (en) 2008-04-30 2008-12-31 Output circuit of semiconductor device
TW098103936A TWI394370B (zh) 2008-04-30 2009-02-06 半導體元件之輸出電路
CN2009101308540A CN101572537B (zh) 2008-04-30 2009-04-15 半导体器件的输出电路
JP2009107608A JP2009273125A (ja) 2008-04-30 2009-04-27 出力回路
US13/043,873 US8248103B2 (en) 2008-04-30 2011-03-09 Output circuit of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080040933A KR100933668B1 (ko) 2008-04-30 2008-04-30 출력회로

Publications (2)

Publication Number Publication Date
KR20090115009A KR20090115009A (ko) 2009-11-04
KR100933668B1 true KR100933668B1 (ko) 2009-12-23

Family

ID=41231787

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080040933A KR100933668B1 (ko) 2008-04-30 2008-04-30 출력회로

Country Status (5)

Country Link
US (2) US7924060B2 (ko)
JP (1) JP2009273125A (ko)
KR (1) KR100933668B1 (ko)
CN (1) CN101572537B (ko)
TW (1) TWI394370B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100933668B1 (ko) * 2008-04-30 2009-12-23 주식회사 하이닉스반도체 출력회로
KR20140002180A (ko) * 2012-06-28 2014-01-08 에스케이하이닉스 주식회사 리시버 회로

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980036243A (ko) * 1996-11-18 1998-08-05 문정환 데이타 출력버퍼

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2557954B2 (ja) * 1988-06-30 1996-11-27 シャープ株式会社 プリセッタブルカウンタ
JP3204690B2 (ja) * 1991-09-03 2001-09-04 株式会社東芝 マルチモード入力回路
US5371684A (en) 1992-03-31 1994-12-06 Seiko Epson Corporation Semiconductor floor plan for a register renaming circuit
JP3288574B2 (ja) * 1996-02-26 2002-06-04 松下電器産業株式会社 データ受信装置
US5706292A (en) 1996-04-25 1998-01-06 Micron Technology, Inc. Layout for a semiconductor memory device having redundant elements
JP3701781B2 (ja) * 1997-11-28 2005-10-05 株式会社ルネサステクノロジ 論理回路とその作成方法
US6020776A (en) 1998-06-22 2000-02-01 Xilinx, Inc. Efficient multiplexer structure for use in FPGA logic blocks
JP3713409B2 (ja) * 1999-09-27 2005-11-09 株式会社東芝 半導体集積回路
DE10152888A1 (de) * 2001-10-26 2003-05-15 Infineon Technologies Ag Integrierter Analogmultiplexer
KR100413774B1 (ko) 2002-02-22 2004-01-03 삼성전자주식회사 래이 아웃 면적을 감소시키는 반도체 메모리 장치
CN1232043C (zh) * 2002-03-01 2005-12-14 瑞昱半导体股份有限公司 混合式锁相回路及其控制方法
CN2552083Y (zh) * 2002-07-08 2003-05-21 威盛电子股份有限公司 选通信号及并列数据信号的输出电路
US6768335B1 (en) * 2003-01-30 2004-07-27 Xilinx, Inc. Integrated circuit multiplexer including transistors of more than one oxide thickness
JP4138521B2 (ja) 2003-02-13 2008-08-27 富士通株式会社 半導体装置
JP2005038526A (ja) 2003-07-16 2005-02-10 Matsushita Electric Ind Co Ltd 半導体記憶装置
KR100540472B1 (ko) 2003-10-31 2006-01-11 주식회사 하이닉스반도체 데이터 출력에 관한 동작마진이 향상된 메모리 장치
US7092180B2 (en) * 2004-04-01 2006-08-15 Agere Systems Inc. Asymmetry correction for magneto-resistive heads
US7525341B1 (en) * 2004-09-20 2009-04-28 Marvell Israel (M.I.S.L.) Ltd. Time-balanced multiplexer switching methods and apparatus
KR100714021B1 (ko) * 2006-06-15 2007-05-04 주식회사 하이닉스반도체 출력 신호의 출력 지연 시간을 감소시키는 먹싱 회로
KR100933668B1 (ko) * 2008-04-30 2009-12-23 주식회사 하이닉스반도체 출력회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980036243A (ko) * 1996-11-18 1998-08-05 문정환 데이타 출력버퍼

Also Published As

Publication number Publication date
TWI394370B (zh) 2013-04-21
JP2009273125A (ja) 2009-11-19
CN101572537A (zh) 2009-11-04
TW200945780A (en) 2009-11-01
CN101572537B (zh) 2013-03-13
US8248103B2 (en) 2012-08-21
KR20090115009A (ko) 2009-11-04
US7924060B2 (en) 2011-04-12
US20110156791A1 (en) 2011-06-30
US20090273385A1 (en) 2009-11-05

Similar Documents

Publication Publication Date Title
US7808271B2 (en) Time-balanced multiplexer switching methods and apparatus
US20080303558A1 (en) Data output driver circuit
US8018245B2 (en) Semiconductor device
US7800416B2 (en) Data output buffer circuit
KR100550796B1 (ko) 반도체 메모리 소자의 데이터 전송 장치 및 그 제어 방법
US7112989B2 (en) Transmission signal correction circuit
TWI547092B (zh) 具有動態輸出阻抗之邏輯訊號驅動裝置
KR100933677B1 (ko) 반도체 소자
KR100933668B1 (ko) 출력회로
US20100073059A1 (en) Duty control circuit and semiconductor device having the same
US20070046354A1 (en) Delay adjustment circuit and synchronous semiconductor device having the delay adjustment circuit
KR20020074023A (ko) 반도체 메모리 장치 및 이 장치의 데이터 출력방법
US6735128B2 (en) Data output driver of semiconductor memory device
KR100632615B1 (ko) 동기식 메모리 장치의 테스트를 위한 데이터 스트로브신호 생성 회로
US8933743B1 (en) System and method for pre-skewing timing of differential signals
US5952868A (en) Voltage level interface circuit with set-up and hold control
US8937498B2 (en) Common mode noise reduction circuit, differential signal transmitting apparatus, differential signal transmitting system and car electronics device
JP2007300302A (ja) 波形幅調整回路
US9673789B1 (en) Duty cycle calibration circuit
US9621142B1 (en) Semiconductor device
KR20150103422A (ko) 반도체 장치의 데이터 출력 회로
KR100709438B1 (ko) 내부 클럭 발생 장치
US7830282B2 (en) Semiconductor device
KR102125569B1 (ko) 데이터 전송 회로
KR20090017086A (ko) 반도체 메모리 장치의 프리 엠파시스 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131122

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141126

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151120

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171124

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191125

Year of fee payment: 11