KR19980036243A - 데이타 출력버퍼 - Google Patents

데이타 출력버퍼 Download PDF

Info

Publication number
KR19980036243A
KR19980036243A KR1019960054784A KR19960054784A KR19980036243A KR 19980036243 A KR19980036243 A KR 19980036243A KR 1019960054784 A KR1019960054784 A KR 1019960054784A KR 19960054784 A KR19960054784 A KR 19960054784A KR 19980036243 A KR19980036243 A KR 19980036243A
Authority
KR
South Korea
Prior art keywords
data
output
pull
level
signal
Prior art date
Application number
KR1019960054784A
Other languages
English (en)
Other versions
KR100233379B1 (ko
Inventor
김미선
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019960054784A priority Critical patent/KR100233379B1/ko
Publication of KR19980036243A publication Critical patent/KR19980036243A/ko
Application granted granted Critical
Publication of KR100233379B1 publication Critical patent/KR100233379B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 각종 메모리에서 출력되는 데이타신호를 시스템에서 요구하는 수준의 레벨로 변환시켜 출력하는 기술에 관한 것으로, 종래의 데이타 출력버퍼에 있어서는 하이 데이타를 출력하는 경우 데이타출력인에이블신호의 디스에이블 구간동안 출력데이타의 전압레벨이 인터페이스부의 시정수회로에 의해 서서히 방전되고, 로우 데이타에서 하이 데이타로 또는 하이 데이타에서 로우데이타로 천이되는 진폭이 커서 데이타의 출력시간이 많이 소요되는 결함이 있었다.
따라서, 본 발명은 이를 해결하기 위하여, 데이타출력인에이블신호(DOE) 및 라이트인에이블반전신호(WEB)에 따라 상기 인터페이스부(4)의 입력단에 공급되는 출력데이타(Dout)의 레벨을 기 설정된 기준전압(Vref)의 레벨로 조정하는 출력데이타 레벨조정부(5)를 구현하고, 이를 이용하여 로우 데이타에서 하이 데이타로 또는 하이 데이타에서 로우 데이타로 직접 천이되지 않고 기준전압(Vref)의 레벨에서 해당 레벨로 천이되도록 한 것이다.

Description

데이타 출력버퍼
제1도는 일반적인 데이타 출력버퍼의 회로도.
제2도는 본 발명에 의한 데이타 출력버퍼의 일실시 예시 회로도.
제3도는 제2도 각부의 파형도를 보인 것으로,
(가)는 라이트인에이블반전신호의 파형도.
(나)는 아우ㅌ인에이블반전신호의 파형도.
(다)는 데이타출력인에이블신호의 파형도.
(라)는 하이데이타 리드신호의 파형도.
(마)는 로우데이타 리드신호의 파형도.
(바)는 출력 데이타의 파형도.
제4도는 제2도의 동작모드를 나타낸 테이블
* 도면의 주요부분에 대한 부호의 설명 *
1 : 게이트 로직부2A : 풀업회로부
2B : 풀다운회로부3 : 데이타 출력부
4 : 인터페이스부5 : 출력데이타 레벨조정부
ND1, ND2 : 낸드게이트NM1-NM3 : 엔모스
NOR1 : 노아게이트
본 발명은 각종 메모리에서 출력되는 데이타신호를 시스템에서 요구하는 수준의 레벨로 변환시켜 출력하는 기술에 관한 것으로, 특히 출력데이타의 천이되는 레벨폭을 작게 하여 고속동작이 가능하도록 한 데이타 출력버퍼에 관한 것이다.
제1도는 일반적인 데이타 출력버퍼의 회로도로서 이에 도시한 바와 같이, 하이데이타 리드신호(DO), 데이타출력인에이블신호(DOE), 로우데이타 리드신호(DOB)의 로직변화에 따른 풀업구동신호(PU), 풀다운구동신호(PD)를 출력하는 게이트 로직부(1)와; 상기 풀업구동신호(PU)를 반전 및 부스트 처리하는 풀업 회로부(2A)와; 상기 풀다운구동신호(PD)를 반전 및 부스트 처리하는 풀다운 회로부(2B)와; 상기 풀업 회로부(2A) 및 풀다운 회로부(2B)의 출력신호에 따라 TTL 인터페이스부(4)측으로 레벨업된 하이 또는 로우의 출력데이타(Dout)를 발생하는 데이타 출력부(3)로 구성된 것으로, 이의 작용을 설명하면 다음과 같다.
게이트 로직부(1)는 입력신호 즉, 서로 상반된 로직을 갖는 하이데이타 리드신호(DO), 로우데이타 리드신호(DOB)와 데이타출력인에이블신호(DOE)에 따라 풀업구동신호(PU) 또는 풀다운구동신호(PD)를 인에이블시키고, 이에 의해 데이타 출력부(3)에서 출력데이타(Dout)가 하이 또는 로우로 출력된다.
예로써, 하이데이타 리드신호(DO) 및 데이타출력인에이블신호(DOE)가 하이로 공급되는 경우 이에 의해 낸드게이트(ND1)에서 출력되는 풀업구동신호(PU)가 로우로 인에이블되고, 낸드게이트(ND2)에서 출력되는 풀다운구동신호(PD)가 하이로 디스에이블된다.
상기 낸드게이트(ND1)에서 로우로 출력되는 풀다운구동신호(PD)는 풀업회로부(2A)에 의해 하이로 반전처리됨과 아울러 소정 레벨로 부수트처리되어 엔모스(NM1)의 게이트에 소정 레벨의 하이신호 즉, 전원단자전압(Vcc)에 엔모스(NM1)의 드레쉬홀드전압(VT)이 가산된 전압이 공급되어 그 엔모스(NM1)가 턴온된다.
이때, 상기 내드게이트(ND2)에서 하이상태로 출력되는 풀다운구동신호(PD)는 풀다운회로부(2B)에 의해 로우신호로 반전처리됨과 아울러 소정 레벨로 부스트처리되어 엔모스(NM2)의 게이트에 공급되므로 이에 의해 그 엔모스(NM2)가 오프된다.
이로 인하여 데이타 출력부(3)에서 출력데이타(Dout)가 하이 상태로 출력되고, 이는 인터페이스부(4)에 전달되어 소정의 시정수로 콘덴서(C1)로 충전된다.
상기와 반대로, 로우데이타 리드신호(DOB) 및 데이타출력인에이블신호(DOE)가 하이로 공급되는 경우 이에 의해 낸드게이트(ND1)에서 출력되는 풀업구동신호(PU)가 하이로 디스에이블되고, 낸드게이트(ND2)에서 출력되는 풀다운구동신호(PD)가 로우로 인에이블된다.
이에 따라 상기 풀업회로부(2A)에서 소정 레벨의 로우신호가 출력되어 상기 엔모스(NM1)가 턴오프되고, 상기 낸드게이트(ND2)에서 로우로 출력되는 풀다운 구동신호(PD)는 풀다운회로부(2B)에 의해 하이로 반전처리됨과 아울러 소정 레벨로 부스트처리되어 엔모스(NM2)의 게이트에 소정 레벨의 하이신호 즉, 전원단자전압(VCC)에 엔모스(NM2)의 드레쉬홀드전압(VT)이 가산된 전압이 공급되어 그 엔모스(NM2)가 턴온된다.
이로 인하여 데이타 출력부(3)에서 출력데이타(Dout)가 로우상태로 출력된다.
그러나, 이와 같은 종래의 데이타 출력버퍼에 있어서는 하이 데이타를 출력하는 경우 데이타출력인에이블신호의 디스에이블 구간동안 출력데이타의 전압레벨이 인터페이스부의 시정수회로에 의해 서서히 방전되고, 로우 데이타에서 하이 데이타로 또는 하이 데이타에서 로우 데이타로 천이되는 진폭이 커서 데이타의 출력시간이 많이 소요되는 결함이 있었다.
따라서, 본 발명의 목적은 출력데이타의 천이시간을 줄여 고속동작이 가능하도록 하기 위하여, 데이타출력인에이블신호 및 라이트인에이블신호의 제어를 받아 출력데이타 레벨의 조절이 가능한 데이타 출력버퍼를 제공함에 있다.
제2도는 상기의 목적을 달성하기 위한 본 발명 데이타 출력버퍼의 일실시 예시 회로도로서 이에 도시한 바와 같이, 하이데이타 리드신호(DO), 데이타출력인에이블신호(DOE), 로우데이타 리드신호(DOB)의 로직변화에 따른 풀업구동신호(PU), 풀다운구동신호(PD)를 출력하는 게이트 로직부(1)와; 상기 풀업구동신호(PU)를 반전 및 부스트 처리하는 풀업 회로부(2A)와; 상기 풀다운구동신호(PD)를 반전 및 부스트 처리하는 풀다운 회로부(2B)와; 상기 풀업 회로부(2A) 및 풀다운 회로부(2B)의 출력신호에 따라 인터페이스부(4)측으로 레벨업된 하이 또는 로우의 출력데이타(Dout)를 발생하는 데이타 출력부(3)와; 데이타출력인에이블신호(DOE) 및 라이트인에이블반전신호(WEB)에 따라 상기 인터페이스부(4)의 입력단에 공급되는 출력데이타(Dout)의 레벨을 기 설정된 기준전압의 레벨로 조정하는 출력데이타 레벨조정부(5)로 구성한 것으로, 이와 같이 구성한 본 발명의 작용 및 효과를 첨부한 제3도 및 제4도를 참조하여 상세히 설명하면 다음과 같다.
데이타 라이트모드에서는 데이타출력인에이블신호(DOE), 라이트인에이블반전신호(WEB)가 모두 로우로 공급된다. 이에 따라, 노아게이트(NOR1)에서 로우신호가 출력되고, 이에 의해 엔모스(NM3)가 턴오프되므로 출력데이타 레벨조정부(5)는 출력버퍼에 아무런 영향을 주지 못한다.
데이타 리드 대기모드에서는 상기 데이타출력인에이블신호(DOE)가 로우, 라이트인에이블반전신호(WEB)가 하이로 공급된다. 이에 따라, 상기 노아게이트(NOR1)에서 하이신호가 출력되고, 이에 의해 상기 엔모스(NM3)가 턴온되므로 기 설정된 외부의 기준전압(Vref)이 그 엔모스(NM3)를 통해 유입되어 출력데이타(Dout)의 레벨이 인터페이스부(4)에서 요구하는 기준레벨로 곧바로 전환된다.
데이타 리드 금지모드에서는 상기 데이타출력인에이블신호(DOE)가 하이, 라이트인에이블반전신호(WEB)가 로우로 공급된다. 이에 따라, 노아게이트(NOR1)에서 로우신호가 출력되고, 이에 의해 엔모스(NM3)가 턴오프되며, 이와 같은 상태에서 데이타의 리드동작은 중지된다.
데이타 리드모드에서는 상기 데이타출력인에이블신호(DOE) 및 라이트인에이블반전신호(WEB)가 모두 하이로 공급된다. 이에 따라, 노아게이트(NOR1)에서 로우신호가 출력되어 엔모스(NM3)가 턴오프되며, 이로 인하여 상기 데이타 라이트모드에서와 같이 출력데이타 레벨조정부(5)는 출력버퍼에 아무런 영향을 주지 못하고, 이때에는 종래의 기술에서 설명한 바와 같이 하이데이타 리드신호(DO), 로우데이타 리드신호(DOB)와 데이타출력인에이블신호(DOE)에 의해 출력데이타(Dout)가 하이 또는 로우로 출력된다.
그런데, 하이데이타 리드신호(DO) 및 데이타출력인에블신호(DOE)가 하이로 공급되어 엔모스(NM1)가 턴온되고, 엔모스(NM2)가 턴오프될때 인터페이스부(4)의 입력단전압이 종래와 달리 출력데이타 레벨조정부(5)에 의해 이미 기준전압(Vref)의 레벨을 유지하고 있다가 하이데이타 레벨로 상승되어 하이데이타의 출력시간이 그만큼 빨라진다.
이와 마찬가지로, 로우데이타를 출력하기 바로 전에 출력데이타 레벨조정부(5)에 의해 이미 기준전압(Vref)의 레벨을 유지하고 있다가 로우데이타 레벨로 천이되므로 로우데이타의 출력시간도 그만큼 빨라진다.
즉, 출력데이타(Dout)가 하이에서 로우로 또는 로우에서 하이로 천이되는 스윙폭이 줄어들어 그만큼 데이타 출력시간이 단축되는 것이며, 제3도의 (바)는 그 변화 추이를 종래와 비교설명하기 위해 도시한 것이다.
이상에서 상세히 설명한 바와 같이, 본 발명은 데이타출력인에이블신호 및 라이트인에이블신호의 제어를 받아 출력데이타의 레벨을 기 설정된 기준레벨로 유지되게 함으로써 출력데이타의 스윙폭이 줄어들어 그만큼 데이타의 출력속도를 향상시킬 수 있는 효과가 있다.

Claims (2)

  1. 하이데이타 리드신호(DO), 데이타출력인에이블신호(DOE), 로우데이타 리드신호(DOB)의 로직변화에 따른 풀업구동신호(PU), 풀다운구동신호(PD)를 출력하는 게이트 로직부(1)와; 상기 풀업구동신호(PU), 풀다운구동신호(PD)를 각각 반전 및 부스트 처리하는 풀업 회로부(2A) 및 풀다운 회로부(2B)와; 상기 풀업 회로부(2A) 및 풀다운 회로부(2B)의 출력신호에 따라 인터페이스부(4)측으로 레벨업된 하이 또는 로우의 출력데이타(Dout)를 발생하는 데이타 출력부(3)와; 데이타출력인에이블신호(DOE) 및 라이트인에이블반전신호(WEB)에 따라 상기 인터페이스부(4)의 입력단에 공급되는 출력데이타(Dout)의 레벨을 기 설정된 기준전압(Vref)의 레벨로 조정하는 출력데이타 레벨조정부(5)로 구성한 것을 특징으로 하는 데이타 출력버퍼.
  2. 제1항에 있어서, 출력데이타 레벨조정부(5)는 데이타출력인에이블신호(DOE) 및 라이트인에이블반전신호(WEB)의 반전신호를 입력으로 하는 노아게이트(NOR1)의 출력단자를 엔모스(NM3)의 게이트에 접속하고, 기준전압(Vref) 단자를 상기 엔모스(NM3)를 통해 상기 출력데이타(Dout) 단자에 접속하여 구성한 것을 특징으로 하는 데이타 출력버퍼.
KR1019960054784A 1996-11-18 1996-11-18 데이타 출력버퍼 KR100233379B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960054784A KR100233379B1 (ko) 1996-11-18 1996-11-18 데이타 출력버퍼

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960054784A KR100233379B1 (ko) 1996-11-18 1996-11-18 데이타 출력버퍼

Publications (2)

Publication Number Publication Date
KR19980036243A true KR19980036243A (ko) 1998-08-05
KR100233379B1 KR100233379B1 (ko) 1999-12-01

Family

ID=19482213

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960054784A KR100233379B1 (ko) 1996-11-18 1996-11-18 데이타 출력버퍼

Country Status (1)

Country Link
KR (1) KR100233379B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100871367B1 (ko) * 2002-06-10 2008-12-02 주식회사 하이닉스반도체 출력 버퍼 회로
KR100933668B1 (ko) * 2008-04-30 2009-12-23 주식회사 하이닉스반도체 출력회로

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100871367B1 (ko) * 2002-06-10 2008-12-02 주식회사 하이닉스반도체 출력 버퍼 회로
KR100933668B1 (ko) * 2008-04-30 2009-12-23 주식회사 하이닉스반도체 출력회로
US7924060B2 (en) 2008-04-30 2011-04-12 Hynix Semiconductor Inc. Output circuit of semiconductor device

Also Published As

Publication number Publication date
KR100233379B1 (ko) 1999-12-01

Similar Documents

Publication Publication Date Title
JP3803144B2 (ja) 半導体メモリ装置のデータ出力バッファ
KR100426443B1 (ko) 딥 파워다운 제어 회로
JP4111753B2 (ja) データバッファ回路およびデータ出力バッファ
JPH08251001A (ja) 出力ドライブ回路、及びプルアップ駆動トランジスタを制御する方法
KR100298182B1 (ko) 반도체메모리소자의출력버퍼
US6154415A (en) Internal clock generation circuit of semiconductor device and method for generating internal clock
US5751160A (en) Output buffer with improved operational speed and transitional current
JPH08279742A (ja) プログラム可能な電流駆動出力バッファおよび出力バッファのための駆動電流出力を選択する方法
KR20070038622A (ko) 메모리 장치
KR100233379B1 (ko) 데이타 출력버퍼
US6094376A (en) Data output buffer control circuit for a semiconductor memory device
KR100701683B1 (ko) 센스 앰프 전원제어회로
KR100335269B1 (ko) 워드라인구동장치
KR100214546B1 (ko) 출력 버퍼회로
KR100390898B1 (ko) 데이타 출력 버퍼
KR100502677B1 (ko) 반도체 메모리 소자의 출력 버퍼
KR960013854B1 (ko) 데이타 출력버퍼
KR100406579B1 (ko) 램버스 디램의 출력 버퍼 회로
KR100234373B1 (ko) 반도체 메모리장치의 입력버퍼
KR100239714B1 (ko) 데이타 출력버퍼
KR100278981B1 (ko) 반도체 메모리의 구동전압 가변형 데이타 기록장치
KR100314734B1 (ko) 출력버퍼제어회로
KR0168774B1 (ko) 이퀄라이징 펄스 제너레이터
KR100557591B1 (ko) 데이타 출력버퍼
KR100263675B1 (ko) 반도체메모리소자의출력버퍼

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090828

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee