TWI394370B - 半導體元件之輸出電路 - Google Patents

半導體元件之輸出電路 Download PDF

Info

Publication number
TWI394370B
TWI394370B TW098103936A TW98103936A TWI394370B TW I394370 B TWI394370 B TW I394370B TW 098103936 A TW098103936 A TW 098103936A TW 98103936 A TW98103936 A TW 98103936A TW I394370 B TWI394370 B TW I394370B
Authority
TW
Taiwan
Prior art keywords
output
signal
input
level controller
selector
Prior art date
Application number
TW098103936A
Other languages
English (en)
Other versions
TW200945780A (en
Inventor
Chang-Kyu Choi
Kyung-Hoon Kim
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW200945780A publication Critical patent/TW200945780A/zh
Application granted granted Critical
Publication of TWI394370B publication Critical patent/TWI394370B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

半導體元件之輸出電路
本發明係關於半導體元件之輸出電路，且更特定而言係關於半導體元件之能夠減小藉由限制輸出信號之擺動寬度/電壓擺動而引起之抖動的輸出電路。輸出信號之擺動寬度表示輸出信號之高電壓位準與低電壓位準之間的電壓寬度。
本發明主張2008年4月30日申請之韓國專利申請案第10-2008-0040933號之優先權，該案全文以引用的方式併入。
圖1為展示半導體元件之習知輸出電路的方塊圖。
如圖所示，習知輸出電路包括：一第一通過閘101、一第二通過閘103及一輸出反相器105。若第一時脈信號輸入至第一通過閘101及第二通過閘103，則第一通過閘101接通使得第一輸入信號DATA 1經由輸出反相器105輸出。第二時脈信號之相位與第一時脈信號之相位相反。
若第二時脈信號輸入至第一通過閘101及第二通過閘103，則第二通過閘103接通使得第二輸入信號DATA 2經由輸出反相器105輸出。
圖2為說明用於半導體元件中之習知輸出電路的另一方塊圖。
如圖2中所示，使用第一三態反相器201及第二三態反相器203替代第一通過閘101及第二通過閘103。第一三態反相器201及第二三態反相器203固有地包括一不同於通過閘起作用之反相器。因此，輸出電路在第一三態反相器201及第二三態反相器203前方並不使用反相器，以便由獲得與圖1中所示之輸出電路相同的輸出。除此點外，輸出電路具有與圖1中所示之輸出電路相同的組態。
輸出電路可串行地輸出信號，其中輸入信號被並行地輸入。在此狀況下，輸出電路使用第一時脈信號及第二時脈信號作為控制信號，其中時脈信號中之每一者具有彼此相反之相位，且經輸入至輸出電路。
在習知輸出電路中，兩個通過閘101及103或兩個反相器201及203於存在高電容之節點A處連接至輸出反相器105。高電容藉由輸出反相器105之閘極電容與兩個通過閘101及103或兩個反相器201及203之接面電容引起。
顯現於節點A上之高電容限制具有高頻率之輸出信號的擺動寬度。此處，擺動寬度意謂輸出信號之高電壓位準與低電壓位準之間的電壓寬度/跨度。具有低頻率之輸出信號並不受高電容影響。另一方面，具有高頻率之輸出信號歸因於高電容而在擺動寬度方面受到約束。因此，具有高頻率之輸出信號之擺動寬度受到限制。
此處，頻率意謂輸出信號之電壓位準在每單位時間之轉變數目。因此，具有低頻率之輸出信號意謂輸出信號具有少量轉變。
舉例而言，當並行地輸入至圖1及圖2中所示之輸出電路之第一輸入信號及第二輸入信號兩者具有高電壓位準或低電壓位準時，輸出電路連續地輸出高電壓位準或低電壓位準。在此狀況下，具有少量轉變之邏輯電壓位準之輸出信號被認為是低頻率輸出信號。
另一方面，當第一輸入信號及第二輸入信號兩者並行地輸入至圖1及圖2中所示之輸出電路，且一個輸入信號具有高電壓位準而另一輸入信號具有低電壓位準時，圖1及圖2之輸出電路的輸出信號自高電壓位準轉變至低電壓位準。亦即，若輸出信號具有大量邏輯位準轉變，則輸出信號被認為是高頻率輸出信號。
因此，具有高頻率之輸出信號之擺動寬度歸因於高電容而受到限制，且此引起顯現於輸出信號中之抖動的問題。具體而言，此問題可能在輸出電路以高速度操作情況下變得嚴重。
本發明之例示性實施例係針對提供半導體元件之輸出電路，該輸出電路能夠有效地減小藉由限制輸出信號之擺動寬度/電壓跨度而引起的抖動。
根據本發明之一態樣，提供半導體元件之輸出電路，該輸出電路包括：一信號選擇器，其經組態以接收第一輸入資料信號及第二輸入資料信號，且回應於相位信號而循序地輸出第一輸入資料信號及第二輸入資料信號；及一輸出位準控制器，其經組態以基於第一輸入資料信號及第二輸入資料信號來控制信號選擇器之輸出信號的電壓位準。
根據本發明之另一態樣，提供半導體元件之輸出電路，該輸出電路包括：一信號選擇器，其經組態以接收複數個輸入信號且回應於複數個控制信號而循序地輸出輸入信號；及一輸出位準控制器，其經組態以偵測信號選擇器之輸出信號具有低頻率特性還是高頻率特性，從而回應於所偵測之信號而減小信號選擇器之輸出信號的擺動寬度。
根據本發明之又一態樣，提供半導體元件之輸出電路，該輸出電路包括：一信號選擇器，其經組態以接收複數個輸入信號且回應於複數個時脈信號而循序地輸出輸入信號；及一輸出位準控制器，其經組態以前饋/接收複數個輸入信號且預驅動信號選擇器之輸出節點。
根據本發明之再一態樣，提供半導體元件之輸出電路，該輸出電路包括：一信號傳輸器，其用於回應於控制信號而將輸入信號傳輸至輸出節點；及一輸出位準控制器，其用於基於輸入信號而預驅動輸出節點。
本發明之其他目標及優點可藉由本發明之例示性實施例之以下描述來理解。
圖3為展示根據本發明之一實施例之輸出電路的方塊圖。
如圖所示，輸出電路包括：一信號選擇器303及一輸出位準控制器301。信號選擇器303接收若干輸入信號IN_1至IN_N，且回應於複數個時脈信號CLK_1至CLK_N以一序列輸出輸入信號IN_1至IN_N作為輸出信號OUT。輸出位準控制器301偵測輸出信號OUT具有低頻率特性還是高頻率特性，藉此回應於所偵測之結果而減小信號選擇器303之輸出信號OUT的電壓擺動。
輸入信號IN_1至IN_N中之每一者並行地輸入至信號選擇器303。信號選擇器303回應於時脈信號CLK_1至CLK_N而選擇輸入信號IN_1至IN_N。輸入信號IN_1至IN_N循序地輸出為輸出信號OUT。輸出位準控制器301連接至信號選擇器303之輸出節點。當信號選擇器303之輸出信號OUT具有低頻率時，輸出位準控制器301減小輸出信號OUT之擺動寬度。
在習知輸出電路中，當輸出信號OUT具有高頻率時，輸出信號OUT可能歸因於顯現於信號選擇器303之輸出節點中的高電容而不具有全擺動寬度。另一方面，在習知輸出電路中，當輸出信號OUT具有低頻率時，低頻率輸出信號OUT可具有全擺動寬度。結果，在習知輸出電路中，低頻率輸出信號OUT可能僅達到與輸入信號之原始高電壓位準或低電壓位準相比較足夠的電壓位準。
根據本發明，當信號選擇器303之輸出信號OUT具有低頻率特性時，輸出電路減小輸出信號OUT的擺動寬度。亦即，為了達成本發明之目的，具有低頻率特性之輸出信號OUT的擺動寬度經控制以對應於具有高頻率特性之輸出信號OUT的擺動寬度。
根據本發明，輸出位準控制器301感測輸出信號OUT具有高頻率特性還是低頻率特性。輸出位準控制器301控制信號選擇器303之輸出信號OUT的電壓位準。當輸出信號OUT具有低頻率時，輸出位準控制器301使具有低頻率之輸出信號OUT之電壓位準上升高於低電壓位準，且使具有低頻率之輸出信號OUT之電壓位準降低低於高電壓位準。因此，減小具有低頻率之輸出信號OUT的擺動寬度。因此，具有低頻率之輸出信號OUT之擺動寬度與具有高頻率的輸出信號OUT之擺動寬度之間的差被減小。
擺動寬度之差的此減小使顯現於輸出信號OUT中之抖動減小，其中該抖動藉由限制具有高頻率之輸出信號OUT的擺動寬度而引起。因此，輸出電路之高速度操作亦為可能的。
圖4為說明根據本發明之一實施例之輸出電路的詳細電路圖。
如圖所示，本發明之輸出電路包括：一信號選擇器400及一輸出位準控制器410。信號選擇器400接收第一輸入信號DATA 1及第二輸入信號DATA 2，且回應於作為控制信號之第一時脈信號及第二時脈信號而又將第一輸入信號DATA 1及第二輸入信號DATA 2輸出為輸出信號。輸出位準控制器410基於第一輸入信號DATA 1及第二輸入信號DATA 2而控制自信號選擇器400輸出之輸出信號的電壓位準。
當第一輸入信號DATA 1及第二輸入信號DATA 2之電壓位準相同時，輸出位準控制器410輸出具有一與信號選擇器400之輸出信號的電壓位準相反之電壓位準的信號。因此，輸出位準控制器410減小信號選擇器400之輸出信號的擺動寬度。當第一輸入信號DATA 1及第二輸入信號DATA 2之電壓位準不同時，輸出位準控制器410將信號選擇器400之輸出節點NODE A預充電至高達預定電壓。因此，輸出位準控制器410減小信號選擇器400之輸出信號的擺動寬度。
在圖4中，輸出位準控制器410包括第一驅動器及第二驅動器。第一驅動器包括兩個反相器403及405，且回應於第一輸入信號DATA 1將一輸出信號輸出至信號選擇器400的輸出節點NODE A。第二驅動器包括兩個反相器407及409，且回應於第二輸入信號DATA 2將一輸出信號輸出至信號選擇器400的輸出節點NODE A。本發明並不限於反相器之此組態。在圖8至圖10中說明輸出位準控制器410之各種實施例。
第一輸入信號DATA 1及第二輸入信號DATA 2中之每一者經由兩個反相器411及413輸入至第一通過閘412及第二通過閘414。第一輸入信號DATA 1及第二輸入信號DATA 2藉由兩個反相器411及413而反相，且回應於第一時脈信號及第二時脈信號而循序地傳輸至信號選擇器400之輸出節點NODE A以作為輸出信號。第一時脈信號及第二時脈信號為作為控制信號輸入至信號選擇器400之相位信號。第一時脈信號具有與第二時脈信號之相位相反的相位。
其間，第一輸入信號DATA 1及第二輸入信號DATA 2亦輸入至輸出位準控制器410。輸入至輸出位準控制器410之第一輸入信號DATA 1及第二輸入信號DATA 2中之每一者經由反相器403及405或反相器407及409而輸出。反相器403及405或反相器407及409中之每一對串聯連接。自輸出位準控制器410輸出之信號藉由組合自反相器403、405、407及409輸出之第一輸入信號DATA 1與第二輸入信號DATA 2而獲得。
輸出電路之輸出信號OUT應能夠經偵測為所輸入信號之原始邏輯位準。因此，需要輸出位準控制器410之驅動功率小於信號選擇器400的驅動功率。舉例而言，若含於反相器中之電晶體之通道寬度與通道長度之比變小，則反相器的驅動能力變小。在此狀況下，輸出位準控制器410之驅動功率小於信號選擇器400之驅動功率。
因此，雖然自輸出位準控制器410輸出之信號與自第一通過閘412及第二通過閘414輸出之信號於輸出反相器420之輸入節點處進行組合，但在信號選擇器400之輸出節點NODE A處不存在電壓或信號失真。
此外，需要輸出位準控制器410預驅動信號選擇器400之輸出節點NODE A，且在輸出來自信號選擇器400之信號輸出之前產生一具有相反電壓位準的信號。
當第一輸入信號DATA 1及第二輸入信號DATA 2兩者具有高電壓位準時，自第一通過閘412及第二通過閘414輸出之全部信號藉由第一反相器411及第二反相器413變為低電壓位準。另一方面，自輸出位準控制器410輸出之信號具有高電壓位準。因此，輸入至輸出反相器420之信號的低電壓位準稍高於自第一通過閘412及第二通過閘414輸出之信號的低電壓位準。舉例而言，輸入至輸出反相器420之信號的電壓位準稍高於接地電壓VSS之電壓位準。
當第一輸入信號DATA 1及第二輸入信號DATA 2兩者具有低電壓位準時，自第一通過閘412及第二通過閘414輸出之全部信號變為高電壓位準。另一方面，自輸出位準控制器410輸出之信號具有低電壓位準。因此，輸入至輸出反相器420之信號的電壓位準稍低於自第一通過閘412及第二通過閘414輸出之信號的高電壓位準。舉例而言，輸入至輸出反相器420之信號的電壓位準稍低於電源電壓VDD之電壓位準。
亦即，當第一輸入信號DATA 1及第二輸入信號DATA 2具有相同電壓位準時，輸出位準控制器410預驅動信號選擇器400之輸出節點NODE A，且在自信號選擇器400輸出信號之前於信號選擇器400之輸出節點NODE A上輸出具有與信號選擇器400之輸出信號的電壓位準相反之電壓位準的信號。因此，輸出位準控制器410減小信號選擇器400之輸出信號的擺動寬度。
當第一輸入信號DATA 1及第二輸入信號DATA 2中之一者具有高電壓位準且另一者具有低電壓位準時，自第一通過閘412及第二通過閘414輸出之信號中的每一者分別變為低電壓位準與高電壓位準。輸入至輸出位準控制器410之第一輸入信號DATA 1及第二輸入信號DATA 2相互干擾。因此，輸出位準控制器410之輸出節點NODE A被預充電為預定電壓位準(例如，VDD/2)。預充電在自第一通過閘412及第二通過閘414輸出信號之前藉由對時脈信號進行取樣而執行。
亦即，輸出位準控制器410預驅動第一通過閘412及第二通過閘414(亦即，信號選擇器400)之輸出節點NODE A。因此，輸入至輸出反相器420中之信號在預充電為(例如)VDD/2之狀態下擺動至高電壓位準或低電壓位準。輸出位準控制器410之輸出節點NODE A及信號選擇器400之輸出節點NODE A為同一節點。
歸根結底，根據本發明，作為輸出電路之輸出信號，輸出電路之具有低頻率之輸出信號的電壓位準比習知輸出電路之低電壓位準高，且比習知輸出電路的高電壓位準低。減小具有低頻率之輸出信號的擺動寬度。因此，具有低頻率之輸出信號之擺動寬度與具有高頻率的輸出信號之擺動寬度之間的差被減小。此外，當輸出具有高頻率之信號時，輸入至輸出反相器420之信號在預充電高達(例如)VDD/2電壓位準之狀態下自高電壓位準擺動至低電壓位準。因此，輸出電路中之快速擺動動作為可能的。
圖5為圖4中所示之輸出電路之時序圖。
如所說明，第一輸入信號DATA 1經由回應於第一時脈信號接通之第一通過閘412輸出。第二輸入信號DATA 2經由回應於第二時脈信號接通之第二通過閘414輸出。此處，自第一通過閘412及第二通過閘414輸出之信號為第一輸入信號DATA 1及第二輸入信號DATA 2之藉由反相器411及413獲得的經反相之信號。
其間，輸入至輸出位準控制器410之第一輸入信號DATA 1及第二輸入信號DATA 2經組合且輸出而並未經反相。此時，輸出位準控制器410之驅動功率小於信號選擇器400的驅動功率。
此外，當第一輸入信號DATA 1及第二輸入信號DATA 2兩者具有高電壓位準時，自第一通過閘412及第二通過閘414輸出之信號具有低電壓位準。另一方面，自輸出位準控制器410輸出之信號具有高電壓位準。因此，輸入至輸出反相器420之信號的電壓位準稍高於自第一通過閘412及第二通過閘414輸出之信號的低電壓位準。
當第一輸入信號DATA 1及第二輸入信號DATA 2兩者具有低電壓位準時，自第一通過閘412及第二通過閘414輸出之信號具有高電壓位準。另一方面，自輸出位準控制器410輸出之信號具有低電壓位準。因此，輸入至輸出反相器420之信號的電壓位準稍低於自第一通過閘412及第二通過閘414輸出之信號的高電壓位準。
接著，當第一輸入信號DATA 1及第二輸入信號DATA 2中之一者具有高電壓位準且另一者具有低電壓位準時，自第一通過閘412及第二通過閘414輸出之信號具有低電壓位準與高電壓位準，此係由於信號經反相。輸出位準控制器410之輸出節點NODE A經預充電為(例如)電壓VDD/2。因此，輸入至輸出反相器420之信號在預充電為(例如)電壓VDD/2的狀態中擺動至高電壓位準及低電壓位準。
如圖5中所示，當第一輸入信號DATA 1及第二輸入信號DATA 2兩者具有低電壓位準或高電壓位準時，輸入至輸出反相器420之信號之擺動寬度S2及S3小於信號選擇器400之輸出信號的擺動寬度S1。根據圖5中所說明之本發明之實施例，具有低頻率特性之所輸出信號的電壓位準高於現有低電壓位準或低於現有高電壓位準。因此，減小具有低頻率特性之輸出信號的擺動寬度。因此，具有低頻率特性之輸出信號之擺動寬度與具有高頻率特性的輸出信號之擺動寬度之間的差被減小。此外，當輸出電路之輸出信號具有高頻率特性時，輸入至輸出反相器420之信號在預充電為(例如)電壓VDD/2的狀態下擺動至高電壓位準或低電壓位準。因此，可執行快速擺動。
圖6為說明習知輸出電路之輸出信號的眼圖。圖7為說明根據本發明之實施例之輸出電路的輸出信號之眼圖。
根據圖6及圖7中所說明之習知技術，輸出信號之抖動為約30ps。另一方面，根據本發明之實施例，輸出信號之抖動在20ps之下。亦即，如自圖6及圖7可見，根據本發明，具有低頻率特性之作為輸出電路之輸出信號的輸出信號之擺動寬度被減小。因此，具有低頻率特性之輸出信號之擺動寬度與具有高頻率特性的輸出信號之擺動寬度之間的差被減小。此外，當輸出具有高頻率特性之信號時，輸入至輸出反相器420之信號在預充電為(例如)電壓VDD/2的狀態下擺動至高電壓位準或低電壓位準。因此，減小輸出信號的抖動。
圖8至圖10為根據本發明之其他實施例之輸出電路的圖。在圖8至圖10中、在圖5中，與圖4中所示之組成部件等同之部件經指派相同參考數字，且將省略該等部件之解釋。
根據圖8及圖9，輸出位準控制器410之第一驅動器及第二驅動器包括電阻器總成。圖8之輸出位準控制器410A包括兩個電阻而非圖4之反相器403、405、407及409。圖9之輸出位準控制器410B包括兩個通過閘。圖10說明由三態反相器415及416形成信號選擇器400的實施例。
圖8至圖10之實施例說明輸出位準控制器410之各種構造。圖8至圖10中所說明之實施例之基本操作類似於圖4至圖7中所解釋的實施例之基本操作。根據本發明，自輸出位準控制器410輸出之信號的電壓位準與自圖4、圖8及圖9中所示之第一通過閘412及第二通過閘414或圖10中所示之第一三態反相器415及第二三態反相器416輸出之信號的電壓位準相反。
在圖8中，輸出位準控制器410輸出與第一輸入信號DATA 1及第二輸入信號DATA 2之邏輯值相同的邏輯值。輸出位準控制器410輸出與自第一通過閘412及第二通過閘414輸出之信號相反的信號。構成輸出位準控制器410A之兩個電阻器具有相同電阻值。其間，構成輸出位準控制器410A之兩個電阻器以輸出位準控制器410A預驅動信號選擇器400之輸出節點NODE A且信號選擇器400之驅動功率強於輸出位準控制器410A的驅動功率之方式而具有一電阻值。
當第一輸入信號DATA 1及第二輸入信號DATA 2之電壓 位準相同時，輸出位準控制器410A之輸出信號具有與第一輸入信號DATA 1及第二輸入信號DATA 2之電壓位準相同的電壓位準。輸出位準控制器410A之輸出信號之電壓位準與信號選擇器400之輸出信號的位準相反。因此，輸出位準控制器410A減小信號選擇器400之輸出信號的擺動寬度。此外，在第一輸入信號DATA 1及第二輸入信號DATA 2之電壓位準不同時，輸出位準控制器410A對輸出節點NODE A進行預充電。因此，快速擺動操作為可能的。
高信號及低信號而非時脈信號輸入至構成圖9之輸出位準控制器410B的通過閘。因此，構成輸出位準控制器410B之通過閘一直維持接通之狀態。
當第一輸入信號DATA 1及第二輸入信號DATA 2之電壓位準相同時，輸出位準控制器410B之輸出信號具有與第一輸入信號DATA 1及第二輸入信號DATA 2相同的位準。輸出位準控制器410B之輸出信號具有與信號選擇器400之輸出信號相反的位準。因此，輸出位準控制器410B減小信號選擇器400之輸出信號的擺動寬度。此外，當第一輸入信號DATA 1及第二輸入信號DATA 2之電壓位準不同時，輸出位準控制器410B對信號選擇器400之輸出節點NODE A進行預充電。因此，快速擺動操作為可能的。
然而，構成輸出位準控制器410B之通過閘微弱地接通。因此，輸出位準控制器410B之驅動功率強於信號選擇器400的驅動功率。
圖10之輸出位準控制器410由四個反相器形成。此構造藉由信號選擇器400A由第一三態反相器415及第二三態反相器416形成而引起。當第一輸入信號DATA 1及第二輸入信號DATA 2之電壓位準相同時，輸出位準控制器410之輸出信號具有與第一輸入信號DATA 1及第二輸入信號DATA 2相同的位準。輸出位準控制器410之輸出信號具有與信號選擇器400A之輸出信號相反的位準。因此，輸出位準控制器410減小信號選擇器400A之輸出信號的擺動寬度。此外，當第一輸入信號DATA 1及第二輸入信號DATA 2之電壓位準不同時，輸出位準控制器410對信號選擇器400A之輸出節點NODE A進行預充電。因此，快速擺動操作為可能的。
雖然已相對於特定實施例對本發明進行了描述，但熟習此項技術者將顯而易見在不脫離如於以下申請專利範圍中界定之本發明之精神及範疇情況下可進行各種改變及修改。
101．．．第一通過閘
103．．．第二通過閘
105．．．輸出反相器
201．．．第一三態反相器
203．．．第二三態反相器
301．．．輸出位準控制器
303．．．信號選擇器
400．．．信號選擇器
400A．．．信號選擇器
403．．．反相器
405．．．反相器
407．．．反相器
409．．．反相器
410．．．輸出位準控制器
410A．．．輸出位準控制器
410B．．．輸出位準控制器
411．．．反相器
412．．．第一通過閘
413．．．反相器
414．．．第二通過閘
415．．．第一三態反相器
416．．．第二三態反相器
420．．．輸出反相器
CLK_1~CLK_N．．．時脈信號
DATA 1．．．第一輸入信號
DATA 2．．．第二輸入信號
IN_1~IN_N．．．輸入信號
NODE．．．A輸出節點
OUT．．．輸出信號
S1．．．擺動寬度
S2．．．擺動寬度
S3．．．擺動寬度
圖1及圖2為展示習知輸出電路之電路圖。
圖3為說明根據本發明之一實施例之輸出電路的方塊圖。
圖4為說明根據本發明之一實施例之輸出電路的詳細電路圖。
圖5為圖4中所示之輸出電路之時序圖。
圖6為說明習知輸出電路之輸出信號的眼圖。
圖7為說明根據本發明之一實施例之輸出電路的輸出信號之眼圖。
圖8至圖10為根據本發明之另一實施例之輸出電路的詳細電路圖。
301．．．輸出位準控制器
303．．．信號選擇器
CLK_1~CLK_N．．．時脈信號
IN_1~IN_N．．．輸入信號
OUT．．．輸出信號

Claims (15)

  1. 一種一半導體元件之輸出電路，該輸出電路包含：一信號選擇器，其經組態以接收第一輸入信號及第二輸入信號從而回應於一相位信號而循序輸出該第一輸入信號及該第二輸入信號；及一輸出位準控制器，其經組態以接收該第一及第二輸入信號，及基於該第一輸入信號及該第二輸入信號來控制該信號選擇器之一輸出信號的一電壓位準，其中該輸出位準控制器之一輸出信號係藉由組合該第一及第二信號獲得，及一輸出電路，其經組態以在該信號選擇器及該輸出位準控制器之一共同輸出節點處組合該信號選擇器之該輸出信號及該輸出位準控制器之該輸出信號。
  2. 如請求項1之輸出電路，其中該輸出位準控制器在該第一輸入信號及該第二輸入信號相同時減小該輸出信號的一電壓擺動。
  3. 如請求項1之輸出電路，其中該輸出位準控制器向該信號選擇器之該共同輸出節點輸出一信號，該信號具有一與該信號選擇器之該輸出信號之電壓位準相反的電壓位準。
  4. 如請求項3之輸出電路，其中該輸出位準控制器具有一驅動能力，該驅動能力小於該信號選擇器之驅動能力。
  5. 如請求項3之輸出電路，其中該輸出位準控制器預驅動該信號選擇器之該共同輸出節點，且在輸出該信號選擇 器之該輸出信號之前輸出具有與該輸出信號相反之該電壓位準的該信號。
  6. 如請求項3之輸出電路，其中在該第一輸入信號及該第二輸入信號之電壓位準不同於彼此時，該輸出位準控制器預充電該信號選擇器之該共同輸出節點。
  7. 如請求項3之輸出電路，其中該輸出位準控制器包括：一第一驅動器，其經組態以基於該第一輸入信號而向該信號選擇器之該共同輸出節點輸出一信號；及一第二驅動器，其經組態以基於該第二輸入信號而向該信號選擇器之該共同輸出節點輸出一信號。
  8. 如請求項7之輸出電路，其中該第一驅動器及該第二驅動器中之每一者包括至少一反相器。
  9. 如請求項7之輸出電路，其中該第一驅動器及該第二驅動器中之每一者包括一電阻器總成。
  10. 一種一半導體元件之輸出電路，該輸出電路包含：一信號選擇器，其經組態以接收複數個輸入信號，且回應於複數個時脈信號而循序輸出該等輸入信號；及一輸出位準控制器，其經組態以接收該複數個輸入信號且偵測該信號選擇器之一輸出信號具有一低頻率特性還是一高頻率特性，從而回應於該偵測來減小該信號選擇器之該輸出信號的一電壓擺動，其中該輸出位準控制器之一輸出信號係藉由組合該複數個輸入信號獲得。
  11. 如請求項10之輸出電路，其中該輸出位準控制器在該輸 出信號具有一低頻率特性時減小該輸出信號之該電壓擺動。
  12. 一種一半導體元件之輸出電路，該輸出電路包含：一信號選擇器，其經組態以接收複數個輸入信號，且回應於複數個時脈信號而循序輸出該等輸入信號；及一輸出位準控制器，其經組態以接收該複數個輸入信號，且預驅動該信號選擇器之一輸出節點以基於該複數個輸入信號控制該信號選擇器之一輸出信號之一電壓位準，其中該輸出位準控制器之一輸出信號係藉由組合該複數個輸入信號獲得。
  13. 如請求項12之輸出電路，其中該輸出位準控制器在該輸出信號具有一低頻率特性時減小該輸出信號之一電壓擺動。
  14. 一種一半導體元件之輸出電路，該輸出電路包含：一信號傳輸器，其經組態以回應於一控制信號而將一輸入信號傳輸至一輸出節點；及一輸出位準控制器，其經組態以接收該複數個輸入信號及基於該輸入信號來預驅動該輸出節點，其中該輸出位準控制器之一輸出信號係藉由組合該複數個輸入信號獲得。
  15. 如請求項14之輸出電路，其中該輸出位準控制器在該輸出信號具有一低頻率特性時減小該輸出信號之一電壓擺動。
TW098103936A 2008-04-30 2009-02-06 半導體元件之輸出電路 TWI394370B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080040933A KR100933668B1 (ko) 2008-04-30 2008-04-30 출력회로

Publications (2)

Publication Number Publication Date
TW200945780A TW200945780A (en) 2009-11-01
TWI394370B true TWI394370B (zh) 2013-04-21

Family

ID=41231787

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098103936A TWI394370B (zh) 2008-04-30 2009-02-06 半導體元件之輸出電路

Country Status (5)

Country Link
US (2) US7924060B2 (zh)
JP (1) JP2009273125A (zh)
KR (1) KR100933668B1 (zh)
CN (1) CN101572537B (zh)
TW (1) TWI394370B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100933668B1 (ko) * 2008-04-30 2009-12-23 주식회사 하이닉스반도체 출력회로
KR20140002180A (ko) * 2012-06-28 2014-01-08 에스케이하이닉스 주식회사 리시버 회로

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6124736A (en) * 1997-11-28 2000-09-26 Hitachi, Ltd. Logic circuit and its forming method
US6373291B1 (en) * 1999-09-27 2002-04-16 Kabushiki Kaisha Toshiba Pass transistor logic circuit for reducing power consumption

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2557954B2 (ja) * 1988-06-30 1996-11-27 シャープ株式会社 プリセッタブルカウンタ
JP3204690B2 (ja) * 1991-09-03 2001-09-04 株式会社東芝 マルチモード入力回路
US5371684A (en) 1992-03-31 1994-12-06 Seiko Epson Corporation Semiconductor floor plan for a register renaming circuit
JP3288574B2 (ja) * 1996-02-26 2002-06-04 松下電器産業株式会社 データ受信装置
US5706292A (en) 1996-04-25 1998-01-06 Micron Technology, Inc. Layout for a semiconductor memory device having redundant elements
KR100233379B1 (ko) * 1996-11-18 1999-12-01 김영환 데이타 출력버퍼
US6020776A (en) 1998-06-22 2000-02-01 Xilinx, Inc. Efficient multiplexer structure for use in FPGA logic blocks
DE10152888A1 (de) * 2001-10-26 2003-05-15 Infineon Technologies Ag Integrierter Analogmultiplexer
KR100413774B1 (ko) 2002-02-22 2004-01-03 삼성전자주식회사 래이 아웃 면적을 감소시키는 반도체 메모리 장치
CN1232043C (zh) * 2002-03-01 2005-12-14 瑞昱半导体股份有限公司 混合式锁相回路及其控制方法
CN2552083Y (zh) * 2002-07-08 2003-05-21 威盛电子股份有限公司 选通信号及并列数据信号的输出电路
US6768335B1 (en) * 2003-01-30 2004-07-27 Xilinx, Inc. Integrated circuit multiplexer including transistors of more than one oxide thickness
JP4138521B2 (ja) 2003-02-13 2008-08-27 富士通株式会社 半導体装置
JP2005038526A (ja) 2003-07-16 2005-02-10 Matsushita Electric Ind Co Ltd 半導体記憶装置
KR100540472B1 (ko) 2003-10-31 2006-01-11 주식회사 하이닉스반도체 데이터 출력에 관한 동작마진이 향상된 메모리 장치
US7092180B2 (en) * 2004-04-01 2006-08-15 Agere Systems Inc. Asymmetry correction for magneto-resistive heads
US7525341B1 (en) * 2004-09-20 2009-04-28 Marvell Israel (M.I.S.L.) Ltd. Time-balanced multiplexer switching methods and apparatus
KR100714021B1 (ko) * 2006-06-15 2007-05-04 주식회사 하이닉스반도체 출력 신호의 출력 지연 시간을 감소시키는 먹싱 회로
KR100933668B1 (ko) * 2008-04-30 2009-12-23 주식회사 하이닉스반도체 출력회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6124736A (en) * 1997-11-28 2000-09-26 Hitachi, Ltd. Logic circuit and its forming method
US6373291B1 (en) * 1999-09-27 2002-04-16 Kabushiki Kaisha Toshiba Pass transistor logic circuit for reducing power consumption

Also Published As

Publication number Publication date
US8248103B2 (en) 2012-08-21
US7924060B2 (en) 2011-04-12
CN101572537A (zh) 2009-11-04
US20090273385A1 (en) 2009-11-05
TW200945780A (en) 2009-11-01
US20110156791A1 (en) 2011-06-30
JP2009273125A (ja) 2009-11-19
KR100933668B1 (ko) 2009-12-23
KR20090115009A (ko) 2009-11-04
CN101572537B (zh) 2013-03-13

Similar Documents

Publication Publication Date Title
US9722582B2 (en) Semiconductor device with output driver pre-emphasis scheme
US7064989B2 (en) On-die termination control circuit and method of generating on-die termination control signal
US8471602B2 (en) Output driver and semiconductor apparatus having the same
JP5499808B2 (ja) 受信回路、受信回路の制御方法及び受信回路の試験方法
KR100956781B1 (ko) 데이터 출력회로
TWI547092B (zh) 具有動態輸出阻抗之邏輯訊號驅動裝置
JP2009252322A (ja) 半導体メモリ装置
KR20080113730A (ko) 온-다이 터미네이션 저항 측정장치 및 반도체 메모리 장치
US7663397B2 (en) Semiconductor device including on-die termination control circuit having pipe line varying with frequency range
US9391594B2 (en) Semiconductor device
TWI394370B (zh) 半導體元件之輸出電路
US8504320B2 (en) Differential SR flip-flop
US20120112813A1 (en) Latch Circuits with Synchronous Data Loading and Self-Timed Asynchronous Data Capture
US8350613B2 (en) Signal delay circuit, clock transfer control circuit and semiconductor device having the same
US7567093B2 (en) Semiconductor memory device with on-die termination circuit
KR20080100948A (ko) 반도체 장치의 데이터 출력회로
US20240242747A1 (en) Off-chip driving device and driving capability enhancement method thereof
US6549471B1 (en) Adiabatic differential driver
KR102125569B1 (ko) 데이터 전송 회로
US20040130350A1 (en) Dynamic circuitry with on-chip temperature-controlled keeper device
KR102125570B1 (ko) 데이터 전송 회로
US8525550B2 (en) Repeater circuit with multiplexer and state element functionality
KR20090115563A (ko) 데이터 라인 터미네이션 장치
KR20100068667A (ko) 신호의 라이징 특성을 개선한 드라이버
JP2013062766A (ja) 半導体装置