KR20110081694A - 박막 트랜지스터의 제조 방법 및 표시 장치의 제조 방법 - Google Patents

박막 트랜지스터의 제조 방법 및 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20110081694A
KR20110081694A KR1020100001977A KR20100001977A KR20110081694A KR 20110081694 A KR20110081694 A KR 20110081694A KR 1020100001977 A KR1020100001977 A KR 1020100001977A KR 20100001977 A KR20100001977 A KR 20100001977A KR 20110081694 A KR20110081694 A KR 20110081694A
Authority
KR
South Korea
Prior art keywords
electrode
drain electrode
source electrode
driving
thin film
Prior art date
Application number
KR1020100001977A
Other languages
English (en)
Inventor
지영길
김득종
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020100001977A priority Critical patent/KR20110081694A/ko
Priority to US12/929,212 priority patent/US8288182B2/en
Publication of KR20110081694A publication Critical patent/KR20110081694A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

박막 트랜지스터의 제조 방법은 기판 상에 금속층을 제1 온도로 증착한 후 식각함으로써, 기판 상에 소스 전극 및 드레인 전극을 형성하는 단계, 소스 전극 및 드레인 전극 상에 보호층을 형성하는 단계 및 보호층을 제1 온도보다 높은 제2 온도로 열처리하는 단계를 포함한다.

Description

박막 트랜지스터의 제조 방법 및 표시 장치의 제조 방법{METHOD FOR MANUFACTURING THIN FILM TRANSISTOR AND DISPLAY DEVICE}
본 발명은 박막 트랜지스터의 제조 방법에 관한 것으로서, 보다 상세하게는 열처리를 수행하는 박막 트랜지스터의 제조 방법 및 표시 장치의 제조 방법에 관한 것이다.
표시 장치는 이미지를 표시하는 장치로서, 최근 유기 발광 표시 장치(organic light emitting diode display)가 주목 받고 있다.
유기 발광 표시 장치는 자체 발광 특성을 가지며, 액정 표시 장치(liquid crystal display device)와 달리 별도의 광원을 필요로 하지 않으므로 두께와 무게를 줄일 수 있다. 또한, 유기 발광 표시 장치는 낮은 소비 전력, 높은 휘도 및 높은 반응 속도 등의 고품위 특성을 나타낸다.
종래의 유기 발광 표시 장치는 소스 전극 및 드레인 전극을 포함하는 하나 이상의 박막 트랜지스터를 포함한다. 박막 트랜지스터의 소스 전극 및 드레인 전극은 화학 기상 증착(chemical vapor deposition, CVD) 등의 증착 공정을 이용해 기판 상에 금속층을 형성한 후, 이 금속층을 식각함으로써 형성된다.
그런데, 화학 기상 증착 등의 증착 공정을 이용해 형성되는 금속층은 금속층을 구성하는 분자가 치밀하게 형성되지 않아서 금속층으로부터 형성되는 소스 전극 및 드레인 전극 내에 나노 내지 마이크로 사이즈의 빈공간 등의 결함이 발생되는 문제점이 있었다.
이와 같이, 소스 전극 및 드레인 전극 내에 결함이 발생될 경우, 박막 트랜지스터를 통한 전류의 흐름이 소스 전극 및 드레인 전극 내에 발생된 결함에 의해 지연됨으로써, 박막 트랜지스터를 포함하는 유기 발광 표시 장치가 구현하는 이미지(image)에 얼룩 등이 발생되어 전체적인 유기 발광 표시 장치의 표시 품질이 저하되는 문제점이 있었다.
본 발명의 일 실시예는 상술한 문제점을 해결하기 위한 것으로서, 소스 전극 및 드레인 전극에 결함이 발생되는 것이 억제된 박막 트랜지스터의 제조 방법 및 표시 장치의 제조 방법을 제공하고자 한다.
상술한 기술적 과제를 달성하기 위한 본 발명의 제1 측면은 기판 상에 금속층을 제1 온도로 증착한 후 식각함으로써, 기판 상에 소스 전극 및 드레인 전극을 형성하는 단계, 소스 전극 및 드레인 전극 상에 보호층을 형성하는 단계 및 보호층을 제1 온도보다 높은 제2 온도로 열처리하는 단계를 포함하는 박막 트랜지스터의 제조 방법을 제공한다.
제1 온도는 280℃ 내지 320℃일 수 있다.
제2 온도는 실질적으로 330℃일 수 있다.
금속층의 증착은 화학 기상 증착(chemical vapor deposition) 공정을 이용해 수행될 수 있다.
소스 전극 및 드레인 전극은 알루미늄으로 이루어져 있으며, 보호층은 질화물(SiNx) 및 산화물(SiOx) 중 하나 이상으로 이루어질 수 있다.
또한, 본 발명의 제2 측면은 기판 상에 금속층을 제1 온도로 증착한 후 식각함으로써, 기판 상에 박막 트랜지스터를 구성하는 소스 전극 및 드레인 전극을 형성하는 단계, 소스 전극 및 드레인 전극 상에 보호층을 형성하는 단계 및 보호층을 제1 온도보다 높은 제2 온도로 열처리하는 단계를 포함하는 표시 장치의 제조 방법을 제공한다.
제1 온도는 280℃ 내지 320℃일 수 있다.
제2 온도는 실질적으로 330℃일 수 있다.
금속층의 증착은 화학 기상 증착 공정을 이용해 수행될 수 있다.
소스 전극 및 드레인 전극은 알루미늄으로 이루어져 있으며, 보호층은 질화물(SiNx) 및 산화물(SiOx) 중 하나 이상으로 이루어질 수 있다.
소스 및 드레인 전극 상에 제1 전극, 유기 발광층 및 제2 전극을 순차적으로 형성하는 단계를 더 포함할 수 있다.
상술한 본 발명의 과제 해결 수단의 일부 실시예 중 하나에 의하면, 소스 전극 및 드레인 전극에 결함이 발생되는 것이 억제된 박막 트랜지스터의 제조 방법 및 표시 장치의 제조 방법이 제공된다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법에 따라 제조된 유기 발광 표시 장치를 나타낸 단면도이다.
도 2는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법에 따라 제조된 유기 발광 표시 장치의 화소의 구조를 나타낸 배치도이다.
도 3은 도 2의 Ⅲ-Ⅲ을 따른 단면도이다.
도 4는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법을 나타낸 순서도이다.
도 5 내지 도 8은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법을 설명하기 위한 도면이다.
도 6은 도 5의 A 부분의 확대도이다.
도 8은 도 7의 B 부분의 확대도이다.
도 9는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법에 의해 제조된 유기 발광 표시 장치의 표시 품질 향상을 확인하기 위한 실험을 설명하기 위한 표이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 “상에” 있다고 할 때, 이는 다른 부분 “바로 상에” 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 “포함” 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서, “~상에”라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상측에 위치하는 것을 의미하는 것은 아니다.
또한, 이하에서 본 발명의 일 실시예에 따른 표시 장치로서, 하나 이상의 박막 트랜지스터(thin film transistor, TFT)를 포함하는 유기 발광 표시 장치를 대표적인 예로서 설명하나, 본 발명의 다른 실시예에 따른 표시 장치는 하나 이상의 박막 트랜지스터를 포함하는 액정 표시 장치(liquid crystal display device, LCD) 등일 수 있다.
이하, 도 1 및 도 3을 참조하여 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법에 따라 제조된 유기 발광 표시 장치(101)를 우선적으로 설명한다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법에 따라 제조된 유기 발광 표시 장치를 나타낸 단면도이다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법에 따라 제조된 유기 발광 표시 장치(101)는 제1 기판(100), 배선부(200), 유기 발광 소자(300) 및 제2 기판(400)을 포함한다.
제1 기판(100) 및 제2 기판(400)은 유리 또는 폴리머 등을 포함하는 광 투과성 및 전기 절연성 기판이다. 제1 기판(100)과 제2 기판(400)은 상호 대향하고 있으며, 실런트(sealant)에 의해 합착되어 있다. 제1 기판(100)과 제2 기판(400) 사이에는 배선부(200) 및 유기 발광 소자(300)가 위치하고 있으며, 제1 기판(100) 및 제2 기판(400)은 배선부(200) 및 유기 발광 소자(300)를 외부의 간섭으로부터 보호한다.
배선부(200)는 스위칭 및 구동 박막 트랜지스터(10, 20)(도 2에 도시)를 포함하며, 유기 발광 소자(300)에 신호를 전달하여 유기 발광 소자(300)를 구동한다. 유기 발광 소자(300)는 배선부(200)로부터 전달받은 신호에 따라 빛을 발광한다.
배선부(200) 상에는 유기 발광 소자(300)가 위치하고 있다.
유기 발광 소자(300)는 제1 기판(100) 상의 표시 영역에 위치한다. 유기 발광 소자(300)는 배선부(200)로부터 신호를 전달 받으며, 전달 받은 신호에 의해 이미지(image)를 표시한다.
이하, 도 2 및 도 3을 참조하여 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법에 따라 제조된 유기 발광 표시 장치(101)의 내부 구조에 대해 자세히 설명한다.
도 2는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법에 따라 제조된 유기 발광 표시 장치의 화소의 구조를 나타낸 배치도이다. 도 3은 도 2의 Ⅲ-Ⅲ을 따른 단면도이다.
이하에서, 배선부(200) 및 유기 발광 소자(300)의 구체적인 구조는 도 2 및 도 3에 나타나 있으나, 본 발명의 실시예가 도 2 및 도 3에 도시된 구조에 한정되는 것은 아니다. 배선부(200) 및 유기 발광 소자(300)는 해당 기술 분야의 전문가가 용이하게 변형 실시할 수 있는 범위 내에서 다양한 구조로 형성될 수 있다. 예컨대, 첨부 도면에서는, 표시 장치로서, 하나의 화소에 두개의 박막 트랜지스터(thin film transistor, TFT)와 하나의 축전 소자(capacitor)를 구비하는 2Tr-1Cap 구조의 능동 구동(active matrix, AM)형 유기 발광 표시 장치를 도시하고 있지만, 본 발명은 이에 한정되는 것은 아니다. 따라서 표시 장치는 박막 트랜지스터의 개수, 축전 소자의 개수 및 배선의 개수가 한정되지 않는다. 한편, 화소는 이미지를 표시하는 최소 단위를 말하며, 표시 장치는 복수의 화소들을 통해 이미지를 표시한다.
도 2 및 도 3에 도시된 바와 같이, 유기 발광 표시 장치(101)는 하나의 화소마다 각각 형성된 스위칭 박막 트랜지스터(10), 구동 박막 트랜지스터(20), 축전 소자(80) 및 유기 발광 소자(300)를 포함한다. 여기서, 스위칭 박막 트랜지스터(10), 구동 박막 트랜지스터(20) 및 축전 소자(80)를 포함하는 구성을 배선부(200)라 한다. 그리고, 배선부(200)는 제1 기판(100)의 일 방향을 따라 배치되는 게이트 라인(151), 게이트 라인(151)과 절연 교차되는 데이터 라인(171) 및 공통 전원 라인(172)을 더 포함한다. 여기서, 하나의 화소는 게이트 라인(151), 데이터 라인(171) 및 공통 전원 라인(172)을 경계로 정의될 수 있으나, 반드시 이에 한정되는 것은 아니다.
유기 발광 소자(300)는 제1 전극(710), 제1 전극(710) 상에 위치하는 유기 발광층(720), 유기 발광층(720) 상에 위치하는 제2 전극(730)을 포함한다.
제1 전극(710)은 정공 주입 전극인 양극(anode)이 되며, 제2 전극(730)은 전자 주입 전극인 음극(cathode)이 된다. 그러나 본 발명의 일 실시예가 반드시 이에 한정되는 것은 아니며, 유기 발광 표시 장치(101)의 구동 방법에 따라 제1 전극(710)이 음극이 되고, 제2 전극(730)이 양극이 될 수도 있다. 제1 전극(710) 및 제2 전극(730)으로부터 각각 정공과 전자가 유기 발광층(720) 내부로 주입되며, 유기 발광층(720) 내부로 주입된 정공과 전자가 결합한 엑시톤(exiton)이 여기 상태로부터 기저 상태로 떨어질 때 유기 발광층(720)의 발광이 이루어진다. 또한, 제1 전극(710) 및 제2 전극(730) 중 하나 이상은 빛의 일 부분은 통과시키고 다른 부분은 반사시킨다. 제1 전극(710) 및 제2 전극(730) 중 하나 이상은 리튬(Li), 알루미늄(Al), 칼슘(Ca), 마그네슘(Mg), 은(Ag), 마그네슘은(MgAg), 리튬알루미늄(LiAl), 인듐틴옥사이드(indium tin oxide, ITO) 및 인듐징크옥사이드(indium zinc oxide, IZO) 중 하나 이상을 포함하는 단층 또는 복층의 반투과 도전층으로 구성된다.
이와 같이, 본 발명의 일 실시예에 따른 유기 발광 표시 장치(101)에서 유기 발광 소자(300)는 제1 기판(100) 및 제2 기판(400) 중 하나 이상의 방향으로 빛을 방출한다. 즉, 유기 발광 표시 장치(101)는 전면, 배면 또는 양면 발광형일 수 있다.
축전 소자(80)는 층간 절연막(161)을 사이에 두고 배치된 한 쌍의 축전판(158, 178)을 포함한다. 여기서, 층간 절연막(161)은 유전체가 되며, 축전 소자(80)에서 축전된 전하와 양 축전판(158, 178) 사이의 전압에 의해 축전 소자(80)의 축전 용량이 결정된다.
스위칭 박막 트랜지스터(10)는 스위칭 반도체층(131), 스위칭 게이트 전극(152), 스위칭 소스 전극(173) 및 스위칭 드레인 전극(174)을 포함한다. 구동 박막 트랜지스터(20)는 구동 반도체층(132), 구동 게이트 전극(155), 구동 소스 전극(176) 및 구동 드레인 전극(177)을 포함한다.
스위칭 박막 트랜지스터(10)는 발광시키고자 하는 화소를 선택하는 스위칭 소자로서 사용된다. 스위칭 게이트 전극(152)은 게이트 라인(151)에 연결된다. 스위칭 소스 전극(173)은 데이터 라인(171)에 연결된다. 스위칭 드레인 전극(174)은 스위칭 소스 전극(173)으로부터 이격 배치되며 어느 한 축전판(158)과 연결된다.
구동 박막 트랜지스터(20)는 선택된 화소 내의 유기 발광 소자(300)의 유기 발광층(720)을 발광시키기 위한 신호인 구동 전원을 공통 전원 라인(172)으로부터 전달 받아 제1 전극(710)에 인가한다. 구동 게이트 전극(155)은 스위칭 드레인 전극(174)과 연결된 축전판(158)과 연결된다. 구동 소스 전극(176) 및 다른 한 축전판(178)은 각각 공통 전원 라인(172)과 연결되어 공통 전원 라인(172)으로부터 연장되어 있다. 구동 드레인 전극(177)은 보호층(181) 에 형성된 컨택홀(contact hole)을 통해 유기 발광 소자(300)의 제1 전극(710)과 연결된다.
이와 같은 구조에 의하여, 스위칭 박막 트랜지스터(10)는 게이트 라인(151)에 인가되는 게이트 전압에 의해 작동하여 데이터 라인(171)에 인가되는 데이터 전압을 구동 박막 트랜지스터(20)로 전달하는 역할을 한다. 공통 전원 라인(172)으로부터 구동 박막 트랜지스터(20)에 인가되는 공통 전압과 스위칭 박막 트랜지스터(10)로부터 전달된 데이터 전압의 차에 해당하는 전압이 축전 소자(80)에 저장되고, 축전 소자(80)에 저장된 전압에 대응하는 전류가 구동 박막 트랜지스터(20)를 통해 유기 발광 소자(300)로 흘러 유기 발광 소자(300)가 발광하게 된다.
한편, 층간 절연막(161)의 상에는 데이터 라인(171), 스위칭 소스 전극(173), 스위칭 드레인 전극(174), 구동 소스 전극(176), 구동 드레인 전극(177) 및 축전판(178)이 위치하고 있으며, 데이터 라인(171), 스위칭 소스 전극(173), 스위칭 드레인 전극(174), 구동 소스 전극(176), 구동 드레인 전극(177) 및 축전판(178) 상에는 보호층(181)이 위치하고 있다. 데이터 라인(171), 스위칭 소스 전극(173), 스위칭 드레인 전극(174), 구동 소스 전극(176), 구동 드레인 전극(177) 및 축전판(178)은 동일한 금속층을 포토리소그래피(photolithography) 등의 멤스(MEMS, microelectromechanicalsystems) 공정을 이용해 식각함으로써 형성된다. 데이터 라인(171), 공통 전원 라인(172), 스위칭 소스 전극(173), 스위칭 드레인 전극(174), 구동 소스 전극(176), 구동 드레인 전극(177) 및 축전판(178)은 동일한 금속층을 식각하여 형성됨으로써 동일한 도전성 재료로 형성된다. 데이터 라인(171), 공통 전원 라인(172), 스위칭 소스 전극(173), 스위칭 드레인 전극(174), 구동 소스 전극(176), 구동 드레인 전극(177) 및 축전판(178)은 알루미늄(Al)으로 이루어져 있으며, 500Å 내지 10000Å의 두께를 가지고 있다. 이 범위 중 데이터 라인(171), 공통 전원 라인(172), 스위칭 소스 전극(173), 스위칭 드레인 전극(174), 구동 소스 전극(176), 구동 드레인 전극(177) 및 축전판(178)은 실질적으로 5200Å의 두께를 가지고 있을 수 있다. 보호층(181)은 질화물(SiNx) 및 산화물(SiOx) 중 하나 이상으로 이루어진 무기막이며, 500Å 내지 10000Å의 두께를 가지고 있다. 이 범위 중 보호층(181)은 실질적으로 3000Å의 두께를 가지고 있을 수 있다. 데이터 라인(171), 공통 전원 라인(172), 스위칭 소스 전극(173), 스위칭 드레인 전극(174), 구동 소스 전극(176), 구동 드레인 전극(177) 및 축전판(178)을 구성하는 분자들은 치밀한 구조로 형성되어 있으며, 데이터 라인(171), 공통 전원 라인(172), 스위칭 소스 전극(173), 스위칭 드레인 전극(174), 구동 소스 전극(176), 구동 드레인 전극(177) 및 축전판(178)을 구성하는 분자들이 치밀한 구조로 형성됨으로써, 데이터 라인(171), 공통 전원 라인(172), 스위칭 소스 전극(173), 스위칭 드레인 전극(174), 구동 소스 전극(176), 구동 드레인 전극(177) 및 축전판(178)을 통해 제1 전극(710)으로 이동되는 전류가 데이터 라인(171), 공통 전원 라인(172), 스위칭 소스 전극(173), 스위칭 드레인 전극(174), 구동 소스 전극(176), 구동 드레인 전극(177) 및 축전판(178) 내에서 지연되는 것이 억제된다. 데이터 라인(171), 공통 전원 라인(172), 스위칭 소스 전극(173), 스위칭 드레인 전극(174), 구동 소스 전극(176), 구동 드레인 전극(177) 및 축전판(178)를 구성하는 분자들이 치밀한 구조로 형성되는 원리는 후술한다.
이하, 도 3 내지 도 8을 참조하여 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법에 대하여 설명한다. 이하에서는 상술한 유기 발광 표시 장치(101)에 포함된 스위칭 박막 트랜지스터(10) 및 구동 박막 트랜지스터(20) 중 설명의 편의 상 구동 박막 트랜지스터(20)가 위치하는 부분을 중심으로 설명한다.
도 4는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법을 나타낸 순서도이다. 도 5 내지 도 8은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법을 설명하기 위한 도면이다.
도 4 내지 도 7에 도시된 바와 같이, 우선, 제1 기판(100) 상에 데이터 전극(171), 구동 소스 전극(176), 구동 드레인 전극(177), 축전판(178) 및 공통 전원 라인(172)을 형성한다(S110).
구체적으로, 우선 도 5에 도시된 바와 같이, 제1 기판(100) 상에 구동 반도체층(132), 구동 게이트 전극(155), 축전판(158) 및 층간 절연막(161)을 형성한 후, 층간 절연막(161) 상에 금속층(170)을 형성한다. 이 때, 금속층(170)은 화학 기상 증착(chemical vapor deposition, CVD) 공정을 이용해 층간 절연막(161) 상에 형성되며, 증착 수단으로서 알루미늄을 이용해 형성된다. 즉, 금속층(170)은 알루미늄으로 이루어지게 되며, 500Å 내지 10000Å의 두께를 가지게 된다. 이 범위의 두께 중 금속층(170)은 실질적으로 5200Å의 두께를 가질 수 있다. 금속층(170)은 280℃ 내지 320℃의 제1 온도로 층간 절연막(161) 상에 형성된다.
층간 절연막(161) 상에 형성되는 금속층(170)은 내부에 빈공간 등의 결함이 발생되게 되는데, 이를 도 6을 참조하여 설명한다.
도 6은 도 5의 A 부분의 확대도이다.
도 6에 도시된 바와 같이, 280℃ 내지 320℃의 제1 온도로 화학 기상 증착 공정을 이용해 층간 절연막(161) 상에 형성된 금속층(170)은 증착 수단으로부터 층간 절연막(161)에 증착되면서 금속층(170)을 형성할 때, 금속층(170)을 구성하는 분자들의 온도가 낮아짐으로써, 금속층(170)을 구성하는 분자들이 충분한 이동도(mobility)를 가지지 못한다. 즉, 금속층(170)을 구성하는 분자들이 충분한 이동도를 가지지 못함으로써, 금속층(170) 내에 빈공간 등의 결함(D)이 발생된다. 이 결함(D)은 금속층(170)을 통한 전류의 흐름을 억제하는 역할을 한다.
다음, 도 7에 도시된 바와 같이, 금속층(170)을 포토리소그래피 등의 멤스 공정을 이용해 식각함으로써, 데이터 전극(171), 구동 소스 전극(176), 구동 드레인 전극(177), 축전판(178) 및 공통 전원 라인(172)을 형성한다. 데이터 전극(171), 구동 소스 전극(176), 구동 드레인 전극(177), 축전판(178) 및 공통 전원 라인(172)은 알루미늄으로 이루어지게 되며, 500Å 내지 10000Å의 두께를 가지게 된다. 이 범위의 두께 중 데이터 전극(171), 구동 소스 전극(176), 구동 드레인 전극(177), 축전판(178) 및 공통 전원 라인(172)을 형성한다. 데이터 전극(171), 구동 소스 전극(176), 구동 드레인 전극(177), 축전판(178) 및 공통 전원 라인(172)은 실질적으로 5200Å의 두께를 가질 수 있다.
이와 같은 공정에 의해, 데이터 전극(171), 구동 소스 전극(176), 구동 드레인 전극(177), 축전판(178) 및 공통 전원 라인(172)이 금속층(170)으로부터 형성되더라도, 금속층(170) 내에 위치하고 있던 결함(D)은 여전히 데이터 전극(171), 구동 소스 전극(176), 구동 드레인 전극(177), 축전판(178) 및 공통 전원 라인(172) 내에 위치한다.
다음, 데이터 전극(171), 구동 소스 전극(176), 구동 드레인 전극(177), 축전판(178) 및 공통 전원 라인(172) 상에 보호층(181)을 형성한다(S120).
구체적으로, 데이터 전극(171), 구동 소스 전극(176), 구동 드레인 전극(177), 축전판(178) 및 공통 전원 라인(172) 상에 질화물(SiNx) 및 산화물(SiOx) 중 하나 이상으로 이루어진 무기막인 보호층(181)을 형성한다. 보호층(181)은 500Å 내지 10000Å의 두께를 가지며, 이 범위의 두께 중 실질적으로 3000Å의 두께를 가지고 형성될 수 있다.
다음, 보호층(181)을 열처리한다(S130).
구체적으로, 데이터 전극(171), 구동 소스 전극(176), 구동 드레인 전극(177), 축전판(178) 및 공통 전원 라인(172)으로 형성되는 금속층(170)이 형성된 온도인 280℃ 내지 320℃의 제1 온도보다 높은 제2 온도로 보호층(181)을 열처리한다. 보호층(181)을 열처리함으로써, 보호층(181)에 덮혀 있는 데이터 전극(171), 구동 소스 전극(176), 구동 드레인 전극(177), 축전판(178) 및 공통 전원 라인(172)에 보호층(181)을 통해 열(H)이 전달되며, 이 열(H)에 의해 데이터 전극(171), 구동 소스 전극(176), 구동 드레인 전극(177), 축전판(178) 및 공통 전원 라인(172)을 구성하는 분자들이 치밀한 구조를 가지게 됨으로써, 데이터 전극(171), 구동 소스 전극(176), 구동 드레인 전극(177), 축전판(178) 및 공통 전원 라인(172) 내에 빈공간 등의 결함(D)이 발생되는 것이 최소화된다.
이와 같은 공정에 의해 구동 박막 트랜지스터(20)가 제조되며, 구동 박막 트랜지스터(20)가 제조될 때, 스위칭 박막 트랜지스터(10) 역시 동시에 제조된다.
요컨대, 동일한 금속층(170)으로부터 형성되는 데이터 라인(171), 공통 전원 라인(172), 스위칭 소스 전극(173), 스위칭 드레인 전극(174), 구동 소스 전극(176), 구동 드레인 전극(177) 및 축전판(178) 내에 빈공간 등의 결함(D)이 최소화됨으로써, 스위칭 박막 트랜지스터(10) 및 구동 박막 트랜지스터(20)를 통해 제1 전극(710)으로 이동하는 전류의 흐름이 저하되는 것이 억제되며, 전체적인 유기 발광 표시 장치(101)의 표시 품질의 저하가 억제된다.
이상과 같은 보호층(181)을 통한 열처리에 의해 데이터 전극(171), 구동 소스 전극(176), 구동 드레인 전극(177), 축전판(178) 및 공통 전원 라인(172)을 구성하는 분자들이 결함(D)이 최소화되는 치밀한 구조를 가지게 되는 것을 도 8을 참조하여 구동 드레인 전극(177)을 예로서 설명한다.
도 8은 도 7의 B 부분의 확대도이다.
도 8에 도시된 바와 같이, 보호층(181)을 통해 열(H)이 금속층(170)으로부터 형성된 구동 드레인 전극(177)에 가해지면, 이 열(H)에 의해 구동 드레인 전극(177)을 구성하는 분자들의 깁스 자유 에너지(Gibbs free energy)가 상승됨으로써, 구동 드레인 전극(177)을 구성하는 분자들의 엔탈피(enthalpy) 및 엔트로피(entropy)가 상승하게 된다. 특히, 금속층(170)이 증착되는 제1 온도보다 열처리에 의해 보호층(181)을 통해 금속층(170)으로 전달되는 열(H)이 제1 온도보다 높은 제2 온도를 가지고 있기 때문에, 구동 드레인 전극(177)을 구성하는 분자들의 엔탈피 및 엔트로피가 금속층(170)이 증착될 때의 분자들의 엔탈피 및 엔트로피보다 더 상승하게 된다. 이로 인해, 구동 드레인 전극(177)을 구성하는 분자들이 불안정한 상태로 변하여 분자들의 이동도가 상승함으로써, 구동 드레인 전극(177) 내에 발생된 빈공간 등의 결함(D)이 결함(D) 주위에 있는 분자들의 이동에 의해 채워진다. 즉, 금속층(170)이 증착되는 제1 온도보다 더 높은 제2 온도로 보호층(181)을 열처리함으로써, 보호층(181)에 덮혀있는 구동 드레인 전극(177)을 구성하는 분자들이 치밀한 구조를 이루게 된다.
이후, 구동 드레인 전극(177)을 구성하는 분자들이 불안정한 상태로부터 안정한 상태로 변화하는 가역 방향으로의 변화에 의해, 결함(D)이 분자들로 채워진 상태에서 분자들의 이동도가 하락함으로써, 열처리 전에 구동 드레인 전극(177) 내에 발생되었던 빈공간 등의 결함(D)이 최소화된다. 즉, 보호층(181)을 통한 열(H)에 의해 구동 드레인 전극(177)을 구성하는 분자들이 치밀한 구조를 가지게 된다.
이상과 같은 보호층(181)의 열처리에 의해 데이터 라인(171), 공통 전원 라인(172), 스위칭 소스 전극(173), 스위칭 드레인 전극(174), 구동 소스 전극(176), 구동 드레인 전극(177) 및 축전판(178) 각각을 구성하는 분자들이 치밀한 구조를 가짐으로써, 스위칭 박막 트랜지스터(10) 및 구동 박막 트랜지스터(20)를 통해 제1 전극(710)으로 이동하는 전류의 흐름이 저하되는 것이 최소화되며, 이로 인해 유기 발광 표시 장치(101)의 표시 품질이 향상된다.
이하, 도 9를 참조하여, 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법에 의해 제조된 유기 발광 표시 장치(101)의 표시 품질 향상을 확인하기 위한 실험을 설명한다.
도 9는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법에 의해 제조된 유기 발광 표시 장치의 표시 품질 향상을 확인하기 위한 실험을 설명하기 위한 표이다.
도 9에 도시된 바와 같이, 우선, 실험예1은 금속층(170)을 실질적으로 280℃의 제1 온도로 화학 기상 증착 공정을 이용해 증착한 후, 보호층(181)을 330℃의 제2 온도로 열처리한 유기 발광 표시 장치(101)이고, 실험예2는 금속층(170)을 실질적으로 300℃의 제1 온도로 화학 기상 증착 공정을 이용해 증착한 후, 보호층(181)을 330℃의 제2 온도로 열처리한 유기 발광 표시 장치(101)이고, 실험예3은 금속층(170)을 실질적으로 310℃의 제1 온도로 화학 기상 증착 공정을 이용해 증착한 후, 보호층(181)을 330℃의 제2 온도로 열처리한 유기 발광 표시 장치(101)이며, 실험예4는 금속층(170)을 실질적으로 320℃의 제1 온도로 화학 기상 증착 공정을 이용해 증착한 후, 보호층(181)을 330℃의 제2 온도로 열처리한 유기 발광 표시 장치(101)이다. 또한, 비교예는 금속층(170)을 실질적으로 350℃의 제1 온도로 화학 기상 증착 공정을 이용해 증착한 후, 보호층(181)을 330℃의 제2 온도로 열처리한 유기 발광 표시 장치이다.
실험예1 내지 실험예4 및 비교예 각각에 따른 유기 발광 표시 장치에 포함된 금속층(170)으로부터 형성된 데이터 라인(171), 공통 전원 라인(172), 스위칭 소스 전극(173), 스위칭 드레인 전극(174), 구동 소스 전극(176), 구동 드레인 전극(177) 및 축전판(178)은 알루미늄(Al)으로 이루어져 실질적으로 5200Å의 두께를 가지며, 보호층(181)은 산화물(SiOx) 및 질화물(SiNx)로 이루어져 실질적으로 3000Å의 두께를 가진다.
도 9에 도시된 바와 같이, 실험예1 내지 실험예4 각각에 따른 유기 발광 표시 장치(101)는 각각이 구현하는 이미지(image)에 얼룩이 발생되지 않는 것을 확인하였으며, 비교예에 따른 유기 발광 표시 장치는 구현하는 이미지에 얼룩이 발생되는 것을 확인하였다.
즉, 데이터 라인(171), 공통 전원 라인(172), 스위칭 소스 전극(173), 스위칭 드레인 전극(174), 구동 소스 전극(176), 구동 드레인 전극(177) 및 축전판(178)이 형성되는 금속층(170)을 증착하는 제1 온도보다 데이터 라인(171), 공통 전원 라인(172), 스위칭 소스 전극(173), 스위칭 드레인 전극(174), 구동 소스 전극(176), 구동 드레인 전극(177) 및 축전판(178)을 덮는 보호층(181)을 열처리하는 온도인 제2 온도가 높을 경우, 데이터 라인(171), 공통 전원 라인(172), 스위칭 소스 전극(173), 스위칭 드레인 전극(174), 구동 소스 전극(176), 구동 드레인 전극(177) 및 축전판(178) 내에 결함이 발생되는 것이 억제됨으로써, 유기 발광 표시 장치(101)의 표시 품질이 향상된다.
본 발명을 앞서 기재한 바에 따라 바람직한 실시예를 통해 설명하였지만, 본 발명은 이에 한정되지 않으며 다음에 기재하는 특허청구범위의 개념과 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에 종사하는 자들은 쉽게 이해할 것이다.
176: 구동 소스 전극, 177: 구동 드레인 전극, 181: 보호층

Claims (11)

  1. 기판 상에 금속층을 제1 온도로 증착한 후 식각함으로써, 상기 기판 상에 소스 전극 및 드레인 전극을 형성하는 단계;
    상기 소스 전극 및 드레인 전극 상에 보호층을 형성하는 단계; 및
    상기 보호층을 상기 제1 온도보다 높은 제2 온도로 열처리하는 단계
    를 포함하는 박막 트랜지스터의 제조 방법.
  2. 제1항에서,
    상기 제1 온도는 280℃ 내지 320℃인 박막 트랜지스터의 제조 방법.
  3. 제2항에서,
    상기 제2 온도는 실질적으로 330℃인 박막 트랜지스터의 제조 방법.
  4. 제3항에서,
    상기 금속층의 증착은 화학 기상 증착(chemical vapor deposition) 공정을 이용해 수행되는 박막 트랜지스터의 제조 방법.
  5. 제4항에서,
    상기 소스 전극 및 상기 드레인 전극은 알루미늄으로 이루어져 있으며,
    상기 보호층은 질화물(SiNx) 및 산화물(SiOx) 중 하나 이상으로 이루어진 박막 트랜지스터의 제조 방법.
  6. 기판 상에 금속층을 제1 온도로 증착한 후 식각함으로써, 상기 기판 상에 박막 트랜지스터를 구성하는 소스 전극 및 드레인 전극을 형성하는 단계;
    상기 소스 전극 및 드레인 전극 상에 보호층을 형성하는 단계; 및
    상기 보호층을 상기 제1 온도보다 높은 제2 온도로 열처리하는 단계
    를 포함하는 표시 장치의 제조 방법.
  7. 제6항에서,
    상기 제1 온도는 280℃ 내지 320℃인 표시 장치의 제조 방법
  8. 제7항에서,
    상기 제2 온도는 실질적으로 330℃인 표시 장치의 제조 방법.
  9. 제8항에서,
    상기 금속층의 증착은 화학 기상 증착 공정을 이용해 수행되는 표시 장치의 제조 방법.
  10. 제9항에서,
    상기 소스 전극 및 상기 드레인 전극은 알루미늄으로 이루어져 있으며,
    상기 보호층은 질화물(SiNx) 및 산화물(SiOx) 중 하나 이상으로 이루어진 표시 장치의 제조 방법.
  11. 제10항에서,
    상기 소스 및 드레인 전극 상에 제1 전극, 유기 발광층 및 제2 전극을 순차적으로 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
KR1020100001977A 2010-01-08 2010-01-08 박막 트랜지스터의 제조 방법 및 표시 장치의 제조 방법 KR20110081694A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100001977A KR20110081694A (ko) 2010-01-08 2010-01-08 박막 트랜지스터의 제조 방법 및 표시 장치의 제조 방법
US12/929,212 US8288182B2 (en) 2010-01-08 2011-01-07 Method for manufacturing thin film transistor and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100001977A KR20110081694A (ko) 2010-01-08 2010-01-08 박막 트랜지스터의 제조 방법 및 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20110081694A true KR20110081694A (ko) 2011-07-14

Family

ID=44258850

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100001977A KR20110081694A (ko) 2010-01-08 2010-01-08 박막 트랜지스터의 제조 방법 및 표시 장치의 제조 방법

Country Status (2)

Country Link
US (1) US8288182B2 (ko)
KR (1) KR20110081694A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10840318B2 (en) 2016-03-18 2020-11-17 Samsung Display Co., Ltd. Thin film transistor and method of manufacturing the same, and organic light-emitting display device including the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109742092B (zh) * 2019-01-14 2021-12-10 京东方科技集团股份有限公司 有机发光二极管显示基板及制作方法、显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0449585B1 (en) * 1990-03-27 1996-09-18 Canon Kabushiki Kaisha Thin film semiconductor device
US6071810A (en) * 1996-12-24 2000-06-06 Kabushiki Kaisha Toshiba Method of filling contact holes and wiring grooves of a semiconductor device
KR100308854B1 (ko) * 1998-12-21 2002-10-31 엘지.필립스 엘시디 주식회사 액정표시장치의제조방법
KR100646792B1 (ko) * 2000-07-27 2006-11-17 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR100720089B1 (ko) 2000-09-28 2007-05-18 삼성전자주식회사 배선의 접촉 구조 제조 방법, 이를 포함하는 박막트랜지스터 기판의 제조 방법 및 그에 사용되는 스퍼터링장비
KR100926099B1 (ko) 2003-02-06 2009-11-11 엘지디스플레이 주식회사 액정표시패널의 제조 방법
US7396766B2 (en) 2005-03-31 2008-07-08 Tokyo Electron Limited Low-temperature chemical vapor deposition of low-resistivity ruthenium layers
JP5363009B2 (ja) * 2008-02-29 2013-12-11 株式会社ジャパンディスプレイ 表示装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10840318B2 (en) 2016-03-18 2020-11-17 Samsung Display Co., Ltd. Thin film transistor and method of manufacturing the same, and organic light-emitting display device including the same

Also Published As

Publication number Publication date
US8288182B2 (en) 2012-10-16
US20110171760A1 (en) 2011-07-14

Similar Documents

Publication Publication Date Title
US11963415B2 (en) Display device including a power supply line that overlaps a driving circuit
JP4208854B2 (ja) 電界発光ディスプレイ装置及びその製造方法
US8008857B2 (en) Organic light emitting display with reflective electrode
US20050104814A1 (en) Active matrix type organic electroluminescent display device and method of manufacturing the same
KR100740132B1 (ko) 유기 전계 발광 표시 장치
US20100193778A1 (en) Organic light emitting diode display and method of manufacturing the same
JP2007287354A (ja) 有機ｅｌ表示装置
JP2005331919A (ja) 平板ディスプレイ装置及び電界発光ディスプレイ装置
KR20110080905A (ko) 유기 발광 표시 장치
KR102035251B1 (ko) 유기 발광 표시 장치
US9542882B2 (en) Organic light emitting diode display
US8847932B2 (en) Organic light emitting diode display
KR20100050244A (ko) 유기 발광 표시 장치
KR20080059804A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US8648335B2 (en) Organic light emitting diode display
KR20110081694A (ko) 박막 트랜지스터의 제조 방법 및 표시 장치의 제조 방법
KR102263522B1 (ko) 전면 발광형 유기발광소자, 그 제조 방법 및 이를 포함하는 표시장치
KR100778443B1 (ko) 유기 발광 표시 장치
US8860915B2 (en) Display device
KR20150047035A (ko) 유기발광표시장치 및 그 제조방법
KR100739645B1 (ko) 유기 발광 표시 장치
KR100739579B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101084263B1 (ko) 유기 발광 표시 장치
KR101222985B1 (ko) 유기 발광 소자
KR100709230B1 (ko) 유기 발광 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment