KR100924775B1 - 동기 신호 보상 장치 및 방법 - Google Patents
동기 신호 보상 장치 및 방법 Download PDFInfo
- Publication number
- KR100924775B1 KR100924775B1 KR1020030023222A KR20030023222A KR100924775B1 KR 100924775 B1 KR100924775 B1 KR 100924775B1 KR 1020030023222 A KR1020030023222 A KR 1020030023222A KR 20030023222 A KR20030023222 A KR 20030023222A KR 100924775 B1 KR100924775 B1 KR 100924775B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- msk
- detection signal
- synchronization
- generating
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16504—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed
- G01R19/16523—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed using diodes, e.g. Zener diodes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R13/00—Arrangements for displaying electric variables or waveforms
- G01R13/02—Arrangements for displaying electric variables or waveforms for displaying measured electric variables in digital form
- G01R13/0218—Circuits therefor
- G01R13/0227—Controlling the intensity or colour of the display
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
본 발명은 왜곡된 동기 신호를 보상하는 장치 및 방법에 관한 것으로, 본 발명에 따른 동기 신호 보상 장치는 소정의 신호에 대하여 정보 기록 구간을 검출하고, 검출된 정보 기록 구간을 하이 구간으로 하는 정보 검출 신호를 생성하는 정보 기록 구간 검출부; 및 정보 검출 신호의 하이 구간의 특성을 추출하고, 추출된 특성이 정상적인 시점에서의 정보 검출 신호를 기준으로 윈도우 신호를 생성하고, 정보 검출 신호와 윈도우 신호의 위상 차이가 오차 범위 내에 있고 추출된 특성이 정상적인 시점에서는 정상적인 시점에서의 정보 검출 신호를 기준으로 동기 신호를 생성하고, 정보 검출 신호와 윈도우 신호의 위상 차이가 오차 범위 내에 있고 추출된 특성이 비정상적인 시점에서는 비정상적인 시점 직전의 정상적인 시점에서의 정보 검출 신호를 기준으로 하이 구간의 길이가 일정한 동기 신호를 생성하는 동기 신호 보상/생성부를 포함하며, 어떤 변조 신호가 주변의 전파 간섭 등 여러 비이상적 요인으로 인하여 왜곡된 경우에도, 이 변조 신호의 동기 신호가 왜곡 없이 일정하게 출력되어, 신뢰성 있는 복조를 할 수 있다는 효과가 있다.
Description
도 1은 본 발명의 일 실시예에 따른 동기 신호 보상 장치의 구성도이다.
도 2는 본 발명의 일 실시예에 따른 MSK 동기 신호 보상 장치의 구성도이다.
도 3은 본 발명의 MSK 검출 신호가 생성되는 과정에서 사용된 각종 신호의 파형도이다.
도 4a 및 도 4b는 본 발명의 MSK 동기 신호가 생성되는 과정에서 사용된 각종 신호의 파형도이다.
도 5는 본 발명의 일 실시예에 따른 동기 신호 보상 방법의 흐름도이다.
도 6a 및 도 6b는 본 발명의 일 실시예에 따른 MSK 동기 신호 보상 방법의 구성도이다.
본 발명은 왜곡된 동기 신호를 보상하는 장치 및 방법에 관한 것이다.
광 디스크 같은 디스크 매체에는 트랙킹(tracking)을 행하기 위해, 나선(spiral) 형태의 홈(groove)이 형성되어 있다. 또한, 주소 정보를 기록하기 위 해, 홈을 주소 정보에 대응시켜 일정한 주기로 워블링(wobbling)한다. 이때, 주소 정보의 기록은 이 주소 정보에 대응하여, 반송파(carrier wave)를 MSK(Minimum Shift Keying) 변조함으로서 구현된다. 복조하는 측에서 변조하는 측의 변조 타이밍과 동일한 타이밍으로 복조할 수 있게 하기 위하여, 어드레스 정보가 기록된 주기와 동일한 주기를 갖는 MSK 동기 신호를 사용한다. 그런데, 종래에는 복조하는 측으로 입력되는 MSK 신호를 기준으로 MSK 동기 신호를 만들기 때문에, MSK 신호가 주변의 전파 간섭 등 여러 비이상적 요인으로 인하여 왜곡된 경우, MSK 동기 신호도 왜곡되게 되어, 신뢰성 있는 MSK 복조를 할 수 없었다는 문제점이 있었다.
본 발명이 이루고자 하는 기술적 과제는 어떤 변조 신호가 주변의 전파 간섭 등 여러 비이상적 요인으로 인하여 왜곡된 경우에도, 이 변조 신호의 동기 신호가 왜곡 없이 일정하게 출력되어, 신뢰성 있는 복조를 할 수 있게 하는 장치 및 방법을 제공하고, 특히 MSK 신호를 신뢰성 있게 복조할 수 있게 하는 장치 및 방법을 제공하는데 있다.
상기 기술적 과제를 해결하기 위한 본 발명에 따른 동기 신호 보상 장치는 소정의 신호에 대하여 정보 기록 구간을 검출하고, 상기 검출된 정보 기록 구간을 하이 구간으로 하는 정보 검출 신호를 생성하는 정보 기록 구간 검출부; 및 상기 정보 검출 신호의 하이 구간의 특성을 추출하고, 상기 추출된 특성이 정상적인 시점에서의 정보 검출 신호를 기준으로 윈도우 신호를 생성하고, 상기 정보 검출 신 호와 상기 윈도우 신호의 위상 차이가 오차 범위 내에 있고 상기 추출된 특성이 정상적인 시점에서는 상기 정상적인 시점에서의 정보 검출 신호를 기준으로 동기 신호를 생성하고, 상기 정보 검출 신호와 상기 윈도우 신호의 위상 차이가 오차 범위 내에 있고 상기 추출된 특성이 비정상적인 시점에서는 상기 비정상적인 시점 직전의 정상적인 시점에서의 정보 검출 신호를 기준으로 하이 구간의 길이가 일정한 동기 신호를 생성하는 동기 신호 보상/생성부를 포함한다.
상기 또 다른 기술적 과제를 해결하기 위한 본 발명에 따른 MSK 동기 신호 보상 장치는 MSK 신호에 대하여 정보 기록 구간을 검출하고, 상기 검출된 정보 기록 구간을 하이 구간으로 하는 MSK 검출 신호를 생성하는 MSK 검출부; 및 상기 MSK 검출 신호의 하이 구간의 길이를 추출하고, 상기 추출된 길이가 정상적인 시점에서의 MSK 검출 신호를 기준으로 MSK 윈도우 신호를 생성하고, 상기 MSK 검출 신호의 하이 구간이 상기 MSK 윈도우 신호의 하이 구간 내에 있고 상기 추출된 길이가 정상적인 시점에서는 상기 정상적인 시점에서의 MSK 검출 신호를 기준으로 MSK 동기 신호를 생성하고, 상기 MSK 검출 신호의 하이 구간이 상기 MSK 윈도우 신호의 하이 구간 내에 있고 상기 추출된 특성이 비정상적인 시점에서는 상기 비정상적인 시점 직전의 정상적인 시점에서의 MSK 검출 신호를 기준으로 하이 구간의 길이가 일정한 MSK 동기 신호를 생성하는 MSK 동기 신호 보상/생성부를 포함한다.
상기 또 다른 기술적 과제를 해결하기 위한 본 발명에 따른 동기 신호 보상 방법은 (a) 소정의 신호에 대하여 정보 기록 구간을 검출하고, 상기 검출된 정보 기록 구간을 하이 구간으로 하는 정보 검출 신호를 생성하는 단계; 및 (b) 상기 정 보 검출 신호의 하이 구간의 특성을 추출하고, 상기 추출된 특성이 정상적인 시점에서의 정보 검출 신호를 기준으로 윈도우 신호를 생성하고, 상기 정보 검출 신호와 상기 윈도우 신호의 위상 차이가 오차 범위 내에 있고 상기 추출된 특성이 정상적인 시점에서는 상기 정상적인 시점에서의 정보 검출 신호를 기준으로 동기 신호를 생성하고, 상기 정보 검출 신호와 상기 윈도우 신호의 위상 차이가 오차 범위 내에 있고 상기 추출된 특성이 비정상적인 시점에서는 상기 비정상적인 시점 직전의 정상적인 시점에서의 정보 검출 신호를 기준으로 하이 구간의 길이가 일정한 동기 신호를 생성하는 단계를 포함한다.
상기 또 다른 기술적 과제를 해결하기 위한 본 발명에 따른 (a) MSK 신호에 대하여 정보 기록 구간을 검출하고, 상기 검출된 정보 기록 구간을 하이 구간으로 하는 MSK 검출 신호를 생성하는 단계; 및 (b) 상기 MSK 검출 신호의 하이 구간의 길이를 추출하고, 상기 추출된 길이가 정상적인 시점에서의 MSK 검출 신호를 기준으로 MSK 윈도우 신호를 생성하고, 상기 MSK 검출 신호의 하이 구간이 상기 MSK 윈도우 신호의 하이 구간 내에 있고 상기 추출된 길이가 정상적인 시점에서는 상기 정상적인 시점에서의 MSK 검출 신호를 기준으로 MSK 동기 신호를 생성하고, 상기 MSK 검출 신호의 하이 구간이 상기 MSK 윈도우 신호의 하이 구간 내에 있고 상기 추출된 특성이 비정상적인 시점에서는 상기 비정상적인 시점 직전의 정상적인 시점에서의 MSK 검출 신호를 기준으로 하이 구간의 길이가 일정한 MSK 동기 신호를 생성하는 단계를 포함한다.
이하에서는 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한 다.
도 1은 본 발명의 일 실시예에 따른 동기 신호 보상 장치의 구성도이다.
도 1을 참조하면, 동기 신호 보상 장치는 정보 기록 구간 검출부(11) 및 동기 신호 보상/생성부(12)로 구성된다.
정보 기록 구간 검출부(11)는 입력된 소정의 신호에 대하여 정보 기록 구간을 검출하고, 검출된 정보 기록 구간을 하이 구간으로 하는 정보 검출 신호를 생성한다. 어떤 신호에 정보가 기록되면, 정보가 기록된 구간은 정보가 기록되지 않은 구간과 구별되도록 하기 위하여, 진폭 또는 위상을 변조시킨다. AM(Amplitude Modulation)은 위상을 고정시키고, 진폭만 변조시킨 경우이고, FM(Frequency Modulation)은 진폭은 고정시키고, 위상만 변조시킨 경우이고, BPSK(Binary Phase Shift Keying)은 진폭과 위상 모두를 변조시킨 경우이다. 정보 기록 구간 검출부(11)는 이와 같이 진폭 또는 위상이 변조된 구간을 검출하고, 검출된 구간을 하이 구간으로 하고, 나머지 구간을 로우 구간으로 하는 정보 검출 신호를 생성한다. 일반적으로, 하이 구간이란 디지털 신호에서 신호 값이 "1"인 구간을 말하며, 로우 구간이란 디지털 신호에서 신호 값이 "0"인 구간을 말한다.
도 1을 참조하면, 정보 기록 구간 검출부(11)는 아날로그 디지털 변환부(111), 위상 고정 루프 회로(112), 정보 검출 신호 생성부(113)로 구성된다.
아날로그 디지털 변환부(111)는 아날로그 신호를 디지털 신호로 변환한다. 정보가 기록된 구간만을 검출하면 되므로, 아날로그 신호에 대하여, 특정 값 이상만을 하이로 설정함으로서, 디지털 신호로 변환한다. 이때, 리미터(limiter) 등을 이용하여 아날로그 신호를 디지털 신호로 변환한다. 특히, 디지털 변조의 경우, 디지털 신호를 아날로그 신호로 변환한 것이기 때문에, 복조 단계에서는 아날로그 신호를 디지털 신호로 변환한다.
위상 고정 루프 회로(112)는 디지털 신호의 기본 주파수와 동일한 주파수를 갖는 위상 고정 클록 신호를 생성한다. 위상 고정 루프 회로(PLL(Phase Locked Loop) circuit, 112)는 입력 전압에 의하여 출력 신호의 주파수가 결정되는 VCO(Voltage Controlled Oscillator), 피드백 회로, 비교기 등으로 구성된다. VCO에서 출력된 신호의 주파수를 피드백하여, 비교기에서 고정 저주파수와 비교하고, 두 주파수의 차이에 해당하는 전압을 생성하고, 이와 같이 생성된 전압을 다시 VCO에 입력함으로서, 위상 고정 루프 회로(112)에서는 항상 일정한 주파수가 출력된다. 즉, 위상 고정 루프 회로(112)에서는 주파수가 고정된 신호가 출력된다. 바꾸어 말하면, 위상이 고정된 신호가 출력된다. 왜냐하면, 위상은 주파수를 적분한 것이므로, 주파수를 고정한다는 개념과 위상을 고정한다는 개념은 같은 의미이다. 본 발명의 위상 고정 루프 회로(112)는 아날로그 디지털 변환부(111)에서 변환된 디지털 신호의 기본 주파수, 즉 변조되지 않은 구간의 주파수와 동일한 주파수를 갖는 위상 고정 클록 신호를 생성한다.
정보 검출 신호 생성부(113)는 디지털 신호의 위상과 위상 고정 클록 신호의 위상을 비교하여, 디지털 신호에 대하여 정보 기록 구간을 검출하고, 검출된 정보 기록 구간을 하이 구간으로 하는 정보 검출 신호를 생성한다. 위상 고정 클록 신호는 위상이 고정된 신호이므로, 정보가 기록된 구간만에 대하여 위상이 변조된 디지 털 신호와 이 위상 고정 클록 신호를 비교하면, 디지털 신호의 어느 부분의 위상이 변조되었는 지를 알 수 있다. 이때, 위상이 변조된 구간, 즉 정보 기록 구간을 검출하고, 이 구간 동안에는 신호가 "1"이 되고, 나머지 구간 동안에는 신호가 "0"이 되는 정보 검출 신호를 생성한다.
동기 신호 보상/생성부(12)는 정보 검출 신호의 하이 구간의 특성을 추출하고, 추출된 특성이 정상적인 시점에서의 정보 검출 신호를 기준으로 윈도우 신호를 생성하고, 정보 검출 신호와 윈도우 신호의 위상 차이가 오차 범위 내에 있고 추출된 특성이 정상적인 시점에서는 정상적인 시점에서의 정보 검출 신호를 기준으로 동기 신호를 생성하고, 정보 검출 신호와 윈도우 신호의 위상 차이가 오차 범위 내에 있고 추출된 특성이 비정상적인 시점에서는 비정상적인 시점 직전의 정상적인 시점에서의 정보 검출 신호를 기준으로 하이 구간의 길이가 일정한 동기 신호를 생성한다. 여기에서, 동기 신호란 변조기와 복조기간의 동기를 맞추기 위해 전송되는 신호를 말한다. 따라서, 동기 신호는 항상 일정하게 출력되어야 한다.
도 1을 참조하면, 동기 신호 보상/생성부(12)는 정보 검출 신호 특성 추출부(121), 동기 클록 신호 생성부(122), 윈도우 신호 생성부(123), 동기 신호 생성부(124), 기본 동기 클록 신호 생성부(125), 및 신호 신뢰도 값 카운터(126)로 구성된다.
정보 검출 신호 특성 추출부(121)는 정보 검출 신호의 하이 구간의 특성을 추출한다. 여기에서, 하이 구간의 특성이란 하이 구간의 길이, 하이 구간의 위치 등을 들 수 있다.
동기 클록 신호 생성부(122)는 추출된 특성이 정상적인 시점에서의 정보 검출 신호를 기준으로 동기 클록 신호를 생성한다. 정보 검출 신호의 하이 구간의 특성이 정상적이라는 의미는 하이 구간의 길이, 위치 등이 정상적이라는 의미로서, 정보 검출 신호를 기준으로 동기 신호를 만들어내는 데에 장애가 없다는 의미이다. 이 동기 신호는 정보를 읽어낼 수 있는 일정한 주기를 다른 장치에 알려주는 역할을 한다.
윈도우 신호 생성부(123)는 동기 클록 신호를 기준으로 정보 검출 신호의 오차 범위를 포괄하는 윈도우 신호를 생성한다. 본 발명의 목적은 여러 원인으로 인하여 정보 검출 신호가 왜곡된 경우, 즉 정보 검출 신호의 하이 구간의 위치가 흔들리거나, 정보 검출 신호의 하이 구간의 길이가 변동되는 경우에도 이를 보정하여, 일정한 동기 신호를 발생시키는 것이다. 따라서, 이러한 정보 검출 신호의 오차 범위를 포괄하는 윈도우 신호가 필요하다. 윈도우 신호는 정보 검출 신호의 특성이 비정상적인 시점에서도 정상적으로 출력되어야 하므로, 특성이 정상적인 시점의 정보 검출 신호를 기준으로 일정하게 출력되는 동기 클록 신호를 기준으로 윈도우 신호를 생성한다.
동기 신호 생성부(124)는 정보 검출 신호와 윈도우 신호의 위상 차이가 오차 범위 내에 있고 추출된 특성이 정상적인 시점에서는 정상적인 시점에서의 정보 검출 신호를 기준으로 동기 신호를 생성하고, 정보 검출 신호와 윈도우 신호의 위상 차이가 오차 범위 내에 있고 추출된 특성이 비정상적인 시점에서는 동기 클록 신호를 기준으로 동기 신호를 생성한다. 여기에서, 오차 범위란 입력 신호가 주변 의 영향 등으로 인하여 왜곡될 수 있는 범위를 말하며, 만약 일정한 구간 이상 오차 범위를 넘는다면, 신호가 더 이상 입력되지 않거나, 이종의 신호가 새롭게 입력되는 경우로 보아야 한다. 정보 검출 신호와 윈도우 신호의 위상 차이가 오차 범위 내에 있고 추출된 특성이 정상적인 시점에서는 정상적인 정보 검출 신호가 출력되고 있으므로, 이 정보 검출 신호를 기준으로 동기 신호를 생성한다. 정보 검출 신호와 윈도우 신호의 위상 차이가 오차 범위 내에 있고 추출된 특성이 비정상적인 시점에서는 비정상적인 정보 검출 신호가 출력되고 있으므로, 종전의 정상적인 정보 검출 신호를 기준으로 생성된 동기 클록 신호를 기준으로 동기 신호를 생성한다.
기본 동기 클록 신호 생성부(125)는 수정 발진기(crystal oscillator) 등을 이용하여, 항상 일정한 주파수를 갖는 기본 동기 클록 신호를 생성한다.
신호 신뢰도 값 카운터(126)는 정보 검출 신호와 윈도우 신호의 위상 차이가 오차 범위 내에 없는 일정한 시점마다, 신호 신뢰도 값을 카운트한다. 여기에서, 신호 신뢰도 값이란 원래의 신호로 볼 수 없는 신호가 계속적으로 입력되는 경우, 그것이 용인될 수 있는 구간에 대한 값으로서, 신호 신뢰도 값을 초과하게 되면, 신호가 더 이상 입력되지 않거나, 이종의 신호가 새롭게 입력되는 경우로 보아야 한다.
동기 신호 생성부(124)는 신호 신뢰도 값 카운터의 카운트가 종료되지 않은 시점에서는 상기 동기 클록 신호를 기준으로 동기 신호를 생성하고, 신호 신뢰도 값 카운터에서의 카운트가 종료된 시점에서는 기본 동기 클록 신호를 기준으로 동 기 신호를 생성한다. 신호 신뢰도 값 카운터의 카운트가 종료되지 않은 시점에서는 아직 신호가 더 이상 입력되지 않거나, 이종의 신호가 새롭게 입력되는 경우로 볼 수 없으므로, 종전의 정보 검출 신호를 기준으로 생성된 동기 클록 신호를 기준으로 동기 신호를 생성한다. 신호 신뢰도 값 카운터에서의 카운트가 종료된 시점에서는 신호가 더 이상 입력되지 않거나, 이종의 신호가 새롭게 입력되는 경우로 보아, 언제나 일정한 주파수를 갖는 기본 동기 클록 신호를 기준으로 동기 신호를 생성한다. 이후, 이종의 신호에 대한 정보 검출 신호가 생성되면, 이것을 기준으로 새로운 주파수의 동기 신호를 생성하게 된다.
도 2는 본 발명의 일 실시예에 따른 MSK 동기 신호 보상 장치의 구성도이다.
도 3은 본 발명의 MSK 검출 신호가 생성되는 과정에서 사용된 각종 신호의 파형도이다.
도 4a 및 도 4b는 본 발명의 MSK 동기 신호가 생성되는 과정에서 사용된 각종 신호의 파형도이다.
도 2를 참조하면, MSK 동기 신호 보상 장치는 MSK 검출부(21) 및 MSK 동기 신호 보상/생성부(22)로 구성된다.
MSK 검출부(21)는 MSK 신호에 대하여 정보 기록 구간을 검출하고, 검출된 정보 기록 구간을 하이 구간으로 하는 MSK 검출 신호를 생성한다. 여기에서, MSK(Minimum shift Keying) 신호란 CPFSK(Continuous Phase Frequency Shift Keying) 신호의 일종으로서, 현 시점의 위상에 대한 1 부호 시간(1 symbol time) 후의 위상이 ±90˚의 선행 또는 지연이 되도록 2 개의 반송파 f1, f0을 선택하면 양 부호는 직교 관계가 되어 이상적인 복조가 될 수 있는데, 이러한 직교 관계가 성립되는 최소의 주파수 차, 즉 2(f1-f0)T=1(T:부호 시간)이 성립되도록 반송파를 선택한 신호를 말한다. 도 3을 참조하면, 아날로그 MSK 신호는 정보가 기록되지 않은 구간에서는 cos{2πx ( { f}_{wob } ) x t}의 파형으로 나타나나, 정보가 기록된 구간에서는 cos{2πx (1.5 x { f}_{wob } ) x t}, - cos{2πx ( { f}_{wob } ) x t}, cos{2πx (1.5 x { f}_{wob } ) x t}의 파형으로 나타난다. 즉, 아날로그 MSK 신호의 경우, 정보가 기록된 구간의 시작과 끝에서 주파수가 1.5 배가 된다.
도 2를 참조하면, MSK 검출부는 아날로그 디지털 변환부(211), 위상 고정 루프 회로(212), 위상 고정 클록 지연부(213), 및 MSK 검출 신호 생성부(214)로 구성된다.
아날로그 디지털 변환부(211)는 아날로그 MSK 신호를 디지털 MSK 신호로 변환한다. MSK와 같은 디지털 변조의 경우, 디지털 신호를 아날로그 신호로 변환한 것이기 때문에, 복조 단계에서는 아날로그 신호를 디지털 신호로 변환하여야 한다. 도 2에 도시된 바와 같이, 아날로그 MSK 신호에 대하여, 특정 값 이상만을 하이로 설정함으로서, 디지털 신호로 변환한다. 이때, 리미터(limiter) 등을 이용하여 아날로그 신호를 디지털 신호로 변환한다.
위상 고정 루프 회로(212)는 디지털 MSK 신호의 기본 주파수와 동일한 주파수를 갖는 위상 고정 클록 신호를 생성한다. 도 3을 참조하면, 디지털 MSK 신호의 기본 주파수는 cos{2πx ( { f}_{wob } ) x t}에 따른 2πx ( { f}_{wob } )이고, 이것과 동일한 주파수를 갖는 위상 고정 클록 신호를 생성한다.
위상 고정 클록 지연부(213)는 위상 고정 클록 신호를 소정의 시간만큼 지연시킨다. 도 3을 참조하면, 디지털 MSK 신호와 위상 고정 클록 신호는 상승 에지와 하강 에지의 시점이 거의 같기 때문에, 양 신호를 비교하기가 불편하다. 이 불편을 제거하기 위하여, 위상 고정 클록 지연부(213)는 위상 고정 클록 신호를 도 3에 도시된 바와 같이 소정의 시간만큼 지연시킨다.
MSK 검출 신호 생성부(214)는 디지털 MSK 신호의 하이 구간 내에서 지연된 위상 고정 클록 신호가 상승하는 시점에서 상승하고, 디지털 MSK 신호의 하이 구간 이후의 로우 구간 내에서 지연된 위상 고정 클록의 신호가 상승하는 시점에서 하강하는 MSK 검출 신호를 생성한다. 위상 고정 클록을 지연시킨 결과, 도 3에 도시된 바와 같이, 정보가 기록되지 않은 시점, 즉 변조되지 않은 시점에서는 디지털 MSK 신호의 로우 구간에서 지연된 위상 고정 클록 신호의 상승 에지가 발생한다. 따라서, 디지털 MSK 신호의 하이 구간에서 지연된 위상 고정 클록 신호의 상승 에지가 발생한다면, 그 시점이 정보가 기록된 구간이라는 것을 알 수 있다. 이후, 다시 디지털 MSK 신호의 로우 구간에서 지연된 위상 고정 클록 신호의 상승 에지가 발생한다면, 정보가 기록된 구간이 종료되었다는 것을 알 수 있다. 도 3을 참조하면, MSK 검출 신호는 정보 기록 구간과 일 대 일로 대응되는 신호로서, 디지털 MSK 신호의 하이 구간 내에서 지연된 위상 고정 클록 신호가 상승하는 시점부터 디지털 MSK 신호의 하이 구간 이후의 로우 구간 내에서 지연된 위상 고정 클록의 신호가 상승하는 시점까지가 하나의 하이 구간이 된다. 외부의 간섭이 없는 경우, 도 3에 도시된 바와 같이, MSK 검출 신호의 하이 구간의 길이는 2T가 된다. 여기에서, T는 변조되 지 않은 MSK 신호의 한 주기, 즉 위상 고정 클록 신호의 한 주기를 말한다.
MSK 동기 신호 보상/생성부(22)는 MSK 검출 신호의 하이 구간의 길이를 추출하고, 추출된 길이가 정상적인 시점에서의 MSK 검출 신호를 기준으로 MSK 윈도우 신호를 생성하고, MSK 검출 신호의 하이 구간이 상기 MSK 윈도우 신호의 하이 구간 내에 있고 추출된 길이가 정상적인 시점에서는 정상적인 시점에서의 MSK 검출 신호를 기준으로 MSK 동기 신호를 생성하고, MSK 검출 신호의 하이 구간이 MSK 윈도우 신호의 하이 구간 내에 있고 상기 추출된 특성이 비정상적인 시점에서는 비정상적인 시점 직전의 정상적인 시점에서의 MSK 검출 신호를 기준으로 하이 구간의 길이가 일정한 MSK 동기 신호를 생성한다. 광 디스크 같은 디스크 매체에는 트랙킹(tracking)을 행하기 위해, 나선(spiral) 형태의 홈(groove)이 형성되어 있다. 또한, 주소 정보를 기록하기 위해, 홈을 주소 정보에 대응시켜 일정한 주기로 워블링(wobbling)한다. 이때, 주소 정보의 기록은 이 주소 정보에 대응하여, 반송파(carrier wave)를 MSK 변조함으로서 구현된다. 여기에서, 동기 신호는 어드레스 정보가 기록된 주기와 동일한 주기를 갖는 신호로서, 복조하는 측에서 변조하는 측의 변조 타이밍과 동일한 타이밍으로 복조할 수 있게 함으로서, MSK 복조의 신뢰성을 높이기 위한 신호이다. 따라서, 동기 신호는 외부적 간섭이 있더라도, 안정적으로 출력되어야 한다.
MSK 동기 신호 보상/생성부(22)는 MSK 길이 추출부(221), MSK 동기 클록 신호 생성부(222), SK 윈도우 신호 생성부(223), MSK 동기 신호 생성부(224), 기본 MSK 동기 클록 생성부(225), 및 MSK 신뢰도 값 카운터(226)로 구성된다.
MSK 길이 추출부(221)는 MSK 검출 신호의 하이 구간의 길이를 추출한다. 도 4a 및 도 4b를 참조하면, MSK 검출 신호의 하이 구간의 길이는 1T, 2T, 3T 등이 될 수 있다.
MSK 동기 클록 신호 생성부(222)는 추출된 길이가 정상적인 시점에서의 MSK 검출 신호의 하이 구간의 하강 에지 이후에서 상승하는 MSK 동기 클록 신호를 생성한다. 도 4a의 경우는, 계속적으로 정상적인 MSK 신호가 입력되는 경우로서, 이때 MSK 검출 신호의 하이 구간의 길이는 2T가 된다. 이 시점의 MSK 검출 신호를 기준으로 MSK 동기 클록 신호를 생성한다. 즉, MSK 동기 클록 신호는 MSK 검출 신호의 하이 구간의 하강 에지 이후의 어느 시점(MSK 검출 신호의 다음 상승 에지의 시점)에서 상승하고, 일정 시간 후에 하강한다. MSK 동기 클록 신호 생성부(222)는 하이 구간의 길이가 2T인 MSK 검출 신호가 발생할 때마다 리셋되는 카운터 등으로 구현될 수 있다.
MSK 윈도우 신호 생성부(223)는 MSK 동기 클록 신호의 하이 구간의 하강 에지 이후에서 상승하고, 추출된 길이보다 긴 길이의 하이 구간을 갖는 MSK 윈도우 신호를 생성한다. MSK 윈도우 신호는 MSK 검출 신호가 유효한 지를 판단하는 기준이 되는 신호이므로, 정상적인 MSK 검출 시호를 기준으로 생성된 MSK 동기 클록 신호를 기준으로 생성한다. 즉, MSK 윈도우 신호는 MSK 동기 클록 신호의 하이 구간의 하강 에지 이후에서 상승하고, 추출된 길이보다 긴 길이의 하이 구간 후에 하강한다. MSK 윈도우 신호는 MSK 검출 신호의 하이 구간의 길이가 1T, 3T인 경우나, MSK 검출 신호의 상대적 위치가 흔들리는 경우 모두를 유효로 판단하여야 하므로, 도 4a 및 도 4b에 도시된 바와 같이, 하이 구간의 길이가 MSK 검출 신호의 하이 구간의 길이의 몇 배수가 되고, 하이 구간의 발생 시점은 MSK 검출 신호의 상승 에지 이전에서 상승하고, MSK 검출 신호의 하강 에지 이후에서 하강한다.
MSK 동기 신호 생성부(224)는 MSK 검출 신호의 하이 구간이 MSK 윈도우 신호의 하이 구간 내에 있고 추출된 길이가 정상적인 시점에서는 정상적인 시점에서의 MSK 검출 신호의 하이 구간의 하강 에지 이후에서 상승하는 MSK 동기 신호를 생성하고, MSK 검출 신호의 하이 구간이 MSK 윈도우 신호의 하이 구간 내에 있고 추출된 길이가 비정상적인 시점에서는 비정상적인 시점에서는 MSK 동기 클록 신호의 하이 구간의 하강 에지 이후에서 상승하는 MSK 동기 신호를 생성한다. MSK 검출 신호의 하이 구간이 MSK 윈도우 신호의 하이 구간 내에 있다는 것은 MSK 신호가 계속적으로 입력되고 있다는 것을 의미한다. 다만, 여러 비이상적 요인으로 인하여 MSK 신호가 왜곡되는 경우, MSK 검출 신호의 하이 구간의 길이가 1T, 3T가 된다. 다만, MSK 검출 신호의 하이 구간의 길이가 4T 이상인 경우는 이종의 신호가 입력되는 경우로 판단하여, MSK 검출 신호의 하이 구간이 MSK 윈도우 신호의 하이 구간 밖에 있는 것으로 처리한다. 도 4a의 경우는, 계속적으로 정상적인 MSK 신호가 입력되는 경우로서, 이때 MSK 검출 신호의 하이 구간의 길이는 2T가 되고, 도 4a에 도시된 바와 같이, MSK 동기 신호는 MSK 검출 신호의 하이 구간의 하강 에지 이후에서 상승한다. 도 4b의 경우는, 정상적인 MSK 신호가 입력되다가 비정상적인 MSK 신호가 입력되는 경우로서, 이때 MSK 검출 신호의 하이 구간의 길이는 2T가 되고, 도 4a에 도시된 바와 같이, MSK 동기 신호는 MSK 동기 클록 신호의 하이 구간의 하강 에지 이후에서 상승한다. MSK 동기 클록 신호는 정상적인 MSK 신호가 입력될 때의 MSK 검출 신호와 동일한 신호이므로, 동기 신호는 MSK 신호의 왜곡 여부에 상관없이 일정하게 출력되게 된다.
기본 MSK 동기 클록 생성부(225)는 수정 발진기 등을 이용하여 일정한 주파수를 갖는 기본 MSK 동기 클록을 생성한다.
MSK 신뢰도 값 카운터(226)는 MSK 검출 신호의 하이 구간이 MSK 윈도우 신호의 하이 구간 내에 없는 일정한 시점마다, MSK 신뢰도 값을 카운트한다. 여기에서, MSK 신뢰도 값이란 MSK 신호로 볼 수 없는 신호가 계속적으로 입력되는 경우, 그것이 용인될 수 있는 구간에 대한 값으로서, MSK 신뢰도 값을 초과하게 되면, MSK 신호가 더 이상 입력되지 않거나, 이종의 신호가 새롭게 입력되는 경우로 보아야 한다.
MSK 동기 신호 생성부(224)는 MSK 신뢰도 값 카운터의 카운트가 종료되지 않은 시점에서는 MSK 동기 클록 신호의 하이 구간의 하강 에지 이후에서 상승하는 MSK 동기 신호를 생성하고, MSK 신뢰도 값 카운터에서의 카운트가 종료된 시점에서는 기본 MSK 동기 클록의 하이 구간의 상승 에지 이후에서 상승하는 MSK 동기 신호를 생성한다. MSK 신뢰도 값 카운터의 카운트가 종료되지 않은 시점에서는 아직 MSK 신호가 입력된다고 용인될 수 있는 시점이므로, MSK 동기 클록 신호의 하이 구간의 하강 에지 이후에서 상승하는 MSK 동기 신호를 생성한다. MSK 신뢰도 값 카운터에서의 카운트가 종료된 시점에서는 MSK 신호가 더 이상 입력되지 않거나, 이종의 신호가 새롭게 입력되는 경우로 보아, 언제나 일정한 주파수를 갖는 기본 MSK 동기 클록의 하이 구간의 상승 에지 이후에서 상승하는 MSK 동기 신호를 생성한다. 이후, 이종의 신호에 대한 정보 검출 신호가 생성되면, 이것을 기준으로 새로운 주파수의 동기 신호를 생성하게 된다.
도 5는 본 발명의 일 실시예에 따른 동기 신호 보상 방법의 흐름도이다.
도 5를 참조하면, 동기 신호 보상 방법은 다음과 같은 단계로 구성된다.
우선, 소정의 신호에 대하여 정보 기록 구간을 검출하고, 검출된 정보 기록 구간을 하이 구간으로 하는 정보 검출 신호를 생성한다. 상술하면, 우선 아날로그 신호를 디지털 신호로 변환한다(51). 이어서, 디지털 신호의 기본 주파수와 동일한 주파수를 갖는 위상 고정 클록 신호를 생성한다(52). 이어서, 디지털 신호의 위상과 위상 고정 클록 신호의 위상을 비교하여, 디지털 신호에 대하여 정보 기록 구간을 검출하고, 검출된 정보 기록 구간을 하이 구간으로 하는 정보 검출 신호를 생성한다(53).
이어서, 정보 검출 신호의 하이 구간의 특성을 추출하고, 추출된 특성이 정상적인 시점에서의 정보 검출 신호를 기준으로 윈도우 신호를 생성하고, 정보 검출 신호와 윈도우 신호의 위상 차이가 오차 범위 내에 있고 추출된 특성이 정상적인 시점에서는 정상적인 시점에서의 정보 검출 신호를 기준으로 동기 신호를 생성하고, 정보 검출 신호와 윈도우 신호의 위상 차이가 오차 범위 내에 있고 추출된 특성이 비정상적인 시점에서는 비정상적인 시점 직전의 정상적인 시점에서의 정보 검출 신호를 기준으로 하이 구간의 길이가 일정한 동기 신호를 생성한다. 상술하면, 우선, 정보 검출 신호의 하이 구간의 특성을 추출한다(54). 이어서, 추출된 특성이 정상적인 시점에서의 정보 검출 신호를 기준으로 동기 클록 신호를 생성한다(55). 이어서, 동기 클록 신호를 기준으로 정보 검출 신호의 오차 범위를 포괄하는 윈도우 신호를 생성한다(56). 이어서, 일정한 주파수를 갖는 기본 동기 클록 신호를 생성한다(57). 이어서, 정보 검출 신호와 윈도우 신호의 위상 차이가 오차 범위 내에 있고(58), 추출된 특성이 정상적인 시점에서는(581), 정상적인 시점에서의 정보 검출 신호를 기준으로 동기 신호를 생성하고(5811), 정보 검출 신호와 윈도우 신호의 위상 차이가 오차 범위 내에 있고(58), 추출된 특성이 비정상적인 시점에서는(581), 동기 클록 신호를 기준으로 동기 신호를 생성한다(5812).
또한, 정보 검출 신호와 상기 윈도우 신호의 위상 차이가 오차 범위 내에 없는 일정한 시점마다(58), 신호 신뢰도 값을 카운트한다(582). 이어서, 카운트가 종료되지 않은 시점에서는(583), 동기 클록 신호를 기준으로 동기 신호를 생성하고(5831), 카운트가 종료된 시점에서는(583), 기본 동기 클록 신호를 기준으로 동기 신호를 생성한다(5832).
도 6a 및 도 6b는 본 발명의 일 실시예에 따른 MSK 동기 신호 보상 방법의 구성도이다.
도 6a 및 도 6b를 참조하면, MSK 동기 신호 보상 방법은 다음과 같은 단계로 구성된다.
우선, MSK 신호에 대하여 정보 기록 구간을 검출하고, 검출된 정보 기록 구간을 하이 구간으로 하는 MSK 검출 신호를 생성한다. 상세하면, 우선 아날로그 MSK 신호를 디지털 MSK 신호로 변환한다(61). 이어서, 디지털 MSK 신호의 기본 주파수 와 동일한 주파수를 갖는 위상 고정 클록 신호를 생성한다(62). 이어서, 위상 고정 클록 신호를 소정의 시간만큼 지연시킨다(63). 이어서, 디지털 MSK 신호의 하이 구간 내에서 지연된 위상 고정 클록 신호가 상승하는 시점에서 상승하고, 디지털 MSK 신호의 하이 구간 이후의 로우 구간 내에서 지연된 위상 고정 클록의 신호가 상승하는 시점에서 하강하는 MSK 검출 신호를 생성한다(64).
이어서, MSK 검출 신호의 하이 구간의 길이를 추출하고, 추출된 길이가 정상적인 시점에서의 MSK 검출 신호를 기준으로 MSK 윈도우 신호를 생성하고, MSK 검출 신호의 하이 구간이 MSK 윈도우 신호의 하이 구간 내에 있고 추출된 길이가 정상적인 시점에서는 정상적인 시점에서의 MSK 검출 신호를 기준으로 MSK 동기 신호를 생성하고, MSK 검출 신호의 하이 구간이 MSK 윈도우 신호의 하이 구간 내에 있고 추출된 특성이 비정상적인 시점에서는 비정상적인 시점 직전의 정상적인 시점에서의 MSK 검출 신호를 기준으로 하이 구간의 길이가 일정한 MSK 동기 신호를 생성한다. 상세하면, 우선 MSK 검출 신호의 하이 구간의 길이를 추출한다(65). 이어서, 추출된 길이가 정상적인 시점에서의 MSK 검출 신호의 하이 구간의 하강 에지 이후에서 상승하는 MSK 동기 클록 신호를 생성한다(66). 이어서, MSK 동기 클록 신호의 하이 구간의 하강 에지 이후에서 상승하고, 추출된 길이보다 긴 길이의 하이 구간을 갖는 MSK 윈도우 신호를 생성한다(67). 이어서, 일정한 주파수를 갖는 기본 MSK 동기 클록을 생성한다(68). 이어서, MSK 검출 신호의 하이 구간이 MSK 윈도우 신호의 하이 구간 내에 있고(69), 추출된 길이가 정상적인 시점에서는(691), 정상적인 시점에서의 MSK 검출 신호의 하이 구간의 하강 에지 이후에서 상승하는 MSK 동기 신호 를 생성하고, MSK 검출 신호의 하이 구간이 상기 MSK 윈도우 신호의 하이 구간 내에 있고(69), 추출된 길이가 비정상적인 시점에서는(691), MSK 동기 클록 신호의 하이 구간의 하강 에지 이후에서 상승하는 MSK 동기 신호를 생성한다(6912).
또한, MSK 검출 신호의 하이 구간이 MSK 윈도우 신호의 하이 구간 내에 없는 일정한 시점마다(69), MSK 신뢰도 값을 카운트한다(692). 이어서, 카운트가 종료되지 않은 시점에서는(693), MSK 동기 클록 신호의 하이 구간의 하강 에지 이후에서 상승하는 MSK 동기 신호를 생성하고(6931), 카운트가 종료된 시점에서는(693), 기본 MSK 동기 클록의 하이 구간의 상승 에지 이후에서 상승하는 MSK 동기 신호를 생성한다(6932).
한편, 상술한 본 발명의 실시예들은 컴퓨터에서 실행될 수 있는 프로그램으로 작성 가능하고, 컴퓨터로 읽을 수 있는 기록매체를 이용하여 상기 프로그램을 동작시키는 범용 디지털 컴퓨터에서 구현될 수 있다.
상기 컴퓨터로 읽을 수 있는 기록 매체는 마그네틱 저장 매체(예를 들면, 롬, 플로피 디스크, 하드디스크 등), 광학적 판독 매체(예를 들면, 시디롬, 디브이디 등) 및 캐리어 웨이브(예를 들면, 인터넷을 통한 전송)와 같은 저장매체를 포함한다.
이제까지, 본 발명에 대하여 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로, 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점 에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라, 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
본 발명에 따르면, 어떤 변조 신호가 주변의 전파 간섭 등 여러 비이상적 요인으로 인하여 왜곡된 경우에도, 이 변조 신호의 동기 신호가 왜곡 없이 일정하게 출력되어, 신뢰성 있는 복조를 할 수 있다는 효과가 있다. 특히, MSK 신호의 상대적 위치가 흔들리는 경우뿐만 아니라, MSK 신호의 길이가 정상적인 길이를 벗어나는 경우에도 보정해줌으로서, 광 디스크 등에서 MSK 신호를 복조할 때, 복조된 데이터의 신뢰성을 높일 수 있다는 효과가 있다.
Claims (21)
- 소정의 신호에 대하여 정보 기록 구간을 검출하고, 상기 검출된 정보 기록 구간을 하이 구간으로 하는 정보 검출 신호를 생성하는 정보 기록 구간 검출부; 및상기 정보 검출 신호의 하이 구간의 특성을 추출하고, 상기 추출된 특성이 정상적인 시점에서의 정보 검출 신호를 기준으로 윈도우 신호를 생성하고, 상기 정보 검출 신호와 상기 윈도우 신호의 위상 차이가 오차 범위 내에 있고 상기 추출된 특성이 정상적인 시점에서는 상기 정상적인 시점에서의 정보 검출 신호를 기준으로 동기 신호를 생성하고, 상기 정보 검출 신호와 상기 윈도우 신호의 위상 차이가 오차 범위 내에 있고 상기 추출된 특성이 비정상적인 시점에서는 상기 비정상적인 시 점 직전의 정상적인 시점에서의 정보 검출 신호를 기준으로 하이 구간의 길이가 일정한 동기 신호를 생성하는 동기 신호 보상/생성부를 포함하는 것을 특징으로 하는 동기 신호 보상 장치.
- 제 1 항에 있어서, 상기 정보 기록 구간 검출부는아날로그 신호를 디지털 신호로 변환하는 아날로그 디지털 변환부;상기 디지털 신호의 기본 주파수와 동일한 주파수를 갖는 위상 고정 클록 신호를 생성하는 위상 고정 루프 회로; 및상기 디지털 신호의 위상과 상기 위상 고정 클록 신호의 위상을 비교하여, 상기 디지털 신호에 대하여 정보 기록 구간을 검출하고, 상기 검출된 정보 기록 구간을 하이 구간으로 하는 정보 검출 신호를 생성하는 정보 검출 신호 생성부를 포함하는 것을 특징으로 하는 동기 신호 보상 장치.
- 제 1 항에 있어서, 상기 동기 신호 보상/생성부는상기 정보 검출 신호의 하이 구간의 특성을 추출하는 정보 검출 신호 특성 추출부;상기 추출된 특성이 정상적인 시점에서의 정보 검출 신호를 기준으로 동기 클록 신호를 생성하는 동기 클록 신호 생성부;상기 동기 클록 신호를 기준으로 상기 정보 검출 신호의 오차 범위를 포괄하는 윈도우 신호를 생성하는 윈도우 신호 생성부; 및상기 정보 검출 신호와 상기 윈도우 신호의 위상 차이가 오차 범위 내에 있고 상기 추출된 특성이 정상적인 시점에서는 상기 정상적인 시점에서의 정보 검출 신호를 기준으로 동기 신호를 생성하고, 상기 정보 검출 신호와 상기 윈도우 신호의 위상 차이가 오차 범위 내에 있고 상기 추출된 특성이 비정상적인 시점에서는 상기 동기 클록 신호를 기준으로 동기 신호를 생성하는 동기 신호 생성부를 포함하는 것을 특징으로 하는 동기 신호 보상 장치.
- 제 3 항에 있어서, 상기 동기 신호 보상/생성부는일정한 주파수를 갖는 기본 동기 클록 신호를 생성하는 기본 동기 클록 신호 생성부; 및상기 정보 검출 신호와 상기 윈도우 신호의 위상 차이가 오차 범위 내에 없는 일정한 시점마다, 신호 신뢰도 값을 카운트하는 신호 신뢰도 값 카운터를 포함하는 것을 특징으로 하는 동기 신호 보상 장치.
- 제 4 항에 있어서, 상기 동기 신호 생성부는 상기 신호 신뢰도 값 카운터의 카운트가 종료되지 않은 시점에서는 상기 동기 클록 신호를 기준으로 동기 신호를 생성하고, 상기 신호 신뢰도 값 카운터에서의 카운트가 종료된 시점에서는 상기 기본 동기 클록 신호를 기준으로 동기 신호를 생성하는 것을 특징으로 하는 동기 신호 보상 장치.
- MSK 신호에 대하여 정보 기록 구간을 검출하고, 상기 검출된 정보 기록 구간을 하이 구간으로 하는 MSK 검출 신호를 생성하는 MSK 검출부; 및상기 MSK 검출 신호의 하이 구간의 길이를 추출하고, 상기 추출된 길이가 정상적인 시점에서의 MSK 검출 신호를 기준으로 MSK 윈도우 신호를 생성하고, 상기 MSK 검출 신호의 하이 구간이 상기 MSK 윈도우 신호의 하이 구간 내에 있고 상기 추출된 길이가 정상적인 시점에서는 상기 정상적인 시점에서의 MSK 검출 신호를 기준으로 MSK 동기 신호를 생성하고, 상기 MSK 검출 신호의 하이 구간이 상기 MSK 윈도우 신호의 하이 구간 내에 있고 상기 추출된 특성이 비정상적인 시점에서는 상기 비정상적인 시점 직전의 정상적인 시점에서의 MSK 검출 신호를 기준으로 하이 구간의 길이가 일정한 MSK 동기 신호를 생성하는 MSK 동기 신호 보상/생성부를 포함하는 것을 특징으로 하는 MSK 동기 신호 보상 장치.
- 제 6 항에 있어서, 상기 MSK 검출부는아날로그 MSK 신호를 디지털 MSK 신호로 변환하는 아날로그 디지털 변환부;상기 디지털 MSK 신호의 기본 주파수와 동일한 주파수를 갖는 위상 고정 클록 신호를 생성하는 위상 고정 루프 회로;상기 위상 고정 클록 신호를 소정의 시간만큼 지연시키는 위상 고정 클록 지연부; 및상기 디지털 MSK 신호의 하이 구간 내에서 상기 지연된 위상 고정 클록 신호가 상승하는 시점에서 상승하고, 상기 디지털 MSK 신호의 하이 구간 이후의 로우 구간 내에서 상기 지연된 위상 고정 클록의 신호가 상승하는 시점에서 하강하는 MSK 검출 신호를 생성하는 MSK 검출 신호 생성부를 포함하는 것을 특징으로 하는 MSK 동기 신호 보상 장치.
- 제 6 항에 있어서, 상기 MSK 동기 신호 보상/생성부는상기 MSK 검출 신호의 하이 구간의 길이를 추출하는 MSK 길이 추출부;상기 추출된 길이가 정상적인 시점에서의 MSK 검출 신호의 하이 구간의 하강 에지 이후에서 상승하는 MSK 동기 클록 신호를 생성하는 MSK 동기 클록 신호 생성부;상기 MSK 동기 클록 신호의 하이 구간의 하강 에지 이후에서 상승하고, 상기 추출된 길이보다 긴 길이의 하이 구간을 갖는 MSK 윈도우 신호를 생성하는 MSK 윈도우 신호 생성부; 및상기 MSK 검출 신호의 하이 구간이 상기 MSK 윈도우 신호의 하이 구간 내에 있고 상기 추출된 길이가 정상적인 시점에서는 상기 정상적인 시점에서의 MSK 검출 신호의 하이 구간의 하강 에지 이후에서 상승하는 MSK 동기 신호를 생성하고, 상기 MSK 검출 신호의 하이 구간이 상기 MSK 윈도우 신호의 하이 구간 내에 있고 상기 추출된 길이가 비정상적인 시점에서는 상기 비정상적인 시점에서는 상기 MSK 동기 클록 신호의 하이 구간의 하강 에지 이후에서 상승하는 MSK 동기 신호를 생성하는 MSK 동기 신호 생성부를 포함하는 것을 특징으로 하는 MSK 동기 신호 보상 장치.
- 제 8 항에 있어서, 상기 MSK 동기 신호 보상/생성부는일정한 주파수를 갖는 기본 MSK 동기 클록을 생성하는 기본 MSK 동기 클록 생성부; 및상기 MSK 검출 신호의 하이 구간이 상기 MSK 윈도우 신호의 하이 구간 내에 없는 일정한 시점마다, MSK 신뢰도 값을 카운트하는 MSK 신뢰도 값 카운터를 포함하는 것을 특징으로 하는 동기 신호 보상 장치.
- 제 9 항에 있어서, 상기 MSK 동기 신호 생성부는 상기 MSK 신뢰도 값 카운터의 카운트가 종료되지 않은 시점에서는 상기 MSK 동기 클록 신호의 하이 구간의 하강 에지 이후에서 상승하는 MSK 동기 신호를 생성하고, 상기 MSK 신뢰도 값 카운터에서의 카운트가 종료된 시점에서는 상기 기본 MSK 동기 클록의 하이 구간의 상승 에지 이후에서 상승하는 MSK 동기 신호를 생성하는 것을 특징으로 하는 MSK 동기 신호 보상 장치.
- (a) 소정의 신호에 대하여 정보 기록 구간을 검출하고, 상기 검출된 정보 기록 구간을 하이 구간으로 하는 정보 검출 신호를 생성하는 단계; 및(b) 상기 정보 검출 신호의 하이 구간의 특성을 추출하고, 상기 추출된 특성이 정상적인 시점에서의 정보 검출 신호를 기준으로 윈도우 신호를 생성하고, 상기 정보 검출 신호와 상기 윈도우 신호의 위상 차이가 오차 범위 내에 있고 상기 추출된 특성이 정상적인 시점에서는 상기 정상적인 시점에서의 정보 검출 신호를 기준 으로 동기 신호를 생성하고, 상기 정보 검출 신호와 상기 윈도우 신호의 위상 차이가 오차 범위 내에 있고 상기 추출된 특성이 비정상적인 시점에서는 상기 비정상적인 시점 직전의 정상적인 시점에서의 정보 검출 신호를 기준으로 하이 구간의 길이가 일정한 동기 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 동기 신호 보상 방법.
- 제 11 항에 있어서, 상기 (a) 단계는(a1) 아날로그 신호를 디지털 신호로 변환하는 단계;(a2) 상기 디지털 신호의 기본 주파수와 동일한 주파수를 갖는 위상 고정 클록 신호를 생성하는 단계; 및(a3) 상기 디지털 신호의 위상과 상기 위상 고정 클록 신호의 위상을 비교하여, 상기 디지털 신호에 대하여 정보 기록 구간을 검출하고, 상기 검출된 정보 기록 구간을 하이 구간으로 하는 정보 검출 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 동기 신호 보상 방법.
- 제 11 항에 있어서, 상기 (b) 단계는(b1) 상기 정보 검출 신호의 하이 구간의 특성을 추출하는 단계;(b2) 상기 추출된 특성이 정상적인 시점에서의 정보 검출 신호를 기준으로 동기 클록 신호를 생성하는 단계;(b3) 상기 동기 클록 신호를 기준으로 상기 정보 검출 신호의 오차 범위를 포괄하는 윈도우 신호를 생성하는 단계; 및(b4) 상기 정보 검출 신호와 상기 윈도우 신호의 위상 차이가 오차 범위 내에 있고 상기 추출된 특성이 정상적인 시점에서는 상기 정상적인 시점에서의 정보 검출 신호를 기준으로 동기 신호를 생성하고, 상기 정보 검출 신호와 상기 윈도우 신호의 위상 차이가 오차 범위 내에 있고 상기 추출된 특성이 비정상적인 시점에서는 상기 동기 클록 신호를 기준으로 동기 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 동기 신호 보상 방법.
- 제 13 항에 있어서, 상기 (b) 단계는(b5) 일정한 주파수를 갖는 기본 동기 클록 신호를 생성하는 단계; 및(b6) 상기 정보 검출 신호와 상기 윈도우 신호의 위상 차이가 오차 범위 내에 없는 일정한 시점마다, 신호 신뢰도 값을 카운트하는 단계를 포함하는 것을 특징으로 하는 동기 신호 보상 방법.
- 제 14 항에 있어서, 상기 (b4) 단계는 상기 (b6) 단계에서의 카운트가 종료되지 않은 시점에서는 상기 동기 클록 신호를 기준으로 동기 신호를 생성하고, 상기 (b6) 단계에서의 카운트가 종료된 시점에서는 상기 기본 동기 클록 신호를 기준으로 동기 신호를 생성하는 것을 특징으로 하는 동기 신호 보상 방법.
- (a) MSK 신호에 대하여 정보 기록 구간을 검출하고, 상기 검출된 정보 기록 구간을 하이 구간으로 하는 MSK 검출 신호를 생성하는 단계; 및(b) 상기 MSK 검출 신호의 하이 구간의 길이를 추출하고, 상기 추출된 길이가 정상적인 시점에서의 MSK 검출 신호를 기준으로 MSK 윈도우 신호를 생성하고, 상기 MSK 검출 신호의 하이 구간이 상기 MSK 윈도우 신호의 하이 구간 내에 있고 상기 추출된 길이가 정상적인 시점에서는 상기 정상적인 시점에서의 MSK 검출 신호를 기준으로 MSK 동기 신호를 생성하고, 상기 MSK 검출 신호의 하이 구간이 상기 MSK 윈도우 신호의 하이 구간 내에 있고 상기 추출된 특성이 비정상적인 시점에서는 상기 비정상적인 시점 직전의 정상적인 시점에서의 MSK 검출 신호를 기준으로 하이 구간의 길이가 일정한 MSK 동기 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 MSK 동기 신호 보상 방법.
- 제 16 항에 있어서, 상기 (a) 단계는(a1) 아날로그 MSK 신호를 디지털 MSK 신호로 변환하는 단계;(a2) 상기 디지털 MSK 신호의 기본 주파수와 동일한 주파수를 갖는 위상 고정 클록 신호를 생성하는 단계;(a3) 상기 위상 고정 클록 신호를 소정의 시간만큼 지연시키는 단계; 및(a4) 상기 디지털 MSK 신호의 하이 구간 내에서 상기 지연된 위상 고정 클록 신호가 상승하는 시점에서 상승하고, 상기 디지털 MSK 신호의 하이 구간 이후의 로우 구간 내에서 상기 지연된 위상 고정 클록의 신호가 상승하는 시점에서 하강하는 MSK 검출 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 MSK 동기 신호 보 상 방법.
- 제 16 항에 있어서, 상기 (b) 단계는(b1) 상기 MSK 검출 신호의 하이 구간의 길이를 추출하는 단계;(b2) 상기 추출된 길이가 정상적인 시점에서의 MSK 검출 신호의 하이 구간의 하강 에지 이후에서 상승하는 MSK 동기 클록 신호를 생성하는 단계;(b3) 상기 MSK 동기 클록 신호의 하이 구간의 하강 에지 이후에서 상승하고, 상기 추출된 길이보다 긴 길이의 하이 구간을 갖는 MSK 윈도우 신호를 생성하는 단계; 및(b4) 상기 MSK 검출 신호의 하이 구간이 상기 MSK 윈도우 신호의 하이 구간 내에 있고 상기 추출된 길이가 정상적인 시점에서는 상기 정상적인 시점에서의 MSK 검출 신호의 하이 구간의 하강 에지 이후에서 상승하는 MSK 동기 신호를 생성하고, 상기 MSK 검출 신호의 하이 구간이 상기 MSK 윈도우 신호의 하이 구간 내에 있고 상기 추출된 길이가 비정상적인 시점에서는 상기 MSK 동기 클록 신호의 하이 구간의 하강 에지 이후에서 상승하는 MSK 동기 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 MSK 동기 신호 보상 방법.
- 제 18 항에 있어서, 상기 (b) 단계는(b5) 일정한 주파수를 갖는 기본 MSK 동기 클록을 생성하는 단계; 및(b6) 상기 MSK 검출 신호의 하이 구간이 상기 MSK 윈도우 신호의 하이 구간 내에 없는 일정한 시점마다, MSK 신뢰도 값을 카운트하는 단계를 포함하는 것을 특징으로 하는 동기 신호 보상 방법.
- 제 19 항에 있어서, 상기 (b4) 단계는 상기 (b6) 단계에서의 카운트가 종료되지 않은 시점에서는 상기 MSK 동기 클록 신호의 하이 구간의 하강 에지 이후에서 상승하는 MSK 동기 신호를 생성하고, 상기 (b6) 단계에서의 카운트가 종료된 시점에서는 상기 기본 MSK 동기 클록의 하이 구간의 상승 에지 이후에서 상승하는 MSK 동기 신호를 생성하는 것을 특징으로 하는 MSK 동기 신호 보상 방법.
- 제 11 항 내지 제 20 항 중에 어느 한 항의 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030023222A KR100924775B1 (ko) | 2003-04-12 | 2003-04-12 | 동기 신호 보상 장치 및 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030023222A KR100924775B1 (ko) | 2003-04-12 | 2003-04-12 | 동기 신호 보상 장치 및 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040088842A KR20040088842A (ko) | 2004-10-20 |
KR100924775B1 true KR100924775B1 (ko) | 2009-11-05 |
Family
ID=37370503
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030023222A KR100924775B1 (ko) | 2003-04-12 | 2003-04-12 | 동기 신호 보상 장치 및 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100924775B1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106886207B (zh) * | 2015-12-16 | 2019-01-25 | 南京南瑞集团公司 | 一种同步检测方法 |
US11092648B2 (en) * | 2019-04-15 | 2021-08-17 | Grammatech, Inc. | Systems and/or methods for anomaly detection and characterization in integrated circuits |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003045028A (ja) | 2001-08-01 | 2003-02-14 | Nec Corp | 同期クロック抽出方法及びデータ記憶装置 |
JP2003085887A (ja) | 2001-09-06 | 2003-03-20 | Teac Corp | 信号処理回路 |
KR20030070276A (ko) * | 2002-02-23 | 2003-08-30 | 삼성전자주식회사 | 광기록매체상의 위상기준신호와 워블 신호 사이의 위상차검출 장치 및 방법 |
-
2003
- 2003-04-12 KR KR1020030023222A patent/KR100924775B1/ko not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003045028A (ja) | 2001-08-01 | 2003-02-14 | Nec Corp | 同期クロック抽出方法及びデータ記憶装置 |
JP2003085887A (ja) | 2001-09-06 | 2003-03-20 | Teac Corp | 信号処理回路 |
KR20030070276A (ko) * | 2002-02-23 | 2003-08-30 | 삼성전자주식회사 | 광기록매체상의 위상기준신호와 워블 신호 사이의 위상차검출 장치 및 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20040088842A (ko) | 2004-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4077454B2 (ja) | 位相比較回路及びクロックリカバリ回路 | |
US7433277B2 (en) | Wobble demodulator and wobble demodulation method | |
US6064236A (en) | Phase detector and timing extracting circuit using phase detector | |
KR100924775B1 (ko) | 동기 신호 보상 장치 및 방법 | |
JP2804755B2 (ja) | Fsk信号復調回路 | |
US6959061B1 (en) | Phase comparator circuit | |
JP4508961B2 (ja) | シンボル判定装置、シンボル判定装置のシンボル判定方法、シンボル判定プログラム及び記録媒体 | |
JP2004310958A (ja) | ウォブル復調装置および方法 | |
JP2985957B1 (ja) | 位相比較器及びデジタル式位相同期回路 | |
JP3492713B2 (ja) | タイミング再生装置 | |
JP2000183731A (ja) | 位相比較回路 | |
JP3628927B2 (ja) | Psk復調装置、psk復調方法及び記録媒体 | |
JP3799357B2 (ja) | 位相周波数同期回路、同期判定回路および光受信器 | |
JP4178680B2 (ja) | Pll回路及び位相誤差検出方法 | |
JP3462084B2 (ja) | バイフェーズ符号信号識別装置 | |
JP4617343B2 (ja) | クロックリカバリ回路 | |
JP2009284461A (ja) | シンボル同期方法及びデジタル復調装置 | |
JPH11205297A (ja) | クロック再生回路 | |
JP2007142939A (ja) | 復調器 | |
JP5268578B2 (ja) | Ofdm信号伝送装置及びofdm信号伝送方法 | |
JP3134442B2 (ja) | 復調装置 | |
US20070097827A1 (en) | Method and apparatus for detecting saw-tooth wobble signal to reproduce information recorded on an optical disk | |
JPH07170179A (ja) | Pllロック検出装置 | |
JPH04105435A (ja) | データ復調装置 | |
JP2007013505A (ja) | 変調信号のシンボル判定装置、変調信号のシンボル判定方法、変調信号のシンボル判定プログラム及び記録媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |