KR100918138B1 - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100918138B1
KR100918138B1 KR1020070093062A KR20070093062A KR100918138B1 KR 100918138 B1 KR100918138 B1 KR 100918138B1 KR 1020070093062 A KR1020070093062 A KR 1020070093062A KR 20070093062 A KR20070093062 A KR 20070093062A KR 100918138 B1 KR100918138 B1 KR 100918138B1
Authority
KR
South Korea
Prior art keywords
storage capacitor
film
capacitor electrode
electrode
opening
Prior art date
Application number
KR1020070093062A
Other languages
English (en)
Other versions
KR20080025011A (ko
Inventor
도루 사꾸라이
유따까 우메따니
유사꾸 모리모또
Original Assignee
엡슨 이미징 디바이스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엡슨 이미징 디바이스 가부시키가이샤 filed Critical 엡슨 이미징 디바이스 가부시키가이샤
Publication of KR20080025011A publication Critical patent/KR20080025011A/ko
Application granted granted Critical
Publication of KR100918138B1 publication Critical patent/KR100918138B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

기판 상에 박막 트랜지스터와, 이 박막 트랜지스터를 통해서 화소 전극에 인가되는 표시 신호를 유지하는 축적 용량을 구비하는 표시 장치에서, 축적 용량을 형성하는 전극간의 절연 내압을 향상하여 수율의 향상을 도모한다. 축적 용량(1C)에서, 하층 축적 용량 전극(12), 얇은 하층 축적 용량막(14), 폴리실리콘층(15C), 상층 축적 용량막(16C), 상층 축적 용량 전극(18)이 적층된다. 폴리실리콘층(15C)은 레이저 어닐링에 의한 결정화에 의해 형성된다. 축적 용량(1C)의 폴리실리콘층(15C)은 미세 결정으로 되어 그 표면의 평탄성이 양호해진다. 폴리실리콘층(15C)(축적 용량 전극)의 패턴은, 개구부(OP)의 저부보다 크게 형성되고, 그 외주부의 엣지가 개구부(OP)의 경사부(K) 상 또는 개구부(OP) 외의 버퍼막(13) 상에 배치되도록 하였다.
축적 용량, 하층 축적 용량막, 상층 축적 용량막, 폴리실리콘층, 개구부, 버퍼막

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은, 기판 상에 박막 트랜지스터와, 이 박막 트랜지스터를 통해서 화소 전극에 인가되는 표시 신호를 유지하는 축적 용량을 구비하는 표시 장치 및 그 제조 방법에 관한 것이다.
액티브 매트릭스형의 액정 표시 장치에서는, 글래스 기판 상에서 매트릭스 형상으로 배치된 복수의 화소에, 화소 선택용의 박막 트랜지스터(이후,「화소 TFT」라고 약칭함)가 형성되어 있다. 또한, 화소 TFT를 통해서 화소 전극에 인가되는 표시 신호를 유지하는 축적 용량이 형성되어 있다.
이 액정 표시 장치 및 그 제조 방법에 대해 도 5를 참조하여 설명한다. 우선, 제1 기판(10) 상에서, 화소 TFT부에, 몰리브덴 또는 크롬 등으로 이루어지는 제1 기판(10)에 입사하는 외광을 차단하는 차광층인 차광 금속층(11)이 형성된다. 이 차광 금속층(11)은, 화소 TFT(100T)에 입사하는 광을 기인으로 하는 광 리크 전류를 억지하는 것이다. 다음에, 예를 들면 플라즈마 CVD(Plasma Chemical Vapor Deposition)에 의해 실리콘 산화막 혹은 실리콘 질화막 등의 절연막으로 이루어지 고, 차광 금속층(11)을 덮는 버퍼막(53)을 형성한다. 그리고, 버퍼막(53) 상에, 아몰퍼스 실리콘층을 형성한다. 그 후, 아몰퍼스 실리콘층을 레이저 어닐링에 의해 결정화하여, 폴리실리콘층(55)을 형성한다. 폴리실리콘층(55)은 아일런드 형상의 패턴으로 에칭된다. 폴리실리콘층(55)은, 화소 TFT(100T)의 능동층, 축적 용량(100C)의 축적 용량 전극으로서 기능한다.
다음에, 플라즈마 CVD에 의해, 실리콘 산화막 등으로 이루어져 폴리실리콘층(55)을 피복하는 게이트 절연막(56)을 형성한다. 이 게이트 절연막(56)은, 축적 용량(100C)의 축적 용량막(56C)으로 된다.
다음에, 화소 TFT(100T)의 게이트 절연막(56) 상에는 몰리브덴 또는 크롬 등으로 이루어지는 게이트 전극(57)이 형성된다. 한편, 축적 용량막(56C) 상에는, 게이트 전극(57)과 동일한 금속으로 이루어지는 상층 용량 전극(58)이 형성된다. 그 후, 게이트 전극(57) 및 상층 용량 전극(58)을 마스크로 하여 폴리실리콘층(55)에 대해 불순물을 이온 주입하여, 소스 및 드레인을 형성한다. 이 불순물은 N 채널형의 박막 트랜지스터의 경우에는, 인 또는 비소이다. 소스와 드레인 사이의 영역은 채널로 된다.
다음에, 게이트 전극(57) 및 상층 용량 전극(58)을 덮는 층간 절연막(19)이 형성된다. 게이트 절연막(56) 및 층간 절연막(19)에는 컨택트 홀(CH1, CH2)이 형성되고, 그 컨택트 홀(CH1, CH2)을 통해서 폴리실리콘층(55)과 접속된 소스 전극(20S) 및 드레인 전극(20D)이 형성된다. 그리고, 필요에 따라서, 소스 전극(20S), 드레인 전극(20D)을 덮는 실리콘 질화막 등으로 이루어지는 패시베이션 막(21), 감광성 재료 등으로 이루어지는 평탄화막(22)이 형성된다. 패시베이션막(21) 및 평탄화막(22)에는 컨택트 홀(CH3)이 형성되고, 그 컨택트 홀(CH3)을 통해서 소스 전극(20S)과 접속된 ITO(Indium Tin 0xide) 등의 투명 금속으로 이루어지는 화소 전극(23)이 형성된다.
또한, 제1 기판(10)에는, 글래스 등의 투명 재료로 이루어지고, 액정층(LC)을 밀봉하는 제2 기판(30)이 접합된다. 제2 기판(30)에는, 화소 전극(23)과 대향하여 ITO 등의 투명 금속으로 이루어지는 공통 전극(31)이 형성된다. 또한, 제1 기판(10) 및 제2 기판(30)에는, 도시하지 않은 편광판이 형성된다.
이 표시 장치의 동작은 다음과 같다. 게이트 전극(57)에 인가된 화소 선택 신호에 따라서 화소 TFT(100T)가 온 상태로 되면, 소스 전극(20S)을 통해서 화소 전극(23)에 인가된 표시 신호에 따라서, 액정층(LC)의 액정 분자의 배향이 제어된다. 그때, 표시 신호는, 축적 용량(100C)에 유지됨으로써, 화소 전극(23)에 일정 기간 인가된다. 이와 같이 하여, 백라이트(BL)로부터의 광에 대한 화소의 투과광량이 제어되어, 흑색 표시 또는 백색 표시가 행해진다.
또한, 관련된 기술 문헌으로서는, 예를 들면 이하의 특허 문헌을 들 수 있다.
[특허 문헌 1] 일본 특허 공개 평11-111998호 공보
아몰퍼스 실리콘층을 레이저 어닐링에 의해 결정화하여, 결정 입경이 300 ∼ 400 ㎚의 폴리실리콘층(55)을 형성할 때, 폴리실리콘층(55)의 표면에는, 폴리실리콘 입계부에 그 막 두께의 2배 정도의 높이의 융기가 발생하고 있었다. 이 융기에 의해, 축적 용량 전극 상에 적층되는 축적 용량막(56C)의 피복성이 열화하고, 폴리실리콘층(55)(축적 용량 전극)과 상층 축적 용량 전극(58)간의 절연 내압이 저하하여, 수율이 저하할 우려가 있었다. 또한, 표면의 평탄성이 향상하는 조건에서 폴리실리콘층(55)을 형성하면 결정 입경이 작아져, 축적 용량 전극 저항이 고저항화하기 때문에, 박막 트랜지스터와 축적 용량의 접속 저항이 높아져 수율이 저하할 우려가 있었다.
본 발명은, 기판 상에 박막 트랜지스터와, 박막 트랜지스터를 통해서 화소 전극에 인가되는 표시 신호를 유지하는 축적 용량을 구비하는 표시 장치로서, 박막 트랜지스터는, 기판 상에 형성된 차광층과, 차광층 상에 버퍼막을 개재하여 형성된 폴리실리콘층과, 폴리실리콘층을 덮는 게이트 절연막과, 게이트 절연막 상에 형성된 게이트 전극을 구비하고, 축적 용량은 기판 상에 형성된 하층 축적 용량 전극과, 하층 축적 용량 전극 상에 형성된 버퍼막의 개구부를 통해서, 하층 축적 용량 전극에 접촉하고, 버퍼막보다 얇은 하층 축적 용량막과, 하층 축적 용량막을 개재하여 하층 축적 용량 전극 상에 형성되고, 버퍼막 상의 폴리실리콘층보다도 결정 입경이 작은 미세 결정 폴리실리콘 부분을 갖는 축적 용량 전극과, 축적 용량 전극을 덮는 상층 축적 용량막과, 상층 축적 용량막을 개재하여 축적 용량 전극 상에 형성된 상층 축적 용량 전극을 구비하는 것을 특징으로 한다.
이러한 구성에 따르면, 축적 용량 전극은 미세 결정 폴리실리콘으로 이루어지고, 그 표면의 평탄성이 양호하기 때문에, 상층 축적 용량 전극과의 사이의 절연 내압을 향상할 수 있다.
또한, 상기 구성 외에, 축적 용량 전극의 패턴은 개구부의 저부보다 크게 형성되고, 축적 용량 전극의 외주부의 엣지가 개구부의 경사부의 버퍼막 상 또는 개구부의 외측의 버퍼막 상에 배치되고, 축적 용량 전극의 외주부의 결정 입경이 그 내측의 결정 입경보다 큰 것을 특징으로 한다.
이러한 구성에 따르면, 축적 용량 전극의 패턴은 개구부의 저부보다 크게 형성되고, 축적 용량 전극의 외주부의 엣지가 상기 개구부의 경사부의 버퍼막 상 또는 개구부의 외측의 버퍼막 상에 배치되고, 상기 축적 용량 전극의 외주부의 결정 입경이 그 내측의 결정 입경보다 크므로, 상기 축적 용량 전극의 외주부의 시트 저항이 낮아져, 박막 트랜지스터와 축적 용량의 접속 저항을 낮게 할 수 있다. 또한, 개구부의 단차에 의한 축적 용량 전극의 단선을 방지할 수 있다.
또한, 본 발명은, 기판 상에 박막 트랜지스터와, 이 박막 트랜지스터를 통해서 화소 전극에 인가되는 표시 신호를 유지하는 축적 용량을 구비하는 표시 장치의 제조 방법으로서, 기판 상에 차광층 및 하층 축적 용량 전극을 형성하는 공정과, 차광층 및 하층 축적 용량 전극을 덮어, 버퍼막을 형성하는 공정과, 하층 축적 용량 전극 상의 버퍼막을 선택적으로 에칭하여 개구부를 형성하는 공정과, 개구부를 통해서 하층 축적 용량 전극 상에 버퍼막보다 얇은 하층 축적 용량막을 형성하는 공정과, 버퍼막 및 하층 축적 용량막 상에 아몰퍼스 실리콘층을 형성하고, 이 아몰 퍼스 실리콘층에 대해 레이저 어닐링을 행함으로써 이를 폴리실리콘층으로 하는 공정과, 폴리실리콘층을 패터닝하여, 축적 용량 전극을 형성하는 공정과, 폴리실리콘층을 덮는 게이트 절연막, 축적 용량 전극을 덮는 상층 축적 용량막을 형성하는 공정과, 게이트 절연막 상에 게이트 전극을 형성하고, 상층 축적 용량막 상에 상층 축적 용량 전극을 형성하는 공정을 포함하는 것을 특징으로 한다.
본 발명에 따르면, 기판 상에 박막 트랜지스터와, 이 박막 트랜지스터를 통해서 화소 전극에 인가되는 표시 신호를 유지하는 축적 용량을 구비하는 표시 장치로서, 축적 용량을 형성하는 전극간의 절연 내압을 향상하여, 수율의 향상을 도모할 수 있다.
또한, 본 발명에 따르면, 축적 용량을 소면적으로 대용량화할 수 있으므로, 고선명화 및 고개구율화에 대해서도 유효하다.
또한, 본 발명에 따르면, 박막 트랜지스터와 축적 용량의 접속 저항을 낮게 할 수 있다. 또한, 축적 용량부에 형성되는 개구부의 단차에 의한 축적 용량 전극의 단선을 방지할 수 있다.
본 발명의 실시 형태에 따른 표시 장치 및 그 제조 방법에 대해, 도면을 참조하여 설명한다. 이 표시 장치에는 복수의 화소가 형성되지만, 도 1에서는, 1개의 화소(1)를 도시하고 있다. 도 1에 도시한 제1 기판(10)측의 단면 구성은, 도 2의 평면도의 X-X선을 따른 단면에 상당하고 있다. 또한, 도 1 및 도 2에서는, 도 5에 도시한 것과 동일한 구성 요소에 대해서는 동일한 부호를 붙여 참조한다.
글래스 등의 투명한 절연 재료로 이루어지는 제1 기판(10)은, 화소 TFT(1T)가 형성되는 화소 TFT부와, 축적 용량(1C)이 형성되는 용량부를 포함한다. 우선, 제1 기판(10) 상에서, 화소 TFT부에, 몰리브덴 또는 크롬 등으로 이루어지고 제1 기판(10)에 입사하는 외광을 차단하는 차광 금속층(11)이 형성된다. 한편, 제1 기판(10)의 용량부에는, 하층 축적 용량 전극(12)이 형성된다. 하층 축적 용량 전극(12)은, 바람직하게는 차광 금속층(11)과 동일한 재료에 의해 형성된다. 이 경우, 제1 기판(10) 상에 차광 금속층(11)으로 되는 금속층이 형성되고, 그 금속층이 패터닝됨으로써, 차광 금속층(11) 및 하층 축적 용량 전극(12)이 형성된다.
차광 금속층(11)은, 후술하는 게이트 전극(17)에 접속되는 것이 바람직하다. 또는, 차광 금속층(11)의 전위를 그라운드 등의 소정의 고정 전위로 하여도 되고, 이 경우 차광 금속층(11)과 하층 축적 용량 전극(12)을 접속하여도 된다.
다음에, 플라즈마 CVD(Plasma Chemical Vapor Deposition) 등에 의해, 실리콘 산화막 혹은 실리콘 질화막 등의 절연막으로 이루어지고 차광 금속층(11) 및 하층 축적 용량 전극(12)을 덮는 버퍼막(13)이 형성된다. 그 버퍼층(13)과 후술하는 하층 축적 용량층(14)의 막 두께의 합은, 폴리실리콘층(15)의 결정 입경을 균일하게 하기 위해 300 ㎚ 이상인 것이 바람직하다. 하층 축적 용량 전극(12) 상의 버퍼막(13)은 선택적으로 에칭되어, 하층 축적 용량 전극(12)을 노출하는 개구부(OP)가 형성된다. 이때, 버퍼막(13)의 개구부(OP)의 엣지에는 경사부(K)가 형성된다.
그리고, 버퍼막(13) 상, 및 개구부(OP) 내에서 노출하는 하층 축적 용량 전 극(12)을 덮는 하층 축적 용량막(14)을 형성한다. 이 하층 축적 용량막(14)은, 개구부(OP) 내에서 노출하는 하층 축적 용량 전극(12)과 접하도록 형성된다. 하층 축적 용량막(14)의 막 두께는, 버퍼막(13)의 막 두께보다도 얇고, 바람직하게는 100 ㎚ 이하이다. 하층 축적 용량막(14)은, 실리콘 산화막 혹은 실리콘 질화막 등의 절연막으로 이루어지고, 플라즈마 CVD(Plasma Chemical Vapor Deposition) 등에 의해 형성된다.
다음에, 하층 축적 용량막(14) 상에, 약 45 ㎚의 막 두께의 아몰퍼스 실리콘층을 형성한다. 그 후, 아몰퍼스 실리콘층을 레이저 어닐링에 의해, 바람직하게는 엑시머 레이저 어닐에 의해 결정화하여, 결정 입경 약 300 ∼ 400 ㎚의 폴리실리콘층(15)을 형성한다. 그때, 용량부의 결정화 전의 폴리실리콘층(15C)에서는, 하층 축적 용량막(14)이 화소 TFT(1T)의 차광 금속층(11) 상의 버퍼막(13)보다 얇으므로, 레이저 어닐링에 의해 생기는 열이, 차광 금속층(11) 상의 결정화 전의 폴리실리콘층(15)에 비해 하층 축적 용량막(14)을 통해서 하층 축적 용량 전극(12)에 전해져 발산되기 쉽다. 이에 의해, 하층 축적 용량막(14) 및 하층 축적 용량 전극(12) 상의 폴리실리콘층(15C)은, 결정화가 진행되기 어려워져 화소 TFT(1T)의 폴리실리콘층(15)에 비해 폴리실리콘 결정 입경이 작아진다. 그 결과, 상기 화소 TFT(1T)의 폴리실리콘층(15)에서 결정 입경 약 300 ∼ 400 ㎚가 얻어지는 레이저 어닐링 조건에서, 축적 용량(1C)의 폴리실리콘층(15C)은, 결정 입경 약 50 ㎚ 이하의 미세 결정으로 되어 평탄성이 양호해진다.
그 후, 폴리실리콘층(15C)에 대해 불순물의 이온 주입을 행한다. 이에 의 해, 용량부의 폴리실리콘층(15C)은 축적 용량 전극으로서 기능한다. 또한, 폴리실리콘층(15, 15C)은 소정의 패턴으로 패터닝된다.
다음에, 화소 TFT부 및 용량부의 폴리실리콘층(15, 15C)을 덮는 게이트 절연막(16)이 형성된다. 여기서, 축적 용량(1C)의 폴리실리콘층(15C)과 중첩하는 게이트 절연막(16)은, 상층 축적 용량막(16C)으로서 기능한다.
다음에, 화소 TFT부의 게이트 절연막(16) 상에, 몰리브덴 또는 크롬 등으로 이루어지는 게이트 전극(17)이 형성된다. 한편, 상층 축적 용량막(16C) 상에는, 상층 축적 용량 전극(18)이 형성된다. 상층 축적 용량막(16C)은, 하층의 폴리실리콘층(15C)의 평탄성이 반영되므로, 폴리실리콘층(15C)(축적 용량 전극)과 상층 축적 용량 전극(18)과의 절연 내압이 향상한다.
상층 축적 용량 전극(18)은, 게이트 전극(17)과 동일한 재료에 의해 형성된다. 즉, 게이트 절연막(16) 및 상층 축적 용량막(16C) 상에 게이트 전극(17)으로 되는 금속층이 형성되고, 그 금속층이 패터닝됨으로써, 게이트 전극(17) 및 상층 축적 용량 전극(18)이 형성된다.
이에 의해, 축적 용량(1C)은, 축적 용량 전극인 폴리실리콘층(15C)을 사이에 두고, 그 상하에 용량이 형성된다. 이 때문에, 단위 면적당의 용량 값을 크게 할 수 있다.
다음에, 게이트 전극(17) 및 상층 축적 용량 전극(18)을 마스크로 하여 화소 TFT부의 폴리실리콘층(15)에 대해 불순물을 이온 주입하여, 소스 및 드레인을 형성한다. 이 불순물은 N 채널형의 박막 트랜지스터의 경우에는, 인 또는 비소이다. 소스와 드레인 사이의 영역은 채널로 된다. 또한, 필요에 따라서, 저농도 불순물층 및 고농도 불순물층으로 이루어지는 LDD(Lightly Doped Drain) 구조의 소스 및 드레인을 형성하여도 된다.
다음에, 게이트 전극(17) 및 상층 축적 용량 전극(18)을 덮는 층간 절연막(19)이 형성된다. 이 층보다 상층의 구성 요소, 즉 층간 절연막(19), 폴리실리콘층(15)의 소스 및 드레인과 각각 접속하는 소스 전극(20S) 및 드레인 전극(20D), 패시베이션막(21), 평탄화막(22), 및 화소 전극(23)은, 도 5에 도시한 것과 마찬가지로 형성된다.
또한, 제2 기판(30) 및 공통 전극(31)에 대해서도 도 5에 도시한 것과 마찬가지로, 제1 기판(10)에 접합되고, 그들 사이에 액정층(LC)이 밀봉된다. 또한, 제1 기판(10)과 제2 기판(30)에는, 도시하지 않은 편광판이 형성된다. 이 표시 장치의 표시에 관한 동작은, 종래예에 도시한 것과 마찬가지이다.
다음에, 축적 용량(1C)의 다른 특징 구성에 대해 도 3, 도 4를 참조하여 설명한다. 도 3, 도 4는 축적 용량(1C)의 평면도이며, 도 4의 Y-Y선의 단면이 도 1의 축적 용량(1C)의 단면에 상당하고 있다. 도 3에 도시한 바와 같이, 폴리실리콘층(15C)(축적 용량 전극)의 패턴이 버퍼막(13)의 개구부(OP)의 저부보다 작은 경우, 그 부분의 폴리실리콘층(15C)은 미세 결정 폴리실리콘으로 이루어지기 때문에, 그 저항이 높아져, 화소 TFT(1T)의 소스와의 접속 저항이 높아진다고 하는 문제가 있다. 또한, 개구부(OP)의 스텝 커버리지가 나쁘면 그 단차부(D)에서 단선할 우려도 있었다.
따라서, 도 4에 도시한 바와 같이, 폴리실리콘층(15C)(축적 용량 전극)의 패턴은, 개구부(OP)의 저부보다 크게 형성되고, 폴리실리콘층(15C)의 외주부의 엣지가 개구부(OP)의 경사부(K)의 버퍼막(13) 상 또는 개구부(OP)의 외측의 버퍼막(13) 상에 배치되도록 하였다. 이에 의해, 폴리실리콘층(15C)(축적 용량 전극) 외주부의 결정 입경은 그 내측의 결정 입경보다 커진다. 즉, 폴리실리콘층(15C)(축적 용량 전극)의 패턴은 고저항의 미세 결정 폴리실리콘부의 주위를 저저항의 외주 폴리실리콘부에 의해 둘러싼 형태로 된다. 이에 의해, 화소 TFT(1T)의 소스와 폴리실리콘층(15C)(축적 용량 전극)의 접속 저항을 낮게 할 수 있다. 또한, 개구부(OP)의 단차 전체를 축적 용량 전극(18)에서 덮음으로써 단차 부위에서의 축적 용량 전극의 단선을 경감 방지할 수도 있다. 또한, 상층 축적 용량 전극(18)은, 폴리실리콘층(15C)(축적 용량 전극) 외주부의 평탄성이 양호하지 않은 부분과의 중첩을 없애도록 배치되어도 된다. 이에 의해, 상층 축적 용량 전극(18)과 폴리실리콘층(15) 사이의 절연 내압의 저하를 억제할 수 있다.
또한, 본 실시 형태에서는 제1 기판(10)에 화소 전극(23)이 배치되고 제2 기판(30)에 공통 전극(31)이 배치되었지만, 본 발명은 상기 이외의 구성을 가진 액정 표시 장치에 대해서도 적용된다. 예를 들면, 본 발명은, 제1 기판(10)에 화소 전극과 공통 전극의 양자가 배치되고, 제1 기판(10)에 대해 대략 수평 방향의 전계를 이용하여 액정층(LC)의 광학적 제어를 행하는 FFS(Fringe-Field Switching) 방식, 또는 IPS(In-Plain Switching) 방식의 액정 표시 장치에 대해서도 적용된다. FFS 방식의 경우, 화소 전극과 공통 전극은 절연막을 개재하여 대향하여 배치되므로, 그들에 의해 용량이 구성된다. 이 용량이 가해짐으로써, 축적 용량(1C) 전체의 용량 값을 크게 할 수 있어, 고선명화 및 고개구율화에 대해 더욱 유효하다.
또한, 본 실시 형태는 액정 표시 장치를 예로서 설명하였지만, 본 발명은 액정 표시 장치 이외의 표시 장치, 예를 들면 유기 일렉트로루미네센스 소자를 구비한 표시 장치에 대해서도 적용할 수 있다.
도 1은, 본 발명의 실시 형태에 따른 액정 표시 장치의 단면도.
도 2는, 본 발명의 실시 형태에 따른 액정 표시 장치의 평면도.
도 3은, 본 발명의 실시 형태에 따른 액정 표시 장치의 축적 용량의 평면도.
도 4는, 본 발명의 실시 형태에 따른 액정 표시 장치의 축적 용량의 평면도.
도 5는, 종래예에 따른 액정 표시 장치를 도시하는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1, 100 : 화소
1T, 100T : 화소 TFT
1C, 100C : 축적 용량
10 : 제1 기판
11 : 차광 금속층
12 : 하층 축적 용량 전극
13, 53 : 버퍼막
14 : 하층 축적 용량막
15, 15C, 55 : 폴리실리콘층
16, 56 : 게이트 절연막
16C : 상층 축적 용량막
17 : 게이트 전극
18 : 상층 축적 용량 전극
19 : 층간 절연막
20S : 소스 전극
20D : 드레인 전극
21 : 패시베이션막
22 : 평탄화막
23 : 화소 전극
30 : 제2 기판
31 : 공통 전극
56C : 축적 용량막
57 : 게이트 전극
58 : 상층 용량 전극
OP : 개구부
LC : 액정층
CH1, CH2, CH3 : 컨택트 홀

Claims (12)

  1. 기판 상에 박막 트랜지스터와, 상기 박막 트랜지스터를 통해서 화소 전극에 인가되는 표시 신호를 유지하는 축적 용량을 구비하는 표시 장치로서,
    상기 박막 트랜지스터는, 상기 기판 상에 형성된 차광층과, 상기 차광층 상에 버퍼막을 개재하여 형성된 폴리실리콘층과, 상기 폴리실리콘층을 덮는 게이트 절연막과, 상기 게이트 절연막 상에 형성된 게이트 전극을 구비하고,
    상기 축적 용량은, 상기 기판 상에 형성된 하층 축적 용량 전극과, 상기 하층 축적 용량 전극 상에 형성된 상기 버퍼막의 개구부를 통해서, 상기 하층 축적 용량 전극에 접촉하고, 상기 버퍼막보다 얇은 하층 축적 용량막과, 상기 하층 축적 용량막을 개재하여 상기 하층 축적 용량 전극 상에 형성되고, 상기 버퍼막 상의 폴리실리콘층보다도 결정 입경이 작은 미세 결정 폴리실리콘 부분을 갖는 축적 용량 전극과, 상기 축적 용량 전극을 덮는 상층 축적 용량막과, 상기 상층 축적 용량막을 개재하여 상기 축적 용량 전극 상에 형성된 상층 축적 용량 전극을 구비하는 것을 특징으로 하는 표시 장치.
  2. 제1항에 있어서,
    상기 축적 용량 전극의 패턴은 상기 개구부의 저부보다 크게 형성되고, 상기 축적 용량 전극의 외주부의 엣지가 상기 개구부의 경사부의 상기 버퍼막 상에 배치되고, 상기 축적 용량 전극의 외주부의 결정 입경이 그 내측의 결정 입경보다 큰 것을 특징으로 하는 표시 장치.
  3. 제1항에 있어서,
    상기 축적 용량 전극의 패턴은 상기 개구부의 저부보다 크게 형성되고, 상기 축적 용량 전극의 외주부의 엣지가 상기 개구부의 외측의 상기 버퍼막 상에 배치되고, 상기 축적 용량 전극의 외주부의 결정 입경이 그 내측의 결정 입경보다 큰 것을 특징으로 하는 표시 장치.
  4. 제1항에 있어서,
    상기 버퍼막과 상기 하층 축적 용량막의 막 두께의 합이 300 ㎚ 이상인 것을 특징으로 하는 표시 장치.
  5. 제1항에 있어서,
    상기 하층 축적 용량막의 막 두께는 100 ㎚ 이하인 것을 특징으로 하는 표시 장치.
  6. 제2항에 있어서,
    상기 축적 용량 전극의 외주부는, 상기 상층 축적 용량 전극과 중첩되지 않는 것을 특징으로 하는 표시 장치.
  7. 제3항에 있어서,
    상기 축적 용량 전극의 외주부는, 상기 상층 축적 용량 전극과 중첩되지 않는 것을 특징으로 하는 표시 장치.
  8. 기판 상에 박막 트랜지스터와, 이 박막 트랜지스터를 통해서 화소 전극에 인가되는 표시 신호를 유지하는 축적 용량을 구비하는 표시 장치의 제조 방법으로서,
    상기 기판 상에 차광층 및 하층 축적 용량 전극을 형성하는 공정과,
    상기 차광층 및 하층 축적 용량 전극을 덮어, 버퍼막을 형성하는 공정과,
    상기 하층 축적 용량 전극 상의 상기 버퍼막을 선택적으로 에칭하여 개구부를 형성하는 공정과,
    상기 개구부를 통해서 상기 하층 축적 용량 전극 상에 상기 버퍼막보다 얇은 하층 축적 용량막을 형성하는 공정과,
    상기 버퍼막 및 상기 하층 축적 용량막 상에 아몰퍼스 실리콘층을 형성하고, 이 아몰퍼스 실리콘층에 대해 레이저 어닐링을 행함으로써 이를 폴리실리콘층으로 하는 공정과,
    상기 폴리실리콘층을 패터닝하여, 축적 용량 전극을 형성하는 공정과,
    상기 폴리실리콘층을 덮는 게이트 절연막, 상기 축적 용량 전극을 덮는 상층 축적 용량막을 형성하는 공정과,
    상기 게이트 절연막 상에 게이트 전극을 형성하고, 상기 상층 축적 용량막 상에 상층 축적 용량 전극을 형성하는 공정
    을 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
  9. 제8항에 있어서,
    상기 축적 용량 전극을 형성하는 정도는, 상기 개구부의 저부보다 크고, 상기 축적 용량 전극의 엣지가 상기 개구부의 경사부의 상기 버퍼막 상에 위치하도록 형성되는 것을 특징으로 하는 표시 장치의 제조 방법.
  10. 제8항에 있어서,
    상기 축적 용량 전극을 형성하는 정도는, 상기 개구부의 저부보다 크고, 상기 축적 용량 전극의 엣지가 상기 개구부의 외측의 상기 버퍼막 상에 위치하도록 형성되는 것을 특징으로 하는 표시 장치의 제조 방법.
  11. 제8항에 있어서,
    상기 버퍼막과 상기 하층 축적 용량막의 막 두께의 합이 300 ㎚ 이상인 것을 특징으로 하는 표시 장치의 제조 방법.
  12. 제8항에 있어서,
    상기 하층 축적 용량막의 막 두께는 100 ㎚ 이하인 것을 특징으로 하는 표시 장치의 제조 방법.
KR1020070093062A 2006-09-14 2007-09-13 표시 장치 및 그 제조 방법 KR100918138B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2006249671 2006-09-14
JP2006249670 2006-09-14
JPJP-P-2006-00249670 2006-09-14
JPJP-P-2006-00249671 2006-09-14
JP2007179898A JP4179393B2 (ja) 2006-09-14 2007-07-09 表示装置及びその製造方法
JPJP-P-2007-00179898 2007-07-09

Publications (2)

Publication Number Publication Date
KR20080025011A KR20080025011A (ko) 2008-03-19
KR100918138B1 true KR100918138B1 (ko) 2009-09-17

Family

ID=39187650

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070093062A KR100918138B1 (ko) 2006-09-14 2007-09-13 표시 장치 및 그 제조 방법

Country Status (4)

Country Link
US (1) US8071985B2 (ko)
JP (1) JP4179393B2 (ko)
KR (1) KR100918138B1 (ko)
TW (1) TW200813581A (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8575614B2 (en) * 2007-04-25 2013-11-05 Sharp Kabushiki Kaisha Display device
KR101476817B1 (ko) 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
KR101870460B1 (ko) 2009-07-18 2018-06-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
TWI634642B (zh) 2009-08-07 2018-09-01 半導體能源研究所股份有限公司 半導體裝置和其製造方法
EP2284891B1 (en) 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
KR101470811B1 (ko) 2009-09-16 2014-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101117731B1 (ko) 2010-01-05 2012-03-07 삼성모바일디스플레이주식회사 화소 회로 및 유기전계발광 표시 장치, 및 이의 구동 방법
KR102112065B1 (ko) 2010-03-26 2020-06-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101666661B1 (ko) 2010-08-26 2016-10-17 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 평판 표시 장치
TWI449004B (zh) 2010-08-30 2014-08-11 Au Optronics Corp 畫素結構及其製造方法
JP2012064604A (ja) * 2010-09-14 2012-03-29 Casio Comput Co Ltd トランジスタ構造体、トランジスタ構造体の製造方法及び発光装置
TWI451179B (zh) * 2011-11-17 2014-09-01 Au Optronics Corp 畫素結構及其製造方法
US8907392B2 (en) * 2011-12-22 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device including stacked sub memory cells
KR20130110490A (ko) * 2012-03-29 2013-10-10 삼성디스플레이 주식회사 어레이 기판 및 이의 제조 방법
KR20130136063A (ko) * 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
CN102981335A (zh) * 2012-11-15 2013-03-20 京东方科技集团股份有限公司 像素单元结构、阵列基板和显示装置
KR102014167B1 (ko) 2012-12-06 2019-10-22 삼성디스플레이 주식회사 다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층의 제조 방법을 포함하는 유기 발광 표시 장치의 제조 방법, 및 그 제조 방법에 의해 제조된 유기 발광 표시 장치
KR102167136B1 (ko) * 2013-12-31 2020-10-16 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판을 구비한 표시장치 및 그 제조방법
US9337247B2 (en) * 2014-01-21 2016-05-10 Apple Inc. Organic light-emitting diode display with bottom shields
US9716134B2 (en) 2014-01-21 2017-07-25 Apple Inc. Organic light-emitting diode display with bottom shields
KR102296945B1 (ko) * 2014-07-04 2021-09-01 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
TWI582968B (zh) * 2014-08-15 2017-05-11 群創光電股份有限公司 陣列基板結構及接觸結構
KR102471668B1 (ko) * 2014-11-10 2022-11-29 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그 제조방법
CN104900655A (zh) * 2015-04-14 2015-09-09 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
TWI553839B (zh) * 2015-04-15 2016-10-11 群創光電股份有限公司 顯示面板
JP6698486B2 (ja) 2016-09-26 2020-05-27 株式会社ジャパンディスプレイ 表示装置
KR20180038600A (ko) * 2016-10-06 2018-04-17 삼성디스플레이 주식회사 표시 장치
KR102531126B1 (ko) * 2017-06-14 2023-05-11 삼성디스플레이 주식회사 단위 화소 및 이를 포함하는 유기 발광 표시 장치
KR102431929B1 (ko) * 2017-10-31 2022-08-12 엘지디스플레이 주식회사 표시장치 및 그 제조방법
KR102583621B1 (ko) * 2017-12-08 2023-09-26 엘지디스플레이 주식회사 표시장치 및 그 제조방법
JP6774464B2 (ja) * 2018-08-24 2020-10-21 株式会社Ｊｏｌｅｄ 半導体基板および発光装置
CN110797353A (zh) * 2019-11-12 2020-02-14 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1026770A (ja) 1996-07-11 1998-01-27 Sharp Corp 液晶表示装置
JPH11218781A (ja) 1998-01-30 1999-08-10 Seiko Epson Corp 液晶装置及びその製造方法並びに電子機器
JP3711781B2 (ja) 1999-03-12 2005-11-02 セイコーエプソン株式会社 電気光学装置及びその製造方法
JP3744227B2 (ja) 1998-09-24 2006-02-08 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2564725B2 (ja) * 1991-12-24 1996-12-18 株式会社半導体エネルギー研究所 Ｍｏｓ型トランジスタの作製方法
DE69430687T2 (de) * 1993-02-10 2002-11-21 Seiko Epson Corp Aktives matrix-substrat und dünnfilmtransistor und verfahren zur herstellung
US5594569A (en) * 1993-07-22 1997-01-14 Semiconductor Energy Laboratory Co., Ltd. Liquid-crystal electro-optical apparatus and method of manufacturing the same
JPH11111998A (ja) 1997-10-06 1999-04-23 Sanyo Electric Co Ltd 薄膜トランジスタの製造方法
US6433841B1 (en) * 1997-12-19 2002-08-13 Seiko Epson Corporation Electro-optical apparatus having faces holding electro-optical material in between flattened by using concave recess, manufacturing method thereof, and electronic device using same
US7084016B1 (en) * 1998-07-17 2006-08-01 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US6590229B1 (en) * 1999-01-21 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for production thereof
US6593592B1 (en) * 1999-01-29 2003-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistors
JP4403329B2 (ja) * 1999-08-30 2010-01-27 ソニー株式会社 液晶表示装置の製造方法
US7071041B2 (en) * 2000-01-20 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6661180B2 (en) * 2001-03-22 2003-12-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving method for the same and electronic apparatus
US6897477B2 (en) * 2001-06-01 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device
JP4798907B2 (ja) * 2001-09-26 2011-10-19 株式会社半導体エネルギー研究所 半導体装置
JP3989763B2 (ja) * 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
JP4073239B2 (ja) * 2002-04-24 2008-04-09 三洋電機株式会社 表示装置
CN100481156C (zh) * 2004-12-16 2009-04-22 夏普株式会社 有源矩阵衬底及其制造方法、显示装置、液晶显示装置及电视接收装置
JP4628801B2 (ja) * 2005-01-19 2011-02-09 シャープ株式会社 液晶表示装置
KR20060111265A (ko) * 2005-04-22 2006-10-26 삼성전자주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 갖는 표시장치
KR100646937B1 (ko) * 2005-08-22 2006-11-23 삼성에스디아이 주식회사 다결정 실리콘 박막트랜지스터 및 그 제조방법
JP2007188936A (ja) * 2006-01-11 2007-07-26 Epson Imaging Devices Corp 表示装置
KR101204365B1 (ko) * 2006-01-16 2012-11-26 삼성디스플레이 주식회사 액정 표시 패널 및 그 제조 방법
JP5044273B2 (ja) * 2007-04-27 2012-10-10 三菱電機株式会社 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
JP2009122244A (ja) * 2007-11-13 2009-06-04 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板の製造方法、及び表示装置
KR101478045B1 (ko) * 2007-11-26 2014-12-31 삼성디스플레이 주식회사 터치 스크린

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1026770A (ja) 1996-07-11 1998-01-27 Sharp Corp 液晶表示装置
JPH11218781A (ja) 1998-01-30 1999-08-10 Seiko Epson Corp 液晶装置及びその製造方法並びに電子機器
JP3744227B2 (ja) 1998-09-24 2006-02-08 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
JP3711781B2 (ja) 1999-03-12 2005-11-02 セイコーエプソン株式会社 電気光学装置及びその製造方法

Also Published As

Publication number Publication date
TW200813581A (en) 2008-03-16
JP4179393B2 (ja) 2008-11-12
JP2008096962A (ja) 2008-04-24
TWI355551B (ko) 2012-01-01
US20080067519A1 (en) 2008-03-20
KR20080025011A (ko) 2008-03-19
US8071985B2 (en) 2011-12-06

Similar Documents

Publication Publication Date Title
KR100918138B1 (ko) 표시 장치 및 그 제조 방법
US9640559B2 (en) Low temperature poly-silicon array substrate and forming method thereof
US8247245B2 (en) Pixel structure and method for fabricating the same
US8018013B2 (en) Pixel structure and method for manufacturing thereof
CN100526962C (zh) 显示装置及其制造方法
KR101291318B1 (ko) 박막 트랜지스터 기판 및 그 제조방법
KR101376973B1 (ko) 박막 트랜지스터 기판의 제조 방법
US20220262825A1 (en) Display device and manufacturing method thereof
US7388625B2 (en) Thin-film transistor array substrate and liquid crystal display device
US8350978B2 (en) Liquid crystal display
JPH1010581A (ja) 表示装置
US20070196981A1 (en) Active matrix type liquid crystal display device
JPH1010580A (ja) 表示装置
JP2004325627A (ja) アクティブマトリクス基板および表示装置
CN112736091B (zh) 有源矩阵基板及其制造方法和内嵌式触摸面板型显示装置
JP2004271903A (ja) 薄膜トランジスタ基板およびその製造方法並びに液晶表示装置
US8841677B2 (en) Thin film transistor array panel and manufacturing method thereof
KR101143000B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2006018326A (ja) 表示装置
KR20080021952A (ko) 박막 트랜지스터 표시판의 제조 방법
JP2002083969A (ja) 液晶表示装置
JP2005128053A (ja) 液晶表示装置
JP2006003925A (ja) 表示装置
JP2005134925A (ja) 表示装置及びその作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120903

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150904

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160902

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170901

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180831

Year of fee payment: 10