KR100914267B1 - 가변저항 메모리 장치 및 그것의 형성방법 - Google Patents

가변저항 메모리 장치 및 그것의 형성방법 Download PDF

Info

Publication number
KR100914267B1
KR100914267B1 KR1020070060562A KR20070060562A KR100914267B1 KR 100914267 B1 KR100914267 B1 KR 100914267B1 KR 1020070060562 A KR1020070060562 A KR 1020070060562A KR 20070060562 A KR20070060562 A KR 20070060562A KR 100914267 B1 KR100914267 B1 KR 100914267B1
Authority
KR
South Korea
Prior art keywords
resistance
change material
phase change
memory device
state
Prior art date
Application number
KR1020070060562A
Other languages
English (en)
Other versions
KR20080111956A (ko
Inventor
정창욱
강대환
김형준
고승필
임동원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070060562A priority Critical patent/KR100914267B1/ko
Priority to US12/079,886 priority patent/US7701749B2/en
Priority to TW097123240A priority patent/TWI451415B/zh
Publication of KR20080111956A publication Critical patent/KR20080111956A/ko
Application granted granted Critical
Publication of KR100914267B1 publication Critical patent/KR100914267B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0033Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 가변저항 메모리 장치를 제공한다. 상기 가변저항 메모리 장치는 프로그램된 데이터 상태에서의 칼코겐 물질의 저항의 시간에 따른 변동지수가 0.18 이하가 되도록 조절된다. 상기 칼코겐 물질이 수소, 탄소 또는 질소 원자를 함유하도록 하여, 칼코겐 비정질 물질의 저항 드리프트를 최소화한다. 멀티-레벨 가변 저항소자의 데이터들이 안정된 상태를 유지할 수 있다.
칼코겐, 저항, 드리프트, 멀티-레벨

Description

가변저항 메모리 장치 및 그것의 형성방법{RESISTANCE CHANGEABLE MEMORY DEVICE AND FORMING THEREOF}
도 1은 일반적인 상변화 메모리 장치의 구조를 보여주는 도면이다.
도 2는 일반적인 상변화 메모리 장치의 쓰기 동작을 보여주는 도면이다.
도 3은 칼코겐 비정질 물질의 저항 드리프트를 보여주는 그래프들이다.
도 4는 멀티-레벨 상변화 메모리 장치의 데이터 상태들의 분포 변화를 보여준다.
도 5 및 도 6은 본 발명의 실시예들에 따라 칼코겐 물질의 저항 드리프트가 개선되는 것을 보여준다.
도 7a 및 도 7b는 각각 멀티-레벨 상변화 메모리 장치에서, 저항 드리프트를 조절하기 전후의 데이터 상태들의 분포 변화를 보여 준다.
본 발명은 반도체 메모리 장치에 관한 것으로, 보다 구체적으로는 가변저항 메모리 장치 및 그것의 형성 방법에 관한 것이다.
반복적으로 읽기/쓰기 가능한 그리고 불휘발성 메모리에 대한 요구가 증가 하고 있다. 불휘발성 메모리로서, 가변저항 메모리 장치들(예를 들면, 상변화 메모리 장치)이 또한 최근에 알려져 왔다. 상기 상변화 메모리 장치는 상이한 전기적인 독출 특성들을 나타내는 다른 구조적인 상태들(structured states) 사이에서 전기적으로 바뀔 수 있는 물질을 이용한다. 칼코겐 물질(chalcogenide material)로 만들어진 메모리 장치들이 알려져 있다. 상기 칼코겐 물질은 게르마늄ㆍ안티몬ㆍ텔루르 혼합물이다. 상기 칼코겐 물질은 비교적 높은 저항율(resistivity)을 나타내는 비정질 상태(amorphous state)와 비교적 낮은 저항율을 나타내는 결정 상태(crystalline state) 사이에서 프로그램된다. 높은 그리고 낮은 저항율들은 각각 프로그램된 값 '1' 및 '0을 나타내며, 이는 칼코겐 물질의 저항을 측정함으로써 감지될 수 있다.
일반적인 상변화 메모리 장치에 있어서, 메모리 셀은 저항 소자와 스위칭 소자로 구성된다. 상기 저항 소자는 상변화 소자(GST)일 수 있다. 상기 스위칭 소자는 MOS 트랜지스터, 다이오드 등과 같은 다양한 소자들을 이용하여 구현될 수 있다. 상기 상변화 소자(GST)는, 도 1에 도시된 바와 같이, 하부전극(1), 상기 하부전극 상의 상부전극(3), 그리고 이들 사이에 개재된 상변화막(2)을 포함한다. 워드 라인(WL)에 의하여 MOS 트랜지스터가 턴-온되어 비트라인(BL)으로부터 메모리 셀에 펄스 전류가 인가되면, 인가된 펄스 전류는 하부 전극(1)을 통해 흐른다. 하부 전극(1)에 인접한 상변화막은 주울열로 가열된다. 이때, 가열 프로파일(heating profile)의 차이에 의해서 상변화막(2)의 일부(도 1에서 해칭된 부분)가 결정 상태(또는 "SET 상태"라 불림)가 되거나 비정질 상태(또는, "RESET 상태"로 불림)가 된다. 예를 들면, 상변화막(2)을 비정질 상태(또는, RESET 상태)로 만들기 위해서, 도 2에 도시된 바와 같이, 펄스 전류(①)가 단시간(T1) 동안 메모리 셀에 인가되어 녹는점(melting temperature: Tm) 이상으로 가열되고, 펄스 전류가 제거된다. 상변화막(2)을 결정 상태(또는, SET 상태)로 만들기 위해서, 도 2에 도시된 바와 같이, ①보다 적은 펄스 전류(②)가 메모리 셀에 인가되어 결정화 온도(crystallization temperature: Tc) 이상으로 가열되고, 인가된 펄스 전류는 상변화막(2)이 결정화되도록 비교적 장시간(T2) 동안 유지된 후 제거된다. 따라서, 상변화 메모리 장치는 상술한 방식에 따라 결정 상태 및 비정질 상태 중 어느 하나로 설정된다.
비정질 상태를 갖는 상변화 물질의 저항은 다양한 원인들로 인해 시간에 따라 증가될 수 있다. 이를 저항 드리프트(resistance drift)라 칭한다. 비정질 상태를 갖는 상변화 물질의 저항 드리프트는 상변화 물질의 저항값이 높을수록 더 클 수 있다. 도 3을 참조하면, 상기 저항 드리프트 현상은 R = Rini×tα의 수식으로 표현될 수 있다. Rini는 비정질 상태(RESET 상태)로 프로그램된 상태의 초기 저항, t는 시간이다. α는 변동지수라 칭한다. Toff는 비정질 상태로 변환하고 전류를 턴-오프한 후의 시간이다. 상기 저항 드리프트에 대한 논문이 2004년 5월 IEEE TRANSACTIONS ON ELECTRON DEVICES (VOL. 51, NO.5)에 "LOW-FIELD AMORPHOUS STATE RESISTANCE AND THRESHOLD VOLTAGE DRIFT IN CHALCOGENIDE MATERIALS", 및 2007년 2월 IEEE TRANSACTIONS ON ELECTRON DEVICES (VOL. 54, NO.2)에 "RECOVERY AND DRIFT DYNAMICS OF RESISTANCE AND THRESHOLD VOLTAGES IN PHASE-CHANGE MEMORIES" 라는 제목으로 게재되어 있다. 상기 저항 드리프트에 의하여, 상변화 메모리 장치의 데이터가 안정적이지 못하여 읽기 에러를 유발될 수 있다.
본 발명은 안정된 데이터 상태를 갖는 가변저항 메모리 장치 및 그것을 형성하는 방법을 제공하는 것이다.
본 발명은 가변저항 메모리 장치를 제공한다. 상기 가변저항 메모리 장치는 상변화 메모리 장치일 수 있다. 상기 가변저항 메모리 장치는 프로그램된 데이터 상태에서의 저항의 시간에 따른 변동지수가 0.18 이하인, 저항변화 물질을 포함할 수 있다.
상기 저항변화 물질은 칼코겐 물질일 수 있고, 상기 프로그램된 데이터 상태는 상기 칼코겐 물질의 비정질 상태일 수 있다.
일 실시예에서, 상기 칼코겐 물질은 수소, 탄소 또는 질소 원자가 도핑된 것일 수 있다.
일 실시예에서, 상기 가변저항 메모리 장치는 각각이 복수의 데이터 상태들 중 하나를 갖는 메모리 셀들을 포함하는 멀티-레벨 메모리 장치일 수 있다. 상기 프로그램된 데이터는 가장 큰 저항을 갖는 데이터 상태와 가장 작은 저항을 갖는 데이터 상태를 제외한 중간 데이터 상태들의 중의 하나일 수 있다. 상기 중간 데이터 상태들은 상기 저항변화 물질의 10% 이하가 비정질화되어 고저항 상태로 변화된 것일 수 있다.
본 발명은 상변화 메모리 장치를 제공한다. 상기 상변화 메모리 장치는 상변화 물질을 포함하고, 상기 상변화 물질의 일부가 비정질화 된 상태에서, 상기 상변화 물질의 저항의 시간에 따른 변동지수가 0.18 이하일 수 있다. 상기 상변화 물질은 칼코겐 물질일 수 있다.
일 실시예에서, 상기 칼코겐 물질은 수소, 탄소 또는 질소 원자가 도핑된 것일 수 있다.
본 발명은 가변저항 메모리 장치 형성방법을 제공한다. 상기 방법은 프로그램된 데이터 상태에서, 저항의 시간에 따른 변동지수가 0.18 이하가 되도록 저항변화 물질을 처리하는 것을 포함한다.
일 실시예에서, 상기 가변저항 물질은 칼코겐 물질이고, 상기 가변저항 물질을 처리하는 것은 상기 칼코겐 물질을 구성하는 원자들이 에너지 측면에서 불안정한 상태에서 보다 안정된 상태로 되도록 하는 것일 수 있다.
일 실시예에서, 상기 가변저항 물질을 처리하는 것은 상기 가변저항 물질이 수소 원자를 함유하도록 하는 것일 수 있다.
일 실시예에서, 상기 가변저항 물질을 처리하는 것은 상기 가변저항 물질이 탄소 또는 질소 원자를 포함하도록 하는 것일 수 있다.
상기 가변저항 메모리 장치는 각각이 복수의 데이터 상태들 중 하나를 갖는 메모리 셀들을 포함하는 멀티-레벨 메모리 장치일 수 있다. 상기 프로그램된 데이터는 가장 큰 저항을 갖는 데이터 상태와 가장 작은 저항을 갖는 데이터 상태를 제외한 중간 데이터 상태들 중의 하나일 수 있다.
아래에서, 멀티-레벨 상변환 메모리 장치가 본 발명의 특징 및 기능을 설명하기 위한 한 예로서 사용된다. 하지만, 이 기술 분야에 정통한 사람은 여기에 기재된 내용에 따라 본 발명의 다른 이점들 및 성능을 쉽게 이해할 수 있을 것이다. 본 발명은 다른 실시 예들을 통해 또한, 구현되거나 적용될 수 있을 것이다. 게다가, 상세한 설명은 본 발명의 범위, 기술적 사상 그리고 다른 목적으로부터 상당히 벗어나지 않고 관점 및 응용에 따라 수정되거나 변경될 수 있다. 여기에 설명되고 예시되는 각 실시예는 그것의 상보적인 실시예도 포함한다.
상변화 물질은 일반적으로 6족 칼코겐 원자인 S, Se 및 Te으로 구성된다. 칼코겐 원자들은 최외각 오비탈에 4개의 전자들을 갖는다. 최외곽 전자들 중 2개만이 인접 원자들과 결합에 참여하고, 나머지 2개의 전자들은 서로 짝(이를 고립 전자쌍이라 칭함, lone-pair electrons)을 이루어 칼코겐 원자에 구속된다. 이러한 전자 결합을 갖는 칼코겐 원자는 C2 o로 표현될 수 있다. 칼코겐 비정질 물질의 페르미 준위 고착 (Fermi energy pinning), 광전기적 특성 및 전기적 임계 스위칭 (threshold switching) 현상 등의 독특한 특성들은 Mott 등(Phys. Rev. Lett., vol. 35 p. 1293, 1975) 및 Kastner 등(Phys. Rev. Lett., vol. 37 p. 1504, 1976)에 의해서 제안된, 결함 모델(defect model)로 설명 가능하다. 이 결함 모델에 의하면, 중성 결함인 C3 o가 안정적일 수 있다. 그러나, C3 o는 전하를 띤 두 개의 결함들(C3 +와 C1 -) 로 나누어지는 것이 에너지적으로 더 안정적이어서, 칼코겐 비정질 물 질 내부에서 2C3 o → C3 + + C1 - 과 같은 가전자 교번 쌍(valance alternation pair) 형성 반응이 일어날 수 있다. 칼코겐 비정질 물질 형성 후부터 에너지적으로 더 안정한 전하를 띤 결함(C3 + 와 C1 -)이 밴드 갭 내부에 형성될 수 있다. 여기서, C는 칼코겐 원자, 숫자는 칼코겐 원자의 결합수, 부호는 전하 상태를 표시한다. 각각을 도식적으로 표시하면 아래와 같다. 여기서 선은 인접 원자와 결합에 참여하고 있는 전자를, 점은 결합에 참여하지 않는 전자를 각각 나타낸다.
C2 o C3 o C3 + C1 -
Figure 112007044666669-pat00001
그리고, 상기 가전자 교번 쌍(valance alternation pair) 형성 반응은 세부적으로 C3 o → C3 + + e와, C3 o + e → C3 - → C1 - 로 나눌 수 있다. 상기 전자의 형성 반응은 비정질 내부의 환경(즉, 칼코겐 비정질의 구조 및 조성 및 )과 외부 환경(온도 및 압력) 에 의해서 결정되는, 결함 평형 농도(1017 ~ 1019/cm3)에 도달할 때까지 유효한 시간을 가지고 일어난다.
밴드 갭 내부에 전하를 띤 결정 결함은 에너지적으로 안정하지만, 전자 혹은 정공 등의 전하 캐리어의 트랩원으로 작용하기 때문에, 칼코겐 비정질 물질의 전기 전도도를 떨어뜨리고, 전술한 상기 칼코겐 비정질 저항 드리프트 현상을 초래할 수 있다. 전술한 바와 같이, 상기 칼코겐 비정질 물질의 저항 드리프트 현상은 R = Rini×tα의 수식으로 표현될 수 있다. Rini는 비정질 상태로 프로그램된 상태의 초기 저항, t는 시간이다. α는 변동지수라 칭한다.
메모리 용량을 증가시키기 위해서 이 분야에 잘 알려진 멀티-레벨 기술이 상변환 메모리 장치에 적용될 수 있다. 이하, 그러한 메모리 장치를 멀티-레벨 상변환 메모리 장치라 칭한다. 하나의 메모리 셀에 2-비트 데이터가 저장된다고 가정하자. 예를 들면, 도 4에 도시된 바와 같이, 2-비트 데이터는 가능한 4개의 상태들 '00', '01', '10', 그리고 '11' 중 하나를 가질 것이다. '00' 상태에 대응하는 분포(101)는 결정 상태를 갖는 메모리 셀들을 포함할 것이다. 나머지 상태들('01', '10', '11')에 대응하는 분포들(102, 103, 104)은 비정질 상태들을 갖는 메모리 셀들을 포함할 것이다. '01' 상태에 대응하는 분포(102)에 포함된 메모리 셀들의 저항값들은 '10' 상태에 대응하는 분포(103)에 포함된 메모리 셀들의 저항값들보다 작을 것이다. '10' 상태에 대응하는 분포(103)에 포함된 메모리 셀들의 저항값들은 '11' 상태에 대응하는 분포(104)에 포함된 메모리 셀들의 저항값들보다 작을 것이다.
실선으로 표시된 분포들(101, 102, 103, 104)은 메모리 셀들을 칼코겐 물질의 일부를 비정질화하여 프로그램한 직후의 분포 곡선들이다. 상기 저항 드리프트 현상에 의하여, 상기 프로그램된 분포들(101, 102, 103, 104)이 드리프트할 수 있다. 점선으로 표시된 분포들(101', 102', 103', 104')은, 상기 저항 드리프트에 의 하여, 프로그램 이후 소정 시간이 경과한 후의 분포 곡선들이다.
한편, 상변화 메모리 장치가 안정적으로 동작하기 위해서는, 프로그램된 상태의 저항의 변화율(△R/Rini)이 허용오차(tolerance) 내에 있어야 한다. Rini이, 예를 들어, 10kΩ, 20kΩ, 50kΩ, 100kΩ인 경우들에서, 상기 허용오차가 10%, 20%, 30%일 때의 변동지수(α)의 최대 허용값(즉, 임계 변동지수(αc))이 표 1에 표시된다. 예를 들면, 초기저항 100kΩ에서, 허용오차를 30%로 하면 임계 변동지수(αc)는 0.18이고, 허용오차를 10%로 하면 0.058일 수 있다.
Rini (kΩ) △R/Rini의 허용오차
10 % 20 % 30 %
100 0.058 0.12 0.18
50 0.055 0.11 0.17
20 0.050 0.10 0.15
10 0.047 0.09 0.14
본 발명에 의하면, 칼코겐 비정질 물질의 저항 드리프트 현상을 억제하기 위해, 상기 칼코겐 물질을 변형(modification)하여 상기 변동지수α 값이 상기 임계 변동지수(αc) 보다 작아지도록 조절한다. 상기 칼코겐 물질의 변형에 의하여, 수 시간에서 수 일에 걸쳐 일어나는, 상기 가전자 교번 쌍 형성 반응이 감소될 수 있다. 상기 칼코겐 물질의 변형은 C3 o 결함들을 원천적으로 줄여, 칼코겐 원자들이 에너지적으로 보다 안정된 상태에 있도록 할 수 있다.
상기 칼코겐 물질의 변형을 위한 방법의 예들이 설명된다. 첫째, 칼코겐 물질의 조성을 변화하여 다른 상변화 물질이 되도록 할 수 있다. 둘째, 다수의 상변화 물질들의 조합이 있을 수 있다. 셋째, 상기 칼코겐 물질에 불순물을 첨가하는 방법이 있을 수 있다. 상기 불순물은 수소, 탄소 또는 질소일 수 있다. 상기 칼코겐 물질에 수소 원자가 함유되도록 하면, 아래 식과 같은 반응이 일어날 수 있다.
Figure 112007044666669-pat00002
에너지적으로 불안정한 C3 o 결함이 수소를 포획하여, 보다 안정적인 C4 o 로 될 수 있다.
상기 칼코겐 물질이 수소 원자를 함유하도록 하는 방법들이 설명된다. 첫째, 칼코겐 물질의 형성 단계에서 수소 소스 물질을 공급하여 칼코겐 물질 내에 수소가 함유되도록 하는 방법이 있다. 먼저, 반도체 기판 상에, 히터로 기능 할 수 있는 하부전극을 구비하는 절연막이 형성된다. 상기 절연막 상에 칼코겐 박막이 형성된다. 상기 칼코겐 물질의 형성을 위하여, 열적 화학기상증착(thermal chemical vapor deposition) 방법 또는 원자층 증착(atomic layer deposition: ALD) 방법이 사용될 수 있다. 상기 칼코겐 물질 형성을 위한 소오스 물질은 게르마늄(Ge)을 갖는 제1 전구체, 안티몬(Sb)을 갖는 제2 전구체, 텔루르(Te)를 갖는 제3 전구체, 및 리간드 분해가스를 포함할 수 있다. 예를 들어, 상기 제1 전구체는 Ge(CH2CHCH2)4 또는 GeH4을 포함하고, 상기 제2 전구체는 Sb(CH(CH3)2)3을 포함하고, 상기 제3 전구체는 Te(CH(CH3)3)2을 포함할 수 있다. 상기 리간드 분해 가스는, 예를 들면, 수소(H2) 또는 암모니아(NH3)를 포함할 수 있다. 나아가, 상기 소오스 물질은 수소 원자를 많이 포함하는 것이 바람직할 수 있으므로, 상기 리간드 분해 가스는 상기 수소 또는 암모니아를 과다 함유한 것일 수 있다. 캐리어 가스로 아르곤 가스가 사용될 수 있다. 만들어진 칼코겐 물질은 Ge2Sb2Te5:H 일 수 있다. 다음, 상부전극이 형성되고, 패터닝되어 도 1과 같은 구조가 될 수 있다.
둘째, 칼코겐 물질을 형성한 후 수소 분위기에서 열처리하거나, 칼코겐 물질 내에 수소 이온을 주입하는 방법들이 있다. 먼저, 반도체 기판 상에, 히터로 기능 할 수 있는 하부전극을 구비하는 절연막이 형성된다. 상기 절연막 상에 칼코겐 박막이 형성된다. 칼코겐 박막이 형성된 반도체 기판을 수소 분위기에서 열처리한다. 상기 열처리 온도는 대략 200 ~ 500℃일 수 있다. 또는 형성된 칼코겐 박막에 수소 이온을 주입하고, 상기 열처리가 수행될 수 있다. 이에 따라, 칼코겐 박막은 소수 원자를 함유할 수 있다. 다음, 상부전극이 형성되고, 패터닝되어 도 1과 같은 구조가 될 수 있다.
셋째, 수소를 함유한 박막을 칼코겐 물질 상에 도포한 후 열처리하는 방법이 있다. 먼저, 반도체 기판 상에, 히터로 기능 할 수 있는 하부전극을 구비하는 절연막이 형성된다. 상기 절연막 상에 칼코겐 박막이 형성된다. 수소를 함유한 박막을 칼코겐 물질 상에 도포한다. 상기 박막은 실리콘 산화막 또는 실리콘 질화막일 수 있다. 열처리에 의하여, 상기 박막 내에 함유된 수소 원자가 상기 칼코겐 물질로 확산하여, 상기 칼코겐 물질 내에 함유될 수 있다. 상기 열처리 온도는 대략 200 ~ 500℃일 수 있다. 상기 수소 원자는 일반적인 수소 뿐만 아니라, 중수소를 포함할 수 있다. 상기 박막을 제거한 후 상부전극이 형성되고, 패터닝되어 도 1과 같은 구조가 될 수 있다.
도 5 및 도 6을 참조하여, 상기 불순물이 탄소 또는 질소인 것이 설명된다. 탄소 또는 질소가 도핑된 칼코겐 물질에서, 초기 저항(Rini)에 따른 상기 변동지수(α)의 분포가 보여진다. 탄소가 도핑된 칼코겐 물질은 도핑되지 않은 칼코겐 물질에 비하여, 상당히 감소된 상기 변동지수 값을 갖는다. 나아가, 질소가 도핑된 칼코겐 물질은 탄소가 도핑된 칼코겐 물질에 비하여, 보다 더 감소된 상기 변동지수 값을 갖는다. 탄소와 질소 원자의 도핑에 의하여, 전술한 수소 원자에 의한 C3 o 결함 감소와 유사한 효과를 보인다.
일반적으로, 칼코겐 물질은 결정 상태(또는, SET 상태)에서 수 내지 수십 kΩ의 저항값을 갖고, 비정질 상태(또는, RESET 상태)에서 수 MΩ의 저항값을 가진다. 상기 비정질 상태에서 대략 10% 정도의 칼코겐 물질이 비정질화된다. 상기 멀티-레벨 상변화 메모리 장치는 비정질화된 부분의 부피비에 따라 SET 상태와 RESET 상태 사이의 데이터 상태로 된다. 논의의 편의를 위하여, 최저의 저항값을 갖는 결정 상태('00') 와 최고의 저항값을 갖는 비정질 상태("11")를 제외한 데이터 상태들(예를 들면, '01', '10')을 중간 데이터 상태들(intermediate data state)로 칭하여 질 것이다. 상기 중간 데이터 상태들은 칼코겐 물질의 약 10% 이하가 비정질화된 것으로, 대략 수십 kΩ 내지 수 MΩ 사이의 저항을 가질 것이다.
멀티-레벨 상변화 메모리 장치에서, 상기 칼코겐 비정질 물질의 저항 드리프트 현상은 상기 중간 데이터 상태들에서 보다 중요하다. '00' 데이터 상태 즉, 결정 상태에서는 저항 드리프트 현상이 거의 없다. '11' 데이터 상태 즉, 가장 많이 비정질화된 상태에서는 저항의 드리프트가 가장 크지만, 인접한 '10' 데이터 상태와 혼동을 일으키지 않는 방향으로의 드리프트이다. 도 6을 재차 참조하면, 탄소가 도핑된 칼코겐 물질은 상기 중간 데이터 상태들에서 대략 0.08 이하의 변동지수(α)를 가지고, 질소가 도핑된 칼코겐 물질은 상기 중간 데이터 상태들에서 대략 0.03 이하의 변동지수(α)를 가진다. 따라서, 표 1 및 도 6을 참조하면, 상기 탄소가 도핑된 칼코겐 물질은 20% 이하의 허용오차에서 충분히 동작 가능하고, 상기 질소가 도핑된 칼코겐 물질은 10% 이하의 허용오차에서 충분히 동작 가능할 것이다.
상기 중간 데이터 상태들에서, 일정 허용오차 범위 내에서, 상기 변동지수가 임계 변동지수(αc) 이하가 되도록 상기 칼코겐 물질을 변형하여 저항 드리프트를 감소하는 것이 가능하다. 도 7a 및 도 7b는 각각 상기 멀티-레벨 상변화 메모리 장치에서, 상기 저항 드리프트를 조절하기 전후의 데이터 상태들의 저항값들의 분포 변화를 보인다. 점선은 인접한 데이터 상태들을 구분할 수 있는 경계선을 보여준다. 도 7a을 참조하면, 상기 저항 드리프트를 조절하지 못하므로, 인접한 데이터 상태들과의 구분이 어렵다. 특히, 중간 데이터 상태들에서, 이러한 어려움은 심각하다. 도 7b을 참조하면, 상기 저항 드리프트가 적절한 수준으로 조절되어, 인접한 데이터 상태들과의 구분에 어려움이 없다.
이에 따라, 멀티-레벨 상변화 메모리 장치의 각 상태들에서의 문턱전압의 변동이 감소할 수 있고, 메모리 셀들이 어느 상태를 갖는 지의 여부를 판별하는 것에 어려움이 감소될 수 있다. 다시 말해서, 이러한 분포/문턱 전압/저항값 변화의 감소는 읽기 마진을 증대시켜 읽기 에러를 줄일 수 있다.
도 8을 참조하여, 본 발명의 실시예들에 따른 반도체 장치를 포함하는 전자 장치(100)가 설명된다. 상기 전자 장치(100)는 무선통신 장치 예를 들어, PDA, 랩톱(laptop) 컴퓨터, 휴대용 컴퓨터, 웹 태블릿(web tablet), 무선 전화기, 휴대폰, 디지털 음악 재생기(digital music player), 또는 정보를 무선환경에서 송신 그리고/또는 수신할 수 있는 모든 소자에 사용될 수 있다.
상기 전자 장치(100)는 버스(150)를 통해서 서로 결합한 제어기(110), 입출력 장치(120), 메모리(130), 무선 인터페이스(140)를 포함할 수 있다. 상기 제어기(110)는, 예를 들어, 하나 이상의 마이크로프로세서, 디지털 신호 프로세서, 마이크로컨트롤러, 또는 이와 유사한 것들을 포함할 수 있다. 상기 입출력 장치(120)는, 예를 들어, 키패드, 키보드, 화면(display)를 포함할 수 있다. 상기 메모리(130)는, 예를 들어, 상기 제어기(110)에 의해 실행되는 명령어를 저장하는데 사용될 수 있다. 상기 메모리(130)는 사용자 데이터를 저장하는 데 사용될 수 있다. 상기 메모리(130)는 본 발명의 실시예들에 따른 3차원 어레이 구조를 갖는 반도체 장치를 포함할 수 있다. 상기 메모리(130)는 또한 다른 종류의 메모리, 임의의 수시 접근이 가능한 휘발성 메모리, 기타 다양한 종류의 메모리를 더 포함할 수 있다.
상기 전자 장치(100)는 RF 신호로 통신하는 무선 통신 네트워크에 데이터를 전송하거나 네트워크에서 데이터를 수신하기 위해 무선 인터페이스(140)를 사용할 수 있다. 예를 들어 상기 무선 인터페이스(140)는 안테나, 무선 트랜시버 등을 포함할 수 있다.
본 발명의 실시예들에 따른 전자 장치(100)는 CDMA, GSM, NADC, E-TDMA, WCDAM, CDMA2000 같은 3세대 통신 시스템 같은 통신 인터페이스 프로토콜에서 사용될 수 있다.
본 발명에 의하면, 칼코겐 비정질 물질에 변형을 가하여, 칼코겐 비정질 물질의 저항 드리프트 현상을 억제할 수 있다. 따라서, 멀티-레벨 상변화 메모리 장치에서 저장된 데이터들이 안정적으로 보존될 수 있고, 읽기 에러가 줄어들 수 있다.

Claims (30)

  1. 프로그램된 데이터 상태에서의 저항의 시간에 따른 변동지수가 0.18 이하인 저항변화 물질을 포함하고,
    상기 저항변화 물질은 상변화 물질이고,
    복수의 데이터 상태들 중 하나를 갖는 메모리 셀들을 포함하는 멀티-레벨 메모리인 가변저항 메모리 장치.
  2. 제1 항에 있어서,
    상기 상변화 물질은 수소 원자가 도핑된 가변저항 메모리 장치.
  3. 제1 항에 있어서,
    상기 프로그램된 데이터는 가장 큰 저항을 갖는 데이터 상태와 가장 작은 저항을 갖는 데이터 상태를 제외한 중간 데이터 상태들의 중의 하나인 가변저항 메모리 장치.
  4. 제1 항 내지 제3 항 중의 어느 한 항에 있어서,
    상기 변동지수는 0.058 이하인 가변저항 메모리 장치.
  5. 제1 항 내지 제3 항 중의 어느 한 항에 있어서,
    상기 프로그램된 데이터 상태는 상기 상변화 물질의 비정질 상태인 가변저항 메모리 장치.
  6. 제1 항 내지 제3 항 중의 어느 한 항에 있어서,
    상기 상변화 물질은 탄소 또는 질소 원자가 도핑된 가변저항 메모리 장치.
  7. 삭제
  8. 삭제
  9. 제3 항에 있어서,
    상기 중간 데이터 상태들은 상기 상변화 물질의 10% 이하가 비정질화되어, 고저항 상태로 변화된 가변저항 메모리 장치.
  10. 제3 항에 있어서,
    상기 중간 데이터 상태들의 저항은 수 kΩ 내지 수 MΩ인 가변저항 메모리 장치.
  11. 제1 항 내지 제3 항 중의 어느 한 항에 있어서,
    상기 상변화 물질 상부 및 하부의 상부 전극 및 하부 전극을 더 포함하는 가변저항 메모리 장치.
  12. 제1 항 내지 제3 항 중의 어느 한 항의 가변저항 메모리 장치를 포함하는 전자장치.
  13. 상변화 물질을 포함하고,
    상기 상변화 물질은 칼코겐 물질이고,
    상기 상변화 물질의 일부가 비정질화된 상태에서, 상기 상변화 물질의 저항의 시간에 따른 변동지수가 0.18 이하인, 상변화 메모리 장치.
  14. 제 13항에 있어서,
    상기 칼코겐 물질은 수소가 도핑된 물질인 상변화 메모리 장치.
  15. 제 13항에 있어서,
    상기 상변화 메모리 장치는 각각이 복수의 데이터 상태들 중 하나를 갖는 메모리 셀들을 포함하는 멀티-레벨 메모리인 것을 특징으로 하는 상변화 메모리 장치.
  16. 제 13항 내지 제 15항 중 어느 한 항에 있어서,
    상기 변동지수는 0.058 이하인 상변화 메모리 장치.
  17. 삭제
  18. 제13항 내지 제 15항의 중의 어느 한 항의 상변화 메모리 장치를 포함하는 전자장치.
  19. 프로그램된 데이터 상태에서, 저항의 시간에 따른 변동지수가 0.18 이하가 되도록 저항변화 물질이 수소 원자를 함유하도록 처리하는 가변저항 메모리 장치 형성방법.
  20. 청구항 19에 있어서,
    상기 가변저항 메모리 장치는 각각이 복수의 데이터 상태들 중 하나를 갖는 메모리 셀들을 포함하는 가변저항 메모리 장치 형성방법.
  21. 청구항 20에 있어서,
    상기 프로그램된 데이터는 가장 큰 저항을 갖는 데이터 상태와 가장 작은 저항을 갖는 데이터 상태를 제외한 중간 데이터 상태들 중의 하나인 가변저항 메모리 장치 형성방법.
  22. 제 19 내지 제 21 항 중의 어느 한 항에 있어서,
    상기 변동지수는 0.058 이하인 가변저항 메모리 장치 형성방법.
  23. 제 19 내지 제 21 항 중의 어느 한 항에 있어서,
    상기 저항변화 물질은 칼코겐 물질인 가변저항 메모리 장치 형성방법.
  24. 청구항 23에 있어서,
    상기 프로그램된 데이터 상태는 상기 칼코겐 물질의 10% 이하가 비정질 상태로 된 가변저항 메모리 장치 형성방법.
  25. 제 19 내지 제 21 항 중의 어느 한 항에 있어서,
    상기 저항변화 물질이 수소 원자를 함유하도록 처리하는 것은 상기 저항변화 물질의 형성 동안 수소 원자를 포함하는 소스 물질을 공급하는 가변저항 메모리 장치 형성방법.
  26. 제 19 내지 제 21 항 중의 어느 한 항에 있어서,
    상기 저항변화 물질이 수소 원자를 함유하도록 처리하는 것은 상기 저항변화 물질의 형성 후 수소 분위기에서 열처리하는 가변저항 메모리 장치 형성방법.
  27. 제 19 내지 제 21 항 중의 어느 한 항에 있어서,
    상기 저항변화 물질이 수소 원자를 함유하도록 처리하는 것은 상기 저항변화 물질에 수소 이온을 주입하는 가변저항 메모리 장치 형성방법.
  28. 제 19 내지 제 21 항 중의 어느 한 항에 있어서,
    상기 저항변화 물질이 수소 원자를 함유하도록 처리하는 것은 상기 저항변화 물질 상에 수소 이온을 포함하는 박막을 형성하고, 열처리하여 상기 수소 이온이 상기 저항변화 물질로 확산되도록 하는 가변저항 메모리 장치 형성방법.
  29. 제 19 내지 제 21 항 중의 어느 한 항에 있어서,
    상기 저항변화 물질을 처리하는 것은 상기 저항변화 물질이 탄소 또는 질소 원자를 더 포함하도록 하는 가변저항 메모리 장치 형성방법.
  30. 삭제
KR1020070060562A 2007-06-20 2007-06-20 가변저항 메모리 장치 및 그것의 형성방법 KR100914267B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070060562A KR100914267B1 (ko) 2007-06-20 2007-06-20 가변저항 메모리 장치 및 그것의 형성방법
US12/079,886 US7701749B2 (en) 2007-06-20 2008-03-28 Multiple level cell phase-change memory devices having controlled resistance drift parameter, memory systems employing such devices and methods of reading memory devices
TW097123240A TWI451415B (zh) 2007-06-20 2008-06-20 具有控制的漂移電阻參數的多位階單元相變記憶體裝置,運用該裝置的記憶體系統及讀取記憶體裝置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070060562A KR100914267B1 (ko) 2007-06-20 2007-06-20 가변저항 메모리 장치 및 그것의 형성방법

Publications (2)

Publication Number Publication Date
KR20080111956A KR20080111956A (ko) 2008-12-24
KR100914267B1 true KR100914267B1 (ko) 2009-08-27

Family

ID=40136303

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070060562A KR100914267B1 (ko) 2007-06-20 2007-06-20 가변저항 메모리 장치 및 그것의 형성방법

Country Status (3)

Country Link
US (1) US7701749B2 (ko)
KR (1) KR100914267B1 (ko)
TW (1) TWI451415B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099174B2 (en) * 2012-10-09 2015-08-04 Micron Technology, Inc. Drift acceleration in resistance variable memory
JP2009099206A (ja) * 2007-10-17 2009-05-07 Toshiba Corp 抵抗変化メモリ装置
US7936593B2 (en) * 2008-04-08 2011-05-03 Ovonyx, Inc. Reducing drift in chalcogenide devices
KR101445333B1 (ko) * 2008-08-29 2014-10-01 삼성전자주식회사 가변저항 메모리 장치의 형성방법
KR20100058909A (ko) * 2008-11-25 2010-06-04 삼성전자주식회사 가변저항 메모리 소자의 형성방법
KR101097435B1 (ko) 2009-06-15 2011-12-23 주식회사 하이닉스반도체 멀티 레벨을 갖는 상변화 메모리 장치 및 그 구동방법
US8351289B1 (en) 2009-12-30 2013-01-08 Micron Technology, Inc. Apparatuses and methods for sensing a phase-change test cell and determining changes to the test cell resistance due to thermal exposure
US8578246B2 (en) 2010-05-31 2013-11-05 International Business Machines Corporation Data encoding in solid-state storage devices
US8446758B2 (en) 2010-12-14 2013-05-21 Micron Technology, Inc. Variable resistance memory programming
US8737121B2 (en) 2012-05-23 2014-05-27 International Business Machines Corporation Drift-insensitive or invariant material for phase change memory
US8988926B2 (en) 2013-01-11 2015-03-24 Micron Technology, Inc. Method, system and device for phase change memory with shunt
US9001573B1 (en) 2013-12-06 2015-04-07 Micron Technology, Inc. Method and apparatuses for programming memory cells
KR101517325B1 (ko) * 2014-01-23 2015-05-06 한경대학교 산학협력단 다치형 상변화 메모리의 구조
KR101438580B1 (ko) * 2014-03-24 2014-09-17 연세대학교 산학협력단 저항 메모리 소자 처리 방법 및 그를 이용한 저항 메모리 소자 제조 방법
US10707417B1 (en) 2019-05-02 2020-07-07 International Business Machines Corporation Single-sided liner PCM cell for 3D crossbar PCM memory

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030155606A1 (en) 2002-02-15 2003-08-21 Campbell Kristy A. Method to alter chalcogenide glass for improved switching characteristics
WO2006034953A1 (en) 2004-09-30 2006-04-06 Infineon Technologies Ag Resistive memory element with heater
KR20060061232A (ko) * 2004-12-01 2006-06-07 가부시끼가이샤 르네사스 테크놀로지 반도체 집적회로장치 및 그 제조 방법
KR20060091160A (ko) * 2005-02-14 2006-08-18 삼성전자주식회사 텔루르 전구체, 이를 이용하여 제조된 Te-함유 칼코게나이드(chalcogenide) 박막, 상기 박막의 제조방법 및 상변화 메모리 소자

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6023069A (en) * 1997-10-28 2000-02-08 Engelhard Sensor Technologies, Inc. Semi-constant power circuit for use with a thermal radiation source
US5912839A (en) 1998-06-23 1999-06-15 Energy Conversion Devices, Inc. Universal memory element and method of programming same
US7414785B2 (en) * 2000-02-24 2008-08-19 Asml Holding N.V. Ultraviolet polarization beam splitter with minimum apodization
KR100350811B1 (ko) 2000-08-19 2002-09-05 삼성전자 주식회사 반도체 장치의 금속 비아 콘택 및 그 형성방법
US6625054B2 (en) 2001-12-28 2003-09-23 Intel Corporation Method and apparatus to program a phase change memory
US6813177B2 (en) 2002-12-13 2004-11-02 Ovoynx, Inc. Method and system to store information
KR100543445B1 (ko) 2003-03-04 2006-01-23 삼성전자주식회사 상변화 기억 소자 및 그 형성방법
KR100498493B1 (ko) 2003-04-04 2005-07-01 삼성전자주식회사 저전류 고속 상변화 메모리 및 그 구동 방식
KR100979710B1 (ko) 2003-05-23 2010-09-02 삼성전자주식회사 반도체 메모리 소자 및 제조방법
US7085154B2 (en) 2003-06-03 2006-08-01 Samsung Electronics Co., Ltd. Device and method for pulse width control in a phase change memory device
KR100564567B1 (ko) 2003-06-03 2006-03-29 삼성전자주식회사 상 변화 메모리의 기입 드라이버 회로
JP4113493B2 (ja) * 2003-06-12 2008-07-09 シャープ株式会社 不揮発性半導体記憶装置及びその制御方法
JP2005032401A (ja) * 2003-06-17 2005-02-03 Sharp Corp 不揮発性半導体記憶装置及びその書き込み方法と消去方法
KR100505709B1 (ko) 2003-09-08 2005-08-03 삼성전자주식회사 상 변화 메모리 장치의 파이어링 방법 및 효율적인파이어링을 수행할 수 있는 상 변화 메모리 장치
KR100541816B1 (ko) 2003-09-19 2006-01-10 삼성전자주식회사 반도체 메모리에서의 데이터 리드 회로 및 데이터 리드 방법
KR100564577B1 (ko) 2003-09-25 2006-03-28 삼성전자주식회사 리셋 상태에서 균일한 저항 범위를 가지는 상 변화 메모리장치 및 방법
KR100558548B1 (ko) 2003-11-27 2006-03-10 삼성전자주식회사 상변화 메모리 소자에서의 라이트 드라이버 회로 및라이트 전류 인가방법
WO2005078732A1 (en) 2004-02-05 2005-08-25 Iota Technology, Inc. Electronic memory with tri-level cell pair
JP4153901B2 (ja) 2004-06-15 2008-09-24 シャープ株式会社 半導体記憶装置
KR100610008B1 (ko) 2004-07-19 2006-08-08 삼성전자주식회사 버스트 리드동작에 적합한 상변화 메모리 장치 및 그에따른 데이터 리딩방법
KR100626381B1 (ko) 2004-07-19 2006-09-20 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
KR100568543B1 (ko) 2004-08-31 2006-04-07 삼성전자주식회사 작은 접점을 갖는 상변화 기억 소자의 제조방법
KR100610014B1 (ko) 2004-09-06 2006-08-09 삼성전자주식회사 리키지 전류 보상 가능한 반도체 메모리 장치
KR100593450B1 (ko) 2004-10-08 2006-06-28 삼성전자주식회사 수직하게 차례로 위치된 복수 개의 활성 영역들을 갖는피이. 램들 및 그 형성방법들.
US7453716B2 (en) 2004-10-26 2008-11-18 Samsung Electronics Co., Ltd Semiconductor memory device with stacked control transistors
KR100571844B1 (ko) 2004-10-28 2006-04-17 삼성전자주식회사 상전이 메모리 소자 및 그 동작 방법
KR100827653B1 (ko) 2004-12-06 2008-05-07 삼성전자주식회사 상변화 기억 셀들 및 그 제조방법들
KR100618879B1 (ko) 2004-12-27 2006-09-01 삼성전자주식회사 게르마늄 전구체, 이를 이용하여 형성된 gst 박막,상기 박막의 제조 방법 및 상변화 메모리 소자
KR100657944B1 (ko) 2005-01-12 2006-12-14 삼성전자주식회사 상전이 램 동작 방법
KR100751400B1 (ko) 2005-02-14 2007-08-23 엘지전자 주식회사 영상기기 및 영상기기에서의 락킹 원인 디스플레이 방법
KR100682937B1 (ko) 2005-02-17 2007-02-15 삼성전자주식회사 상전이 메모리 소자 및 제조방법
KR100663358B1 (ko) 2005-02-24 2007-01-02 삼성전자주식회사 셀 다이오드들을 채택하는 상변이 기억소자들 및 그 제조방법들
KR100668333B1 (ko) 2005-02-25 2007-01-12 삼성전자주식회사 Pram 소자 및 그 제조방법
KR100657956B1 (ko) 2005-04-06 2006-12-14 삼성전자주식회사 다치 저항체 메모리 소자와 그 제조 및 동작 방법
KR100682946B1 (ko) 2005-05-31 2007-02-15 삼성전자주식회사 상전이 램 및 그 동작 방법
KR100682948B1 (ko) 2005-07-08 2007-02-15 삼성전자주식회사 상전이 메모리 소자 및 그 제조방법
KR100669851B1 (ko) 2005-07-12 2007-01-16 삼성전자주식회사 상변화 메모리 장치의 제조 방법
KR100681266B1 (ko) 2005-07-25 2007-02-09 삼성전자주식회사 가변 저항 구조물의 제조 방법 및 이를 이용한 상변화메모리 장치의 제조 방법
KR100682969B1 (ko) 2005-08-04 2007-02-15 삼성전자주식회사 상변화 물질, 이를 포함하는 상변화 램과 이의 제조 및 동작 방법
KR100684904B1 (ko) 2005-08-05 2007-02-20 삼성전자주식회사 온 다이 종단 회로를 포함한 반도체 메모리 장치 및 그것의온 다이 종단 방법
KR100655443B1 (ko) 2005-09-05 2006-12-08 삼성전자주식회사 상변화 메모리 장치 및 그 동작 방법
KR100630766B1 (ko) 2005-09-05 2006-10-04 삼성전자주식회사 상변화 물질을 사용한 패턴 형성 방법 및 그 재작업 방법
KR100695162B1 (ko) 2005-09-13 2007-03-14 삼성전자주식회사 상변화 메모리 및 그 동작 방법
KR100695163B1 (ko) 2005-10-06 2007-03-14 삼성전자주식회사 자기저항 효과를 이용한 상변화 메모리 소자와 그 동작 및제조 방법
KR100657972B1 (ko) 2005-10-28 2006-12-14 삼성전자주식회사 상변화 메모리 소자와 그 동작 및 제조 방법
KR100721017B1 (ko) 2005-12-28 2007-05-22 삼성전자주식회사 불휘발성 메모리 소자 및 그의 형성 방법
KR100695166B1 (ko) 2006-01-03 2007-03-14 삼성전자주식회사 플러렌층을 구비한 상변화 메모리 소자의 제조 방법
KR100738092B1 (ko) 2006-01-05 2007-07-12 삼성전자주식회사 상전이 메모리 소자의 멀티-비트 동작 방법
KR100763908B1 (ko) 2006-01-05 2007-10-05 삼성전자주식회사 상전이 물질, 이를 포함하는 상전이 메모리와 이의 동작방법
KR100695168B1 (ko) 2006-01-10 2007-03-14 삼성전자주식회사 상변화 물질 박막의 형성방법, 이를 이용한 상변화 메모리소자의 제조방법
KR100745761B1 (ko) 2006-02-07 2007-08-02 삼성전자주식회사 다이오드겸용 저항소자를 구비하는 상변화 램과 그 제조 및동작 방법
KR100717393B1 (ko) 2006-02-09 2007-05-11 삼성전자주식회사 음성 인식기의 음성 인식에 대한 신뢰도 측정 방법 및 그장치
US7626859B2 (en) 2006-02-16 2009-12-01 Samsung Electronics Co., Ltd. Phase-change random access memory and programming method
KR100713809B1 (ko) 2006-02-21 2007-05-02 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
JP4594878B2 (ja) * 2006-02-23 2010-12-08 シャープ株式会社 可変抵抗素子の抵抗制御方法及び不揮発性半導体記憶装置
KR100718156B1 (ko) 2006-02-27 2007-05-14 삼성전자주식회사 상전이 메모리 소자 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030155606A1 (en) 2002-02-15 2003-08-21 Campbell Kristy A. Method to alter chalcogenide glass for improved switching characteristics
WO2006034953A1 (en) 2004-09-30 2006-04-06 Infineon Technologies Ag Resistive memory element with heater
KR20060061232A (ko) * 2004-12-01 2006-06-07 가부시끼가이샤 르네사스 테크놀로지 반도체 집적회로장치 및 그 제조 방법
KR20060091160A (ko) * 2005-02-14 2006-08-18 삼성전자주식회사 텔루르 전구체, 이를 이용하여 제조된 Te-함유 칼코게나이드(chalcogenide) 박막, 상기 박막의 제조방법 및 상변화 메모리 소자

Also Published As

Publication number Publication date
KR20080111956A (ko) 2008-12-24
TWI451415B (zh) 2014-09-01
US20080316804A1 (en) 2008-12-25
TW200910353A (en) 2009-03-01
US7701749B2 (en) 2010-04-20

Similar Documents

Publication Publication Date Title
KR100914267B1 (ko) 가변저항 메모리 장치 및 그것의 형성방법
KR101445333B1 (ko) 가변저항 메모리 장치의 형성방법
US9269896B2 (en) Confined defect profiling within resistive random memory access cells
EP0694214B1 (en) Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US10950791B2 (en) Apparatuses including electrodes having a conductive barrier material and methods of forming same
US7817464B2 (en) Phase change memory cell employing a GeBiTe layer as a phase change material layer, phase change memory device including the same, electronic system including the same and method of fabricating the same
US5534711A (en) Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US8981335B2 (en) ZnTe on TiN or Pt electodes with a portion operable as a current limiting layer for ReRAM applications
US6404665B1 (en) Compositionally modified resistive electrode
KR100652378B1 (ko) 안티몬 프리커서 및 이를 이용한 상변화 메모리 소자의 제조방법
US8036014B2 (en) Phase change memory program method without over-reset
US7639523B2 (en) Stabilized resistive switching memory
EP0601068B1 (en) Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US8164949B2 (en) Reducing drift in chalcogenide devices
US20060289847A1 (en) Reducing the time to program a phase change memory to the set state
US20120181499A1 (en) QUATERNARY GALLIUM TELLURIUM ANTIMONY (M-GaTeSb) BASED PHASE CHANGE MEMORY DEVICES
US20130071982A1 (en) Nonvolatile Memory Elements with Metal-Deficient Resistive-Switching Metal Oxides
Yin et al. Ultramultiple-level storage in TiN∕ SbTeN double-layer cell for high-density nonvolatile memory
KR101432344B1 (ko) 저항 스위칭 금속 산화물을 가진 비휘발성 메모리 소자를 형성하는 방법
US20210376236A1 (en) Memory device
TW202249091A (zh) 用於記憶體裝置之電極結構及相關聯的裝置及系統
CN116390635A (zh) 具有多值存储特性的非易失性相变铁电晶体管及制备方法
KR20090015716A (ko) 증가된 비저항을 갖는 상부 플레이트 전극을 구비한 상변화메모리 장치, 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140731

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180731

Year of fee payment: 10