KR100894047B1 - 데이터 프로세싱 방법 및 이를 수행하기 위한 데이터프로세싱 장치 - Google Patents

데이터 프로세싱 방법 및 이를 수행하기 위한 데이터프로세싱 장치 Download PDF

Info

Publication number
KR100894047B1
KR100894047B1 KR1020020040841A KR20020040841A KR100894047B1 KR 100894047 B1 KR100894047 B1 KR 100894047B1 KR 1020020040841 A KR1020020040841 A KR 1020020040841A KR 20020040841 A KR20020040841 A KR 20020040841A KR 100894047 B1 KR100894047 B1 KR 100894047B1
Authority
KR
South Korea
Prior art keywords
data
checked
initial
eeprom
inactive memory
Prior art date
Application number
KR1020020040841A
Other languages
English (en)
Other versions
KR20040006541A (ko
Inventor
곽충열
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020040841A priority Critical patent/KR100894047B1/ko
Publication of KR20040006541A publication Critical patent/KR20040006541A/ko
Application granted granted Critical
Publication of KR100894047B1 publication Critical patent/KR100894047B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2289—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by configuration test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0763—Error or fault detection not based on redundancy by bit configuration check, e.g. of formats or tags

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

비정상적인 전원 인가시, 비정상적인 데이터의 출력을 차단하기 위한 데이터 프로세싱 방법과 이를 수행하기 위한 데이터 프로세싱 장치를 개시한다. RAM 또는 EEPROM으로부터 데이터를 추출하여 일정의 동작 수행을 제어하는 마이크로콘트롤러를 이용하는 데이터 프로세싱 방법에 있어서, 초기 기동시, 서지 전압을 포함하는 비정상 전원이 인가됨에 따라 RAM의 초기 설정을 확인하고, RAM를 소거시키고, EEPROM에 저장된 복수의 데이터를 리딩하고, 리딩된 데이터들을 근거로 초기 설정 여부를 체크한다. 이때 초기 미설정이라 체크되는 경우에는 하나 이상의 테스트 과정을 통해 초기 설정 여부를 체크하여, 그래도 초기 미설정이라 체크되는 경우에는 EEPROM의 초기치를 설정하고, 설정된 초기치를 기입한다. 한편, 초기 설정이라 체크되는 경우에는 메인 기준 시간의 경과 여부를 체크하여 메인 기준 시간의 미경과라 체크되는 경우에는 메인 기준 시간 경과까지 대기한 후 세트의 정상 동작 수행을 제어한다. 이에 따라, 비정상 전원을 인가받을 때 EEPROM의 데이터가 비었다고 판단되면 한번 이상의 리딩 동작을 반복하므로써, 정확한 데이터를 출력하여 원치않는 출력을 내보내는 것을 차단할 수 있다.
데이터, 리딩, 추출, 프로세싱, EEPROM, RAM, 서지전압

Description

데이터 프로세싱 방법 및 이를 수행하기 위한 데이터 프로세싱 장치{METHOD FOR PROCESSING DATA AND APPARATUS FOR PERFORMING THE SAME}
도 1은 일반적인 마이크로콘트롤러의 데이터 추출 과정을 설명하기 위한 흐름도이다.
도 2a와 도 2b는 상기한 도 1에 의해 정상적으로 EEPROM의 데이터를 읽을 때의 전원과 데이터를 설명하기 위한 시뮬레이션 파형이다.
도 3은 본 발명에 따른 데이터 프로세싱 장치를 설명하기 위한 도면이다.
도 4는 본 발명에 따른 데이터 프로세싱 방법을 설명하기 위한 흐름도이다.
도 5는 상기한 도 3의 데이터 프로세싱 장치와 분리된 세트의 일례를 설명하기 위한 도면이다.
도 6은 상기한 도 3의 데이터 프로세싱 장치와 합체된 세트의 일례를 설명하기 위한 도면이다.
<도면의 주요부분에 대한 부호의 설명>
110 : 마이크로콘트롤러 120 : 타이머
130 : I2C 버스 140 : RAM
150 : EEPROM 160, 210 : 시스템 인터페이스
200 : LCD 제어기 220 : 제어 레지스터
230 : 기준 클럭 생성부 240 : 타이밍 생성부
250 : 어드레스 디코더 260 : 표시 메모리
270 : 구동 전압 생성부 280 : 데이터 라인 구동부
290 : 주사 라인 구동부 300 : 액정 패널
본 발명은 데이터 프로세싱 방법 및 이를 수행하기 위한 데이터 프로세싱 장치에 관한 것으로, 보다 상세하게는 비정상적인 전원 인가시, 비정상적인 데이터의 출력을 차단하기 위한 데이터 프로세싱 방법 및 이를 수행하기 위한 데이터 프로세싱 장치에 관한 것이다.
도 1은 일반적인 데이터 프로세싱 과정을 설명하기 위한 도면으로, 특히 영상 신호의 출력을 위한 마이크로콘트롤러의 데이터 추출 과정을 설명하기 위한 흐름도이다.
도 1을 참조하면, 먼저 전원이 인가됨에 따라 입출력 포트들의 특성과 풀다운/풀업 등의 특성을 포함하는 램(RAM)의 초기 설정을 확인한 후(단계 S10), EEPROM(Electrically Erasable Programmable Read-Only Memory)에 저장된 데이터들을 읽고(단계 S20), 읽어진 데이터를 근거로 초기 설정 여부를 체크한다(단계 S30). 이때 읽혀지는 EEPROM의 데이터는 일정 어드레스에 저장된 데이터로서, 특히 0E, 0F, 05, 06, 10, 11 내지 1A 및 1A 번지에 저장된 데이터이다. 또한 단계 S20에서 읽은 데이터 중 '0E' 어드레스에 저장된 데이터가 12H 인 경우 또는 '0F' 어드레스에 저장된 데이터가 36H 인 경우에는 초기 설정이라 판단한다.
단계 S30에서 초기 설정이 아닌 것으로 체크되는 경우에는 EEPROM 초기치를 설정 및 기입한 후(단계 S40), 단계 S20으로 피드백하고, 초기 설정인 것으로 체크되는 경우에는 메인 기준 시간을 경과했는지의 여부를 체크하고(단계 S50), 메인 기준 시간 경과라 체크되는 경우에는 키 입력 처리 과정을 수행한다(단계 S60).
도 2a와 도 2b는 상기한 도 1에 의해 정상적으로 EEPROM의 데이터를 읽을 때의 전원과 데이터를 설명하기 위한 시뮬레이션 파형이다.
도 2a와 도 2b를 참조하면, 세트 전원이 인가됨에 따라 마이크로콘트롤러에도 5볼트 내외의 전원이 인가되고, 이에 따라 I2C 버스를 경유하여 동기용 클럭 신호와 데이터가 이동하며, 대략 16㎳후에 비디오 IC를 제어한다. 이때 비디오 IC를 제어하는 초기에 EEPROM이 갖고 있는 특정 번지, 예를들어 0EHEX 번지의 데이터를 확인하여 데이터의 존재 여부를 확인한 후 세트의 정상 동작을 수행한다. 여기서는 비디오 IC를 채용하는 디스플레이 세트에서 디스플레이 동작을 수행한다.
이처럼, 전원이 인가되어 구동되면 마이크로콘트롤러에서는 상기 EEPROM의 특정 어드레스를 읽어들여 상기 EEPROM의 데이터 유/무의 상태를 확인한 후 데이터가 있다고 판단될 경우에는 해당 데이터를 각 출력 포트에 출력하고, 데이터가 없다고 판단될 경우에는 프로그래머가 설정한 초기 데이터를 상기 RAM으로부터 추출 하여 상기 EEPROM에 출력함과 동시에 해당 초기 데이터를 각 출력 포트에 출력한다.
하지만, 이러한 과정에 의해 프로그램된 세트는 초기 기동시 서지 전압 등의 비정상적인 전원을 인가받게되면 프로그래머가 원하지 않는 신호를 출력하는 문제점이 있다.
이에 본 발명의 기술과 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 세트에 비정상적인 전원 인가시, 프로그래머가 의도하지 않는 데이터의 출력을 차단하기 위한 데이터 프로세싱 방법을 제공하는 것이다.
또한, 본 발명의 다른 목적은 상기한 데이터 프로세싱 방법을 수행하기 위한 데이터 프로세싱 장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 하나의 특징에 따른 데이터 프로세싱 방법은, 제1 불활성 메모리(RAM) 또는 제2 불활성 메모리(EEPROM)로부터 데이터를 추출하여 일정의 동작 수행을 제어하는 마이크로콘트롤러를 이용하는 데이터 프로세싱 방법에 있어서, (a) 초기 기동시, 서지 전압을 포함하는 비정상 전원이 인가됨에 따라 상기 제1 불활성 메모리의 초기 설정을 확인하고, 상기 제1 불활성 메모리를 소거시키는 단계; (b) 상기 제2 불활성 메모리에 저장된 복수의 데이터를 리딩하고, 리딩된 데이터들을 근거로 초기 설정 여부를 체크하는 단계; (c) 상기 단계(b)에서 초기 미설정이라 체크되는 경우에는 하나 이상의 테스트 과정을 통해 초기 설정 여부를 체크하는 단계; (d) 상기 단계(c)에서 초기 미설정이라 체크되는 경우에는 상기 제2 불활성 메모리의 초기치를 설정하고, 설정된 초기치를 기입한 후 상기 단계(b)로 피드백하는 단계; (e) 상기 단계(b) 또는 상기 단계(c)에서 초기 설정이라 체크되는 경우에는 메인 기준 시간의 경과 여부를 체크하여 메인 기준 시간의 미경과라 체크되는 경우에는 메인 기준 시간 경과까지 대기하는 단계; 및 (f) 상기 단계(e)에서 메인 기준 시간의 경과라 체크되는 경우에는 세트의 정상 동작 수행을 제어하는 단계를 포함하여 이루어진다.
또한, 상기한 본 발명의 다른 목적을 실현하기 위한 하나의 특징에 따른 데이터 프로세싱 장치는, 제1 불활성 메모리(RAM); 제2 불활성 메모리(EEPROM); 및 비정상적인 전원 인가시, 상기 제1 불활성 메모리에 저장된 데이터를 소거하고, 상기 제2 불활성 메모리의 특정 번지에 저장된 데이터의 존재 여부를 체크하며, (a) 상기 특정 번지에 저장된 데이터가 존재하는 경우에는 데이터를 정상 출력하고, (b) 상기 특정 번지에 저장된 데이터가 미존재하는 경우에는 일정 시간 경과 후 상기 제2 불활성 메모리의 특정 번지에 저장된 데이터의 존재 여부를 확인하는 테스트 과정을 1회 이상 반복하여 초기 설정 여부를 체크하여 초기 미설정이라 체크되는 경우에는 상기 제2 불활성 메모리의 초기치를 설정 및 기입한 후 데이터를 정상 출력하는 마이크로콘트롤러를 포함하여 이루어진다.
이러한 데이터 프로세싱 방법 및 이를 수행하기 위한 데이터 프로세싱 장치에 의하면, 비정상 전원을 인가받을 때 EEPROM의 데이터가 비었다고 판단되면 한번 이상의 리딩 동작을 반복하므로써, 정확한 데이터를 출력하여 프로그램머가 원치않 는 데이터의 출력을 차단할 수 있다.
이하, 첨부한 도면을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 3은 본 발명에 따른 데이터 프로세싱 장치를 설명하기 위한 도면으로, 특히 마이크로콘트롤러와 각종 메모리를 갖는 일종의 컴퓨터 본체이다.
도 3을 참조하면, 본 발명에 따른 데이터 프로세싱 장치는 마이크로콘트롤러(또는 마이콤)(110), 마이크로콘트롤러(110)에 연결된 타이머(120), I2C 버스(130), I2C 버스(130)를 통해 마이크로콘트롤러(110)에 각각 연결된 RAM(Random Access Memory)(140), EEPROM(150) 및 시스템 인터페이스(160)를 포함한다. 여기서, 마이크로콘트롤러(110)에 연결되어 버스 기능을 수행하는 I2C 버스(130)는 필립스사가 제안한 통신 방식을 이용하는 버스로서, 2 라인만을 사용하여 병렬로 많은 수의 칩을 컨트롤 할 수 있다. 여기서, 2 라인은 동기용 클럭 신호를 전달하는 클럭 라인(SCL)과, 어드레스(Address), 데이터(Data), 애크(Acknowledge), 시작 및 종료(Start & Stop) 신호를 전달하는 데이터 라인(SDA)으로 이루어진다.
동작시, 전원이 공급되어 초기 기동됨에 따라 마이크로콘트롤러(110)는 RAM(140)에 설정된 초기 설정값을 소거시키고, EEPROM(150)에 저장된 데이터들을 읽은 후, 초기 설정 여부를 체크한다. 물론 이때 공급되는 전원은 서지 전압을 포함하는 비정상적인 전원이 인가되는 것을 가정한다. 만일 초기 설정이라 체크되는 경우에는 연결된 타이머(120)에 의해 카운트되는 일정 메인 기준 시간이 경과된 후 에 시스템 인터페이스(160)에 연결된 외부의 세트를 출력 포트로 하여 정상 동작을 수행한다.
하지만, 초기 설정이 아닌 것으로 체크되는 경우에는 연결된 타이머(120)에 의해 카운트되는 메인 기준 시간보다는 큰 시간 동안 대기한 후 EEPROM(150)에 저장된 데이터를 읽고, 읽혀진 데이터를 근거로 초기 설정 여부를 판단하여 초기 설정이라 체크되는 경우에는 연결된 타이머에 의해 카운트된 일정 메인 기준 시간이 경과된 후에 시스템 인터페이스(160)에 연결된 외부의 세트(EXTERNAL SET)를 출력 포트로 하여 정상 동작을 수행한다. 여기서, 시스템 인터페이스(160)에 연결되는 외부의 세트는 영상 표시 장치 또는 오디오 출력 장치 등 다양한 출력 터미널이다.
그러면, 상기한 도 3의 데이터 프로세싱 장치를 이용하여 데이터 프로세싱하는 절차를 흐름도를 참조하여 설명한다.
도 4는 본 발명에 따른 데이터 프로세싱 방법을 설명하기 위한 흐름도로서, 특히 마이크로콘트롤러의 데이터 추출 방법을 설명하기 위한 흐름도이다.
도 3과 도 4를 참조하면, 먼저 전원이 온됨에 따라 램(RAM)(140)을 초기 설정하는 과정을 수행하고(단계 S110), 램(140)에 저장된 모든 정보를 소거한다(단계 S120).
이어, EEPROM(150)으로부터 데이터를 읽고(단계 S130), 읽어진 데이터를 근거로 초기 설정 여부를 체크한다(단계 S40). 이때 읽혀지는 EEPROM(150)의 데이터는 일정 어드레스에 저장된 데이터로서, 특히 0E, 0F, 05, 06, 10, 11 내지 1A 및 1A 번지에 저장된 데이터이다. 또한 단계 S130에서 읽은 데이터 중 '0E' 어드레스 에 저장된 데이터가 12H 인 경우 또는 '0F' 어드레스에 저장된 데이터가 36H 인 경우에는 초기 설정이라 판단한다.
단계 S140에서 초기 설정이 아닌 것으로 체크되는 경우에는 일정 시간, 예를들어 100㎳ 동안 대기한 후(단계 S150), EEPROM(150)으로부터 데이터를 읽고(단계 S152), 읽어진 데이터를 근거로 초기 설정 여부를 체크한다(단계 S154).
단계 S54에서 초기 설정이 아닌 것으로 체크되는 경우에는 일정 시간, 예를들어 100㎳ 동안 대기한 후(단계 S160), EEPROM(150)으로부터 데이터를 읽고(단계 S162), 읽어진 데이터를 근거로 초기 설정 여부를 체크한다(단계 S164).
단계 S64에서 초기 설정이 아닌 것으로 체크되는 경우에는 EEPROM(150)의 초기치를 설정하고, 설정된 초기치를 기입한 후(단계 S170) 단계 S130으로 피드백한다.
한편, 단계 S140, 단계 S154 및 단계 S164에서 초기 설정이라 체크되는 경우에는 메인 기준 시간이 경과했는지의 여부를 체크하여(단계 S180), 메인 기준 시간 미경과라 체크되는 경우에는 메인 기준 시간이 경과할 때까지 대기하고, 메인 기준 시간 경과라 체크되는 경우에는 키입력 처리 과정을 수행한다(단계 S185).
이어, PWM 출력을 제어하고(단계 S190), 비디오 IC의 출력을 제어한 후(단계S195), 전원 오프 여부를 체크한다(단계 S197).
단계 S197에서 전원 오프라 체크되는 경우에는 종료하나, 전원 오프가 아닌 것으로 체크되는 경우에는 단계 S180으로 피드백한다.
이상에서 설명한 본 발명의 일실시예에서는 영상 표시 장치를 일례로 하여 계조 제어를 위해 PWM 방식을 이용하지만, 단지 본 발명을 설명하려는 것으로 해석해야하며, 본 발명을 한정하려는 것은 아니다. 또한, 영상 표시 장치에서 복수의 프레임들을 하나의 유닛으로 처리하고 온/오프를 표시하기 위한 프레임 수를 하나의 유닛에 제한하는 FRC(프레임 속도제어) 방법을 이용할 수도 있다.
도 5는 상기한 도 3의 데이터 프로세싱 장치와 분리된 세트의 일례를 설명하기 위한 도면으로, 특히 LCD 제어기를 설명하기 위한 도면이다.
도 5를 참조하면, 본 발명에 따른 데이터 프로세싱 장치(100)에 연계되는 LCD 제어기(200)는 시스템 인터페이스(210), 제어 레지스터(220), 기준 클럭 생성부(230), 타이밍 생성부(240), 어드레스 디코더(250), 표시 메모리(260), 구동 전압 생성부(270), 데이터 라인 구동부(280) 및 주사 라인 구동부(290)를 포함하여 액정 패널(300)을 통해 화상을 디스플레이한다.
도 3과 도 5를 참조하여, 데이터 프로세싱 장치(100), LCD 제어기(200) 및 액정 패널(300)의 동작에 대해 설명한다.
데이터 프로세싱 장치(100)는 액정 패널(300)의 여러 구동 파라미터뿐만 아니라, 액정 패널(300) 상에 화상을 표시하기 위한 화상 데이터들을 LCD 제어기(200)에 제공한다. 이들 구동 파라미터는, 활성 라인(예를들어, 게이트 라인과 데이터 라인)의 개수, 구동 전압 및 구동 바이어스 등의 정보를 포함한다. 이와 같은 동작은 데이터 프로세싱 장치(100) 또는 외부 데이터 프로세서에 의해 전체 제어기를 제어하는 구동 시스템(Operation System)과 응용 소프트웨어(Application Software)에 따라 실행되며, 둘 다 메모리인 RAM(140) 또는 EEPROM(150)에 저장된다.
데이터 프로세싱 장치(100)는 활성화된 라인들의 수와 주파수에 따라 주사 기간당 기준 클럭의 수와 분할비를 결정하고, 이들을 구동 파라미터로서 LCD 제어기(200)에 전송한다. 프로그램의 일 예로는 오퍼레이터가 제어기에 기입할 때, 상기 기입에 대응하는 표시를 하기 위해 새로운 표시 데이터가 주어지는 것과, 오퍼레이터로부터 어떤 기입도 없이 소정 시간 기간이 경과한 경우, 활성 라인의 개수를 변화시키기 위해 새로운 구동 파라미터가 주어지는 것이 있다.
LCD 제어기(200)는 데이터 프로세싱 장치(100)에 의해 주어진 표시 데이터 및 여러 구동 파라미터들을 표시 메모리(260) 및 제어 레지스터(220)에 각각 저장한다. 저장된 구동 파라미터에 따라, LCD 제어기(200)는 표시 메모리(260)로부터 표시 데이터를 판독하고, 이를 데이터 신호로 변환하여 이를 데이터 라인에 공급되는 데이터 라인 구동 전압으로서 출력한다.
또한, LCD 제어기(200)는 데이터 라인 구동 전압에 의해 활성화되는 데이터 라인에 따라 주사된 주사 라인에 대한 주사 라인 구동 전압을 출력한다. 따라서, 표시를 위한 주사 라인 구동 전압과 데이터의 제어에 의해 변하는 주파수 및 다른 구동 조건들은 구동 파라미터에 의존하게 된다.
액정 패널(300)은 LCD 제어기(200)에 의해 주어진 데이터 라인 구동 전압과 주사 라인 구동 전압을 데이터 라인과 주사 라인에 각각 입력하여 화상을 표시한다.
그러면, LCD 제어기(200)가 구동되는 방법을 상세하게 설명한다.
데이터 프로세싱 장치(100)를 위한 인터페이싱은 예를 들어, I2C 버스 인터페이스에 따르는데, LCD 제어기(200)는 데이터 프로세싱 장치(100)로부터 표시 데이터의 변경에 관한 정보를 시스템 인터페이스(160)를 경유하여 해당 정보를 제공받는다. 이때 각 화소에 대해 현재 프레임의 계조가 이전 프레임의 계조와 다른 경우, 데이터 프로세싱 장치(100)는 새로운 계조를 위한 표시 데이터를 LCD 제어기(200)에 전송하지만, 계조 스텝이 변하지 않는 화소에 대한 표시 데이터는 전송하지 않는다.
시스템 인터페이스(210)는 상기 제어 신호들을 디코드하고, 어드레스 규정 사이클에서는 기입 준비된 관련 어드레스를 생성하기 위한 신호를 출력하고, 데이터 기입 사이클에서는 기입될 데이터를 제어 레지스터(220)에 출력한다.
제어 레지스터(220)에서는 특정 어드레스에 있는 레지스터 영역이 기입을 위해 준비하며, 상기 레지스터 영역에 데이터가 저장된다. 복수의 구동 파라미터, 표시 데이터 및 표시 위치 데이터는 제어 레지스터(220) 내의 서로 다른 어드레스에 기입된다. 즉, 데이터 프로세서(101)에 의해 주어진 복수의 구동 파라미터와 표시 데이터가 일단 제어 레지스터(220)에 저장된다. 상기 제어 레지스터(220)에 저장된 여러 데이터는 여러 블록들에 출력된다.
기준 클럭 생성부(230)는 제어 레지스터(220)로부터 원래 클럭 분할비 데이터를 수신하고, 상기 데이터에 따라 원래 클럭을 분할하여 기준 클럭을 생성한 후, 상기 기준 클럭을 타이밍 생성부(240)에 전송한다. 여기서, 상기 클럭은 내장형 발진 회로에 의해 생성된다.
타이밍 생성부(240)는 기준 클럭뿐만 아니라 1 주사기간 동안의 기준 클럭수 및 활성 라인들의 개수에 대한 데이터를 제어 레지스터(220)로부터 수신하고, 1 주사 기간에 동기하는 라인 펄스와 수신된 데이터에 따라 1 프레임 기간에 동기하는 프레임 펄스를 생성하여, 데이터 라인 구동부(280)와 주사 라인 구동부(290)에 출력한다. 이와 동시에, 상기 타이밍 생성부(240)는 표시 메모리 판독 어드레스를 생성하고 이를 어드레스 디코더(250)에 출력한다.
어드레스 디코더(250)는 표시 데이터를 기입하기 위해, 제어 레지스터(220)에 의해 주어진 표시 위치 데이터를 디코드하고, 이에 대응하는 표시 메모리(260)상의 비트 라인 및 워드 라인을 선택한다. 그 후, 어드레스 디코더(250)는 제어 레지스터(220)에 의해 주어진 표시 데이터를 표시 메모리(260) 상의 데이터 라인에 출력하여 기입 동작을 완료하게 된다.
또한, 어드레스 디코더(250)는 판독을 위해, 타이밍 생성부(240)로부터 판독 어드레스를 디코더하고 표시 메모리(260) 상의 대응하는 워드 라인을 선택한다. 그 후, 하나의 라인을 위한 표시 데이터는 표시 메모리(260) 상의 데이터 라인으로부터 한번에 출력된다. 상기한 판독 어드레스는 라인마다(line by line) 변화하는데 예를 들어, 화면상의 맨 위 라인에 대한 데이터가 저장된 어드레스에서 시작하여 마지막 라인의 어드레스에 도달한 후, 상기 사이클을 맨 위 라인 어드레스로부터 다시 반복하게 된다. 이때 어드레스 변화는 타이밍 생성부(240)로부터 출력된 라인 펄스와 동기하고, 맨 위 라인에 대한 어드레스 출력은 타이밍 생성부(240)로부터 출력된 프레임 펄스와 동기한다.
물론, 어드레스 디코더(250)는 기입 동작과 판독 동작이 동시에 발생하는 경우 기입 동작에 우선 순위를 주어야 하는지, 또는 판독 동작에 우선 순위를 주어야 하는지를 결정하는 조정 기능을 갖는다. 이러한 조정 기능은 오퍼레이터에 의해 설정된다.
구동 전압 생성부(270)는 외부로부터 인가되는 시스템 전원을 근거로 데이터 라인 활성을 위한 온/오프 전압과 주사 라인 활성을 위한 선택/비선택 전압을 생성한다. 또한, 구동 전압 생성부(270)는 제어 레지스터(220)로부터 구동 전압 및 구동 바이어스 데이터를 수신하고, 상기한 구동 바이어스 데이터에 따라 상기한 구동 전압의 레벨을 조절한다.
데이터 라인 구동부(280)는 표시 메모리(260)로부터 판독된 표시 데이터를 소정의 온(ON) 또는 오프(OFF) 전압으로 변환하고, 이를 데이터 라인 구동 전압으로서 액정 패널(300) 상의 데이터 라인에 출력한다. 여기서, 데이터 라인 구동 온/오프 전압은 구동 전압 생성부(290)에 의해 생성된다.
프레임 및 라인 펄스는 주사 라인 구동부(280)에 입력되고, 이들 신호에 따라 선택/비선택 전압은 주사 라인 구동 전압으로서 액정 패널(300) 상의 주사 라인에 출력된다. 상기 주사 라인 구동 전압은 선택 전압을 맨 위 라인에 주는 프레임 펄스에 동기하여 인가된 후, 라인 펄스에 동기하여 후속 라인들에 인가된다. 주사 라인 구동 전압이 인가되는 경우를 제외하고는, 로우 레벨 또는 그라운드 레벨의 비선택 전압이 항상 인가된다. 여기서, 주사 라인을 활성화시키기 위한 선택 및 비선택 전압은 구동 전압 생성부(290)에 의해 생성된다.
이상의 실시예에서는 본 발명에 따른 데이터 프로세싱을 수행하는 컴퓨터와 그 출력 터미널로서 채용하는 LCD 제어기를 분리하고, 각각에 별도의 시스템 인터페이스를 구비하는 것을 설명하였으나, 이러한 시스템 인터페이스를 구비하지 않더라도 상기한 데이터 프로세싱 장치와 상기한 LCD 제어기를 하기하는 도 6과 같이 하나의 시스템으로 묶을 수도 있을 것이다.
도 6은 상기한 도 3의 데이터 프로세싱 장치와 합체된 세트의 일례를 설명하기 위한 도면으로, 특히 LCD 제어기를 설명하기 위한 도면이다.
도 6을 참조하면, 본 발명에 따른 세트는 마이크로콘트롤러(110), 타이머(120), I2C 버스(130), RAM(140), EEPROM(150), 제어 레지스터(220), 계조 팔레트 레지스터(225), 계조 프로세서(227), 타이밍 생성부(240), 어드레스 디코더(250), 표시 메모리(260), 데이터 라인 구동부(280) 및 주사 라인 구동부(290)를 포함하여 액정 패널을 통해 화상을 디스플레이한다. 여기서, 상기한 도 5와 비교할 때 동일한 구성 요소에 대해서는 동일한 도면 번호를 부여하고, 그 설명은 생략한다.
도시한 바와 같이, I2C 버스(130)의 클럭의 전달을 위한 클럭 라인(SCL)과, 어드레스, 데이터, 애크, 시작/종료 신호의 전달을 위한 데이터 라인(SDA)을 버스로 하여 클럭뿐만 아니라, 각종 데이터를 송수신한다.
이상에서는 본 발명에 따른 데이터 프로세싱 장치에 연계되는 세트의 일례로서 액정 표시 장치를 일례로 설명하였으나, 상기한 마이크로콘트롤러나 RAM, EEPROM을 채용하여 상기한 EEPROM에 데이터가 비었다고 판단되었을 때 한번 이상의 리딩 동작을 반복하여 보다 정확한 데이터를 전달받을 수 있는 각종 세트에도 유사하게 채용할 수 있을 것이다. 예를 들어, 고품질의 오디오 신호를 요구하는 스피커나 MP3 플레이어 등의 오디오 시스템, 노트북 컴퓨터, 데스크탑 컴퓨터 등의 컴퓨터, DVD 시스템, 휴대 전화 등에도 유사하게 채용할 수 있음은 자명하다.
특히나, 디지털 세트 개념의 제품이 많이 나오고 있는 상황에서 세트 구동시 필수적으로 필요한 사양을 EEPROM에 저장시키는 세트가 많이 나오고 있는 상황에서는 보다 정확한 데이터의 리딩이 엄격히 요구되므로 본 발명에 따른 정확한 데이터의 출력은 널리 이용될 수 있을 것이다.
이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 따르면 비정상 전원 인가시, EEPROM의 데이터가 비었다고 판단되면 한번 이상의 리딩 동작을 반복하므로써, 정확한 데이터를 출력 터미널에 제공하여 프로그램머가 원치않는 출력을 내보내는 것을 차단할 수 있다.

Claims (3)

  1. 제1 불활성 메모리(RAM) 또는 제2 불활성 메모리(EEPROM)로부터 데이터를 추출하여 동작 수행을 제어하는 마이크로콘트롤러를 이용하는 데이터 프로세싱 방법에 있어서,
    (a) 초기 기동시, 서지 전압을 포함하는 비정상 전원이 인가됨에 따라 상기 제1 불활성 메모리의 초기 설정을 확인하고, 상기 제1 불활성 메모리에 저장된 모든 데이터를 소거시키는 단계;
    (b) 상기 제2 불활성 메모리에 저장된 데이터를 리딩하고, 리딩된 데이터를 근거로 초기 설정 여부를 체크하는 단계;
    (c) 상기 단계(b)에서 초기 미설정이라 체크되는 경우에는 하나 이상의 테스트 과정을 통해 초기 설정 여부를 체크하는 단계;
    (d) 상기 단계(c)에서 초기 미설정이라 체크되는 경우에는 상기 제2 불활성 메모리의 초기치를 설정하고, 설정된 초기치를 기입한 후 상기 단계(b)로 피드백하는 단계;
    (e) 상기 단계(b) 또는 상기 단계(c)에서 초기 설정이라 체크되는 경우에는 메인 기준 시간의 경과 여부를 체크하여 메인 기준 시간의 미경과라 체크되는 경우에는 메인 기준 시간 경과까지 대기하는 단계; 및
    (f) 상기 단계(e)에서 메인 기준 시간의 경과라 체크되는 경우에는 상기 마이크로콘트롤러에 구비되는 세트의 정상 동작 수행을 제어하는 단계를 포함하는 데이터 프로세싱 방법.
  2. 제1항에 있어서, 상기 단계(c)의 테스트 과정은,
    (c-1) 상기 메인 기준 시간보다는 크게 설정된 제1 시간 동안 대기하는 단계;
    (c-2) 상기 제1 시간 경과후 상기 제2 불활성 메모리로부터 데이터를 리딩하는 단계; 및
    (c-3) 상기 리딩된 데이터를 근거로 초기 설정 여부를 체크하는 단계를 포함하는 것을 특징으로 하는 데이터 프로세싱 방법.
  3. 제1 불활성 메모리(RAM);
    제2 불활성 메모리(EEPROM); 및
    비정상적인 전원 인가시, 상기 제1 불활성 메모리에 저장된 모든 데이터를 소거하고, 상기 제2 불활성 메모리의 특정 번지에 저장된 데이터의 존재 여부를 체크하며, (a) 상기 특정 번지에 저장된 데이터가 존재하는 경우에는 데이터를 정상 출력하고, (b) 상기 특정 번지에 저장된 데이터가 미존재하는 경우에는 일정 시간 경과 후 상기 제2 불활성 메모리의 특정 번지에 저장된 데이터의 존재 여부를 확인하는 테스트 과정을 1회 이상 반복하여 초기 설정 여부를 체크하여 초기 미설정이라 체크되는 경우에는 상기 제2 불활성 메모리의 초기치를 설정 및 기입한 후 데이터를 정상 출력하는 마이크로콘트롤러를 포함하는 데이터 프로세싱 장치.
KR1020020040841A 2002-07-12 2002-07-12 데이터 프로세싱 방법 및 이를 수행하기 위한 데이터프로세싱 장치 KR100894047B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020040841A KR100894047B1 (ko) 2002-07-12 2002-07-12 데이터 프로세싱 방법 및 이를 수행하기 위한 데이터프로세싱 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020040841A KR100894047B1 (ko) 2002-07-12 2002-07-12 데이터 프로세싱 방법 및 이를 수행하기 위한 데이터프로세싱 장치

Publications (2)

Publication Number Publication Date
KR20040006541A KR20040006541A (ko) 2004-01-24
KR100894047B1 true KR100894047B1 (ko) 2009-04-20

Family

ID=37316422

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020040841A KR100894047B1 (ko) 2002-07-12 2002-07-12 데이터 프로세싱 방법 및 이를 수행하기 위한 데이터프로세싱 장치

Country Status (1)

Country Link
KR (1) KR100894047B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040019224A (ko) * 2002-08-27 2004-03-05 이미지퀘스트(주) 모니터 이이피롬의 안정화 방법
KR100925792B1 (ko) * 2009-06-10 2009-11-11 주식회사 엔클립스 영상생성방법, 영상처리장치 및 영상생성 프로그램이 기록된 컴퓨터로 읽을 수 있는 기록 매체

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05109291A (ja) * 1991-10-14 1993-04-30 Toshiba Corp 不揮発性半導体記憶装置
JPH0822422A (ja) * 1994-07-07 1996-01-23 Hitachi Ltd メモリ装置
US5559957A (en) * 1995-05-31 1996-09-24 Lucent Technologies Inc. File system for a data storage device having a power fail recovery mechanism for write/replace operations
JPH10185965A (ja) * 1996-12-26 1998-07-14 Minolta Co Ltd 電圧低下予測装置及びこの装置を組み込んだ画像形成装置
JP2001344156A (ja) * 2000-06-02 2001-12-14 Canon Inc フラッシュメモリを有する装置およびデータの書き換え方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05109291A (ja) * 1991-10-14 1993-04-30 Toshiba Corp 不揮発性半導体記憶装置
JPH0822422A (ja) * 1994-07-07 1996-01-23 Hitachi Ltd メモリ装置
US5559957A (en) * 1995-05-31 1996-09-24 Lucent Technologies Inc. File system for a data storage device having a power fail recovery mechanism for write/replace operations
JPH10185965A (ja) * 1996-12-26 1998-07-14 Minolta Co Ltd 電圧低下予測装置及びこの装置を組み込んだ画像形成装置
JP2001344156A (ja) * 2000-06-02 2001-12-14 Canon Inc フラッシュメモリを有する装置およびデータの書き換え方法

Also Published As

Publication number Publication date
KR20040006541A (ko) 2004-01-24

Similar Documents

Publication Publication Date Title
US9214130B2 (en) Display device and mobile terminal
EP0526097B1 (en) Display device
US8692758B2 (en) Display device and mobile terminal using serial data transmission
US8972811B2 (en) Panel driving circuit that generates panel test pattern and panel test method thereof
KR101641532B1 (ko) 타이밍 제어방법, 이를 수행하기 위한 타이밍 제어장치 및 이를 갖는 표시장치
KR101100335B1 (ko) 표시장치
US10249232B2 (en) Display panel driver setting method, display panel driver, and display apparatus including the same
US20180166040A1 (en) Semiconductor device for mitigating through current and electronic apparatus thereof
CN104637458A (zh) 显示驱动器、显示***以及微型计算机
US8711162B2 (en) Arbitration circuit to arbitrate conflict between read/write command and scan command and display driver integrated circuit having the same
KR102450859B1 (ko) 클럭 리커버리를 이용한 표시 장치의 선로 점검 방법 및 그 표시 장치
JP4069838B2 (ja) 表示ドライバ、電気光学装置及び表示ドライバの制御方法
US9542721B2 (en) Display control device and data processing system
JP2005140959A (ja) 表示装置及びこれを用いた携帯機器
KR100894047B1 (ko) 데이터 프로세싱 방법 및 이를 수행하기 위한 데이터프로세싱 장치
JP4732091B2 (ja) タイミングコントローラ及び画像表示装置
JPH11282417A (ja) プラズマディスプレイ装置の駆動方法
JP4599049B2 (ja) 表示装置及びこれを用いた携帯機器
US6628254B1 (en) Display device and interface circuit for the display device
JP3482731B2 (ja) 液晶駆動方法
JP4644156B2 (ja) メモリ性液晶のリセット方法及び液晶表示装置
JPWO2005004103A1 (ja) 映像信号処理回路、映像信号処理回路の制御方法、及び集積回路
KR20060119308A (ko) 액정표시장치
JPH05150741A (ja) プラズマデイスプレイ制御方法
JPH1097225A (ja) 液晶駆動装置およびこれを具備する液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120315

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee