KR101100335B1 - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR101100335B1
KR101100335B1 KR1020060005950A KR20060005950A KR101100335B1 KR 101100335 B1 KR101100335 B1 KR 101100335B1 KR 1020060005950 A KR1020060005950 A KR 1020060005950A KR 20060005950 A KR20060005950 A KR 20060005950A KR 101100335 B1 KR101100335 B1 KR 101100335B1
Authority
KR
South Korea
Prior art keywords
data
recognition code
current
delete delete
control signal
Prior art date
Application number
KR1020060005950A
Other languages
English (en)
Other versions
KR20070076728A (ko
Inventor
오재호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060005950A priority Critical patent/KR101100335B1/ko
Priority to CN2007100006169A priority patent/CN101004898B/zh
Priority to US11/655,715 priority patent/US7961169B2/en
Priority to US11/655,621 priority patent/US7893912B2/en
Publication of KR20070076728A publication Critical patent/KR20070076728A/ko
Application granted granted Critical
Publication of KR101100335B1 publication Critical patent/KR101100335B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B43—WRITING OR DRAWING IMPLEMENTS; BUREAU ACCESSORIES
    • B43K—IMPLEMENTS FOR WRITING OR DRAWING
    • B43K29/00—Combinations of writing implements with other articles
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63B—APPARATUS FOR PHYSICAL TRAINING, GYMNASTICS, SWIMMING, CLIMBING, OR FENCING; BALL GAMES; TRAINING EQUIPMENT
    • A63B57/00—Golfing accessories
    • A63B57/20—Holders, e.g. of tees or of balls
    • A63B57/207—Golf ball position marker holders
    • A—HUMAN NECESSITIES
    • A63—SPORTS; GAMES; AMUSEMENTS
    • A63B—APPARATUS FOR PHYSICAL TRAINING, GYMNASTICS, SWIMMING, CLIMBING, OR FENCING; BALL GAMES; TRAINING EQUIPMENT
    • A63B57/00—Golfing accessories
    • A63B57/30—Markers
    • A63B57/35—Markers with magnets
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B43—WRITING OR DRAWING IMPLEMENTS; BUREAU ACCESSORIES
    • B43K—IMPLEMENTS FOR WRITING OR DRAWING
    • B43K25/00—Attaching writing implements to wearing apparel or objects involving constructional changes of the implements
    • B43K25/02—Clips
    • B43K25/028—Clips combined with means for propelling, projecting or retracting the writing unit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S403/00—Joints and connections
    • Y10S403/01—Magnetic

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Physical Education & Sports Medicine (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시장치의 타이밍 컨트롤러에서, 인터페이스 제어부는 메모리로부터 현재 인식코드와 현재 인식코드의 현재 어드레스 정보를 읽어온다. 데이터 비교부는 타이밍 컨트롤러의 내부 메모리에 기 저장된 이전 인식코드와 읽어온 현재 인식코드를 비교한다. 이때 이전 인식코드와 현재 인식코드가 상이하면, 인터페이스 제어부는 메모리로부터 현재 인식코드에 대응하는 현재 파라미터 데이터를 읽어오고, 데이터 가공부는 현재 파라미터 데이터를 이용하여 외부로부터 제공된 영상 데이터를 가공한다. 따라서, 타이밍 컨트롤러는 메모리에 저장된 파라미터 데이터의 갱신을 인지하고, 갱신된 파라미터 데이터를 이용하여 영상 데이터를 가공할 수 있다.

Description

표시장치{DISPLAY APPARATUS}
도 1은 본 발명의 일 실시예에 따른 액정표시장치의 블럭도이다.
도 2는 도 1에 도시된 타이밍 컨트롤러의 내부 블럭도이다.
도 3은 도 2에 도시된 타이밍 컨트롤러의 동작 과정을 나타낸 흐름도이다.
도 4는 도 2에 도시된 메모리의 내부 구조를 나타낸 도면이다.
도 5는 본 발명의 다른 실시예에 따른 타이밍 컨트롤러의 내부 블럭도이다.
도 6은 도 5에 도시된 타이밍 컨트롤러의 동작 과정을 나나탠 흐름도이다.
*도면의 주요 부분에 대한 부호의 설명*
100 : 액정 표시부 210 : 데이터 구동부
220 : 게이트 구동부 300, 303 : 타이밍 컨트롤러
310 : 인터페이스 제어부 320 : 휘발성 메모리
330 : 데이터 비교부 340 : 데이터 가공부
410 : 메모리 450 : 다른 마스터 장치
500 : 디지털 인터페이스 600 : 액정표시장치
본 발명은 표시장치에 관한 것으로, 더욱 상세하게는 메모리에 저장된 데이터의 변화를 인지할 수 있는 표시장치에 관한 것이다.
일반적으로, 액정표시장치는 영상을 표시하는 액정표시패널, 액정표시패널을 구동하는 데이터 구동부 및 게이트 구동부를 포함한다.
액정표시패널은 화상을 나타내는 최소 단위인 복수의 화소로 이루어진다. 화소 각각은 게이트 라인, 데이터 라인, 박막 트랜지스터 및 액정 커패시터를 구비한다. 게이트 라인과 데이터 라인은 외부로부터 게이트 신호와 데이터 신호를 각각 입력받아 박막 트랜지스터를 구동시킨다.
데이터 구동부는 데이터 제어신호에 응답하여 데이터 신호를 데이터 라인으로 제공하고, 게이트 구동부는 게이트 제어신호에 응답하여 게이트 신호를 게이트 라인으로 제공한다.
타이밍 컨트롤러는 외부로부터 제공된 외부제어신호에 응답하여 데이터 제어신호와 게이트 제어신호를 데이터 구동부와 게이트 구동부로 각각 제공한다. 또한, 타이밍 컨트롤러는 외부로부터 제공된 영상 데이터를 메모리에 저장한 후 프레임 또는 라인 단위로 데이터 구동부로 전송한다. 이때, 타이밍 컨트롤러는 온도 또는 휘도에 따라 영상 데이터를 가공하기 위해 온도 또는 휘도에 관한 파라미터 데이터가 저장된 메모리로부터 파라미터 데이터를 읽어들인다.
메모리에 저장된 파라미터 데이터가 갱신되거나 타이밍 컨트롤러가 아닌 다른 마스터 장치에 의해서 손상되는 경우가 발생하여도, 종래의 타이밍 컨트롤러는 메모리에 저장된 파라미터 데이터의 갱신 또는 손상을 인지할 수 없다.
따라서, 본 발명의 목적은 메모리에 저장된 데이터의 변화를 인지할 수 있는 타이밍 컨트롤러를 구비하는 표시장치를 제공하는 것이다.
삭제
삭제
본 발명에 따른 표시장치는 표시부, 게이트 구동부, 데이터 구동부, 메모리, 타이밍 컨트롤러 및 디지털 인터페이스를 포함한다. 상기 표시부는 게이트 신호 및 데이터 신호에 응답하여 영상을 표시하고, 상기 게이트 구동부는 게이트 제어신호에 응답하여 상기 표시부로 상기 게이트 신호를 제공한다. 상기 데이터 구동부는 데이터 제어신호에 응답하여 상기 표시부로 상기 데이터 신호를 제공한다. 상기 메모리는 어드레스 정보를 저장하는 제1 저장영역 및 파라미터 데이터와 인식코드를 저장하는 제2 저장영역으로 이루어진다.
삭제
삭제
상기 타이밍 컨트롤러는 외부로부터의 외부 제어신호에 응답하여 상기 게이트 및 데이터 구동부로 상기 게이트 및 데이터 제어신호를 각각 제공하고, 상기 메모리에 저장된 상기 파라미터 데이터를 이용하여 외부로부터의 영상 데이터를 가공한 후 상기 데이터 구동부로 제공한다. 상기 디지털 인터페이스는 상기 메모리와 상기 타이밍 컨트롤러를 인터페이싱한다.
상기 타이밍 컨트롤러는 인터페이스 제어부, 휘발성 메모리, 데이터 비교부 및 데이터 가공부로 이루어진다. 상기 인터페이스 제어부는 상기 메모리로부터 현재 인식코드와 상기 현재 인식코드의 어드레스 정보를 주기적으로 읽어오고, 제1 제어신호에 응답하여 상기 메모리로부터 상기 현재 인식코드에 대응하는 현재 파라미터 데이터를 읽어온다. 상기 휘발성 메모리는 이전 인식코드가 저장되는 제1 저장영역 및 상기 현재 인식코드가 저장되는 제2 저장영역로 이루어진다. 상기 데이터 비교부는 상기 이전 인식코드와 상기 현재 인식코드를 비교하여, 상기 이전 인식코드와 상기 현재 인식코드가 상이하면 상기 제1 제어신호를 출력한다. 상기 데이터 가공부는 상기 인터페이스 제어부로부터 제공된 상기 현재 파라미터 데이터를 이용하여 상기 영상 데이터를 가공한다.
이러한 타이밍 컨트롤러, 이의 구동방법 및 이를 갖는 표시장치에 따르면, 타이밍 컨트롤러는 인식코드를 주기적으로 체크함으로써 메모리에 저장된 파라미터 데이터의 갱신을 인지하고, 갱신된 파라미터 데이터를 이용하여 영상 데이터를 가공할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 액정표시장치의 블럭도이다.
도 1을 참조하면, 액정표시장치(600)는 액정 표시부(100), 데이터 구동부(210), 게이트 구동부(220), 타이밍 컨트롤러(300), 다수의 메모리(410) 및 디지털 인터페이스(500)를 포함한다.
상기 액정 표시부(100)는 다수의 게이트 라인(GL1 ~ GLn) 및 다수의 데이터 라인(DL1 ~ DLm)을 포함한다. 여기서, n과 m은 2 이상의 자연수이다. 상기 다수의 게이트 라인(GL1 ~ GLn)과 상기 다수의 데이터 라인(DL1 ~ DLm)은 서로 절연되게 교차한다. 상기 다수의 게이트 라인(GL1 ~ GLn)과 상기 다수의 데이터 라인(DL1 ~ DLm)이 교차되어 다수의 화소영역이 정의되고, 각 화소영역에는 화소가 구비된다.
상기 다수의 데이터 라인(DL1 ~ DLm)의 일단은 상기 데이터 구동부(210)에 전기적으로 연결되어 상기 데이터 구동부(210)로부터 데이터 신호를 입력받는다. 상기 다수의 게이트 라인(GL1 ~ GLn)은 상기 게이트 구동부(220)에 전기적으로 연결되어 상기 게이트 구동부(220)로부터 게이트 신호를 순차적으로 입력받는다. 따라서, 상기 화소는 상기 데이터 신호와 상기 게이트 신호에 응답하여 구동된다.
상기 화소는 박막 트랜지스터(Tr)와 액정 커패시터(Clc)으로 이루어진다. 예를 들어, 상기 박막 트랜지스터(Tr)의 게이트 전극은 상기 다수의 게이트 라인(GL1 ~ GLn) 중 제1 게이트 라인(GL1)에 전기적으로 연결되고, 소오스 전극은 상기 다수의 데이터 라인(DL1 ~ DLm) 중 제1 데이터 라인(DL1)에 전기적으로 연결되며, 드레인 전극은 상기 액정 커패시터(Clc)에 전기적으로 연결된다. 따라서, 상기 박막 트랜지스터(310)는 상기 게이트 신호에 응답하여 상기 데이터 신호를 상기 드레인 전극으로 출력한다.
상기 액정 커패시터(Clc)의 하부전극은 상기 드레인 전극에 전기적으로 연결되어 상기 데이터 신호를 입력받는 화소전극이고, 상기 액정 커패시터(Clc)의 상부전극은 공통전압이 인가되는 공통전극이다. 상기 화소전극과 상기 공통전극과의 사이에는 절연물질로써 액정층이 개재된다. 따라서, 상기 액정 커패시터(Clc)는 상기 공통전압과 상기 데이터 신호의 전위차에 의해서 충전된다.
상기 디지털 인터페이스(500)는 상기 타이밍 컨트롤러(300) 및 상기 다수의 메모리(410)를 인터페이싱한다. 본 발명의 일 예로, 상기 디지털 인터페이스(500)는 아이스퀘어씨(Inter Integrated Circuit; I2C) 인터페이스이다. 상기 I2C 인터페이스는 양방향성 2-와이어 인터페이스로써, 데이터 통신을 위한 시리얼 데이터 라인(SDA)과 상기 회로들 사이의 데이터 통신을 제어 및 동기화하기 위한 시리얼 클락 라인(SCL)으로 이루어진다.
상기 I2C 인터페이스에 접속된 회로들은 고유의 어드레스에 의해서 식별되고, 회로들 각각은 데이터를 송/수신할 수 있다. 상기 회로스들 사이에서 데이터 전달은 마스터-스레이브 프로토콜 방식으로 이루어진다. 상기 마스터는 데이터 전송을 개시하며, 클락을 생성한다. 상기 마스터를 제외한 나머지 회로들은 상기 마스터와 데이터를 주고 받는 슬레이브이다. 본 발명의 일 예로, I2C 인터페이스는 다수의 마스터를 갖는다. 여기서, 상기 타이밍 컨트롤러(300)는 다수의 마스터 장치 중 하나이고, 상기 다수의 메모리(410)는 슬레이브 장치이다. 도 1에서, 도면부호 450은 다른 마스터 장치이다.
상기 타이밍 컨트롤러(300)는 칩 형태로 이루어져 외부로부터 영상 데이터(I-DATA)와 외부 제어신호(CON)를 입력받는다. 상기 타이밍 컨트롤러(300)는 상기 영상 데이터(I-DATA)를 프레임 단위로 상기 다수의 메모리(410) 중 어느 하나에 저장한 후 라인 단위로 읽어들여 상기 데이터 구동부(210)로 제공한다. 또한, 상기 타이밍 컨트롤러(300)는 상기 외부 제어신호(CON)를 데이터 제어신호 및 게이트 제어신호로 변환하여 상기 데이터 구동부(210)와 상기 게이트 구동부(220)로 각각 제 공한다.
여기서, 상기 데이터 제어신호는 상기 데이터 구동부(210)의 동작을 개시하는 수평개시신호(STH), 상기 데이터 구동부(210)로부터 상기 데이터 신호가 출력되는 시기를 결정하는 출력지시신호(TP) 및 상기 데이터 신호의 극성을 반전시키는 극성반전신호(REV)를 포함한다. 상기 게이트측 제어신호는 상기 게이트 구동부(220)의 동작을 개시하는 수직개시신호(STV) 및 상기 게이트 구동부(220)의 출력을 제어하는 제1 및 제2 클럭신호(CKV, CKVB)를 포함한다.
상기 다수의 메모리(410)는 비휘발성 메모리인 이이피롬(EEPROM)으로 이루어진다. 상기 다수의 메모리(410) 중 어느 하나에는 상기 디지털 인터페이스(500)를 통해 입력된 1 프레임 단위의 데이터 신호가 저장된다. 또한, 나머지 메모리들(410)에는 상기 액정 표시부(100)에 관한 정보, 예를 들어 해상도와 사이즈, 상기 액정 표시부(100)의 휘도 및 온도에 관한 정보를 포함하는 파라미터 데이터가 디지털 형태로 저장된다.
상기 타이밍 컨트롤러(300)는 상기 다수의 메모리(410)에 저장된 디지털 형태의 상기 파라미터 데이터를 이용하여 상기 데이터 신호(DATA)를 가공하여 상기 데이터 구동부(220)로 전송한다.
이하, 상기 타이밍 컨트롤러(300)에 대해서 구체적으로 설명하기로 한다.
도 2는 도 1에 도시된 타이밍 컨트롤러의 내부 블럭도이고, 도 3은 도 2에 도시된 타이밍 컨트롤러의 동작 과정을 나타낸 흐름도이다.
도 2를 참조하면, 타이밍 컨트롤러(300)는 인터페이스 제어부(310), 휘발성 메모리(320), 데이터 비교부(330) 및 데이터 처리부(340)를 포함한다.
도 2 및 도 3에 도시된 바와 같이, 상기 인터페이스 제어부(310)는 메모리(410)로부터 인식코드를 주기적으로 읽어온다(S710). 상기 인타페이스 제어부(310)가 이전 시기에 상기 메모리(410)로부터 읽어들인 이전 인식코드는 상기 타이밍 컨트롤러(300) 내에 구비된 상기 휘발성 메모리(320)의 제1 저장영역(321)에 저장되고, 현재 시기에 읽어들인 현재 인식코드는 상기 휘발성 메모리(320)의 제2 저장영역(322)에 저장된다(S720).
상기 데이터 비교부(330)는 상기 이전 인식코드와 상기 현재 인식코드를 비교한다(S730). 비교 결과 상기 이전 인식코드와 상기 현재 인식코드가 상이할 때 상기 인터페이스 제어부(310)로 제어신호를 출력한다. 상기 인터페이스 제어부(310)는 상기 제어신호에 응답하여 상기 메모리(410)로부터 상기 현재 인식코드에 대응하는 현재 파라미터 데이터를 읽어온다(S740).
한편, 비교 결과 상기 이전 인식코드와 상기 현재 인식코드가 동일하면, 상기 인터페이스 제어부(310)는 상기 메모리(410)로부터 현재 인식코드를 읽어와서 휘발성 메모리(320)에 저장하는 과정을 반복한다.
상기 데이터 가공부(340)는 상기 인터페이스 제어부(310)로부터 제공된 상기 현재 파라미터 데이터를 이용하여 상기 데이터 신호를 가공한다.
본 발명의 일 예로, 상기 인식코드는 상기 파라미터 데이터의 총 합으로 이루어진다. 따라서, 상기 메모리(410)에 저장된 상기 파라미터 데이터가 갱신되면, 이에 상응하여 상기 인식코드도 변화된다. 상기 타이밍 컨트롤러(300)는 인식코드 를 주기적으로 읽어들여 인식코드의 변화를 판단한 후, 변화가 있을 경우에만 갱신된 현재 파라미터 데이터를 읽어들인다. 결과적으로, 상기 타이밍 컨트롤러(300)는 인식코드를 이용하여 상기 메모리(410)에 저장된 상기 파라미터 데이터의 변화를 감지할 수 있다.
상기 메모리(410)에 저장된 파라미터 데이터의 양이 많아지면, 상기 인식코드는 상기 메모리(410)에 저장된 모든 파라미터 데이터의 총 합으로 이루어지지 않을 수 있다. 본 발명의 다른 일 예로, 상기 인식코드는 다수개로 이루어지고, 각 인식코드는 상기 메모리(410)의 각 영역별 파라미터 데이터의 합으로 이루어질 수 있다. 이때, 상기 타이밍 컨트롤러(300)는 변화된 인식코드에 해당하는 파라미터 데이터만을 읽어들임으로써, 데이터 리로딩 시간을 감소시킬 수 있다.
본 발명의 다른 일 예로, 상기 인식코드는 상기 파라미터 데이터의 총 합에 더미 데이터를 더한 값으로 이루어질 수 있다. 따라서, 상기 타이밍 컨트롤러(300)와 메모리(410) 사이에서 이루어지는 데이터 전송 과정에서 파라미터 데이터가 조작되지 않도록 방지할 수 있고, 결과적으로 파라미터 데이터를 은닉할 수 있다.
도 4는 도 2에 도시된 메모리의 내부 구조를 나타낸 도면이다.
도 4를 참조하면, 메모리(410)는 데이터가 저장되는 데이터 저장영역(411) 및 상기 데이터의 어드레스 정보가 저장되는 어드레스 저장영역(412)으로 구분된다. 상기 데이터 저장영역(411)은 파라미터 데이터가 저장되는 제1 저장영역(A1)과 인식코드가 저장되는 제2 저장영역(A2)으로 이루어진다.
본 발명의 일 예로, 상기 인식코드는 256개의 파라미터 데이터의 합으로 이 루어지고, 16비트(bit) 코드로 저장된다. 이때, 상기 파라미터 데이터가 64k비트 크기의 제1 저장영역(A1)의 80% 부분에만 저장된다면, 상기 제1 저장영역(A1)에서 상기 인식코드는 64바이트(32×2바이트)의 저장공간만을 차지한다. 즉, 상기 인식코드는 상기 제1 저장영역(A1)의 1%의 저장공간에만 저장된다.
이와 같이, 전체 파라미터 데이터를 256개로 묶어서 하나의 인식코드로 저장하면, 상기 타이밍 컨트롤러(300, 도 2에 도시됨)는 상기 인식코드를 이용하여 상기 파라미터 데이터의 변화를 감지하고, 상기 인식코드가 변화된 부분에 해당하는 파라미터 데이터 만을 읽어들임으로써, 데이터 리로딩 시간을 감소시킬 수 있다.
도 5는 본 발명의 다른 실시예에 따른 타이밍 컨트롤러의 내부 블럭도이고, 도 6은 도 5에 도시된 타이밍 컨트롤러의 동작 과정을 나타낸 흐름도이다. 단, 도 5에 도시된 구성요소 중 도 2에 도시된 구성요소와 동일한 구성요소에 대해서는 동일한 참조부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.
도 5를 참조하면, 본 발명의 다른 실시예에 따른 타이밍 컨트롤러(303)는 인터페이스 제어부(310), 휘발성 메모리(320), 데이터 비교부(330), 데이터 가공부(340), 비휘발성 메모리(350), 어드레스 비교부(360) 및 상태신호 출력부(370)를 포함한다.
상기 비휘발성 메모리(350)는 데이터부(351)와 어드레스부(352)로 구분된다. 상기 데이터부(351)에는 상기 메모리(410)에 저장된 스태틱 파라미터 데이터의 총 합으로 이루어진 스태틱 인식코드가 저장되고, 상기 어드레스부(532)에는 상기 스태틱 인식코드의 어드레스 정보가 저장된다. 여기서, 스태틱 파라미터 데이터는 상 기 메모리(410)에 저장된 파라미터 데이터 중에서 가변되지 않는 데이터를 일컫는다.
도 5 및 도 6에 도시된 바와 같이, 상기 인터페이스 제어부(310)는 메모리(410)로부터 현재 인식코드를 주기적으로 읽어온다(S710).
상기 어드레스 비교부(360)는 상기 비휘발성 메모리(350)에 기 저장된 상기 스태틱 어드레스 정보와 상기 현재 인식코드의 현재 어드레스 정보를 비교한다(S711).
비교 결과, 상기 스태틱 어드레스 정보가 상기 현재 어드레스 정보와 동일하면 상기 인터페이스 제어부(310)로 제2 제어신호를 출력한다. 상기 인터페이스 제어부(310)는 상기 제2 제어신호에 응답하여 상기 현재 인식코드를 상기 데이터 비교부(330)로 제공하고, 상기 데이터 비교부(330)는 상기 현재 인식코드와 상기 스태틱 인식코드를 비교한다(S712). 한편, 상기 스태틱 어드레스 정보가 상기 현재 어드레스 정보와 상이하면, 상기 현재 인식코드는 휘발성 메모리(320)에 저장된다(S720).
상기 데이터 비교부(330)는 상기 스태틱 인식코드와 상기 현재 인식코드의 비교 결과에 따라서 제3 제어신호를 출력하고, 상기 상태신호 출력부(370)는 상기 제3 제어신호에 응답하여 상기 현재 파라미터 데이터의 상태를 나타내는 상태신호를 출력한다(S713). 특히, 상기 상태신호 출력부(370)는 상기 스태틱 인식코드와 상기 현재 인식코드가 상이한 경우 상기 현재 파라미터 데이터의 손상을 나타내는 상태신호를 출력하고, 동일한 경우 상기 현재 파라미터 데이터의 정상을 나타내는 상태신호를 출력한다.
이때, 상기 인터페이스 제어부(310)는 손상된 현재 파라미터 데이터를 받아들이지 않고, 기 저장된 스태틱 파라미터 데이터를 상기 데이터 가공부(340)로 전송한다. 따라서, 상기 타이밍 컨트롤러(303)는 메모리(410)에 저장된 스태틱 파라미터 데이터가 손상되더라도, 내부에 기 저장되어 있는 스태틱 파라미터 데이터를 이용하여 데이터 신호를 가공할 수 있다. 결과적으로, 상기 타이밍 컨트롤러(303)는 손상된 파라미터 데이터에 의해서 데이터 신호가 비정상적으로 가공되는 것을 방지할 수 있다.
이와 같은 타이밍 컨트롤러, 이의 구동방법 및 이를 갖는 표시장치에 따르면, 타이밍 컨트롤러는 파라미터 데이터의 총 합으로 이루어진 인식코드를 주기적으로 체크함으로써, 메모리에 저장된 파라미터 데이터의 갱신을 인지하고, 갱신된 파라미터 데이터를 이용하여 영상 데이터를 가공할 수 있다.
또한, 인식코드를 이용하여 스태틱 파라미터 데이터의 손상을 감지할 수 있고, 인식코드를 파라미터 데이터의 총 합에 더미 데이터를 합한 값으로 구성함으로써 파라미터 데이터를 은닉할 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (25)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 게이트 신호 및 데이터 신호에 응답하여 영상을 표시하는 표시부;
    게이트 제어신호에 응답하여 상기 표시부로 상기 게이트 신호를 제공하는 게이트 구동부;
    데이터 제어신호에 응답하여 상기 표시부로 상기 데이터 신호를 제공하는 데이터 구동부;
    어드레스 정보를 저장하는 제1 저장영역 및 파라미터 데이터와 인식코드를 저장하는 제2 저장영역으로 이루어진 제1 저장부;
    외부로부터의 외부 제어신호에 응답하여 상기 게이트 및 데이터 구동부로 상기 게이트 및 데이터 제어신호를 각각 제공하고, 상기 제1 저장부에 저장된 상기 파라미터 데이터를 이용하여 외부로부터의 영상 데이터를 가공한 후 상기 데이터 구동부로 제공하는 타이밍 컨트롤러; 및
    상기 제1 저장부와 상기 타이밍 컨트롤러를 인터페이싱하는 디지털 인터페이스를 포함하고,
    상기 타이밍 컨트롤러는,
    상기 제1 저장부로부터 현재 인식코드와 상기 현재 인식코드의 어드레스 정보를 주기적으로 읽어오고, 제1 제어신호에 응답하여 상기 제1 저장부로부터 상기 현재 인식코드에 대응하는 현재 파라미터 데이터를 읽어오는 인터페이스 제어부;
    이전 인식코드가 저장되는 제1 저장영역 및 상기 현재 인식코드가 저장되는 제2 저장영역로 이루어진 제2 저장부;
    상기 이전 인식코드와 상기 현재 인식코드를 비교하여, 비교 결과에 따라서 상기 제1 제어신호를 출력하는 데이터 비교부; 및
    상기 인터페이스 제어부로부터 제공된 상기 현재 파라미터 데이터를 이용하여 상기 영상 데이터를 가공하는 데이터 가공부를 포함하는 것을 특징으로 하는 표시장치.
  19. 제18항에 있어서, 상기 타이밍 컨트롤러는,
    스태틱 인식코드와 상기 스태틱 인식코드의 어드레스 정보를 저장하는 제3 저장부; 및
    상기 제3 저장부에 저장된 상기 스태틱 어드레스 정보와 상기 현재 인식코드의 현재 어드레스 정보를 비교하여, 상기 스태틱 어드레스 정보가 상기 현재 어드레스 정보와 동일하면 상기 인터페이스 제어부로 제2 제어신호를 출력하는 어드레스 비교부를 더 포함하는 것을 특징으로 하는 표시장치.
  20. 제19항에 있어서, 상기 인터페이스 제어부는 상기 제2 제어신호에 응답하여 상기 현재 인식코드를 상기 데이터 비교부로 제공하고,
    상기 데이터 비교부는 상기 현재 인식코드와 상기 스태틱 인식코드를 비교하여, 상기 스태틱 인식코드와 상기 현재 인식코드가 상이한 경우 제3 제어신호를 출력하는 것을 특징으로 하는 표시장치.
  21. 제20항에 있어서, 상기 타이밍 컨트롤러는 상기 제3 제어신호에 응답하여 상기 현재 파라미터 데이터의 손상을 나타내는 상태신호를 출력하는 상태신호 출력부를 더 포함하는 것을 특징으로 하는 표시장치.
  22. 제18항에 있어서, 상기 현재 인식코드는 상기 현재 파라미터 데이터의 총 합으로 이루어진 것을 특징으로 하는 표시장치.
  23. 제18항에 있어서, 상기 제1 저장부는 이이피롬(EEPROM)인 것을 특징으로 하는 표시장치.
  24. 제18항에 있어서, 상기 디지털 인터페이스는 아이스퀘어씨(I2C) 인터페이스인 것을 특징으로 하는 표시장치.
  25. 제19항에 있어서, 상기 제2 저장부는 휘발성 메모리이고, 상기 제3 저장부는 비휘발성 메모리이며,
    상기 데이터 비교부는 상기 이전 인식코드와 상기 현재 인식코드가 상이한 경우 상기 인터페이스 제어부가 상기 현재 파라미터 데이터를 읽어오도록 상기 제1 제어신호를 제공하는 것을 특징으로 하는 표시장치.
KR1020060005950A 2006-01-19 2006-01-19 표시장치 KR101100335B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060005950A KR101100335B1 (ko) 2006-01-19 2006-01-19 표시장치
CN2007100006169A CN101004898B (zh) 2006-01-19 2007-01-09 定时控制器
US11/655,715 US7961169B2 (en) 2006-01-19 2007-01-18 Display device having a timing controller
US11/655,621 US7893912B2 (en) 2006-01-19 2007-01-19 Timing controller for liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060005950A KR101100335B1 (ko) 2006-01-19 2006-01-19 표시장치

Publications (2)

Publication Number Publication Date
KR20070076728A KR20070076728A (ko) 2007-07-25
KR101100335B1 true KR101100335B1 (ko) 2011-12-30

Family

ID=38262707

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060005950A KR101100335B1 (ko) 2006-01-19 2006-01-19 표시장치

Country Status (3)

Country Link
US (1) US7961169B2 (ko)
KR (1) KR101100335B1 (ko)
CN (1) CN101004898B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI374418B (en) * 2007-05-15 2012-10-11 Novatek Microelectronics Corp Method and apparatus to generate control signals for display-panel driver
CN101471956B (zh) * 2007-12-28 2011-08-31 英业达股份有限公司 目标端的储存设备状态的识别及动态更新方法
US8314765B2 (en) * 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
US20130083047A1 (en) * 2011-09-29 2013-04-04 Prashant Shamarao System and method for buffering a video signal
KR102154186B1 (ko) 2013-12-03 2020-09-10 삼성전자 주식회사 테스트 효율성을 향상한 타이밍 콘트롤러, 소스 드라이버, 디스플레이 구동회로 및 디스플레이 구동회로의 동작방법
CN105280149B (zh) * 2015-11-11 2017-11-17 深圳市华星光电技术有限公司 一种Mura补偿数据写入装置及方法
CN105976778B (zh) * 2016-07-04 2019-01-11 深圳市华星光电技术有限公司 液晶显示面板的数据驱动***
CN110515577B (zh) * 2019-08-23 2023-07-25 上海理工大学 一种基于城市数据的交互智能协同显示***
CN110675794B (zh) * 2019-09-12 2021-07-06 Tcl华星光电技术有限公司 电源管理芯片及其驱动方法、驱动***

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100853772B1 (ko) * 2002-04-20 2008-08-25 엘지디스플레이 주식회사 액정표시장치의 구동방법 및 장치
KR100585105B1 (ko) * 2003-11-05 2006-06-01 삼성전자주식회사 메모리 갱신 동작 전류를 감소시킬 수 있는 타이밍컨트롤러, 이를 구비하는 ｌｃｄ 드라이버 및 디스플레이데이터 출력방법
KR100965598B1 (ko) * 2003-12-11 2010-06-23 엘지디스플레이 주식회사 액정표시장치의 구동장치 및 방법

Also Published As

Publication number Publication date
US7961169B2 (en) 2011-06-14
KR20070076728A (ko) 2007-07-25
CN101004898B (zh) 2011-05-25
CN101004898A (zh) 2007-07-25
US20070164970A1 (en) 2007-07-19

Similar Documents

Publication Publication Date Title
KR101100335B1 (ko) 표시장치
US10197838B2 (en) Temperature compensation power circuit for display device
KR101641532B1 (ko) 타이밍 제어방법, 이를 수행하기 위한 타이밍 제어장치 및 이를 갖는 표시장치
JP5043415B2 (ja) 表示装置
US9214126B2 (en) Circuit for driving liquid crystal display device having a programmable power integrated circuit
US20150138212A1 (en) Display driver ic and method of operating system including the same
US20160086565A1 (en) Display driving circuit, method of operating display driving circuit, and system on chip
US20180039107A1 (en) Display device
US11037518B2 (en) Display driver
US10249232B2 (en) Display panel driver setting method, display panel driver, and display apparatus including the same
US8120599B2 (en) Method of automatically recovering bit values of control register and LCD drive integrated circuit for performing the same
US20120068926A1 (en) Display device with reversible display and driving method thereof
US8619066B2 (en) Liquid crystal display
CN100356437C (zh) 半导体装置及其控制方法、以及电子设备
US10732768B2 (en) Panel driving apparatus and panel driving system including reset function
KR20080075729A (ko) 표시장치
US20190066632A1 (en) Method and system for protecting software data in display panel
JP4732091B2 (ja) タイミングコントローラ及び画像表示装置
US20120044215A1 (en) Memory Circuit, Pixel Circuit, and Data Accessing Method Thereof
US20160148336A1 (en) Data communication device and data communication system
JP2006047643A (ja) 表示モジュール
CN110875017B (zh) 显示装置以及显示驱动方法
US10347170B2 (en) Method of recovering error in data communication, data communication system performing the same and display apparatus including the data communication system
KR20130062778A (ko) 영상표시장치 및 그 메모리 관리방법
JP5220939B2 (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee