KR100887685B1

KR100887685B1 - 전자소자 내장 인쇄회로기판의 제조방법

Info

Publication number: KR100887685B1
Application number: KR1020070116883A
Authority: KR
Inventors: 김병학; 김동기; 안용수; 이창재
Original assignee: 삼성전기주식회사
Priority date: 2007-11-15
Filing date: 2007-11-15
Publication date: 2009-03-11

Abstract

전자소자 내장 인쇄회로기판의 제조방법이 개시된다. 전자소자가 내장되는 인쇄회로기판을 제조하는 방법으로서, 전자소자가 안착되는 소자탑재부가 구비된 제1 기판에 도전성 범프를 형성하는 단계, 제1 기판에, 도전성 범프가 관통되도록 소자탑재부에 상응하는 개구부가 형성된 절연재를 적층하는 단계 및 제1 기판에, 소자탑재부에 상응하는 캐비티가 형성된 제2 기판을 적층하고 압착하는 단계를 포함하는 전자소자 내장 인쇄회로기판의 제조방법은, 비아 형성 공정과 캐비티 형성을 위한 라우팅 공정을 생략하여 제조공정을 단축하고 제조비용을 절감할 수 있다.

도전성 범프, 전자소자, 내장, 캐비디(cavity)

Description

전자소자 내장 인쇄회로기판의 제조방법{Method for manufacturing printed circuit board having embedded electronic components}

본 발명은 전자소자 내장 인쇄회로기판의 제조방법에 관한 것이다.

최근 차세대 다기능성, 소형 패키지 기술의 일환으로써 전자소자 내장 인쇄회로기판의 개발이 주목 받고 있다. 전자소자 내장 인쇄회로기판은 이러한 다기능성, 소형화의 장점과 더불어 고기능화라는 측면도 어느 정도 포함하고 있는데 이는 100MHz이상의 고주파에서 배선거리를 최소화할 수 있을 뿐만 아니라, 경우에 따라서는 FC(flip chip assembly)나 BGA(ball grid array)에서 사용되는 와이어 본딩(wire bonding) 또는 솔더 볼(Solder ball)을 이용한 부품의 연결에서 오는 신뢰성의 문제를 개선할 수 있는 방편을 제공하기 때문이다. 또한, 전자기기의 소형화, 경량화, 박형화의 요구에 따라 전자소자를 인쇄회로기판에 내장시킴으로써 완성부품의 두께를 줄일 수 있다.

도 1 내지 도 3은 종래 기술에 따른 전자소장 내장 인쇄회로기판의 제조방법 을 나타낸 흐름도이다. 전자소자가 인쇄회로기판에 내장되기 위해서는 인쇄회로기판의 내부에 캐비티(110)(cavity)가 형성되어 있어야 한다. 이를 위해 종래에는 전자소자와 인쇄회로기판 간의 전기적 연결을 위한 본딩패드(104)가 형성되어 있는 베이스 기판(102)의 일면에, 캐비티(110)를 형성을 위한 개구부가 형성된 절연재(108)와 본딩시트(106)를 순차적으로 적층하고 그 위해 상부기판(112)을 적층하여 압착한다. 그리고, 베이스 기판(102)과 상부기판(112) 간의 전기적 연결을 위해 비아홀을 형성한 후 도금공정을 진행하여 비아홀 내부에 도금층을 형성하여 비아(114)(via)를 형성한다. 그리고, 상기 개구부에 상응하여 상부기판(112)을 드릴로 절단하는 캐비티(110) 라우팅(cavity routing)공정을 거쳐 최종적으로 캐비티(110)를 형성하게 된다. 이와 같이, 상부기판(112)의 라우팅 공정을 거쳐 최종의 캐비티(110)를 형성하는 이유는 베이스 기판(102)과 상부기판(112)의 전기적 연결을 위한 비아(114) 형성 시 베이스 기판의 본딩패드(104)나 회로패턴에 도금이 이루어지는 것을 방지하고, 또한, 제조공정상 화학적 처리 공정에서 화학물질이 베이스 기판(102) 상에 형성된 본딩패드(104)나 회로패턴에 도달하여 손상을 주는 것을 방지하기 위함이다.

그러나, 종래 기술에 따라 전자소자 내장 인쇄회로기판을 제조하는 방법은 상술한 바와 같이 공정이 복잡하고, 그에 따라 가공시간이 길어진다는 문제점이 있다.

또한, 캐비티 형성을 위한 라우팅 공정이 베이스 기판과 상부기판이 접합된 상태에서 이루어지므로 라우팅 과정에서 베이스 기판에 손상을 가할 우려가 있다.

본 발명은 비아 형성 공정과 캐비티 형성을 위한 라우팅 공정을 생략하여 제조공정을 단축하고, 라우팅 공정에 따른 인쇄회로기판의 불량을 방지할 수 있는 전자소자 내장 인쇄회로기판의 제조방법을 제공하는 것이다.

본 발명의 일 측면에 따르면, 전자소자가 내장되는 인쇄회로기판을 제조하는 방법으로서, 전자소자가 안착되는 소자탑재부가 구비된 제1 기판에 도전성 범프를 형성하는 단계, 제1 기판에, 도전성 범프가 관통되도록 소자탑재부에 상응하는 개구부가 형성된 절연재를 적층하는 단계 및 제1 기판에, 소자탑재부에 상응하는 캐비티가 형성된 제2 기판을 적층하고 압착하는 단계를 포함하는 전자소자 내장 인쇄회로기판의 제조방법이 제공된다.

한편, 전자소자를 캐비티를 통해 소자탑재부에 실장하는 단계를 더 포함할 수 있고, 실장하는 단계 이후에, 전자소자가 삽입된 캐비티에 필러(filler)를 충전하는 단계를 더 포함할 수 있다.

제1 기판 및 제2 기판에는 각각 회로패턴이 형성되며, 도전성 범프는 제1 기판 및 제2 기판에 각각 형성되는 회로패턴을 전기적으로 연결할 수 있다.

절연재는 프리프레그(prepreg)를 포함할 수 있으며, 압착하는 단계는, 프리 프레그가 반 경화상태에서 수행될 수 있다.

도전성 범프를 형성하는 단계는, 제1 기판에 도전성 범프의 형성위치에 상응하는 관통홀이 형성된 마스크를 적층하는 단계, 마스크 상에 도전성 페이스트를 도포하고 스퀴징(squeezing)하는 단계 및 마스크를 제거하는 단계를 포함할 수 있다. 한편, 제거하는 단계 이후에, 도전성 페이스트를 경화하는 단계를 더 포함할 수 있다.

도전성 페이스트는 금, 은, 백금, 니켈, 구리 및 카본으로 구성된 군에서 선택된 적어도 하나 이상을 포함할 수 있다.

비아 형성 공정과 캐비티 형성을 위한 라우팅 공정을 생략하여 제조공정을 단축하고 제조비용을 절감할 수 있다. 또한, 인쇄회로기판의 불량을 방지하여 품질을 향상시킬 수 있다.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체 적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 소자 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 소자 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

이하, 본 발명에 따른 전자소자 내장 인쇄회로기판의 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

도 4는 본 발명의 일 실시예에 따른 전자소자 내장 인쇄회로기판의 제조방법의 순서도이고, 도 5 내지 도 9는 본 발명의 일 실시예에 따른 전자소자 내장 인쇄회로기판의 제조방법의 흐름도이다. 도 5 내지 도 9를 참조하면, 제1 기판(12), 도전성 범프(14), 본딩패드(16), 회로패턴(17), 개구부(18), 절연재(20), 캐비 티(22), 제2 기판(24), 전자소자(26), 전극(28), 필러(30)가 도시되어 있다.

본 실시예는 전자소자(26)가 안착되는 소자탑재부가 구비된 제1 기판(12)에 도전성 범프(14)를 형성하는 단계, 제1 기판(12)에, 도전성 범프(14)가 관통되도록 소자탑재부에 상응하는 개구부(18)가 형성된 절연재(20)를 적층하는 단계 및 제1 기판(12)에, 소자탑재부에 상응하는 캐비티(22)가 형성된 제2 기판(24)을 적층하고 압착하는 단계를 포함하여, 비아 형성 공정과 캐비티(22) 형성을 위한 라우팅 공정을 생략하여 제조공정을 단축하고, 제조비용을 절감할 수 있다.

본 실시예에 따라 전자소자 내장 인쇄회로기판을 제조하는 방법을 살펴 보면, 먼저, 도 5에 도시된 바와 같이, 전자소자(26)가 안착되는 소자탑재부가 구비된 제1 기판(12)에 도전성 범프(14)를 형성한다(S100). 제1 기판(12)은 미리 제작된 회로기판일 수 있다. 제1 기판(12)에는 전자소자(26)와 제1 기판(12)의 전기적 연결을 위한 본딩패드(16)가 형성되어 있는 소자탑재부가 구비된다. 소자탑재부는 전자소자(26)가 제1 기판(12)에 실장된 경우 전자소자(26)에 의해 커버되는 영역을 의미하며, 소자탑재부에는 전자소자(26)의 전극(28)이 본딩되는 본딩패드(16)가 형성될 수 있다. 이와 같이 소자탑재부가 구비된 제1 기판(12)에 도전성 범프(14)를 형성한다. 도전성 범프(14)는 이후 공정에서 적층되는 제2 기판(24)과의 전기적 연결을 위한 것으로, 이로 인해 제1 기판(12)과 제2 기판(24)의 전기적 연결을 위한 비아 형성 공정이 생략될 수 있다.

도전성 범프(14)는 도전성 잉크를 잉크젯 방식으로 토출하여 형성하는 것도 가능하고, 스크린 인쇄법에 의해 형성하는 것도 가능하다. 본 실시예에서는 스크린 인쇄법에 의해 도전성 범프(14)를 형성하는 방법을 제시한다.

스크린 인쇄법에 의해 도전성 범프(14)를 형성하는 방법은, 먼저, 제1 기판(12)에 도전성 범프(14)의 형성위치에 상응하는 관통홀이 형성된 마스크를 적층한다(S101). 관홍홀은 제1 기판(12) 위에 마스크를 적층하는 경우 제1 기판(12)에 형성하고자 하는 도전성 범프(14)에 대응되는 위치에 형성되어 있다. 마스크는 스테인레스 스틸 또는 알루미늄 등의 연신율이 작은 금속성 물질로 이루어질 수 있다.

제1 기판(12)에 마스크를 적층한 후 도전성 페이스트를 마스크 상에 도포함과 아울러 스퀴지를 이용하여 스퀴징(squeezing)한다(S102). 스퀴징에 의해 도전성 페이스트가 관통홀에 압입되게 된다.

도전성 페이스트는 금, 은, 백금, 니켈, 구리, 카본 등의 도전성 물질로 구성된 군에서 선택된 적어도 하나 이상을 포함하는 도전성 알갱이와 합성수지 또는 에폭시 수지를 섞어서 만든 것으로, 합성수지 또는 에폭시 수지는 유기 바인더(binder)로서 도전성 알갱이를 결합시켜 주는 역할을 한다. 금, 은, 백금, 니켈, 구리, 카본에서 하나만을 선택하여 이를 수지 등에 섞어 도전성 페이스트를 제조하거나, 두 개 이상을 선택하여 이를 수지 등에 섞어 도전성 페이스트를 제조할 수 있다.

이때 유기 바인더가 이외에 금속 바인더가 포함되어도 무방하다. 금속 바인더로는 비스무수(Bi) 등이 사용될 수 있다. 도전성 페이스트는 가열 가압 시 도전성 알갱이끼리 서로 접촉되어 전기적으로나 열적으로 전도도를 확보할 수 있다. 한 편, 도전성 알갱이끼리 서로 가열 가압하는 과정에서 금속확산이나 소결로 인하여 전도도를 확보하는 것도 가능하다.

스퀴징을 통해 관통홀에 도전성 페이스트가 압입되면 도전성 페이스트가 제1기판에 전사되도록 마스크를 제1 기판(12)에서 제거한다(S103). 그리고, 도전성 페이스트를 경화시켜 도전성 범프(14)를 형성한다(S104). 도전성 범프(14)는 이후에 절연재(20)를 관통해야 하므로 일정 강도이상으로 경화되도록 한다.

다음에, 도 6에 도시된 바와 같이, 제1 기판(12)에, 도전성 범프(14)가 관통되도록 소자탑재부에 상응하는 개구부(18)가 형성된 절연재(20)를 적층한다(S200). 도전성 범프(14)가 절연재(20)를 관통하기 위해서는 절연재(20)의 두께가 도전성 범프(14)보다 작거나 같아야 한다.

이 경우 절연재(20)은 열가소성 수지 및 유리 에폭시 수지 중 적어도 어느 하나를 포함하며, 적층 시 반 경화상태에 있다. 예를 들면, 열가소성 수지나 유리 에폭시 수지의 연화온도 이상으로 가열하여 절연재(20)을 반 경화상태로 만든 후, 도전성 범프(14)가 관통되도록 적층한다. 또한, 유리 섬유에 열경화성 수지를 침투시켜 반 경화상태로 만든 프리플레그(Prepreg)를 절연재(20)로 사용하는 것도 가능하다. 한편, 절연재(20)로는 제1 기판(12)과 제2 기판(24)의 접착력을 강화하기 위해 절연재질의 본딩시트를 사용하는 것도 가능하다.

절연재(20)에는 제1 기판(12)의 소자탑재부에 상응하는 개구부(18)가 형성되어 있다. 절연재(20)를 제1 기판(12)에 적층하는 경우 개구부(18)는 소자탑재부를 노출시키게 되며, 캐비티(22)의 일부를 구성한다. 개부구(18)가 캐비티(22)의 일부 를 구성하므로 절연재(20)의 두께를 변화시켜 캐비티(22)의 높이를 전자소자(26)의 두께에 대응되도록 할 수 있다.

다음에, 도 6 및 도 7에 도시된 바와 같이, 제1 기판(12)에, 소자탑재부에 상응하는 캐비티(22)가 형성된 제2 기판(24)을 적층하고 압착한다(S300). 종래에는 제1 기판(12)과 제2 기판(24)의 전기적 연결을 위한 비아 형성 시 제1 기판(12)의 소자탑재부가 도금이나 화학적 물질에 의해 손상되는 것을 방지하기 위해 캐비티(22)가 형성되지 않은 기판을 적층하고 비아 형성 이후에 라우팅 공정을 거쳐 캐비티(22)를 형성하였으나, 본 실시예는 도전성 범프(14)를 통해 제1 기판(12)의 회로패턴(17)과 제2 기판(24)의 회로패턴(17) 간의 전기적 연결이 구현되므로 제2 기판(24)에 미리 캐비티(22)를 형성하고 적층함으로써 종래의 캐비티(22) 형성을 위한 라우팅 공정이 생략되어 제조공정을 단축할 수 있다.

본 공정에 의해 절연재(20)를 관통한 도전성 범프(14)가 제2 기판(24)의 회로패턴(17)에 접촉되어 제1 기판(12) 및 제2 기판(24)의 회로패턴(17) 간의 전기적 연결이 구현된다. 따라서, 종래의 비아 형성 공정을 생략할 수 있다.

한편, 제1 기판(12)에, 절연재(20) 및 제2 기판(24)을 순차적으로 적층하고 압착하여 도전성 범프(14)가 절연재(20)를 관통함과 아울러 관통된 도전성 범프(14)가 제2 기판(24)의 회로패턴(17)와 접촉되도록 할 수 있다.

제2 기판(24)에는 제1 기판(12)의 소자탑재부에 상응하는 캐비티(22)가 형성되어 있다. 제2 기판(24)을 제1 기판(12)에 적층하는 경우 캐비티(22)는 상술한 개구부(18)와 더불어 소자탑재부를 노출시키게 된다.

다음에, 도 8에 도시된 바와 같이, 전자소자(26)를 캐비티(22)를 통해 소자탑재부에 실장한다(S400). 제1 기판(12)의 소자탑재부는 개구부(18)와 캐비티(22)에 의해 노출되며, 캐비티(22)에 의해 노출된 소자탑재부에 전자소자(26)를 실장되는 것이다. 소자탑재부에는 본딩패드(16)가 형성되어 있고, 전자소자(26)의 전극(28)을 본딩패드(16)에 본딩하여 전자소자(26)를 실장한다.

다음에, 도 9에 도시된 바와 같이, 전자소자(26)가 삽입된 캐비티(22)에 필러(30)(filler)를 충전한다(S500). 필러(30)는 전자소자(26)가 내장되고 남은 캐비티(22) 내부 공간을 충전한다. 필러(30)로는 에폭시 수지 등의 절연물질이 사용되며, 필러(30)의 충전을 통해 전자소자(26)가 보다 확고히 고정된다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

도 1 내지 도 3은 종래 기술에 따른 전자소장 내장 인쇄회로기판의 제조방법을 나타낸 흐름도.

도 4는 본 발명의 일 실시예에 따른 전자소자 내장 인쇄회로기판의 제조방법의 순서도.

도 5 내지 도 9는 본 발명의 일 실시예에 따른 전자소자 내장 인쇄회로기판의 제조방법의 흐름도.

<도면의 주요부분에 대한 부호의 설명>

12, 24 : 기판 14 : 도전성 범프

16 : 본딩패드 17 : 회로패턴

18 : 개구부 20 : 절연재

22 : 캐비티 26 : 전자소자

28 : 전극 30 : 필러

Claims

전자소자가 내장되는 인쇄회로기판을 제조하는 방법으로서,

상기 전자소자가 안착되는 소자탑재부가 구비된 제1 기판에 도전성 범프를 형성하는 단계;

상기 제1 기판에, 상기 도전성 범프가 관통되도록 상기 소자탑재부에 상응하는 개구부가 형성된 절연재를 적층하는 단계; 및

상기 제1 기판에, 상기 소자탑재부에 상응하는 캐비티가 형성된 제2 기판을 적층하고 압착하는 단계를 포함하는 전자소자 내장 인쇄회로기판의 제조방법.
제1항에 있어서,

상기 전자소자를 상기 캐비티를 통해 상기 소자탑재부에 실장하는 단계를 더 포함하는 전자소자 내장 인쇄회로기판의 제조방법.
제2항에 있어서,

상기 실장하는 단계 이후에,

상기 전자소자가 삽입된 상기 캐비티에 필러(filler)를 충전하는 단계를 더 포함하는 전자소장 내장 인쇄회로기판의 제조방법.
제1항에 있어서,

상기 제1 기판 및 상기 제2 기판에는 각각 회로패턴이 형성되며, 상기 도전성 범프는 상기 제1 기판 및 상기 제2 기판에 각각 형성되는 회로패턴을 전기적으로 연결하는 것을 특징으로 하는 전자소자 내장 인쇄회로기판의 제조방법.
제1항에 있어서,

상기 절연재는 프리프레그(prepreg)를 포함하며,

상기 압착하는 단계는,

상기 프리프레그가 반 경화상태에서 수행되는 것을 특징으로 하는 전자소자 내장 인쇄회로기판의 제조방법.
제1항에 있어서,

상기 도전성 범프를 형성하는 단계는,

상기 제1 기판에 상기 도전성 범프의 형성위치에 상응하는 관통홀이 형성된 마스크를 적층하는 단계;

상기 마스크 상에 도전성 페이스트를 도포하고 스퀴징(squeezing)하는 단계; 및

상기 마스크를 제거하는 단계를 포함하는 것을 특징으로 하는 전자소자 내장 인쇄회로기판의 제조방법.
제6항에 있어서,

상기 제거하는 단계 이후에,

상기 도전성 페이스트를 경화하는 단계를 더 포함하는 것을 특징으로 하는 전자소자 내장 인쇄회로기판의 제조방법.
제6항에 있어서,

상기 도전성 페이스트는 금, 은, 백금, 니켈, 구리 및 카본으로 구성된 군에서 선택된 적어도 하나 이상을 포함하는 것을 특징으로 하는 전자소자 내장 인쇄회로기판의 제조방법.