KR100866253B1 - 이미지 센서의 제조방법 - Google Patents
이미지 센서의 제조방법 Download PDFInfo
- Publication number
- KR100866253B1 KR100866253B1 KR1020070047983A KR20070047983A KR100866253B1 KR 100866253 B1 KR100866253 B1 KR 100866253B1 KR 1020070047983 A KR1020070047983 A KR 1020070047983A KR 20070047983 A KR20070047983 A KR 20070047983A KR 100866253 B1 KR100866253 B1 KR 100866253B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- gate electrode
- semiconductor substrate
- salicide
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 238000009792 diffusion process Methods 0.000 claims abstract description 16
- 238000007667 floating Methods 0.000 claims abstract description 16
- 125000006850 spacer group Chemical group 0.000 claims abstract description 9
- 230000002265 prevention Effects 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims description 14
- 230000004888 barrier function Effects 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 7
- 238000004140 cleaning Methods 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 7
- 229920005591 polysilicon Polymers 0.000 abstract description 7
- 238000000151 deposition Methods 0.000 abstract description 3
- 230000006866 deterioration Effects 0.000 abstract description 3
- 238000000059 patterning Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 51
- 230000002093 peripheral effect Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- ZGDWHDKHJKZZIQ-UHFFFAOYSA-N cobalt nickel Chemical compound [Co].[Ni].[Ni].[Ni] ZGDWHDKHJKZZIQ-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 실시예는 이미지 센서의 제조방법은, 반도체 기판 상의 포토다이오드 형성 예정영역에 살리사이드 방지층을 형성하는 단계; 상기 반도체 기판 상에 산화막 및 폴리실리콘을 증착하고 패터닝하여 게이트 전극 및 게이트 절연막을 형성하는 단계; 상기 게이트 전극의 측벽에 스페이서를 형성하는 단계; 상기 게이트 전극 일측의 상기 반도체 기판 내에 포토다이오드를 형성하는 단계; 상기 게이트 전극의 타측에 플로팅 확산부를 형성하는 단계; 상기 게이트 전극의 상부표면 및 플로팅 확산부 상부 표면에 살리사이드층을 형성하는 단계를 포함한다.
이미지 센서, 씨모스 이미지 센서, 포토다이오드
Description
도 1 내지 도 6은 종래의 이미지 센서의 제조 공정을 나타내는 도면이다.
도 7 내지 도 11은 실시예의 이미지 센서의 제조 공정을 나타내는 도면이다.
실시예에서는 이미지 센서의 제조방법이 개시된다.
이미지 센서는 광학적 영상(Optical Image)을 전기 신호로 변환시키는 반도체 소자로서, 크게 전하결합소자(charge coupled device:CCD) 이미지 센서와 씨모스(Complementary Metal Oxide Silicon:CMOS) 이미지 센서(CIS)로 구분된다.
CCD 이미지 센서는 구동방식이 복잡하고, 전력소비가 클 뿐만 아니라, 다단계의 포토공정이 요구되므로 제조공정이 복잡한 단점을 갖고 있으므로, 최근에는 상기 전하결합소자의 단점을 극복하기 위한 차세대 이미지 센서로서 씨모스 이미지 센서가 주목을 받고 있다.
씨모스 이미지 센서는 제어회로(control circuit) 및 신호 처리 회로(signal processing circuit)를 주변 회로로 사용하는 CMOS 기술을 이용하여 화소(pixel)수 만큼 MOS 트랜지스터를 만들고 이것을 이용하여 순차적으로 출력을 검출하는 스위 칭 방식을 채용하는 소자이다.
이러한, 씨모스 이미지 센서의 화소는 빛을 받아 광 전하를 생성하는 1개의 포토다이오드와 4개의 MOS 트랜지스터를 포함한다.
4개의 MOS 트랜지스터는 포토다이오드와 연결되어 모아진 광전하를 플로팅 확산부로 운송하는 트랜스퍼 트랜지스터와, 원하는 값으로 플로팅 확산부의 전위를 세팅하고 전하를 배출시켜 플로팅 확산부를 리셋시키는 리셋 트랜지스터와, 플로팅 확산부의 전압이 게이트로 인가되어 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브 트랜지스터 및 스위칭(Switching) 역할로 어드레싱(Addressing) 역할을 수행하는 셀렉트 트랜지스터로 구성된다.
씨모스 이미지 센서 제조 공정에서 활성영역 및 폴리실리콘 게이트의 저항을 낮추기 위해 살리사이드(salicide) 공정을 채택하고 있다. 이 살리사이드 공정에 적용되는 금속막들은 빛에 대한 반사율이 높기 때문에 포토다이오드와 게이트가 인접하는 픽셀 구조에서는 게이트에만 살리사이드를 적용해야한다.
도 1 및 도 6을 참조하여 종래의 이미지 센서의 제조공정을 설명한다.
도 1을 참조하여, 소자분리막(11)이 형성된 반도체 기판(10) 상에 희생산화막(20)이 형성된다. 상기 희생 산화막(20)은 회로영역(미도시)의 웰 형성을 위한 이온 주입시 상기 반도체 기판(10)의 표면이 손상되는 것을 방지하기 위한 것이다.
그리고, 상기 희생 산화막(20)이 형성된 반도체 기판(10) 상에 웰 형성을 위한 이온주입 완료 후 상기 희생 산화막(20)은 습식식각 공정에 의해서 모두 제거된다.
도 2 및 도 3을 참조하여, 상기 반도체 기판(10) 상에 산화막(30) 및 폴리실리콘막(40)이 형성된 후, 식각 공정을 통하여 게이트 산화막(31) 및 게이트 전극(41)이 형성된다. 상기 게이트 전극(41)은 포토다이오드에 인접하는 트랜스퍼 트랜지스터의 게이트 전극(141)이다.
여기서, 상기 게이트 전극(41) 형성시 상기 게이트 산화막(31)도 패터닝 되지만 상기 반도체 기판의 표면에 있는 산화막(32)은 모두 제거되지는 않고 얇은 상태로 남아있게 된다.
그리고, 상기 게이트 전극(41) 및 별도의 감광막 패턴을 마스크로 이용한 불순물 이온주입을 통해 포토다이오드(60)가 형성된다.
그리고, 상기 게이트 전극(41)의 양측벽에 접하는 스페이서(51)가 형성된 후, 상기 게이트 전극(41) 및 스페이서(51)를 이온주입 마스크로 이용하여 게이트 전극(41) 타측의 스페이서(51)에 정렬되는 플로팅 디퓨전 영역(70)이 형성된다.
도 4를 참조하여, 상기 반도체 기판(10) 상에 TEOS 물질을 증착한 후 포토레지스트 패턴을 형성하여 상기 포토다이오드(60) 상부에만 보호막(80)을 형성한다.
도 5 및 도 6을 참조하여, 상기 포토다이오드(60) 이외의 영역에 남아있는 산화막(32)은 세정공정을 통해 제거한 후 상기 게이트 전극(141) 및 소스/드레인 영역에 살리사이드막(90)이 형성된다.
상기와 같은 종래의 이미지 센서는 희생 산화막을 제거하기 위하여 습식식각 공정이 사용되는데, 상기 습식식각 시 식각액에 의하여 상기 포토다이오드 표면 영역이 손상되어 다크 커런트가 유발된다.
또한, 상기 게이트 전극(141) 형성시 건식식각 공정에 의하여 상기 포토다이오드의 표면이 손상되어 다크 커런트를 유발시킨다.
또한, 상기 포토다이오드 상부의 보호막 형성시 이온식각(Reactive Ion Ecthing) 공정이 사용되는데 상기 이온 식각시 상기 반도체 기판 표면과 게이트 산화막에 손상이 가해져서 주변 회로영역의 문턱전압 지연 현상이 발생되어 품질이 저하되는 문제가 있다.
실시예에서는 식각 데미지로 인한 소자 특성의 열화를 방지하여 소자의 신뢰성을 확보할 수 있는 이미지 센서 및 그 제조방법을 제공한다.
실시예의 이미지 센서의 제조방법은, 반도체 기판 상의 포토다이오드 형성 예정영역에 살리사이드 방지층을 형성하는 단계; 상기 반도체 기판 상에 산화막 및 폴리실리콘을 증착하고 패터닝하여 게이트 전극 및 게이트 절연막을 형성하는 단계; 상기 게이트 전극의 측벽에 스페이서를 형성하는 단계; 상기 게이트 전극 일측의 상기 반도체 기판 내에 포토다이오드를 형성하는 단계; 상기 게이트 전극의 타측에 플로팅 확산부를 형성하는 단계; 및 상기 게이트 전극의 상부표면 및 플로팅 확산부 상부 표면에 살리사이드층을 형성하는 단계를 포함한다.
이하, 실시예에 따른 이미지 센서의 제조방법을 첨부된 도면을 참조하여 상세히 설명한다.
실시예의 설명에 있어서, 각 층의 "상/위(on/over)"에 형성되는 것으로 기재 되는 경우에 있어, 상/위(on/over)는 직접(directly)와 또는 다른 층을 개재하여(indirectly) 형성되는 것을 모두 포함한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 7 내지 도 11을 참조하여 실시예의 이미지 센서의 제조방법을 설명한다.
도 7을 참조하여, 반도체 기판(100) 상에 희생 절연막(120)이 형성된다.
상기 반도체 기판(100)은 고농도의 P++ 반도체 기판(100) 일 수 있으며, 상기 반도체 기판에 에피택셜 공정을 진행하여 저농도의 p형 에피층(미도시)이 형성될 수 있다.
실시예에서는 반도체 기판(100)과 에피층을 p형으로 사용하지만 이에 한정하는 것은 아니다.
상기 p형 에피층이 형성된 반도체 기판(100)의 일정 영역에 액티브 영역과 필드 영역을 정의하고 단위화소를 분리하기 위한 소자분리막(110)이 형성된다.
상기 희생 절연막(120)은 주변 회로영역(미도시)의 웰 형성을 위한 이온주입 시 상기 반도체 기판(100)의 표면을 보호하기 위하여 형성된다. 예를 들어, 상기 희생 절연막(120)은 산화막으로 형성될 수 있으며 약 100~200Å의 두께로 형성될 수 있다.
상기 희생 절연막(120)이 형성된 반도체 기판(100) 상으로 이온을 주입하여 웰 영역(미도시)이 형성되면, 상기 희생 절연막(120) 상에 포토레지스트 패턴(200) 을 형성하여 상기 희생 절연막(120)을 식각한다.
상기 포토레지스트 패턴(200)은 상기 희생 절연막(120) 상에 포토레지스트막을 도포한 후 패터닝하여 형성되는 것으로 포토다이오드 형성 예정영역 상에만 형성된다.
도 8을 참조하여, 상기 반도체 기판(100)의 포토다이오드 형성 예정 영역 상에 살리사이드 방지막(121)이 형성된다.
상기 살리사이드 방지막(121)은 후 공정에서 포토다이오드의 살리사이드화를 방지하기 위한 것으로, 상기 포토레지스트 패턴(200)을 식각 마스크로 하여 상기 희생 절연막(120)을 식각함으로써 상기 포토다이오드 형성 예정영역에만 상기 희생 절연막(120)이 남아있게 되어 살리사이드 방지막(121)이 형성된다. .
상기 살리사이드 방지막(121) 형성을 위한 희생 절연막(120)의 식각은 습식식각 공정으로 진행되어, 상기 포토다이오드 형성 예정 영역에만 상기 희생 절연막(120)이 남고 나머지 영역의 희생 절연막(120)은 모두 식각되어 씨모스 회로 및 주변 회로 영역이 형성되는 반도체 기판(100) 표면이 노출된다.
상기 포토다이오드 형성 예정 영역에 살리사이드 방지막(121)이 형성되어 있으므로, 상기 희생 절연막(120)의 식각공정에 의해서 상기 포토다이오드 형성 예정영역의 반도체 기판(100)의 표면을 보호할 수 있다.
도 9 및 도 10을 참조하여, 상기 반도체 기판(100) 상에 게이트 절연막(131) 및 게이트 전극(141)이 형성된다.
상기 게이트 절연막(131) 및 게이트 전극(141)은 상기 반도체 기판(100) 상 에 산화막(130) 및 폴리실리콘막(140)을 적층한 후 상기 폴리실리콘막(140) 상에 게이트용 포토레지스트 패턴(미도시)을 형성한다. 그리고, 상기 포토레지스트 패턴을 식각마스크로 사용하여 하부의 폴리실리콘막(140)을 식각하면 상기 게이트 전극(141)이 형성된다.
상기 게이트 전극(141) 형성시 하부의 산화막(130)도 식각되어 상기 게이트 전극(141) 하부의 게이트 절연막(131)이 형성된다.
이때, 상기 반도체 기판(100) 상에 형성된 산화막(130)은 상기 게이트 전극(141) 형성시 식각되지만 모두 제거되지는 않으므로 상기 반도체 기판(100) 상에는 얇은 두께의 산화막(132)이 남아있는 상태가 된다.
또한, 상기 살리사이드 방지막(121) 상에도 상기 산화막(132)이 형성되므로 상기 살리사이드 방지막(121)의 두께는 두꺼워진다.
상기와 같이 게이트 전극(141) 형성을 위한 식각 시 상기 포토다이오드 형성 예정영역에는 상기 살리사이드 방지막(121)이 형성되어 있으므로 포토다이오드 형성 예정 영역의 반도체 기판(100)의 표면이 손상되는 것을 방지할 수 있다.
상기 게이트 전극(141) 및 별도의 감광막 패턴을 마스크로 이용한 불순물 주입을 통해 상기 게이트 전극(141)의 일측의 포토다이오드 형성 예정 영역에 n-영역 형성한다. 그리고, 상기 게이트 전극(141) 및 별도의 감막광 패턴을 마스크로 이용한 불순물 주입 공정을 통해 상기 포토다이오드 형성 예정 영역의 n- 영역 내에 얕은 깊이의 p0 영역이 형성됨으로써 포토다이오드(160)가 형성된다.
그 다음, 상기 게이트 전극(141)의 양 측벽에 접하는 스페이서(151)를 형성하고, 상기 게이트 전극(141) 및 스페이서(151)를 이온주입 마스크로 이용한 불순물의 이온주입 공정을 통해 게이트 전극(141)의 타측에 플로팅 확산 영역(170)이 형성된다.
다시 도 9를 참조하여, 상기 반도체 기판(100)에 대한 표면 세정공정을 진행하여 상기 반도체 기판(100) 표면에 남아있는 산화막(132)을 게거한다. 그러면 도 10에 도시된 바와 같이 상기 반도체 기판(100) 상에는 살리사이드 방지막(121), 게이트 전극(141), 스페이서(151)가 남이있게 된다.
예를 들어, 상기 산화막(132) 제거를 위한 세정공정 시 사용되는 세정액은 HF가 사용되며, 상기 산화막(132)은 약 100~125Å 정도 제거된다.
특히, 상기 살리사이드 방지막(121)의 두께는 상기 살리사이드 방지막(121)이외의 영역에 형성된 산화막(132) 보다 100Å 이상 두꺼운 두께로 형성되어 있으므로 상기 산화막(132)이 모두 제거되어도 상기 살리사이드 방지막(121)은 제거되지 않고 남아 있게 되어 상기 포토다이오드(160)의 표면을 보호할 수 있게 된다.
도 11을 참조하여, 상기 게이트 전극(141) 및 플로팅 확산 영역(170)의 상면에 살리사이드층(190)이 형성된다.
상기 살리사이드층(190)은 상기 반도체 기판(100) 상으로 금속물질을 증착함으로써 상기 게이트 전극(141) 및 플로팅 확산 영역(170) 상에 형성된다.
예를 들어 상기 살리사이드층(190)은 티타늄, 코발트 니켈, 몰리브덴 및 니켈 합급으로 이루어진 그룹 중 선택된 하나의 금속막을 상기 반도체 기판(100) 상으로 증착한다. 그리고, 금속막와 실리콘 사이의 실리사이드 반응을 유도하여 상기 게이트 전극(141) 및 플로팅 확산 영역(170) 상에 살리사이드층(190)을 형성할 수 있다.
이때, 상기 포토다이오드(160)의 상부에는 살리사이드 방지막(121)이 형성되 어 있으므로 상기 포토다이오드(160)는 살리사이드화 되지 않게 된다.
따라서, 상기 게이트 전극(141) 및 플로팅 확산 영역(170)의 상부는 살리사이드화되고 상기 포토다이오드(160) 상부는 살리사이드 방지막(121)에 의하여 넌살리사이드화되므로 상기 포토다이오드(160)의 집광율을 향상시킬 수 있다.
또한, 상기 살리사이드 방지막(121)은 희생 절연막(120)과 게이트 절연막(131) 형성을 위한 증착공정에 의해 형성된 것이므로, 종래의 포토다이오드(160) 상부에 보호막 형성시 진행되는 식각공정을 생략할 수 있으므로 공정을 단순화 시킬 수 있으며, 또한 상기 식각공정에 생략에 의하여 주변 회로영역의 문턱 전압 지연 불량을 방지할 수 있다.
이상에서 설명한 실시예는 전술한 실시에 및 도면에 한정되는 것이 아니고, 본 실시예의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경할 수 있다는 것은 본 실시예가 속하는 기술 분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
실시예에 의한 이미지 센서 및 그의 제조방법은, 희생 산화막을 포토다이오드 표면에만 남겨둠으로써 상기 희생 산화막이 실리사이드 방지층이 되어 이후 식각공정에서 포토다이오드의 표면손상을 방지함으로써 다크 커런트 유발을 사전에 차단할 수 있는 효과가 있다.
또한, 게이트 형성에 따른 식각 공정시 실리사이드 방지층에 포토다이오드 상부를 보호하고 있으므로 상기 식각 공정에 따른 포토다이오드의 표면 손상을 방지하여 소자의 신뢰성을 향상시킬 수 있는 효과가 있다.
Claims (6)
- 반도체 기판 상의 포토다이오드 형성 예정영역에 살리사이드 방지층을 형성하는 단계;상기 살리사이드 방지층 일측의 상기 반도체 기판 상에 게이트 전극 및 게이트 절연막을 형성하는 단계;상기 게이트 전극 일측에 정렬되도록 상기 살리사이드 방지층 하부의 상기 반도체 기판 내에 포토다이오드를 형성하는 단계;상기 게이트 전극의 측벽에 스페이서를 형성하는 단계;상기 게이트 전극의 타측의 상기 반도체 기판 내에 플로팅 확산부를 형성하는 단계; 및상기 게이트 전극의 상부표면 및 플로팅 확산부 상부 표면에 살리사이드층을 형성하는 단계를 포함하는 이미지 센서의 제조방법.
- 제1항에 있어서,상기 살리사이드 방지층을 형성하는 단계는,상기 반도체 기판 상에 희생 절연막을 형성하는 단계;상기 희생 절연막이 형성된 반도체 기판으로 이온을 주입하여 웰 영역을 형성하는 단계;상기 희생 절연막 상의 포토다이오드 형성 예정 영역에만 포토레지스트 패턴을 형성하는 단계; 및상기 포토레지스트 패턴을 사용하여 상기 희생 산화막을 식각하는 단계를 포 함하는 이미지 센서의 제조방법.
- 제1항에 있어서,상기 살리사이드 방지층은 산화막으로 형성된 것을 포함하는 이미지 센서의 제조방법.
- 제1항에 있어서,상기 살리사이드층을 형성하기 전에 상기 포토다이오드 상부에만 산화막이 남아있도록 세정공정을 진행하는 단계를 포함하는 이미지 센서의 제조방법.
- 제2항에 있어서,상기 희생 절연막은 습식식각 공정에 의해 식각되는 것을 포함하는 이미지 센서의 제조방법.
- 제1항에 있어서,상기 포토다이오드는 상기 살리사이드 방지층이 형성된 반도체 기판 내부로 이온주입하여 형성되는 것을 포함하는 이미지 센서의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070047983A KR100866253B1 (ko) | 2007-05-17 | 2007-05-17 | 이미지 센서의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070047983A KR100866253B1 (ko) | 2007-05-17 | 2007-05-17 | 이미지 센서의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100866253B1 true KR100866253B1 (ko) | 2008-10-30 |
Family
ID=40177879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070047983A KR100866253B1 (ko) | 2007-05-17 | 2007-05-17 | 이미지 센서의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100866253B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040007968A (ko) * | 2002-07-15 | 2004-01-28 | 주식회사 하이닉스반도체 | 이미지센서의 게이트전극 형성방법 |
| KR20040036048A (ko) * | 2002-10-23 | 2004-04-30 | 주식회사 하이닉스반도체 | 살리사이드 공정을 이용한 이미지센서의 제조 방법 |
-
2007
- 2007-05-17 KR KR1020070047983A patent/KR100866253B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040007968A (ko) * | 2002-07-15 | 2004-01-28 | 주식회사 하이닉스반도체 | 이미지센서의 게이트전극 형성방법 |
| KR20040036048A (ko) * | 2002-10-23 | 2004-04-30 | 주식회사 하이닉스반도체 | 살리사이드 공정을 이용한 이미지센서의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7005315B2 (en) | Method and fabricating complementary metal-oxide semiconductor image sensor with reduced etch damage | |
| KR100672729B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| CN101064281B (zh) | 制造具有无等离子体损坏的光电二极管的互补金属氧化物半导体图像传感器的方法 | |
| KR20090090776A (ko) | 이미지 센서 및 그 제조 방법 | |
| JP4398917B2 (ja) | 固体撮像装置及びその製造方法 | |
| KR100731064B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| US20080017900A1 (en) | Cmos image sensor | |
| CN100483683C (zh) | Cmos图像传感器及其制造方法 | |
| KR100606934B1 (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR100869744B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100866253B1 (ko) | 이미지 센서의 제조방법 | |
| KR100521807B1 (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
| KR100748315B1 (ko) | 이미지센서 제조 방법 | |
| KR101024825B1 (ko) | 이미지 센서 및 이미지 센서의 제조 방법 | |
| US8039324B2 (en) | Image sensor and method of fabricating the same | |
| KR100776126B1 (ko) | 반도체 소자의 제조 방법 | |
| TWI824874B (zh) | 影像感測器 | |
| KR20070033694A (ko) | 시모스 이미지센서 제조 방법 | |
| KR100847845B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100792343B1 (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR100718780B1 (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR100837560B1 (ko) | 씨모스 이미지센서 및 그 제조방법 | |
| KR100724257B1 (ko) | 이미지 센서의 포토 다이오드 및 그 형성방법 | |
| KR20040058708A (ko) | 스페이서 식각 버퍼질화막을 적용한 시모스 이미지센서의제조방법 | |
| KR20060077115A (ko) | 식각 공정으로 인한 활성영역의 어택을 방지할 수 있는씨모스 이미지센서 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110920 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20120926 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |