KR100776126B1 - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100776126B1 KR100776126B1 KR1020060132639A KR20060132639A KR100776126B1 KR 100776126 B1 KR100776126 B1 KR 100776126B1 KR 1020060132639 A KR1020060132639 A KR 1020060132639A KR 20060132639 A KR20060132639 A KR 20060132639A KR 100776126 B1 KR100776126 B1 KR 100776126B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- salicide
- layer
- cobalt
- semiconductor device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 229910017052 cobalt Inorganic materials 0.000 claims abstract description 36
- 239000010941 cobalt Substances 0.000 claims abstract description 36
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims abstract description 35
- 239000010936 titanium Substances 0.000 claims abstract description 23
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 22
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 15
- 239000010703 silicon Substances 0.000 claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 230000008569 process Effects 0.000 claims description 25
- 238000000137 annealing Methods 0.000 claims description 21
- 230000004888 barrier function Effects 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 239000007789 gas Substances 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 239000003963 antioxidant agent Substances 0.000 claims 2
- 230000003078 antioxidant effect Effects 0.000 claims 2
- 230000003287 optical effect Effects 0.000 abstract description 3
- 230000000903 blocking effect Effects 0.000 abstract 4
- 230000035945 sensitivity Effects 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 10
- 230000002265 prevention Effects 0.000 description 8
- 239000012535 impurity Substances 0.000 description 6
- 229910019001 CoSi Inorganic materials 0.000 description 5
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 206010034960 Photophobia Diseases 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 208000013469 light sensitivity Diseases 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 반도체 제조 기술에 관한 것으로 특히, 반도체 소자 제조 공정 중, 비살리사이드 형성영역에 올바르게 살리사이드층의 형성을 방지하는 반도체 소자의 제조 방법에 관한 것이다. 이를 위해 본 발명은, 기판 상에 실리콘 패턴을 형성하는 단계, 상기 실리콘 패턴을 제외한 영역의 기판에 살리사이드 방지막을 형성하는 단계, 상기 실리콘 패턴과 상기 살리사이드 방지막 상에 티타늄막과 코발트막을 순차적을 형성하는 단계, 상기 티타늄막과 상기 살리사이드 방지막의 계면에 상기 코발트막의 코발트 성분이 상기 기판에 침투하는 것을 방지하는 침투방지층이 형성되고, 상기 실리콘 패턴 상부에 모노살리사이드층이 형성되도록 1차 어닐하는 단계, 반응하지 않은 상기 티타늄막과 상기 코발트막을 제거하는 단계 및 상기 모노살리사이드층이 다이살리사이드층이 되도록 2차 어닐하는 단계를 포함하는 반도체 소자의 제조 방법을 제공한다.
살리사이드, 어닐 공정, 코발트막, 티타늄막, 티타늄질화막
Description
도 1은 통상의 씨모스 이미지센서에서 1개의 포토다이오드(PD)와 4개의 모스(MOS) 트랜지스터로 구성된 단위화소(Unit Pixel)를 도시한 회로도.
도 2는 종래의 살리사이드 형성 공정을 나타낸 도면.
도 3A 및 도 3E는 본 발명의 일실시예에 따른 살리사이드 형성 방법을 나타낸 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
100 : p+형 기판 101 : p에피층
102 : 반도체 기판 103 : 소자분리막
104 : 게이트절연막 105 : 게이트전도막
106 : 스페이서 107 : 게이트 패턴
108 : n형 불순물영역 109 : 플로팅확산영역
110 : p형 불순물영역 111 : 살리사이드 방지막
115 : 코발트 살리사이드층 116 : 티타늄산화막
본 발명은 반도체 제조 기술에 관한 것으로 특히, 반도체 소자 제조 공정 중, 이미지 센서(image sensor)의 제조 공정에 관한 것이다.
일반적으로, 이미지 센서는 디지털 카메라, 휴대폰 등의 가정용 제품이나, 병원에서 사용되는 내시경, 지구를 돌고 있는 인공위성의 망원경에 이르기까지 매우 광범위한 분야에서 사용되고 있으며, 다양한 이미지 센서중, 씨모스 제조 기술로 생산되는 씨모스(CMOS) 이미지 센서는 광학적 이미지를 전기적 신호로 변환시키는 소자로서, 화소수 만큼 모스(MOS)트랜지스터를 만들고 이것을 이용하여 차례차례 출력을 검출하는 스위칭 방식을 채용하고 있다. 씨모스 이미지 센서는, 종래 이미지 센서로 널리 사용되고 있는 씨씨디(CCD) 이미지센서에 비하여 구동 방식이 간편하고 다양한 스캐닝 방식의 구현이 가능하며, 신호처리 회로를 단일칩에 집적할 수 있어 제품의 소형화가 가능할 뿐만 아니라, 호환성의 씨모스 기술을 사용하므로 제조 단가를 낮출 수 있고, 전력 소모 또한 크게 낮다는 장점을 지니고 있어서 휴대폰, PC, 감시 카메라 등의 저가, 저전력을 요하는 분야에 쓰이고 있다.
도 1은 통상의 씨모스 이미지센서에서 1개의 포토다이오드(PD)와 4개의 모스(MOS) 트랜지스터로 구성된 단위화소(Unit Pixel)를 도시한 회로도로서, 빛을 받아 광전하를 생성하는 포토다이오드(10)와, 포토다이오드(10)에서 모아진 광전하를 플로팅확산영역(12)으로 운송하기 위한 트랜스퍼 트랜지스터(11)와, 원하는 값으로 플로팅 확산영역의 전위를 세팅하고 전하를 배출하여 플로팅 확산영역(12)를 리셋시키기 위한 리셋 트랜지스터 (13)와, 플로팅 확산영역의 전압이 게이트로 인가되어 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브 트랜지스터(14)와, 스위칭(Switching) 역할로 어드레싱(Addressing) 역할을 수행하는 셀렉트 트랜지스터(15)로 구성된다. 단위 화소 밖에는 출력신호(Output Signal)를 읽을 수 있도록 로드(load) 트랜지스터(16)가 형성된 모습을 도시하고 있다.
한편, 씨모스 이미지 센서는 고집적화가 급속도로 이루어지고 있는 단계이다. 0.25㎛의 선폭 이하의 이미지 센서 제조에 있어서도 기존의 스탠다드 로직(Standard logic)과 동일하게 Ti 또는 Co 등의 살리사이드를 갖는 게이트 전극이 필수화되고 있다.
일반적으로, 종래의 기술에 있어서 살리사이드(salicide) 공정은, 포토다이오드 특성 열화를 가져다주어 씨모스 이미지 센서의 '포토다이오드'에서는 쓰이지 않고 있다. 그래서 포토다이오드에만 살리사이드 형성을 막음으로써 누설전류(leakage current) 발생을 억제하였다.
도 2는 종래의 살리사이드 형성 공정을 나타낸 도면으로써, 게이트 패턴(17) 상부에 살리사이드를 형성하기 위한 공정에 해당한다.
이를 위해, 포토다이오드(18, 20)와 플로팅확산영역(19)을 덮는 살리사이드 방지막(21)을 형성한 후의 결과물 상에 코발트 살리사이드층을 형성하기 위한 코발트막(22)과 티타늄질화막(23, TiN)을 순차적으로 형성한다. 티타늄질화막(23)은 살 리사이드층을 형성하기 위한 어닐 공정 전에 코발트막(22)이 대기 중에 노출되는 방지하므로써, 장기간 노출에 따른 자연 산화막의 형성 및 오염원의 발생으로부터 코발트막(22)을 보호한다. 이어서, 1차 어닐→코발트막(22) 제거→2차 어닐 공정을 순차적으로 진행하여 살리사이드층(25)을 형성한다.
여기서, 살리사이드 방지막(21)의 두께는 광조사에 영향을 미치지 않을 정도의 두께를 갖고 있어야 한다. 그런데, 위와 같이 광조사에 영향을 미치지 않을 정도의 두께로 살리사이드 방지막(21)을 형성할 경우, 코발트막(22)의 코발트 성분(24)이 1차 어닐 공정에서 살리사이드 방지막(21)에 침투하고, 2차 어닐 공정에서 포토다이오드(18, 20) 표면에 침투하여 광특성을 열하시킨다.
만약 포토다이오드(18, 20) 표면에 이물 - 코발트 성분(24) - 이 존재할 경우 입사되는 광자의 입자수가 줄어들게 되어 생성되는 전자 및 홀의 수가 감소된다. 이는 플로팅확산영역(19)으로 이동하는 전자의 수가 감소되는 것을 의미한다. 또한, 이물이 금속일 경우, 전자 및 홀이 생성된 후 금속 이온에 의해 재결합되는 시간이 짧아지게 되어 플로팅확산영역(19)으로 이동하는 전자의 수를 감소시킨다. 이와 같은 문제점은 어두운 곳에서 조사할 경우 더욱 두드러지게 나타난다.
위의 설명은 이미지 센서의 문제점에 초점을 맞추어 설명하였으나, 이는 살리사이드층을 형성하는 반도체 소자에 있어서 공통된 문제점으로써, 반도체 소자의 살리사이드 형성 공정시, 살리사이드층의 형성을 위한 소스성분이 비살리사이드 형성 영역으로 이동하는 것을 방지할 수 있는 기술이 요구되고 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 비살리사이드 형성영역에 올바르게 살리사이드층의 형성을 방지하는 반도체 소자의 제조 방법을 제공하는 것을 그 목적으로 한다.
상기의 목적을 달성하기 위한 본 발명의 일측면에 따르면, 기판 상에 실리콘 패턴을 형성하는 단계, 상기 실리콘 패턴을 제외한 영역의 기판에 살리사이드 방지막을 형성하는 단계, 상기 실리콘 패턴과 상기 살리사이드 방지막 상에 티타늄막과 코발트막을 순차적을 형성하는 단계, 상기 티타늄막과 상기 살리사이드 방지막의 계면에 상기 코발트막의 코발트 성분이 상기 기판에 침투하는 것을 방지하는 침투방지층이 형성되고, 상기 실리콘 패턴 상부에 모노살리사이드층이 형성되도록 1차 어닐하는 단계, 반응하지 않은 상기 티타늄막과 상기 코발트막을 제거하는 단계 및 상기 모노살리사이드층이 다이살리사이드층이 되도록 2차 어닐하는 단계를 포함하는 반도체 소자의 제조 방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3A 및 도 3E는 본 발명의 일실시예에 따른 살리사이드 형성 방법을 나타 낸 공정 단면도이다.
우선, 도 3A에 도시된 바와 같이, p+형 기판(100)에 p에피층(101)이 형성된 반도체 기판(102)에 소자분리막(103)을 형성한다.
이때, 고농도의 p+형 기판(100) 상에 저농도의 p에피층(101)을 사용하는 이유는 첫째, 저농도의 p에피층(101)이 존재하므로 포토다이오드의 공핍영역(Depletion region)을 크고, 깊게 증가시킬 수 있어 광전하를 모으기 위한 포토다이오드의 능력(ability)을 증가시킬 수 있고, 둘째, p형 에피층(101)의 하부에 고농도의 p+형 기판(100)을 갖게되면, 이웃하는 단위화소(pixel)로 전하가 확산되기 전에 이 전하가 빨리 재결합(Recombination)되기 때문에 광전하의 불규칙 확산(Random Diffusion)을 감소시켜 광전하의 전달 기능 변화를 감소시킬 수 있기 때문이다.
그리고, 소자분리막(103)는 버즈 비크(Bird's Beak)가 거의 없어 소자의 고집적화에 따라 소자간에 전기적으로 분리시키는 영역을 축소시킬수 있는 STI(shollow trench isolation) 공정을 통하여 형성 하는 것이 바람직하다.
이어서, 소자분리막(103)이 형성된 결과막 상에 게이트절연막(104), 게이트전도막(105)을 순차적으로 증착한 후, 게이트절연막(104)과 게이트전도막(105)을 식각하기 위한 포토레지스트 패턴을 형성한다. 이어서, 포토레지스트 패턴을 식각장벽으로 게이트절연막(104)과 게이트전도막(105)을 식각하여 게이트전극 패턴(104, 105)을 형성하고, 포토레지스트 패턴을 제거한다. 이때, 포토레지스트 패턴의 제거하기 위한 세정 공정시, 기판 표면에 착상할 수 있는 오염 물질도 함께 제거 된다. 그리고, 게이트절연막(104)으로는 일반적으로 산화막을 사용하며, 게이트전도막(105)은 폴리실리콘막, 금속막 또는 폴리실리콘막과 금속막의 적층막일 수 있는데, 바람직하게는 폴리실리콘막을 사용한다.
이어서, 게이트전극 패턴(104, 105)의 일부를 덮고, 포토다이오드가 형성될 영역을 오픈하는 이온주입 마스크를 형성하고, 이를 이용하여 n형 불순물영역(108)을 형성한다.
이어서, 게이트전극 패턴(104, 105)의 양측벽에 스페이서(106)를 형성하고, 게이트 패턴(107)을 중심으로 n형 불순물영역(108)의 반대쪽에 플로팅확산영역(109)을 형성한다. 그리고, n형 불순물영역(108) 상에 p형 불순물영역(110)을 형성시켜 포토다이오드(108, 110)를 형성한다.
이어서, 살리사이드층이 형성될 영역만을 오픈시키는 살리사이드 방지막(111)을 형성한다.
살리사이드 방지막(111)은 10~1000Å의 두께를 갖는 산화막으로 형성하는 효과적인데, 이는 실리콘 표면에 결정결합의 발생을 최소화시킬 수 있기 때문이다. 그리고, 살리사이드 방지막(111)은 500~680℃의 증착온도에서 형성되는 것이 바람직하다.
다음으로, 도 3B에 도시된 바와 같이, 살리사이드 방지막(111)이 형성된 결과물 상에 티타늄막(112)을 형성한다.
이 티타늄막(112)은 5~100Å의 두께를 갖는 티타늄(Ti)을 스퍼터(sputter) 방식으로 형성하는 것이 바람직하다. 그리고, 스퍼터 방식으로 형성하는 도중에 아 르곤(Ar)가스를 플로우(flow)할 수도 있다.
다음으로, 도 3C에 도시된 바와 같이, 티타늄막(112)이 형성된 결과물 상에 코발트막(113)과 티타늄질화막(114)을 순차적으로 형성한 후에 1차 어닐 공정(RTP anneal)을 진행핸다.
1차 어닐 공정은 550~650℃의 공정 온도에서 진행한다. 이 온도는 게이트 전극 패턴(107)의 상부 실리콘과 티타늄막(112)간이 반응하지 못하고, 코발트막(113)의 코발트 성분이 티타늄막(112)을 뚫고 게이트 전극 패턴(107)의 실리콘과 반응할 수 있는 온도이다. 따라서, 게이트 전극 패턴(107)의 상부에는 모노살리사이드층 즉, CoSi 상(phase)을 갖는 코발트 살리사이드층(115)이 형성된다.
그리고, 1차 어닐 공정으로 인해 살리사이드 방지막(111) 상에는 코발트 성분이 살리사이드 방지층(111) 하부로 침투하는 것을 방지하는 침투방지층인 티타늄산화막(116, TiO2)이 형성된다. 이 티타늄산화막(116)은 산화막인 살리사이드 방지막(111)과 티타늄막(112)이 제1 어닐 공정시에 반응하여 형성된 막으로써, 코발트막(113)이 반도체 기판(102) 표면에 침투하는 것을 방지한다.
다음으로, 도 3D에 도시된 바와 같이, 반응하지 않은 티타늄막(112)과 코발트막(113) 및 티타늄질화막(114)을 제거한다.
다음으로, 도 3E에 도시된 바와 같이, 2차 어닐 공정을 진행한다.
2차 어닐 공정은 모노살리사이드층 즉, CoSi 상을 갖는 코발트 살리사이드(115)을 다이살리사이드층 즉, CoSi2 상으로 만들기 위한 어닐 공정으로, 760~850 ℃의 공정 온도에서 진행하는 것이 바람직하다.
본 발명의 일실시예를 도 3A 내지 도 3D를 참조하여 정리해 보면 다음과 같다.
본 발명은 게이트 패턴(107) 상부에 코발트 살리사이드층(115A)을 형성하기 위해 형성한 코발트막(113)이 살리사이드 방지막(112)을 뚫고 기판 상부 표면에 흡착하는 것을 방지하기 위해 티타늄막(112)을 살리사이드 방지막(112)과 코박트막(113) 사이에 개재시킨다.
이 티타늄막(112)은 살리사이드층(115A)을 형성하기 위한 1차 어닐 공정에서 티타늄막(112) 상부에 티타늄산화막(116, TiO2)을 형성시킨다. 이 티타늄산화막(116)이 코발트막(113)의 코발트 성분이 기판 표면으로 침투하는 것을 막는 역할을 한다.
그리고, 2차 어닐 공정을 통해 1차 어닐 공정에서 얻어진 모노살리사이드층을 다이살리사이드층으로 변환시킨다.
참고로, 모노살리사이드층(CoSi)은 저항이 높고, 다이살리사이드층(CoSi2)은 저항이 낮다. 따라서, 살리사이드층으로 적합한 분자구조를 갖는 것은 다이살리사이드층이다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식 을 가진 자에게 있어 명백할 것이다.
이상에서 살펴본 바와 같이, 본 발명은 비살리사이드 형성영역에 올바르게 살리사이드층의 형성을 방지한다.
따라서, 반도체 소자의 신뢰성을 향상시킨다. 예컨대, 이미지 센서일 경우는 센싱 능력 및 광감응도를 향상시킬 수 있다.
Claims (8)
- 기판 상에 실리콘 패턴을 형성하는 단계;상기 실리콘 패턴을 제외한 영역의 기판에 살리사이드 방지막을 형성하는 단계;상기 실리콘 패턴과 상기 살리사이드 방지막 상에 티타늄막과 코발트막을 순차적을 형성하는 단계;상기 티타늄막과 상기 살리사이드 방지막의 계면에 상기 코발트막의 코발트 성분이 상기 기판에 침투하는 것을 방지하는 침투방지층이 형성되고, 상기 실리콘 패턴 상부에 모노살리사이드층이 형성되도록 1차 어닐하는 단계;반응하지 않은 상기 티타늄막과 상기 코발트막을 제거하는 단계; 및상기 모노살리사이드층이 다이살리사이드층이 되도록 2차 어닐하는 단계를 포함하는 반도체 소자의 제조 방법.
- 제1항에 있어서,상기 1차 어닐하는 단계는 550~650℃의 공정온도에서 진행하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제1항에 있어서,상기 2차 어닐하는 단계는 760~850℃의 공정온도에서 진행하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제1항에 있어서,상기 코발트막이 대기중에 노출되는 것을 방지하기 위한 코발트산화방지막을 더 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제1항에 있어서,상기 티타늄막은 스퍼터 방식으로 형성하고, 형성중에 아르곤(Ar)가스를 플로우(flow)시키는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제1항에 있어서,상기 티타늄막을 5~100Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제4항에 있어서,상기 코발트산화방지막은 티타늄질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제1항에 있어서,상기 살리사이드 방지막은 500~680℃의 증착온도에서 10~1000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060132639A KR100776126B1 (ko) | 2006-12-22 | 2006-12-22 | 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060132639A KR100776126B1 (ko) | 2006-12-22 | 2006-12-22 | 반도체 소자의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100776126B1 true KR100776126B1 (ko) | 2007-11-15 |
Family
ID=39061940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060132639A KR100776126B1 (ko) | 2006-12-22 | 2006-12-22 | 반도체 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100776126B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200098907A (ko) * | 2019-02-13 | 2020-08-21 | 인천대학교 산학협력단 | 투명 광전지 및 그 제조 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030037878A (ko) * | 2001-11-06 | 2003-05-16 | 주식회사 하이닉스반도체 | 씨모스 이미지 센서의 제조방법 |
| KR20040036048A (ko) * | 2002-10-23 | 2004-04-30 | 주식회사 하이닉스반도체 | 살리사이드 공정을 이용한 이미지센서의 제조 방법 |
| JP2006041080A (ja) | 2004-07-26 | 2006-02-09 | Sony Corp | 固体撮像装置 |
-
2006
- 2006-12-22 KR KR1020060132639A patent/KR100776126B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030037878A (ko) * | 2001-11-06 | 2003-05-16 | 주식회사 하이닉스반도체 | 씨모스 이미지 센서의 제조방법 |
| KR20040036048A (ko) * | 2002-10-23 | 2004-04-30 | 주식회사 하이닉스반도체 | 살리사이드 공정을 이용한 이미지센서의 제조 방법 |
| JP2006041080A (ja) | 2004-07-26 | 2006-02-09 | Sony Corp | 固体撮像装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200098907A (ko) * | 2019-02-13 | 2020-08-21 | 인천대학교 산학협력단 | 투명 광전지 및 그 제조 방법 |
| KR102194350B1 (ko) | 2019-02-13 | 2020-12-23 | 인천대학교 산학협력단 | 투명 광전지 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2284896B1 (en) | Solid state imaging device having a photodiode and a MOSFET | |
| US7005315B2 (en) | Method and fabricating complementary metal-oxide semiconductor image sensor with reduced etch damage | |
| JP4398917B2 (ja) | 固体撮像装置及びその製造方法 | |
| US20060284223A1 (en) | CMOS image sensor and manufacturing method thereof | |
| KR100606934B1 (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR100776126B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2007141938A (ja) | 固体撮像素子及びその製造方法 | |
| KR100748315B1 (ko) | 이미지센서 제조 방법 | |
| KR100776151B1 (ko) | 고집적 이미지센서 제조 방법 | |
| US20090050892A1 (en) | Cmos image sensor and method for manufacturing the same | |
| KR100806786B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR20060125177A (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
| KR100815937B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR100707080B1 (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
| KR100587137B1 (ko) | 픽셀의 센싱노드에서 자기정렬 실리실사이드층이 블로킹된ｃｍｏｓ 이미지센서 및 그 제조 방법 | |
| KR100718780B1 (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR101128689B1 (ko) | 선택적 플라즈마 질화처리를 이용한 이미지센서 | |
| KR100670510B1 (ko) | 씨모스 이미지 센서의 제조 방법 | |
| KR100866253B1 (ko) | 이미지 센서의 제조방법 | |
| KR20030041573A (ko) | 이미지센서 및 그 제조 방법 | |
| KR100724257B1 (ko) | 이미지 센서의 포토 다이오드 및 그 형성방법 | |
| KR20070000818A (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
| KR20070001536A (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
| JP2014197566A (ja) | 固体撮像装置の製造方法 | |
| KR20070001535A (ko) | 씨모스 이미지 센서의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121022 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20131017 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20141020 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20151019 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20161020 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20171020 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20181016 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20191016 Year of fee payment: 13 |