KR100854673B1 - 어닐링된 웨이퍼를 제조하는 방법 - Google Patents

어닐링된 웨이퍼를 제조하는 방법 Download PDF

Info

Publication number
KR100854673B1
KR100854673B1 KR1020060133592A KR20060133592A KR100854673B1 KR 100854673 B1 KR100854673 B1 KR 100854673B1 KR 1020060133592 A KR1020060133592 A KR 1020060133592A KR 20060133592 A KR20060133592 A KR 20060133592A KR 100854673 B1 KR100854673 B1 KR 100854673B1
Authority
KR
South Korea
Prior art keywords
region
substrate
crystal
nitrogen concentration
oxygen
Prior art date
Application number
KR1020060133592A
Other languages
English (en)
Other versions
KR20070069040A (ko
Inventor
가츠히코 나카이
고지 후쿠하라
Original Assignee
실트로닉 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실트로닉 아게 filed Critical 실트로닉 아게
Publication of KR20070069040A publication Critical patent/KR20070069040A/ko
Application granted granted Critical
Publication of KR100854673B1 publication Critical patent/KR100854673B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C30B15/04—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt adding doping materials, e.g. for n-p-junction
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 산소 석출이 기판면 내에서 균일한 어닐링된 웨이퍼 및 그 제조 방법을 제공하는 것을 목적으로 한다.
질소 농도가 1×1014∼5×1015atoms/㎤이고, 실리콘 단결정 제조 시의 결정 육성 조건으로서, V/G가 소정의 조건을 만족시키며, 또한 결정 육성 중에 1100∼l000℃의 냉각 속도가 4 ℃/분 이상인 조건에서 인상한 질소 첨가 실리콘 단결정 기판을 서브스트레이트(substrate)로 하고, 이 서브스트레이트를 비산화성 분위기 중에서 열처리하는 것을 특징으로 한다.

Description

어닐링된 웨이퍼를 제조하는 방법{METHOD FOR MANUFACTURING ANNEALED WAFER}
도 1은 CZ법에 의해 인상한 실리콘 잉곳에 있어서의 결함 영역과 질소 농도의 관계를 설명하기 위한 설명도로서, (a)는 에피택셜 증착 전 기판에 존재하는 결함 영역과 질소 농도의 관계를 도시하는 그래프, (b)는 인상 중 실리콘 결정 잉곳에 있어서의 결함 영역과 질소 농도 분포를 도시한 개략도.
도 2의 (a)는 질소 농도와 V/G의 관계를 도시하는 그래프이고, 도 2의 (b)는 기판면 내에서의 산소 석출물 분포와, 산소 석출물 밀도가 5×108/㎤ 이상인지의 여부, 그리고 산소 석출물 밀도의 면내 편차가 0.5 이하인지의 여부를 도시한 도표.
도 3은 산소 석출물이 기판면 내에서 균일한 어닐링된 웨이퍼를 제조하기 위한 조건을 설명하기 위한 설명도로서, (a)는 질소 농도와 V/G의 관계를 도시하는 그래프이고, (b)는 기판면 내에서의 산소 석출물 분포와, 산소 석출물 밀도가 5×108/㎤ 이상인지의 여부, 산소 석출물 밀도의 면내 편차가 0.5 이하인지의 여부를 도시한 도표.
도 4는 보이드의 면내 분포와 산소 석출물의 면내 분포를 설명하는 그래프로서, (a)는 질소 농도와 V/G의 관계를 도시하는 그래프이고, (b)는 (a)의 A, B 및 C 각 영역에서 있어서 사이즈 50∼150 ㎚의 보이드 밀도를 기판 반경 방향으로 측정한 결과를 도시하는 그래프.
<도면의 주요 부분에 대한 부호의 설명>
200 : 실리콘 결정 잉곳
201 : 실리콘 용융액
본 발명은 어닐링된 웨이퍼 및 어닐링된 웨이퍼의 제조 방법에 관한 것이다.
반도체 기판, 특히 실리콘 단결정 웨이퍼(이하, 간단히 기판이라 칭함)는 고집적 MOS 디바이스를 제작하기 위한 기판으로서 이용된다. 실리콘 단결정 웨이퍼의 대부분은 초크랄스키(CZ)법에 의해 제조된 실리콘 단결정의 잉곳으로부터 잘라낸 기판이다.
이러한 실리콘 단결정 웨이퍼에는 단결정 제조 중에 혼입한 산소가 과포화로 존재하고 있고, 이후의 디바이스 프로세스 중에 상기 산소가 석출되어, 기판 내부에 산소 석출물이 형성된다. 이 산소 석출물은, 기판 내부에 충분한 양이 존재하는 경우, 디바이스 프로세스 중에 혼입하는 게터 중금속을 기판 내부에 흡수하고, 디바이스 활성층인 기판 표면을 청정하게 유지하는 효과가 알려져 있다.
이러한 효과를 기술적으로 응용한 것이 진성 게터링(IG)이라고 불리며, 중금속 오염에 의한 디바이스 특성 악화를 방지하기 위해 이용되고 있다. 따라서, 실리콘 단결정 기판에 있어서는 디바이스 프로세스 동안에 적당한 산소 석출을 일으키는 것이 요구되고 있다.
게터링 능력을 확보하기 위해서는, 실리콘 단결정 웨이퍼의 두께 중심에 일정 밀도 이상의 산소 석출물이 존재해야 한다. 지금까지의 시험 결과, 실리콘 단결정 웨이퍼의 두께 중심에 5×108 개/㎤ 이상의 산소 석출물이 확보됨으로써, 최고 온도가 1100℃ 이하인 저온 디바이스 프로세스에서의 열처리에 있어서도 Fe, Ni, Cu 등의 중금속에 대한 게터링 능력이 있는 것이 알려져 있다.
또한, 실리콘 단결정 웨이퍼에 고온 열처리(이후 어닐링이라 함)를 실시한 실리콘 반도체 기판(이후 어닐링된 웨이퍼라 함)이 고품질 기판으로서 보다 고밀도 고집적 디바이스의 제작에 널리 이용되고 있다.
여기서, 출하 전에 어닐링을 실시하지 않은 실리콘 단결정 웨이퍼를 미러 웨이퍼로 하고, 어닐링을 실시하기 전의 기판을 서브스트레이트와 구별한다.
어닐링된 웨이퍼는, 기판 표면에 COP(Crystal Originated Particle) 등의 성장시 도입 결함(grown-in 결함)이 존재하지 않고, 산화막 내압 특성 등의 디바이스특성이 양호하게 되는 것이 알려져 있다. 이는 서브스트레이트 표면 근방에 존재하는 grown-in 결함은 고온의 어닐링에 의해 수축·소멸하고, 그 결과 표면으로부터 수 마이크론의 영역은 무결함인 층이 형성되기 때문이다.
그러나, 어닐링된 웨이퍼는 게터링 특성이 전술한 에피택셜 증착이 없는 미러 웨이퍼에 비해 뒤떨어지는 것으로도 알려져 있다. 그 원인은 통상 1100℃ 이상 의 어닐링으로 인해 산소 석출의 핵이 되는 산소 석출핵이 소멸하고, 그 때문에 그 후의 디바이스 프로세스에 있어서 산소 석출이 발생하지 않게 된다고 고려된다.
이러한 어닐링된 웨이퍼의 산소 석출 부족을 보충하는 방법으로서, 예컨대 질소를 첨가한 기판을 서브스트레이트로서 이용한 어닐링된 웨이퍼의 제조 방법이 제안되어 있다(특허 문헌 1, 2 참조).
이것은, 질소를 첨가함으로써 결정 육성 동안에 열적으로 안정적인 산소 석출핵이 형성되고, 그것이 어닐링 공정 중에도 수축·소멸하지 않으므로, 어닐링 후의 디바이스 열처리에 있어서 그와 같은 산소 석출핵을 기점으로 하여 산소 석출물이 발생하는 것에 기인한다. 이러한 기판을 서브스트레이트로 이용함으로써, 어닐링 후의 산소 석출을 확보하는 것이 가능해진다.
그러나, 최근 어닐링된 웨이퍼의 직경이 지금까지의 200 ㎜에서 300 ㎜로 대구경화 함에 따라, 산소 석출 특성에 관한 새로운 요구가 나왔다. 그것은, 열처리 후의 산소 석출물 밀도를 기판면 내에서 균일하게 제어하는 것이다. 그 이유는, 기판면 내에서 산소 석출물 밀도가 적어지는 지점이 있으면, 그 부분에서 게터링 능력이 약해져 디바이스 수율의 저하를 초래하기 때문이다. 산소 석출물 밀도가 면내에서 균일하게 되는 듯한 어닐링된 웨이퍼를 제조하기 위해서는, 질소 첨가 결정의 육성 조건을 정밀하게 컨트롤할 필요가 있다. 종래 기술에서는 질소 첨가 결정의 육성 조건이 배려될 수 없었으므로, 이러한 기술로 제조한 어닐링된 웨이퍼는 기판면 내에서 산소 석출물 밀도가 적어지는 지점이 발생해버리므로, 이 문제를 해결할 수 없었다(특허 문헌 3, 4 참조).
또한, 면내에서의 산소 석출물 밀도를 균일하게 한 어닐링된 웨이퍼의 제조 방법이 제안되어 있다(특허 문헌 5, 6). 일본 특허 공개 제2003-59932호 공보에는 서브스트레이트 전체가 OSF 영역으로 불리는 특수한 영역이 되도록, 결정 인상 파라미터의 하나인 V/G를 어느 범위 내로 조정하는 방법이 개시되어 있다. 또한, 일본 특허 공개 제2003-243404호 공보에는, 결정 인상 파라미터 V/G를 0.175 이상 0.225 이하의 범위로 억제하도록 한 제조 방법이 개시되어 있다. 그러나, 이러한 방법에서는, 결정 인상 파라미터 V/G가 매우 좁은 범위 내로 한정되어 버리므로, 결정 인상 속도의 제어가 어렵게 되며, 수율 저하의 요인이 된다. 특히, 결정 인상 속도의 상한이 규정되어 버리므로, 인상 속도를 충분히 올릴 수 없고, 생산성이 저하한다고 하는 문제가 발생한다.
이상 설명한 대로, 기존의 기술을 이용해서는, 산소 석출물 밀도이 높고 또한 기판면 내에서 균일하게 분포되는 어닐링된 웨이퍼의 제조는 곤란했다.
[특허 문헌 1] 일본 특허 공개 제2000-26196호 공보
[특허 문헌 2] 일본 특허 공개 평성 제10-98047호 공보
[특허 문헌 3] 일본 특허 공개 제2000-26196호 공보
[특허 문헌 4] 일본 특허 공개 평성 제10-98047호 공보
[특허 문헌 5] 일본 특허 공개 제2003-59932호 공보
[특허 문헌 6] 일본 특허 공개 제2003-243404호 공보
본 발명은, 어닐링 후의 산소 석출이 충분히 높고, 또한 면내에서 산소 석출 물 밀도가 균일한 어닐링된 웨이퍼 및 이러한 어닐링된 웨이퍼의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명자들은 상기 종래 기술의 문제가 없고, 어닐링 후의 산소 석출이 충분히 높으며 또한 면내에서 산소 석출물 밀도가 균일한 어닐링된 웨이퍼의 제조 방법을 예의 검토한 결과, 산소 석출물의 면내 분포는 질소 첨가 결정의 육성 조건을 제어하는 기판의 결함 영역과 밀접하게 관계하고 있는 점에 감안하여, 질소를 첨가한 결정을 육성할 때에 V/G 등의 결정 육성 조건을 최적 제어함으로써 산소 석출물의 면내 분포를 균일화할 수 있는 것을 발견하여 본 발명을 완성했다.
즉, 본 발명은 (1) 표면 무결함층과 우수한 게터링 능력을 웨이퍼 전면에 갖는 어닐링된 웨이퍼으로서, 상기 어닐링된 웨이퍼면 내에서의 산소 석출물 밀도의 최소치가 5×108개/㎤ 이상, 또한 산소 석출물 밀도의 면내 편차도가 O.5 이하인 것을 특징으로 하는 어닐링된 웨이퍼에 관한다.
또한, 본 발명은 (2) 결함 영역으로서 V 영역(사이즈 50 ㎚ 이상의 보이드의 체적 밀도가 1×105/㎤ 이상인 영역)과 I 영역(사이즈 1 ㎛ 이상의 전위 피트 밀도가 10 개/㎠ 이상인 영역)을 포함하지 않고, 또한 서브스트레이트 내에 보이드의 사이즈가 50 ㎚ 이상 150 ㎚이며 또한 보이드의 밀도가 104/㎤ 이상 2×105/㎤ 이하인 영역을 포함하지 않는 실리콘 단결정 서브스트레이트를 어닐링하는 것을 특징으로 하는 어닐링된 웨이퍼의 제조 방법에 관한 것이다.
나아가, 본 발명은 (3) 초크랄스키법에 의해 실리콘 단결정을 제조할 때의 결정 육성 조건으로서,
V/G 상한치[㎟/℃min]가 1.6×exp(1.0×10-15×질소 농도[atoms/㎤])×(V/G) crit 이고
V/G 하한치[㎟/℃min]가 exp(-7.1× 10-16×질소 농도[atoms/㎤])×(V/G)crit
(단, V는 인상 속도[㎜/min]이고, G는 융점으로부터 1350℃까지의 결정 성장축 방향의 평균 온도 구배[℃/㎜]이며, (V/G)crit는 질소가 첨가되어 있지 않은 실리콘 단결정에 있어서 결함 영역으로서 I 영역을 포함하지 않는 V/G의 하한치이고, 상기 I 영역은 결정 육성 중에 고체ㆍ액체 계면으로부터 과잉의 격자간 원자가 도입되며, 전위 피트가 발생하는 영역이다)
으로 되는 범위에서,
상기 육성된 실리콘 단결정 내에서의 질소 농도가 1×1014 atoms/㎤ 이상, 5×1015 atoms/㎤ 이하가 되는 질소 첨가 실리콘 단결정으로부터 잘라낸 기판을 서브스트레이트로 하여,
불순물이 5 ppm 이하인 희가스에 있어서 혹은 열처리 후의 산화막 두께가 2 ㎚ 이하로 억제되는 비산화성 분위기 중에 있어서 1150℃ 이상 1250℃ 이하로 10분 이상 2시간 이하 열처리하는 것을 특징으로 하는 (2) 기재의 어닐링된 웨이퍼의 제 조 방법에 관한 것이다.
또한, 본 발명은 (4) 초크랄스키법에 의한 실리콘 단결정을 제조할 때의 결정 육성 조건으로서, 1100∼1000℃의 냉각 속도가 4 ℃/분 이상인 것을 특징으로 하는, (3)에 기재한 어닐링된 웨이퍼의 제조 방법에 관한 것이다.
이하, 발명을 실시하기 위한 최선의 형태를 설명한다.
우선, 산소 석출물의 면내 균일성을 달성하기 위한 결정 제조 방법에 대해 설명한다.
질소를 첨가한 서브스트레이트를 이용한 어닐링된 웨이퍼의 산소 석출물 밀도는, 질소 농도에 의존하고, 질소 농도가 증가할수록 산소 석출물의 밀도는 증가한다. 이것은 질소를 첨가함으로써 서브스트레이트 중에 고온이라도 안정적인 산소 석출핵이 형성되고, 그것이 어닐링 후에도 없어지지 않고 남기 때문이다. 산소 석출핵이 서브스트레이트 중에 남아 있는 어닐링된 웨이퍼는 그 후의 디바이스 공정 열처리에 의해 산소 석출물이 형성된다. 고온이라도 안정적인 산소 석출핵의 갯수는 질소 농도에 의존한다. 이 때문에, 질소 농도가 증가하면, 산소 석출물 밀도도 증가한다. 질소 농도를 5×1014 atoms/㎤ 이상으로 하면, 산소 석출물 밀도는 5×108 개/㎤ 이상이 되므로, 최고 온도가 1100℃ 이하인 저온 디바이스 프로세스 열처리에 있어서도 Fe, Ni, Cu 등의 중금속에 대한 게터링 능력이 확보된다.
산소 석출물의 면내 분포에 대해서는, 상세한 조사의 결과, 다음과 같은 지표를 얻었다. 즉, 어닐링된 웨이퍼의 반경 방향으로 산소 석출물 밀도를 측정할 때, 다음 식으로 표현되는 산소 석출물 밀도의 면내 편차도가 0.5 이상이 되면, 게터링 부족에 의해 기판면 내에서의 디바이스 수율 저하가 현저하게 된다. 또한, 산소 석출물 밀도의 면내 편차도는 다음 식에 의해 구해진다.
산소 석출물 밀도의 면내 편차도 = (산소 석출물 밀도 최대치-산소 석출물 밀도 최소치)/산소 석출물 밀도 최대치
질소 첨가 기판을 서브스트레이트로서 이용한 어닐링된 웨이퍼의 열처리 후의 산소 석출물 면내 분포를 상세하게 조사해보니, 산소 석출물 밀도가 주위에 비해 낮은 지점이 존재하는 것을 확인하였다. 산소 석출물 밀도 프로파일을 보았을 때에, 그 부분이 골짜기 모양으로 낮아지는 것으로부터, 이하 이와 같이 산소 석출물 밀도가 적어지는 영역을 석출곡(析出谷) 영역이라고 부른다. 석출곡 영역이 존재하면, 산소 석출물 밀도의 면내 편차도가 0.5 이상으로 된다.
질소 첨가 결정을 이용한 어닐링된 웨이퍼의 경우, 석출곡 영역은 서브스트레이트의 결함 영역과 밀접하게 대응하고 있는 것이 판명되었다. 이것은 결정 직경이 300 ㎜로 증대된 경우, 결정 육성 동안에 결정의 외측과 내측에서 냉각 속도가 다르므로, 결정면 내에서의 결함 영역 제어가 곤란하게 되고, 산소 석출물 밀도의 면내 분포도 불균일해지는 것을 의미하고 있다.
이하, 질소 농도 및 V/G와 서브스트레이트의 결함 영역의 관계를 설명한 후에, 어닐링된 웨이퍼의 석출곡 영역이 서브스트레이트의 결함 영역과 어떤 관계를 이루고 있는지를 설명한다.
도 1은 초크랄스키(CZ)법에 의해 인상된 실리콘 잉곳에 있어서 결함 영역과 질소 농도의 관계를 설명하기 위한 설명도로서, (a)는 어닐링 전의 서브스트레이트에 이용하는 기판에 존재하는 결함 영역과 질소 농도의 관계를 도시하는 그래프이고, (b)는 인상 동안에 실리콘 결정 잉곳(200)에 있어서의 결함 영역과 질소 농도 분포를 도시한 개략도이다.
CZ법은 주지된 바와 같이, 실리콘 용융액(201)으로부터 실리콘 단결정의 잉곳(200)을 서서히 위쪽으로 인상하면서 육성해 간다. 그리고, 이 잉곳(200)으로부터 잘라낸 기판에는, 도 1의 (a)에 도시된 바와 같이, 3종류의 결함 영역(V 영역, OSF 영역, I 영역)이 존재한다.
V 영역은 결정 육성 동안에 고체ㆍ액체 계면으로부터 과잉의 원자 공공(空孔)이 도입되는 영역이며, 이들 원자 공공이 응집하여 형성된 보이드가 존재한다.
OSF 영역은 실리콘 단결정 웨이퍼를 산화 열처리한 때에, OSF가 발생하는 영역이다. 또한, 여기서 OSF란, 중심에 산소 석출물(OSF 핵)이 존재하는 직경 수 ㎛ 정도의 원반 형상의 적층 결함이며, 산화 열처리를 행함으로써, 산화막-실리콘 모상(母相)의 계면(103)으로부터 발생하는 격자간 원자가 OSF 핵의 주위에 응집함으로써 형성된다. OSF 핵이란 산소 석출물 중에서도 격자간 원자를 모으는 성질을 갖는 특수한 산소 석출물이며, 결정 육성 직후의 단계에서 기판에 이미 존재하고 있는 것으로 고려된다. OSF 핵은 사이즈가 작으므로(10 ㎚ 이하라고 고려되고 있음), 이물 측정 및 적외선 단층 촬영 등과 같은 기존의 평가 방법에서는 검출되지 않는다. 그 때문에, OSF의 존재는 산화 열처리를 행함으로써 처음으로 확인할 수 있다.
I 영역은, 결정 육성 중에 고체ㆍ액체 계면으로부터 과잉의 격자간 원자가 도입되는 영역이며, 격자간 원자가 집합하여 형성된 전위 루프(dislocation loop)가 존재한다. I 영역은 산소 석출이 일어나기 어려우므로, I 영역을 포함하는 서브스트레이트를 이용한 어닐링된 웨이퍼에는 산소 석출물 밀도가 작은 영역이 발생된다.
종래의 지견에 따르면, 기판의 결함 영역은 질소 농도와 V/G의 결정 육성 조건으로 결정되는 것이 알려져 있다(단, V: 인상 속도[㎜/min], G: 융점으로부터 1350℃까지의 결정 성장축 방향의 평균 온도 구배[℃/㎜])(V. V. Voronkov, K. Crystal Growth, 59 (1982) 625, 및 M. Iida, W. Kusaki, M. Tamatsuka, E. Iino, M. Kimura and S. Muraoka, Defect in Silicon, ed. T. Abe, W. M. Bullisetal (ECS., Pennington N. J., 1999) 499).
질소를 첨가하지 않은 실리콘 단결정으로부터 잘라낸 기판의 경우, V/G가 어느 특정한 값보다 커지면 원자 공공이 지나치게 도입되고, 기판에는 V 영역 혹은 OSF 영역이 형성된다. 또한, V/G가 어느 특정한 값보다 작아지면 격자간 원자가 지나치게 도입되고, 기판에는 I 영역이 형성된다. 한편으로, 질소는 고체ㆍ액체 계면으로부터 도입되는 원자 공공과 격자간 원자의 양에 영향을 미친다. 그 때문에, 질소를 첨가한 실리콘 단결정으로부터 잘라낸 기판의 결함 영역은, 도 1의 (a)에 도시된 바와 같이 질소 농도와 V/G를 두 개의 축으로 한 이차원의 결함 영역 맵으로 나타낼 수 있다.
또한, 1개의 질소 첨가 결정의 잉곳은, 도 1의 (a)에서 도시된 바와 같이, 질소 농도와 V/G에 있어서 소정의 폭을 갖고 있으며, 질소 농도-V/G 도면 중에서는 사각의 영역(육성 조건 영역이라 함)으로 도시된다. 이것은, 도 1의 (b)에 도시된 바와 같이 질소 첨가 결정의 잉곳(200)이 아래쪽으로 감에 따라 질소 농도가 높아지고, 결정 외주부는 중심부에 비해 V/G가 낮기 때문이다.
CZ-실리콘 단결정에의 질소 첨가는, 질소를 첨가한 용융액을 이용함으로써 행하지만, 고화할 때에 용융액으로부터 결정으로 혼입되는 질소 농도의 비율(편석 계수)은 매우 작은 것을 알 수 있다. 그 때문에, 용융액 중의 질소의 대부분은 용융액 중에 잔류하고, 용융액 중의 질소 농도는 결정 육성이 경과하는 것에 따라 증대된다. 결과적으로 결정 하부에서는 질소 농도가 높게 된다. 또한, 결정 성장축 방향에 있어서 융점으로부터 1350℃까지의 평균 온도 구배 G[℃/㎜]는 결정 냉각 능력에 의존하지만, 일반적으로 결정 외주부는 냉각되기 쉬우므로, G는 결정 외주부 쪽이 크다. 그 결과, V/G는 결정 외주부쪽이 낮아지게 된다.
1개의 질소 첨가 결정 잉곳의 육성 조건의 범위를, 질소 농도와 V/G를 2개의 축으로 한 2차원 결함 영역 맵에 중첩시킴으로써, 그 결정의 결함 영역을 기술할 수 있다. 예컨대, 도 1의 (a)에 도시된 바와 같은 육성 조건 범위의 결정은, 결정 중심측에 V 영역이, 결정 외주부에 OSF 영역이 존재하는 것이 된다. 질소 농도 범위를 고정하여 V/G를 크게 한 경우, 보이드 영역이 기판 전면에 걸쳐 넓혀지고, V/G를 작게 하면, 보이드 영역이 기판 중심으로 수축하고, I 영역이 기판 전면으로 넓혀지게 된다. 또한, V/G를 고정하여 질소 농도를 높게 한 경우, 외주부로부터 OSF 영역이 발생하여, 기판 전면으로 넓혀지게 된다.
어닐링된 웨이퍼의 석출곡 영역과 서브스트레이트의 결함 영역의 관계를 검토한 결과, 도 2에 도시된 바와 같이 석출곡 영역은 기판의 결함 영역과 밀접한 관계를 갖는 것으로 확인되었다. 즉, 어닐링된 웨이퍼의 석출곡 영역은 서브스트레이트의 V 영역 경계에 대응하는 지점에 발생하고, V 영역측과 OSF 영역측으로 약간 넓혀지고 있다.
또한, 도 2의 (a)는 질소 농도와 V/G의 관계를 도시하는 그래프이며, 그래프 중의 육성 조건 영역(1)은 질소 농도 5×1013∼1×1014 atoms/㎤, V/G(상대값) 1.3∼2.1, 육성 조건 영역(2)은 질소 농도 1×1014∼5×1014 atoms/㎤, V/G(상대값) 1.3∼2.1, 육성 조건 영역(3)은 질소 농도 1×1015∼5×1015 atoms/㎤, V/G(상대값) 1.3∼2.1, 육성 조건 영역(4)은 질소 농도 1×1015∼5×1015 atoms/㎤, V/G(상대값) 1.0∼0.6이다.
도 2의 (b)는 기판면 내에 있어서 산소 석출물 면내 분포와, 산소 석출물 밀도가 5×108/㎤ 이상인지의 여부[○가 5×108/㎤ 이상, ×가 5×108/㎤ 미만(이하 유사한 도면에 있어서 동일함)], 그리고 산소 석출물 밀도의 면내 편차가 0.5 이하인지의 여부(○가 0.5 이하, ×가 0.5 초[이하 유사한 도면에 있어서 동일함)]을 도시한 도표이다. 도표에 도시된 바와 같이, 육성 조건 영역 중에 석출곡 영역이 포함되는 경우, 산소 석출물 밀도의 면내 편차도가 0.5를 초과한다.
도 2의 (a)중 육성 조건 영역(4)의 경우, 기판 내에 석출곡 영역이 포함되지 않으므로, 산소 석출물 밀도의 면내 편차도를 0.5 이하로 달성하는 일은 가능하다. 그러나, 이 조건을 만족시키기 위해서는 V/G를 낮추는, 즉 결정 인상 속도 V를 낮출 필요가 있다. 결정 인상 속도 V를 낮추는 것은 생산성을 저하시키므로, 제조의 관점에서는 그다지 좋지 않다.
이상 기술한 바와 같이, 종래의 제조 조건에서는 석출물 밀도의 면내 균일성이 달성될 수 있는 V/G 범위가 매우 좁고, 실용상 부적합한 점이 있었다. 그래서, 석출물 밀도의 면내 균일성이 달성될 수 있는 V/G 범위를 보다 넓히도록 하는 제조 조건을 발견하기 위해, 질소 농도 및 V/G 이외의 결정 육성 파라미터에 초점을 맞춰 조사를 행했다. 그 결과, 결정 육성 동안에 1100∼1000℃의 결정 냉각 속도를 4 ℃/분 이상으로 하는 것은 산소 석출물의 면내 분포에도 영향을 준다는 것을 확인하였다.
도 3은 산소 석출물이 균일한 어닐링된 웨이퍼를 제조하기 위한 조건을 설명하기 위한 설명도로서, (a)는 질소 농도와 V/G의 관계를 도시하는 그래프이고, (b)는 기판면 내에서의 결함 분포와, 산소 석출물 밀도가 109/㎤인지의 여부, 그리고 산소 석출물 밀도의 면내 편차가 0.5 이하인지의 여부를 도시한 도표이다. 도시하는 육성 조건 영역(5)은, 질소 농도가 1×1014∼5×1014 atoms/㎤이고, V/G(상대값)가 1.3∼1.5이다. 여기서, 도 3의 (a) 중 NF 영역이란, V 영역 경계와 OSF 영역 경계 사이에 발견된 새로운 결함 영역이다. 이 영역은, 결정 육성 동안에 1100∼1000℃의 결정 냉각 속도가 4 ℃/분 이상이 된 경우에 처음으로 발견된, OSF 및 보 이드가 존재하지 않는 영역이다.
도 2, 도 3을 비교하여 알 수 있는 바와 같이, 1100∼1000℃의 결정 냉각 속도를 4 ℃/분 이상으로 한 경우, OSF 영역의 경계 위치는 변화하지 않는 한편, V 영역의 경계는 저질소 및 고 V/G측으로 시프트한다. 그에 따라 석출곡 영역도 저질소 및 고 V/G측으로 시프트한다. 그 결과, 산소 석출물 면내 분포를 균일하게 하기 위해 취해야되는 질소 농도와 V/G의 범위가 저질소 및 고 V/G측으로 확대하는 것으로 확인되었다.
도 3의 (a)의 육성 조건 영역(3 및 5)은 OSF 영역으로부터 떨어져 있는 부분이 존재하지만, 석출곡 영역을 포함하지 않으므로, 산소 석출물의 면내 분포는 균일하다. 즉, 산소 석출물 면내 분포는 OSF 영역의 분포와는 관계가 없다라고 할 수 있다. 육성 조건 영역(5)의 경우에는 OSF 영역을 포함하지 않는 서브스트레이트로 석출물면 내 균일성을 달성할 수 있다.
종래의 지견에 의하면, 예컨대 일본 특허 공개 제2003-59932호 공보에서는, 결함 영역과 산소 석출물 밀도 분포의 관계는 OSF 영역과 관련해서만 논의되어 있다. 그 때문에, 산소 석출물 면내 분포 제어를 위해서는 OSF 영역을 제어해야 한다고 하는 발상만이 있었다. 그러나, 이번의 결과로부터, 산소 석출물의 면내 분포를 제어하는 데에 있어서 참으로 중요한 것은 OSF 영역이 아니라, V 영역 분포에 부수되는 석출곡 영역의 제어인 것이 새로운 지견으로서 발견되었다.
질소 농도 범위를 저질소측으로 확대할 수 있는 결과, 질소 농도 범위가 넓어짐으로써, 디바이스 사용자로부터의 요구에 맞추어 산소 석출물 밀도를 폭넓게 컨트롤할 수 있게 된다. 또한, V/G를 고 V/G측으로 확대할 수 있는 결과, 인상 속도 V를 보다 높게 할 수 있음으로써, 실리콘 단결정의 생산성을 향상하는 것이 가능해진다.
산소 석출물 밀도의 면내 편차도가 0.5 이하가 되는 V/G의 범위는, 도 3의 (a)에 도시된 바와 같이 석출곡 영역의 아래쪽 경계로부터 I 영역 경계까지의 사이이다. 여러 가지의 실험 결과를 종합하면, 상기 V/G의 범위는 질소 농도의 함수로서 나타낸다. 즉, V/G 상한치[㎟/℃min]가 1.6×exp(1.O×10-15×질소 농도[atoms/㎤])×(V/G)crit, V/G 하한치[㎟/℃min]가 exp(-7.1×10-16×질소 농도[atoms/㎤])×(V/G)crit [단, (V/G)crit은 질소가 첨가되지 않은 실리콘 단결정에 있어서, V 영역과 I 영역의 경계에 대응하는 부분의 V/G 값임]이다.
기판의 산소 석출 면내 분포와 서브스트레이트의 보이드 면내 분포에는 다음과 같은 관계가 있다. 도 4는 보이드의 면내 분포와 산소 석출물의 면내 분포를 설명하는 그래프로서, (a)는 질소 농도와 V/G의 관계를 도시하는 그래프이고, (b)는 (a)에 있어서 A, B 및 C의 각 영역에서의 사이즈 50∼150 ㎚의 보이드 밀도를 기판 반경 방향으로 측정한 결과를 도시하는 그래프이다.
또한, (a)에 있어서 A 영역은, 질소 농도가 1×1014 atoms/㎤, V/G(상대값)가 1.3∼2.1, B 영역은 질소 농도 5×1014 atoms/㎤, V/G(상대값)가 1.3∼2.1, C 영역 은 질소 농도 5×1015 atoms/㎤, V/G(상대값)가 1.3∼2.1이다.
도시된 바와 같이, 석출곡 영역은 서브스트레이트에 사이즈 50∼150 ㎚의 보이드가 밀도 104∼2×105/㎤의 범위 내에서 존재하는 영역인 것으로 확인되었다. 여기서, 보이드 사이즈는 보이드의 평균 체적과 동일한 체적을 갖는 구의 직경으로 표현된다. 석출곡 영역보다 내측은, 보이드 사이즈의 최대치가 150 ㎚ 이상이 되거나, 혹은 사이즈 50∼15O ㎚의 보이드 밀도가 2×105/㎤ 초과가 되는 영역이다. 석출곡 영역의 외측은 보이드 사이즈가 50 ㎚ 이하로 되거나, 혹은 보이드 밀도가104/㎤ 미만으로 되어 있는 영역이다. 석출곡 영역의 내측, 외측 모두 석출곡 영역보다 산소 석출물 밀도가 많아진다.
사이즈 50∼150 ㎚의 보이드가 밀도 104∼2×105/㎤의 범위 내에서 존재하는 영역의 산소 석출물 밀도가 주위에 비해 적어지는 원인은 분명하지 않다. 보이드는 결정 육성 동안에 1100℃ 부근의 온도대에서 원자 공공이 응집하여 형성되지만, 보이드로서 응집하지 않은 잔류 원자 공공은, 결정 육성 동안의 보다 저온의 온도대(1000℃ 근방)에서 산소 석출물의 핵이 되는 것으로 고려되고 있다. 사이즈 50∼150 ㎚의 보이드가 밀도 104∼2×105/㎤의 범위 내에서 존재하는 영역은, 다른 메카니즘에 의해 잔류 공공 농도가 가장 적은 상태로 되어 있는 것으로 추측된다.
1100∼1000℃의 결정 냉각 속도를 높이는 것에 의해 기판면 내에서의 석출곡 영역이 변화되는 것은, 1100∼1000℃을 급랭시키는 것에 의해 보이드 밀도의 면내 분포가 변화하기 때문이라고 고려된다.
CZ법에 있어서 결정 육성 시에 1100∼1000℃ 온도역에 있어서의 결정 냉각 속도가, 도 4에 도시하는 석출곡 영역의 시프트를 야기하는 원인으로서 다음과 같이 고려된다.
결정 육성 시에 고체ㆍ액체 계면으로부터 도입되는 과포화인 원자 공공은 1100℃ 부근에서 응집하여 보이드가 된다. 1100∼l00O℃의 결정 냉각 속도가 높은 경우, 원자 공공이 응집하는 시간이 충분하지 않으므로, 보이드 사이즈는 작아진다. 그 결과, 질소 농도 V/G 맵 내에서 표시되는 사이즈 50∼l5O ㎚의 보이드가 밀도 104∼2×105/㎤의 범위 내에서 존재하는 영역이 시프트하는 것이 된다. 도 4에 도시하는 V 영역과 OSF 영역 사이의 NF 영역은, 사이즈 50 ㎚ 이하의 보이드가 존재하고 있다고 고려된다.
다음으로 실리콘 단결정 제조와 어닐링된 웨이퍼 제조의 구체예에 대해 진술한다.
실리콘 단결정 제조 방법으로서, 도가니 내의 용융액으로부터 결정을 육성시키면서 인상하는 CZ법이 널리 행해지고 있다. 이러한 실리콘 단결정 제조 방법에 있어서는, 우선 석영제 도가니 내에 원료로서 실리콘 다결정을 넣고, 이들을 둘러싸는 히터[히터, 단열재 등의 노(爐)내 구조물을 총칭하여 핫 존이라 함]에 의해 이 원료를 융해한다. 그리고, 이 도가니 내의 용융액의 상측으로부터 시드 결정을 하강시켜 용융액 표면에 접촉시킨다. 이 시드 결정을 회전시키고 인상 속도 V를 제어하면서 위쪽으로 인상하는 것에 의해, 소정 직경의 단결정을 제작한다. 결정이 육성해 나감에 따라서 실리콘 용융액이 감소해 가고, 이에 의해 실리콘 용융액 내의 열전도나 유동 등의 결정 육성 환경이 변화되어 간다. 이들의 환경을 되도록이면 일정하게 하여 결정 육성을 안정되게 하기 위해, 실제의 결정 제조 공정에서는 여러 가지 고안이 이루어지고 있다. 예컨대, 일반적으로 결정 인상 중에는 실리콘 용융액 표면의 위치를 히터에 대해 일정하게 하기 위해서, 인상된 결정 중량에 따라서 도가니 위치를 상승시키고 있다. 결정이 육성해 가는 과정에서 결정측의 열전도 조건의 변화는 용융액측과 비교하면 매우 작고, 거의 로 구조 및 로 내의 핫 존 구조에 의해 결정되며, 결정 길이에 의해 천천히 조금씩 변화한다.
결정 성장 계면의 온도 구배 G는 결정면 내에서 일반적으로는 균일하지 않다. 결정 성장 계면에 있어서의 결정측 온도 구배는 결정 외주부쪽이 결정 중심부보다 크다. 그것은 결정측면으로부터의 방사 냉각에 의해, 결정측면쪽이 보다 차갑게 되기 때문이다. 그 때문에 동일한 인상 속도 V에 있어서도, V/G는 결정 외주부쪽이 낮게 되고, 에피텍셜층 결함 발생의 원인이 되는 OSF 영역이 결정 외주부에 발생하기 쉬워진다. 또한, 결정 성장 계면에 있어서 결정 인상 방향의 결정측 온도 구배 G는, 결정 내부에 열전대를 삽입하여 실제로 결정 육성을 행하는 등의 실험을 반복하여 엄밀하게 측정하고 있다.
또한, 결정 성장 계면의 V/G와, 결정 육성 동안의 1100∼1000℃에서의 결정 냉각 속도는, 고체ㆍ액체 계면의 G 및 1100∼1000℃ 온도역에서의 G를 각각 바꾸는 것으로 제어할 수 있지만, 각각을 독립적으로 제어하기 위해서는, 인상로(引上爐)의 구조를 바꾸어야 한다.
V/G를 낮추기 위해서는 인상 속도를 낮출 필요가 있지만, 그 결과 결정 육성 동안의 1100∼l000℃에서의 결정 냉각 속도도 낮춰진다. 그 때문에, 결정 성장 계면의 V/G를 낮추면서, 또한 결정 육성 동안의 1100∼100O℃에서의 결정 냉각 속도를 높이기 위해서는, 예컨대 결정을 둘러싸도록 설치하는 열 차폐판의 냉각 능력을 올리는 등의 특별한 조치가 필요하게 된다.
질소가 첨가된 CZ-실리콘 단결정을 제조하기 위해서는, 예컨대 원료 용해 중에 질소 가스를 도입하는 방법, 혹은 질화물을 CVD 방법 등에 의해 증착시킨 실리콘 기판을 원료 용해 중에 혼입시키는 방법 등이 있다. 응고 후에 결정 중에 취입되는 불순물의 용융액 중 농도에 대한 비율인 편석 계수(k)는 질소의 경우 7×10-4이다(W. Zulehner and D. Huber, Crystal Growth, Properties and Applications, p28, Springer-Verlag, NewYork, 1982).
용융액으로부터 결정 중에 취입되는 질소 농도는, 그 때의 결정의 고화율(g)=(결정화한 실리콘의 중량)/(초기 용융액 중량)을 이용하여 다음 식과 같이 표현된다.
(결정 중의 질소 농도)= k×(초기 용융액 질소 농도)×(1-g) k-1
이 관계는 인상로의 구조나 인상 속도 등의 조건에 의하지 않고 거의 일정하게 유지되고 있으므로, 결정 중의 질소 농도 제어는 초기 용융액의 질소 농도에 의 해 거의 일률적으로 제어가 가능하다.
또한, CZ법에 의한 실리콘 단결정의 제조에서는, 도가니로서 석영을 사용한다. 결정 인상 중에 이 석영 도가니는 실리콘 용융액에 조금씩 용해하기 때문에, 실리콘 용융액 중에는 산소가 존재한다. 이 석영 도가니로부터 녹아든 산소는 실리콘 용융액의 유동 및 확산에 의해 이동하고, 대부분은 용융액 표면으로부터 SiO 가스가 되어 증발한다. 그러나 일부는 결정에 취입된다. 고온에서 취입된 산소는 결정이 냉각되는 과정에서 과포화가 되고, 응집을 일으켜 결정 냉각 중에 미소한 산소 클러스터를 형성한다. 이것이 석출핵이 되어, 실리콘 단결정 웨이퍼로 만들어진 이후의 디바이스 열처리 과정에서 SiOx로서 석출되며, 산소 석출물이 된다.
완성된 실리콘 단결정 잉곳으로부터 어닐링된 웨이퍼용의 서브스트레이트를 만들어 내지만, 대개 실리콘 단결정을 와이어 쏘(wire saw) 혹은 내부날 슬라이서를 이용하여 슬라이스하고, 모따기(chamfering), 에칭, 경면 연마의 행정을 거쳐 기판이 만들어진다. 또한, 산소 석출 촉진 혹은 결함 소멸을 목적으로 한 추가적인 열처리 공정을 가하는 경우는, 대개 이 후에 열처리 행정이 실시된다. 그러나, 본 발명에서 서술하고 있는 질소와 탄소를 첨가한 서브스트레이트의 경우는 이러한 공정은 필요하지 않으며, 통상의 실리콘 기판과 동일한 공정에서 만들면 좋다.
어닐링을 행하는 열처리 노(爐)는 시판되는 것이라도 좋고, 특별한 규정은 없다. 단 열처리 중에 산화막이 2 ㎚ 이상 성장하지 않도록 해야만 한다. 이는, 표면에 산화막이 부착되면, 어닐링 중의 결함의 수축·소멸이 저해되기 때문이다. 구체적으로, 열처리 중의 분위기 가스에 혼입하는 불순물의 양을 가능한 한 줄이 고, 웨이퍼를 노 중에 삽입할 때에, 주위로부터의 공기가 휩쓸려 들어가는 것을 가능한 한 줄이는 고안이 필요하다. 사용하는 분위기 가스는, 예컨대 불순물이 5 ppma 이하로 억제된 아르곤 등의 희가스가 바람직하다.
웨이퍼를 유지하는 부재는 석영 등이 이용된다. 이들 부재는 어닐링 온도가지나치게 내려가게 되면 현저하게 열화한다. 그 때문에, 빈번한 교환이 필요해지고, 제조 비용 상승의 요인이 된다. 어닐링 온도는 1250℃ 이하가 좋다. 어닐링 온도가 저온이 되면 결함의 수축 속도가 늦어지므로, 소멸에 시간이 걸리고, 생산성이 저하한다. 어닐링 온도는 1150℃ 이상이 좋다. 어닐링 시간이 짧으면 결함이 충분하게 소멸하지 않으므로, 기판 표면에 결함이 잔류해버린다. 또한, 어닐링 시간이 길어지면, 한번의 어닐링에 요하는 시간이 길어지므로, 생산성이 저하한다. 그 때문에, 어닐링 시간은 10분 이상 2시간 이하가 바람직하다.
서브스트레이트로서 사용하는 질소 첨가 기판에 형성된 산소 석출핵은 질소의 효과에 의해 열적으로 안정되어 있고, 이 어닐링 공정의 급속한 승온 중에도 소멸하지 않는다. 또한, 산소 석출 촉진 혹은 결함 소멸을 목적으로 한 추가적인 열처리 공정을 이 어닐링 공정 중에서 행하는 경우도 있다. 그 때는, 어닐링 공정 전에 어닐링 공정보다 저온으로 열처리를 행한다. 그러나, 그와 같이 추가적인 공정을 가하면 어닐링 공정 전체의 시간이 길어지므로, 생산성이 저하하고, 제조 비용 상승으로 이어진다. 이러한 점에서, 본 발명에서 기술하고 있는 질소를 첨가한 기판의 경우에는 그와 같은 공정은 필요하지 않다.
[실시예]
본 실시예에 이용되는 실리콘 단결정 제조 장치는, 통상의 CZ법에 의한 실리콘 단결정 제조에 이용되는 것으로, 1100∼1000℃의 냉각 속도를 올리기 위해 열 차폐판을 특별한 방법으로 냉각하는 제1 인상로(引上爐)와, 일반적인 냉각 속도를 갖는 제2 인상로이다. 또한, 본 발명을 실시하는 데에 있어서, 이 인상로는 본 발명의 육성조건을 실시할 수 있는 것이면, 특별한 제한은 없다.
이 장치를 이용하여 육성된 실리콘 단결정은, 전도형: p 형(붕소 도핑), 결정 직경: 8 인치(200 ㎜)의 것이다.
질소 첨가는, 실리콘 용융액 중에 질화막이 부착된 기판을 투입함으로써 행해졌다.
상대 V/G 값을 다음과 같이 정의한다. 상기 질소 첨가 결정을 인상한 인상로와 동일한 구조의 인상로에서, 질소 및 탄소가 첨가되어 있지 않은 결정을 여러 가지의 인상 속도(V)로 인상하고, 후술하는 방법에 의해 전위 피트의 면내 분포를 조사하며, I 영역의 경계 위치를 구했다. 예컨대, 인상 속도가 낮은 경우, 웨이퍼 엣지측이 I 영역이 되어 전위 피트가 발생한다. 이 경우, 전위 피트의 면내 분포를 조사하여, 전위 피트 밀도가 10 개/㎠보다 낮은 위치를 I 영역의 경계로 했다. 그 위치의 V/G 값을 (V/G)crit로 설정하고, 동일한 구조의 인상로에서 인상한 질소 첨가 결정의 상대 V/G 값=(V/G)/(V/G)crit로 설정했다. 즉, 상대 V/G 값이 1일 때, V/G는 (V/G)crit과 동등하다.
제1 인상로, 제2 인상로 각각에 대해, 질소를 첨가하지 않은 결정을 인상하 고, 상대 V/G 값을 구하여 질소 농도-V/G 맵을 작성했다.
결정 육성 동안의 1100∼1000℃까지의 냉각 속도로서, 1100∼1000℃의 범위 내에서의 결정 성장축 방향 온도 구배 중, 최소가 되는 값을 G2[℃/㎜]로 한 경우의 V×G2를 계산하고, 그것을 대표값으로 했다.
이 단결정의 동일 부위로부터 기판(실리콘 웨이퍼)을 복수매 잘라내고, 미러 가공하여 만든 기판을 서브스트레이트로 하여, 어닐링을 실시하고, 어닐링된 웨이퍼를 만들었다.
질소 농도는 어닐링된 웨이퍼로부터 샘플을 채취하고, 표면의 질소 외측 확산층을 제거하기 위해 20 ㎛의 폴리싱을 행한 후, 이차 이온 질량 분석 장치(SIMS)를 이용하여 측정했다.
서브스트레이트의 V 영역은, 결정 육성 중에 고체ㆍ액체 계면으로부터 과잉의 원자 공공이 도입된 결과 보이드가 발생한다. 그래서, 서브스트레이트의 V 영역은, 이 보이드의 밀도에 의해 구체적으로 규정될 수 있다.
서브스트레이트 내의 보이드는, 기판의 보이드 면내 분포를 시판 결함 평가 장치인 미쓰이 금속 광업에서 제조한 LSTD 스캐너(MO-6)를 이용하여 측정했다. 이 MO-6은 가시광 레이저를 브루스터 각(Brewster angle)으로 조사하고, 수직 방향으로 배치한 카메라로 p편광의 산란상을 결함상으로 하여 검지한다. 레이저는 기판 표면으로부터 5 ㎛까지만 침투하므로, 기판 표면으로부터 5 ㎛까지의 깊이에 있는 결함을 계측할 수 있다. 측정 시에 검출 감도를 조정하여, 구(球) 환산으로 사이즈 50 ㎚ 이상의 보이드를 측정할 수 있도록 했다. 측정한 보이드의 면적 밀도와, 측정 깊이 5 ㎛로부터 보이드의 체적 밀도를 산출했다. 그리고, 보이드의 체적 밀도가 1×105/㎤ 이상인 영역을 V 영역으로 했다.
한편, 서브스트레이트의 I 영역은, 결정 육성 동안에 고체ㆍ액체 계면으로부터 과잉의 격자간 원자가 도입된 결과, 전위 피트가 되어 나타난다. 그래서, I 영역은 이 전위 피트의 밀도로서 규정할 수 있다.
전위 피트는 다음의 방법으로 구해진다. 우선, 서브스트레이트를 라이트(Wright) 에치액으로 5 ㎛ 에칭하고, 표면에 발생한 1 ㎛ 이상의 사이즈를 갖는 사방육면체(rhombus)형 혹은 유선형 전위 피트의 개수를 광학 현미경 관찰로서 카운트했다. 기판의 반경 방향으로 10 ㎜ 피치로 측정을 실시하고, 시야 면적으로부터 전위 피트 면적 밀도를 산출했다. 그리고, 전위 피트 밀도가 10 개/㎠ 이상인 영역을 I 영역으로 했다.
서브스트레이트의 OSF 평가는 다음의 방법으로 행했다. 우선, 서브스트레이트를 1100℃, 1시간, 수증기 함유 산소 분위기 중에서 산화 처리했다. 그 후, 불소로 산화막을 제거한 후, 라이트 에치액으로 에피택셜층 두께 만큼을 에칭하고, 표면에 발생한 타원형, 반달형 혹은 막대 형상의 OSF 피트를 광학 현미경으로 관찰했다. OSF 면적 밀도[개/㎠]는 광학 현미경에서 직경 2.5 ㎜의 시야로 기판 직경 방향을 주사하여 OSF 피트 개수를 카운트하고, OSF 피트 개수÷관찰 면적으로 구했다. OSF 면적 밀도가 100 개/㎠ 이상이 되는 영역을 OSF 영역으로 했다.
어닐링된 웨이퍼의 산소 석출 특성 평가는 다음의 방법으로 행했다. 우선, 에피택셜 후의 기판에 780℃ 3시간과 1000℃ 16시간의 2단 열처리를 실시한 후에, 기판을 벽개(劈開)하여, 미쓰이 금속에서 제조한 BMD 분석기-MO-4로 내부의 산소 석출물 밀도를 측정했다. 측정점의 면내 위치는, 기판 중심으로부터 10 ㎜ 피치로 에지 10 ㎜까지로 했다. 얻어진 산소 석출물 밀도의 최소치 및 다음 식으로 표현되는 산소 석출물 밀도의 면내 편차도를 구했다.
산소 석출물 밀도의 면내 편차도=(산소 석출물 밀도 최대치-산소 석출물 밀도 최소치)/산소 석출물 밀도 최대치
평가 결과를 비교예도 포함하여 표 1에 도시한다.
Figure 112006096075085-pat00001
여기서, (V/G)1, (V/G)2는 인상된 결정의 질소 농도로부터 각각의 식을 이용하여 구한 V/G 하한치와 V/G 상한치이다.
기판 질소 농도가 1×1014 atoms/㎤ 이상 5×1015 atoms/㎤ 이하이며, 또한 상대 V/G값의 범위가 exp(-7·1×10-16×질소 농도[atoms/㎤]) 이상 1.6 exp(1.O×10-15× 질소 농도[atoms/㎤]) 이하의 조건을 만족시키고, 또한 1100∼1000℃의 냉각 속도가 4 ℃/분 이상인 서브스트레이트를 이용한 어닐링된 웨이퍼는, 산소 석출물 밀도 최소치가 5×108 개/㎤ 이상이고, 또한 산소 석출물 밀도의 면내 편차도가 0.5 이하로 되어 있으며, 산소 석출물 면내 분포가 양호했다. 또한, 어닐링을 행하기 전의 서브스트레이트는 결함 영역으로서 V 영역과 I 영역을 포함하지 않고, 또한 사이즈 5O∼15O ㎚의 보이드가 1O4∼2×105/㎤의 밀도 범위 내에 있는 영역이 기판 중에 존재하지 않았다.
또한, 실시예 중, 제1 인상로를 이용하여 질소 농도가 5×1014 atoms/㎤ 이상 4×1015 atoms/㎤ 이하, 또한 상대 V/G가 1.3 이상 2.1 이하, 또한 1100∼1000℃의 냉각 속도가 8 ℃/분인 조건에서 인상한 결정으로부터 잘라낸 서브스트레이트(실시예 1∼3의 어닐링된 웨이퍼의 서브스트레이트) 및 질소 농도가 1×1014 atoms/㎤ 이상 5×1014 atoms/㎤ 이하, 또한 상대 V/G가 1.3 이상 1.5 이하, 또한 1100∼1000℃의 냉각 속도가 5 ℃/분인 조건에서 인상한 결정으로부터 잘라낸 서브스트레이트(실시예 7∼9의 어닐링된 웨이퍼의 서브스트레이트)에는 OSF가 존재하지 않았다.
기판 질소 농도가 1×1014 atoms/㎤ 미만인 어닐링된 웨이퍼는 산소 석출물 밀도 최소치가 5×108 개/㎤ 미만이 되고, 실시예에 비해 산소 석출의 품질이 뒤떨어진다(비교예 1).
상대 V/G의 최소치가 exp(-7.1×10-16×질소 농도[atoms/㎤]) 미만인 경우, I 영역이 서브스트레이트에 존재하기 때문에, 산소 석출물 밀도의 면내 편차도가 0.5를 초과하고, 실시예에 비해 산소 석출의 품질이 뒤떨어진다(비교예 2).
상대 V/G의 최대치가 1.6 exp(1.0×10-15×질소 농도[atoms/㎤])를 초과하는 경우, 석출곡 영역이 서브스트레이트에 존재하기 때문에, 산소 석출물 밀도의 면내 편차도가 0.5를 초과하고, 실시예에 비해 산소 석출의 품질이 뒤떨어진다(비교예 3).
1100∼1000℃의 냉각 속도가 4℃/분 미만인 경우, 석출곡 영역이 서브스트레이트에 존재하기 때문에, 산소 석출물 밀도의 면내 편차도가 0.5를 초과하고, 실시예에 비해 산소 석출의 품질이 뒤떨어진다(비교예 4).
이상 본 발명의 실시 형태 및 실시예를 설명했지만, 본 발명은 이들 실시예나 실시 형태에 한정되는 것이 아니라, 당업자에 있어서 여러 가지 변경이 가능하고, 이들 변경된 실시 형태나 실시예에도 본 발명의 기술 사상을 포함하는 것이다. 따라서, 본 발명의 기술적 범위는 상기의 설명으로부터 타당한 특허 청구의 범위에 따른 발명 특정 사항에 의해서만 정해지는 것이다.
본 발명의 제조 방법에 의하면, 종래의 CZ법에 의한 실리콘 단결정 제조 장치를 그대로 사용할 수 있고, 복잡한 제조 프로세스를 거치는 일이 없으므로, 대폭적인 비용 상승 없이, 고품질의 실리콘 반도체 기판을 안정되게 공급할 수 있다.
또한, 본 발명에 의하면, 산소 석출물의 불균일성이 없고, 디바이스 특성이 우수한 어닐링된 웨이퍼를 제공할 수 있다. 또한, 이 어닐링된 웨이퍼는 고집적도이며 높은 신뢰성이 요구되는 MOS 디바이스용 기판을 제조하기에 최적의 기판이다.

Claims (4)

  1. 초크랄스키법(Czochralski method)에 의해 질소 농도를 지닌 실리콘 단결정을 육성하고, 육성하는 동안에 V/G를 상한치와 하한치를 지니도록 제어하되, 상기 V/G 상한치는 1.6×exp(1.0×10-15×질소 농도[atoms/㎤])×(V/G) crit 이고, 상기 V/G 하한치는 1×exp(-7.1×10-16×질소 농도[atoms/㎤])×(V/G) crit이며, V는 인상 속도[㎜/min], G는 융점으로부터 1350℃까지의 결정 성장축 방향의 평균 온도 구배[℃/㎜], (V/G) crit는 질소가 첨가되지 않은 실리콘 단결정에 있어서 결함 영역으로서 I 영역을 포함하지 않는 V/G의 하한치이며;
    육성하는 동안에 상기 실리콘 결정을 1100℃∼1000℃의 온도 범위에서 4 ℃/분 이상의 속도로 냉각시키고;
    상기 실리콘 단결정으로부터 1×1014atoms/㎤∼5×1015atoms/㎤의 질소 농도를 지닌 실리콘 단결정 웨이퍼를 잘라내는 것인 어닐링된 웨이퍼를 제조하는 방법.
  2. 제1항에 있어서,
    상기 실리콘 단결정 웨이퍼를 불순물 5 ppm 이하의 희가스 혹은 열처리 후의 산화막 두께가 2 ㎚ 이하로 억제되는 비산화성 분위기 중에서 1150℃∼1250℃의 온도로 10분∼2시간 동안 열처리하는 것인 어닐링된 웨이퍼의 제조 방법.
  3. 삭제
  4. 삭제
KR1020060133592A 2005-12-27 2006-12-26 어닐링된 웨이퍼를 제조하는 방법 KR100854673B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005376306A JP5121139B2 (ja) 2005-12-27 2005-12-27 アニールウエハの製造方法
JPJP-P-2005-00376306 2005-12-27

Publications (2)

Publication Number Publication Date
KR20070069040A KR20070069040A (ko) 2007-07-02
KR100854673B1 true KR100854673B1 (ko) 2008-08-27

Family

ID=37669604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060133592A KR100854673B1 (ko) 2005-12-27 2006-12-26 어닐링된 웨이퍼를 제조하는 방법

Country Status (7)

Country Link
US (1) US8545622B2 (ko)
EP (1) EP1804283B1 (ko)
JP (1) JP5121139B2 (ko)
KR (1) KR100854673B1 (ko)
CN (1) CN101016651B (ko)
SG (1) SG133504A1 (ko)
TW (1) TWI348193B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5121139B2 (ja) * 2005-12-27 2013-01-16 ジルトロニック アクチエンゲゼルシャフト アニールウエハの製造方法
JP4805681B2 (ja) * 2006-01-12 2011-11-02 ジルトロニック アクチエンゲゼルシャフト エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
FR2928775B1 (fr) 2008-03-11 2011-12-09 Soitec Silicon On Insulator Procede de fabrication d'un substrat de type semiconducteur sur isolant
DE102008046617B4 (de) 2008-09-10 2016-02-04 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren für deren Herstellung
JP2010147248A (ja) * 2008-12-18 2010-07-01 Siltronic Ag アニールウェハおよびアニールウェハの製造方法
EP2309038B1 (en) * 2009-10-08 2013-01-02 Siltronic AG production method of an epitaxial wafer
TWI428481B (zh) 2009-12-29 2014-03-01 Siltronic Ag 矽晶圓及其製造方法
JP2012142455A (ja) 2010-12-29 2012-07-26 Siltronic Ag アニールウエハの製造方法
JP2013129564A (ja) * 2011-12-21 2013-07-04 Siltronic Ag シリコン単結晶基板およびその製造方法
KR20150081741A (ko) * 2014-01-06 2015-07-15 주식회사 엘지실트론 에피텍셜 웨이퍼 및 에피텍셜용 웨이퍼 제조 방법
CN105603534A (zh) * 2016-02-26 2016-05-25 吕远芳 一种锗晶体应力消除方法
ES2901742T3 (es) 2016-08-11 2022-03-23 D M Benatav Ltd Conexión de cable de múltiples diámetros
JP7429383B2 (ja) 2020-02-03 2024-02-08 日本発條株式会社 フレキシブルフラットケーブルの接続構造および接続方法
CN111430236B (zh) * 2020-05-06 2021-05-14 合肥晶合集成电路股份有限公司 一种晶圆的退火方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1170404A1 (en) 1999-11-12 2002-01-09 Shin-Etsu Handotai Co., Ltd Silicon wafer and production method thereof and evaluation method for silicon wafer
JP2003059932A (ja) * 2001-08-08 2003-02-28 Toshiba Ceramics Co Ltd シリコン単結晶ウエハの製造方法およびシリコン単結晶ウエハ

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5593494A (en) * 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
DE19637182A1 (de) 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
JPH1179889A (ja) * 1997-07-09 1999-03-23 Shin Etsu Handotai Co Ltd 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ
US6514335B1 (en) * 1997-08-26 2003-02-04 Sumitomo Metal Industries, Ltd. High-quality silicon single crystal and method of producing the same
JP3011178B2 (ja) * 1998-01-06 2000-02-21 住友金属工業株式会社 半導体シリコンウェーハ並びにその製造方法と熱処理装置
TW589415B (en) * 1998-03-09 2004-06-01 Shinetsu Handotai Kk Method for producing silicon single crystal wafer and silicon single crystal wafer
US6548886B1 (en) * 1998-05-01 2003-04-15 Wacker Nsce Corporation Silicon semiconductor wafer and method for producing the same
JP4084902B2 (ja) * 1998-05-01 2008-04-30 シルトロニック・ジャパン株式会社 シリコン半導体基板及びその製造方法
US6077343A (en) * 1998-06-04 2000-06-20 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
JP3988307B2 (ja) * 1999-03-26 2007-10-10 株式会社Ｓｕｍｃｏ シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ
US20020142170A1 (en) * 1999-07-28 2002-10-03 Sumitomo Metal Industries, Ltd. Silicon single crystal, silicon wafer, and epitaxial wafer
JP4224966B2 (ja) * 1999-10-15 2009-02-18 信越半導体株式会社 シリコン単結晶ウエーハの製造方法、エピタキシャルウエーハの製造方法、シリコン単結晶ウエーハの評価方法
JP3565205B2 (ja) * 2000-01-25 2004-09-15 信越半導体株式会社 シリコンウエーハおよびシリコン単結晶の製造条件を決定する方法ならびにシリコンウエーハの製造方法
EP1229155A4 (en) * 2000-04-14 2009-04-29 Shinetsu Handotai Kk SILICON WAFER, EPITAXIAL SILICON WAFER, ANNEALING WAFER, AND METHOD OF PRODUCING SAME
US6835245B2 (en) 2000-06-22 2004-12-28 Sumitomo Mitsubishi Silicon Corporation Method of manufacturing epitaxial wafer and method of producing single crystal as material therefor
KR100816207B1 (ko) * 2000-09-19 2008-03-21 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 산화 유발 적층 흠이 거의 없는 질소 도핑 실리콘
JP2002093814A (ja) * 2000-09-19 2002-03-29 Memc Japan Ltd シリコンエピタキシャルウェーハの基板単結晶およびその製造方法
JP3994665B2 (ja) * 2000-12-28 2007-10-24 信越半導体株式会社 シリコン単結晶ウエーハおよびシリコン単結晶の製造方法
JP4646440B2 (ja) * 2001-05-28 2011-03-09 信越半導体株式会社 窒素ドープアニールウエーハの製造方法
JP2003029932A (ja) 2001-07-18 2003-01-31 Hitachi Ltd ディスク制御装置
JP4566478B2 (ja) 2001-08-09 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
JP2003243404A (ja) 2002-02-21 2003-08-29 Shin Etsu Handotai Co Ltd アニールウエーハの製造方法及びアニールウエーハ
JP4699675B2 (ja) * 2002-10-08 2011-06-15 信越半導体株式会社 アニールウェーハの製造方法
TWI265217B (en) * 2002-11-14 2006-11-01 Komatsu Denshi Kinzoku Kk Method and device for manufacturing silicon wafer, method for manufacturing silicon single crystal, and device for pulling up silicon single crystal
JP4854917B2 (ja) * 2003-03-18 2012-01-18 信越半導体株式会社 Ｓｏｉウェーハ及びその製造方法
JP4670224B2 (ja) * 2003-04-01 2011-04-13 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP5121139B2 (ja) * 2005-12-27 2013-01-16 ジルトロニック アクチエンゲゼルシャフト アニールウエハの製造方法
JP4805681B2 (ja) * 2006-01-12 2011-11-02 ジルトロニック アクチエンゲゼルシャフト エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1170404A1 (en) 1999-11-12 2002-01-09 Shin-Etsu Handotai Co., Ltd Silicon wafer and production method thereof and evaluation method for silicon wafer
JP2003059932A (ja) * 2001-08-08 2003-02-28 Toshiba Ceramics Co Ltd シリコン単結晶ウエハの製造方法およびシリコン単結晶ウエハ

Also Published As

Publication number Publication date
SG133504A1 (en) 2007-07-30
CN101016651A (zh) 2007-08-15
JP2007176732A (ja) 2007-07-12
US20070155134A1 (en) 2007-07-05
US8545622B2 (en) 2013-10-01
KR20070069040A (ko) 2007-07-02
JP5121139B2 (ja) 2013-01-16
TWI348193B (en) 2011-09-01
EP1804283B1 (en) 2011-07-06
TW200725742A (en) 2007-07-01
CN101016651B (zh) 2010-06-16
EP1804283A1 (en) 2007-07-04

Similar Documents

Publication Publication Date Title
KR100854673B1 (ko) 어닐링된 웨이퍼를 제조하는 방법
KR100871626B1 (ko) 에피택시얼 웨이퍼 및 에피택시얼 웨이퍼의 제조 방법
JP5072460B2 (ja) 半導体用シリコンウエハ、およびその製造方法
JP4670224B2 (ja) シリコンウェーハの製造方法
JP4224966B2 (ja) シリコン単結晶ウエーハの製造方法、エピタキシャルウエーハの製造方法、シリコン単結晶ウエーハの評価方法
WO2010119614A1 (ja) アニールウエーハおよびアニールウエーハの製造方法ならびにデバイスの製造方法
JP5321460B2 (ja) Ｉｇｂｔ用シリコン単結晶ウェーハの製造方法
KR101012350B1 (ko) 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법
JP4529416B2 (ja) シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ
JP2001106594A (ja) エピタキシャルウェーハの製造方法
JP5278324B2 (ja) Ｉｇｂｔ用シリコン単結晶ウェーハの製造方法
KR101532154B1 (ko) 어닐링 웨이퍼를 제조하는 방법
JPH11322490A (ja) シリコン単結晶ウエ―ハの製造方法およびシリコン単結晶ウエ―ハ
US6709957B2 (en) Method of producing epitaxial wafers
JP4750916B2 (ja) シリコン単結晶インゴットの育成方法およびそれを用いたシリコンウェーハ
JP4089137B2 (ja) シリコン単結晶の製造方法およびエピタキシャルウェーハの製造方法
JP4577320B2 (ja) シリコンウェーハの製造方法
JP4577319B2 (ja) シリコン単結晶の育成方法
JP2010155748A (ja) アニ―ルウェハの製造方法
JP4715782B2 (ja) シリコン単結晶の育成方法およびシリコンウェーハ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120813

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130808

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150813

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160811

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170811

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180809

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190808

Year of fee payment: 12