JP4512600B2 - ピクセル構造の製造方法 - Google Patents
ピクセル構造の製造方法 Download PDFInfo
- Publication number
- JP4512600B2 JP4512600B2 JP2007014145A JP2007014145A JP4512600B2 JP 4512600 B2 JP4512600 B2 JP 4512600B2 JP 2007014145 A JP2007014145 A JP 2007014145A JP 2007014145 A JP2007014145 A JP 2007014145A JP 4512600 B2 JP4512600 B2 JP 4512600B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- data line
- pattern
- electrically connected
- contact resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 40
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 34
- 239000004065 semiconductor Substances 0.000 claims description 33
- 238000002161 passivation Methods 0.000 claims description 26
- 239000003990 capacitor Substances 0.000 claims description 9
- 238000003860 storage Methods 0.000 claims description 7
- 239000010408 film Substances 0.000 claims description 6
- 239000010409 thin film Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 160
- 238000005530 etching Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 235000015847 Hesperis matronalis Nutrition 0.000 description 1
- 240000004533 Hesperis matronalis Species 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
図1−7は、本発明の好適な実施例によるピクセル構造を製造する方法の上面図である。ここでそれぞれ、図1A、2A、3A、4A、5A、6A、7Aは、上面図におけるラインA−A’に沿った断面図である。またそれぞれ、図1B、2B、3B、4B、5B、6B、7Bは、上面図におけるラインB−B’に沿った断面図である。そしてそれぞれ、図1C、2C、3C、4C、5C、6C、7Cは、上面図におけるラインC−C’に沿った断面図である。
図9−14は、本発明のもう一つの好適な実施形態による、ピクセル構造を製造する方法の上面図である。ここで、図9A、10A、11A、12A、13A、14Aは、上面図のラインA−A’に沿った断面図である。図9B、10B、11B、12B、13B、14Bは、ラインB−B’に沿った断面図である。そして、図9C、10C、11C、12C、13C、14Cは、ラインC−C’に沿った断面図である。まず、図9、9A、9B、9Cを参照すると、走査線102と、走査線102に接続しているゲート104と、少なくとも1つの第1補助パターン108を、基板100の上に形成する。好適な実施形態において、上述のステップは、基板100上に、ボトム電極線106を形成することを更に含む。もう一つの好適な実施形態において、上述のステップは、基板100上に、走査線102に接続している走査線端子103を形成することを更に含む。さらに、ボトム電極線106に接続しているボトム電極線端子105が、基板100上にさらに形成される。さらにまた、第1導電パターン107が、後にデータ線端子を形成する位置に、さらに形成する。このステップは、図1に示した第1の実施形態におけるステップと同一または類似であるので、ここでは改めて説明しない。
102 走査線
103 走査線端子
104 ゲート
105 ボトム電極端子
106 ボトム電極線
107 第1導電パターン
108 第2補助パターン
110 絶縁層
110a ゲート絶縁層
110e ゲート絶縁層
112 半導体層
112a 半導体層
112b チャンネル層
112e チャンネル層
114 接触抵抗層
114a 接触抵抗層
114b 接触抵抗層
114c 接触抵抗層
114e 接触抵抗層
116 フォトレジスト層
118 ソース
120 ドレイン
122 データ線
122 半導体層
124 補助パターン
126 トップ電極
128 データ線端子
130 第2の導電パターン
132 第3の導電パターン
140 不動態化層
142 第1接触口
144 第2接触口
146 接触開口部
150 ピクセル電極
152 第1のコンタクトパターン
154 第2のコンタクトパターン
156 第3のコンタクトパターン
216 フォトレジスト層
Claims (19)
- ゲートと、少なくとも1つの第1補助パターンと、基板上で前記ゲートに接続された走査線とを形成するステップと、
絶縁層、半導体層、接触抵抗層、フォトレジスト層を、順番に形成するステップと、
前記フォトレジスト層上で露出および現像プロセスを実行することにより、第1の部分と第2の部分を形成し、前記走査線と前記第1補助パターンとの上にある前記接触抵抗層を露出させるステップを含み、前記第1の部分は、前記ゲートおよび走査線と後に形成されるデータ線と交差する領域より上にある接触抵抗層を覆い、前記第2の部分は、前記第1の部分で覆われず露出していない接触抵抗層の他の部分を覆い、
前記露出した接触抵抗層と半導体層を除去して、前記絶縁層の一部を露出させ、前記第2の部分を除去するステップと、
前記露出した絶縁層と、前記第1の部分に覆われていない接触抵抗層と半導体層とを除去して、ゲート絶縁層とチャンネル層を形成し、前記第1の部分を除去するステップと、
ソース、ドレイン、少なくとも一つの第2補助パターン、前記ソースに接続されたデータ線を形成するステップを含み、前記データ線と前記第1補助パターンは並列に接続され、前記第2補助パターンと前記走査線は並列に接続され、
前記ソースと前記ドレインの間の前記接触抵抗層を取り除いて、薄膜トランジスタを仕上げるステップと、
不動態化層およびピクセル電極を形成するステップを含み、前記ピクセル電極は、前記不動態化層を通ることによって前記ドレインに電気的に接続することを特徴とするピクセル構造の製造方法。 - 前記絶縁層、前記半導体層、前記接触抵抗層は、順番に形成されることを特徴とする請求項1に記載のピクセル構造の製造方法。
- ゲートと走査線と第1補助パターンとが基板の上でつくられるとき、ボトム電極線が基板の上でさらに形成され、
フォトレジスト層の第1の部分は、ボトム電極線と後に形成されるデータ線とが交差する領域上の接触抵抗層を覆い、
ソースと、ドレインと、データ線と第2補助パターンとがつくられるとき、トップ電極をボトム電極線の形成予定の蓄積コンデンサの領域より上にさらに形成し、蓄積コンデンサをつくることを特徴とする請求項1に記載のピクセル構造の製造方法。 - 前記不動態化層が形成された後に第1の接触口と第2の接触口を形成するステップを更に含み、それにより、前記ピクセル電極が前記不動態化層の上に形成されたあと、前記ピクセル電極は、前記ドレインおよび前記トップ電極に、前記第1の接触口と前記第2の接触口をそれぞれ介して電気的に接続されることを特徴とする請求項3に記載のピクセル構造の製造方法。
- ゲートと走査線と第1補助パターンとが基板上でつくられるとき、走査線に電気的に接続される走査線端子が基板上でさらに形成され、第1導電パターンが基板上でさらに形成され、
前記走査線と前記第1補助パターンとの上にある前記接触抵抗層を露出させるステップにおいて、前記走査線端子と前記第1導電パターンとの上にある前記接触抵抗層を露出させることで、前記第1の部分を除去するステップにおいて、前記走査線端子と前記第1導電パターンとを前記ゲート絶縁膜から露出させ、
ソース、ドレイン、データ線と第2補助パターンがつくられるとき、データ線に電気的に接続されるデータ線端子と第2導電パターンがさらに形成され、
前記データ線端子が前記露出した第1導電パターンに電気的に接続され、前記第2導電パターンが前記露出した走査線端子に電気的に接続されることを特徴とする、請求項1に記載のピクセル構造の製造方法。 - 前記ピクセル電極が形成されるときに、前記データ線端子と第2導電パターンより上に、第1のコンタクトパターンと第2コンタクトパターンをそれぞれ形成するステップを更に含み、前記第1のコンタクトパターンは前記データ線端子に電気的に接続し、前記第2コンタクトパターンは前記第2導電パターンに電気的に接続していることを特徴とする請求項5に記載のピクセル構造の製造方法。
- ハーフトーンマスクまたはスリットマスクを用いた露出プロセスによって、前記第1の部分と前記第2の部分を有するフォトレジスト層が形成されることを特徴とする請求項1に記載のピクセル構造の製造方法。
- 前記不動態化層は、無機誘電層、有機平坦化層、その組合せのいずれかからなることを特徴とする請求項1に記載のピクセル構造の製造方法。
- 前記フォトレジスト層の第1の部分の厚さは、第2の部分の厚さより大きいことを特徴とする請求項1に記載のピクセル構造の製造方法。
- 前記ソースと前記ドレインの間にある前記接触抵抗層を取り除くステップは、前記半導体層の厚さの一部を除去することを更に含むことを特徴とする請求項1に記載のピクセル構造の製造方法。
- ゲートと、前記ゲートに接続された走査線と、基板上の少なくとも1つの第1補助パターンとを形成するステップと、
絶縁層、半導体層、接触抵抗層、フォトレジスト層を、順番に形成するステップと、
前記フォトレジスト層上で露出および現像プロセスを実行することにより、第1の部分と第2の部分を形成するステップを含み、前記第1の部分は、走査線と後に形成されるデータ線と交差する領域および前記ゲートより上にある接触抵抗層を覆い、前記第2の部分は、前記第1の部分に隣接し、
前記第1の部分および前記第2の部分によって覆われていない接触抵抗層と半導体層を除去して、前記絶縁層の一部を露出させ、前記第2の部分を除去するステップと、
前記露出した絶縁層と、前記第1の部分によって覆われていない接触抵抗層を除去して、ゲート絶縁層とチャンネル層を形成し、前記第1の部分を除去するステップと、
ソース、ドレイン、少なくとも一つの第2補助パターン、前記ソースに接続されたデータ線を形成して薄膜トランジスタを仕上げるステップを含み、前記データ線と前記第1補助パターンは並列に接続され、前記第2補助パターンと前記走査線は並列に接続され、
不動態化層およびピクセル電極を形成するステップを含み、前記ピクセル電極は、前記不動態化層を通ることによって前記ドレインに電気的に接続することを特徴とするピクセル構造の製造方法。 - 前記絶縁層、前記半導体層、前記接触抵抗層は、順番に形成されることを特徴とする請求項11に記載のピクセル構造の製造方法。
- ゲートと走査線と第1補助パターンとが基板の上でつくられるとき、ボトム電極線が基板の上でさらに形成され、
フォトレジスト層の第1の部分は、ボトム電極線と後に形成されるデータ線とが交差する領域上の接触抵抗層を覆い、
ソースと、ドレインと、データ線と第2補助パターンとがつくられるとき、トップ電極を前記ボトム電極線の形成予定の蓄積コンデンサの領域より上にさらに形成し、蓄積コンデンサをつくることを特徴とする請求項11に記載のピクセル構造の製造方法。 - 前記不動態化層が形成された後に第1の接触口と第2の接触口を形成するステップを更に含み、それにより、前記ピクセル電極が前記不動態化層の上に形成されたあと、前記ピクセル電極は、前記ドレインおよび前記トップ電極に、前記第1の接触口と前記第2の接触口をそれぞれ介して電気的に接続されることを特徴とする請求項13に記載のピクセル構造の製造方法。
- ゲートと走査線と第1補助パターンとが基板上でつくられるとき、走査線に電気的に接続される走査線端子が基板上でさらに形成され、第1導電パターンが基板上でさらに形成され、前記第1の部分を除去するステップにおいて、前記露出した絶縁層を除去することで前記走査線端子と前記第1導電パターンと前記ゲート絶縁膜から露出させ、
ソース、ドレイン、データ線と第2補助パターンがつくられるとき、データ線に電気的に接続されるデータ線端子と第2導電パターンはさらに形成され、
前記データ線端子が前記露出した第1導電パターンに電気的に接続され、前記第2導電パターンが前記露出した走査線端子に電気的に接続されることを特徴とする、請求項11に記載のピクセル構造の製造方法。 - 前記ピクセル電極が形成されるときに、前記データ線端子と第2導電パターンより上に、第1のコンタクトパターンと第2コンタクトパターンをそれぞれ形成するステップを更に含み、前記第1のコンタクトパターンは前記データ線端子に電気的に接続し、前記第2コンタクトパターンは前記第2導電パターンに電気的に接続していることを特徴とする請求項15に記載のピクセル構造の製造方法。
- ハーフトーンマスクまたはスリットマスクを用いた露出プロセスによって、前記第1の部分と前記第2の部分を有するフォトレジスト層が形成されることを特徴とする請求項11に記載のピクセル構造の製造方法。
- 前記不動態化層は、無機誘電層、有機平坦化層、その組合せのいずれかからなることを特徴とする請求項11に記載のピクセル構造の製造方法。
- 前記フォトレジスト層の第1の部分の厚さは、第2の部分の厚さより大きいことを特徴とする請求項11に記載のピクセル構造の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW095113330A TWI294185B (en) | 2006-04-14 | 2006-04-14 | Manufacturing method of a pixel structure |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007286598A JP2007286598A (ja) | 2007-11-01 |
JP4512600B2 true JP4512600B2 (ja) | 2010-07-28 |
Family
ID=38626360
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007014145A Active JP4512600B2 (ja) | 2006-04-14 | 2007-01-24 | ピクセル構造の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7700388B2 (ja) |
JP (1) | JP4512600B2 (ja) |
KR (1) | KR100848506B1 (ja) |
TW (1) | TWI294185B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008117355A1 (ja) * | 2007-03-22 | 2008-10-02 | Pioneer Corporation | 半導体基板製造装置、半導体基板製造方法及び半導体基板 |
FR2959350B1 (fr) * | 2010-04-26 | 2012-08-31 | Commissariat Energie Atomique | Procede de fabrication d?un dispositif microelectronique et dispositif microelectronique ainsi fabrique |
TWI609214B (zh) * | 2017-01-06 | 2017-12-21 | 友達光電股份有限公司 | 畫素結構 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06160904A (ja) * | 1992-11-26 | 1994-06-07 | Matsushita Electric Ind Co Ltd | 液晶表示装置とその製造方法 |
JP2001215530A (ja) * | 2000-02-04 | 2001-08-10 | Matsushita Electric Ind Co Ltd | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 |
JP2002214638A (ja) * | 2000-10-31 | 2002-07-31 | Samsung Electronics Co Ltd | 制御信号部及びその製造方法とこれを含む液晶表示装置及びその製造方法 |
JP2002246607A (ja) * | 2001-02-05 | 2002-08-30 | Samsung Electronics Co Ltd | 薄膜トランジスタ基板及びその製造方法 |
JP2002368011A (ja) * | 2001-06-06 | 2002-12-20 | Matsushita Electric Ind Co Ltd | 絶縁ゲート型トランジスタと液晶表示装置 |
JP2005506712A (ja) * | 2001-10-23 | 2005-03-03 | サムスン エレクトロニクス カンパニー リミテッド | 配線用エッチング液とこれを利用した配線の製造方法及びこれを利用した薄膜トランジスタアレイ基板の製造方法 |
JP2005115297A (ja) * | 2003-10-03 | 2005-04-28 | Ind Technol Res Inst | 多層相補型導線構造およびその製造方法 |
JP2005521919A (ja) * | 2002-04-04 | 2005-07-21 | サムスン エレクトロニクス カンパニー リミテッド | 表示装置用薄膜トランジスタアレイ基板の製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0616904A (ja) | 1992-07-02 | 1994-01-25 | Matsushita Electric Works Ltd | 封止用エポキシ樹脂成形材料 |
US6678018B2 (en) * | 2000-02-10 | 2004-01-13 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate for a liquid crystal display and the method for fabricating the same |
KR20020064022A (ko) | 2001-01-31 | 2002-08-07 | 삼성전자 주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
KR100796795B1 (ko) * | 2001-10-22 | 2008-01-22 | 삼성전자주식회사 | 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
JP2004054069A (ja) | 2002-07-23 | 2004-02-19 | Advanced Display Inc | 表示装置及び表示装置の断線修復方法 |
KR100886241B1 (ko) * | 2002-09-10 | 2009-02-27 | 엘지디스플레이 주식회사 | 액정표시소자의 제조방법 |
KR101189143B1 (ko) | 2004-03-31 | 2012-10-10 | 엘지디스플레이 주식회사 | 횡전계형 액정표시장치 |
KR100628272B1 (ko) * | 2004-06-30 | 2006-09-27 | 엘지.필립스 엘시디 주식회사 | Cot형 액정표시소자의 제조방법 |
-
2006
- 2006-04-14 TW TW095113330A patent/TWI294185B/zh active
- 2006-11-28 US US11/563,824 patent/US7700388B2/en active Active
-
2007
- 2007-01-09 KR KR1020070002288A patent/KR100848506B1/ko active IP Right Grant
- 2007-01-24 JP JP2007014145A patent/JP4512600B2/ja active Active
-
2010
- 2010-02-05 US US12/701,054 patent/US7858413B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06160904A (ja) * | 1992-11-26 | 1994-06-07 | Matsushita Electric Ind Co Ltd | 液晶表示装置とその製造方法 |
JP2001215530A (ja) * | 2000-02-04 | 2001-08-10 | Matsushita Electric Ind Co Ltd | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 |
JP2002214638A (ja) * | 2000-10-31 | 2002-07-31 | Samsung Electronics Co Ltd | 制御信号部及びその製造方法とこれを含む液晶表示装置及びその製造方法 |
JP2002246607A (ja) * | 2001-02-05 | 2002-08-30 | Samsung Electronics Co Ltd | 薄膜トランジスタ基板及びその製造方法 |
JP2002368011A (ja) * | 2001-06-06 | 2002-12-20 | Matsushita Electric Ind Co Ltd | 絶縁ゲート型トランジスタと液晶表示装置 |
JP2005506712A (ja) * | 2001-10-23 | 2005-03-03 | サムスン エレクトロニクス カンパニー リミテッド | 配線用エッチング液とこれを利用した配線の製造方法及びこれを利用した薄膜トランジスタアレイ基板の製造方法 |
JP2005521919A (ja) * | 2002-04-04 | 2005-07-21 | サムスン エレクトロニクス カンパニー リミテッド | 表示装置用薄膜トランジスタアレイ基板の製造方法 |
JP2005115297A (ja) * | 2003-10-03 | 2005-04-28 | Ind Technol Res Inst | 多層相補型導線構造およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20100136720A1 (en) | 2010-06-03 |
US7700388B2 (en) | 2010-04-20 |
US7858413B2 (en) | 2010-12-28 |
TW200739918A (en) | 2007-10-16 |
TWI294185B (en) | 2008-03-01 |
KR20070102384A (ko) | 2007-10-18 |
JP2007286598A (ja) | 2007-11-01 |
US20070243648A1 (en) | 2007-10-18 |
KR100848506B1 (ko) | 2008-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10673001B2 (en) | Flexible display substrate, method for fabricating the same and display device | |
JP4336341B2 (ja) | 薄膜トランジスタ液晶ディスプレイ、積層蓄積コンデンサ構造及びその形成方法 | |
WO2017045334A1 (zh) | 阵列基板、显示面板、显示装置以及阵列基板的制作方法 | |
US7608493B2 (en) | Thin-film transistor substrate and method of manufacturing the same | |
US8357570B2 (en) | Pixel structure and method for fabricating the same | |
US7768015B2 (en) | Pixel structure of display panel and method of making the same | |
KR20110067765A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
US8426894B2 (en) | Pixel structure | |
US6998640B2 (en) | Thin film transistor structure | |
JP2002190598A (ja) | 薄膜トランジスタアレイ基板およびその製造方法 | |
US8501552B2 (en) | Pixel structure and method of fabricating the same | |
JP4512600B2 (ja) | ピクセル構造の製造方法 | |
US7026649B2 (en) | Thin film transistor and active matrix flat panel display using the same | |
US6972819B2 (en) | Method of manufacturing IPS-LCD using 4-mask process | |
US8143624B2 (en) | Display device and method of manufacturing the same | |
CN100386866C (zh) | 像素阵列基板的制造方法 | |
US8288212B2 (en) | Pixel structure of a thin film transistor liquid crystal display and fabricating method thereof | |
KR20040090401A (ko) | Ips-lcd 제조방법 | |
KR100897720B1 (ko) | 액정표시장치의 제조방법 | |
US20060079036A1 (en) | Method of manufacturing gate, thin film transistor and pixel | |
KR100848102B1 (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
US7081930B2 (en) | Process for fabrication of a liquid crystal display with thin film transistor array free from short-circuit | |
JP2008098606A (ja) | 液晶表示装置の薄膜トランジスタアレイ基板及びその製造方法 | |
KR20050075520A (ko) | Tft lcd 기판의 다중층 배선 형성방법과 이에 의한tft lcd 기판 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090630 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100427 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100510 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4512600 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |