KR20020064022A - 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 - Google Patents
액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20020064022A KR20020064022A KR1020010004618A KR20010004618A KR20020064022A KR 20020064022 A KR20020064022 A KR 20020064022A KR 1020010004618 A KR1020010004618 A KR 1020010004618A KR 20010004618 A KR20010004618 A KR 20010004618A KR 20020064022 A KR20020064022 A KR 20020064022A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- data line
- line
- auxiliary
- layer
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 32
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000010408 film Substances 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims description 33
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 26
- 238000002834 transmittance Methods 0.000 claims description 11
- 230000001681 protective effect Effects 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 83
- 239000004020 conductor Substances 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910001080 W alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/50—Protective arrangements
- G02F2201/506—Repairing, e.g. with redundant arrangement against defective part
Landscapes
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
절연 기판 위에 게이트선, 게이트 전극 및 게이트 패드를 포함하는 게이트 배선을 형성하고, 그 위에 게이트 절연막을 형성한다. 다음, 비정질 규소층과 도핑된 비정질 규소층을 증착하고 위치에 따라 두께가 다른 감광막 패턴을 형성한다. 감광막 패턴을 마스크로 하여 비정질 규소층, 도핑된 비정질 규소층 및 게이트 절연막을 식각하여 반도체층 및 저항성 접촉층을 형성하고 게이트선을 드러내는 접촉 구멍을 형성한다. 다음, 데이터선, 소스 전극, 드레인 전극 및 데이터 패드를 포함하는 데이터 배선과 접촉 구멍을 통해 게이트선과 연결되는 보조 게이트선을 형성한다. 다음, 보호막을 형성하고 화소 전극을 형성한다. 여기서, 게이트 배선을 형성할 때 데이터선과 중첩되는 위치에 보조 데이터선을 형성하고, 반도체층 및 저항성 접촉층을 형성할 때 보조 데이터선을 드러내는 접촉 구멍을 형성하여 그 위에 형성되는 데이터선과 연결할 수도 있다. 이와 같이 게이트선과 데이터선 중 어느 하나 이상과 중첩되는 보조 배선을 형성하여 단선으로 인한 불량을 방지할 수 있다.
Description
본 발명은 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한것으로, 더욱 상세하게는 이중 배선을 갖는 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중의 하나로서, 전극이 형성되어 있는 두 장의 유리 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져 있으며, 두 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시켜 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치의 한 기판에는 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지는 것이 일반적이며, 이러한 박막 트랜지스터 기판에는 박막 트랜지스터 외에도 게이트선과 외부로부터 신호를 인가받아 게이트선에 전달하는 게이트 패드 등을 포함하는 게이트 배선, 데이터선과 외부로부터 신호를 인가받아 데이터선으로 전달하는 데이터 패드 등을 포함하는 데이터 배선이 형성되어 있다.
일반적으로 배선은 저항이 낮은 금속을 사용하여 형성하는데, 단일막으로 형성하는 경우에 공정 중에 배선의 단선이 발생하면 생산 수율이 감소하는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 배선의 단선을 방지하는 것이다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고,
도 2는 도 1에서 Ⅱ-Ⅱ 선에 대한 단면도이고,
도 3a는 본 발명의 제1 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판을 도시한 배치도이고,
도 3b는 도 3a에서 Ⅲb-Ⅲb 선에 대한 단면도이고,
도 4a는 도 3b 다음 단계에서의 단면도이고,
도 4b 및 도 4c는 도 4a 다음 단계에서의 공정을 그 순서에 따라 차례로 도시한 단면도이고,
도 5a는 도 4c 다음 단계에서의 배치도이고,
도 5b는 도 5a에서 Ⅴb-Ⅴb 선에 대한 단면도이고,
도 6a는 도 5a 다음 단계에서의 배치도이고,
도 6b는 도 6a에서 Ⅵb-Ⅵb 선에 대한 단면도이고,
도 7a는 도 6a 다음 단계에서의 배치도이고,
도 7b는 도 7a에서 Ⅶb-Ⅶb 선에 대한 단면도이고,
도 8은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고,
도 9는 도 8에서 Ⅸ-Ⅸ 선에 대한 단면도이고,
도 10a는 본 발명의 제2 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판을 도시한 배치도이고,
도 10b는 도 10a에서 Ⅹb-Ⅹb 선에 대한 단면도이고,
도 11a는 도 10b 다음 단계에서의 단면도이고,
도 11b 및 도 11c는 도 11a 다음 단계에서의 공정을 그 순서에 따라 도시한 단면도이고,
도 12a는 도 11c 다음 단계에서의 배치도이고,
도 12b는 도 12a에서 ?b-?b 선에 대한 단면도이고,
도 13a는 도 12a 다음 단계에서의 배치도이고,
도 13b는 도 13a에서 XⅢb-XⅢb 선에 대한 단면도이고,
도 14a는 도 13a 다음 단계에서의 배치도이고,
도 14b는 도 14a에서 XⅣb-XⅣb 선에 대한 단면도이다.
이러한 과제를 달성하기 위하여 본 발명에서는 게이트 절연막에 뚫린 접촉 구멍을 통해 연결되는 이중 배선을 형성한다.
본 발명에 따르면, 절연 기판 위에 게이트선이 형성되어 있고, 게이트선은절연막으로 덮여 있으며, 절연막 위에 데이터선이 형성되어 있다. 게이트선과 동일한 층으로 형성되어 있으며 절연막에 뚫려 있는 제1 접촉 구멍을 통해 데이터선과 연결되는 보조 데이터선 및, 데이터선과 동일한 층으로 형성되어 있으며 절연막에 뚫려 있는 제2 접촉 구멍을 통해 게이트선과 연결되는 보조 게이트선 중 어느 하나 이상이 위치하고 있다.
이러한 액정 표시 장치용 박막 트랜지스터 기판에서는, 절연 기판 위에 게이트선 및 게이트 전극을 포함하는 게이트 배선이 형성되어 있고, 게이트 배선을 게이트 절연막이 덮고 있다. 게이트 전극 상부에는 섬 모양으로 반도체층이 형성되어 있고, 반도체층 및 게이트 절연막 위에 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선이 형성되어 있다. 데이터 배선을 보호막이 덮고 있으며, 보호막 위에 화소 전극이 형성되어 있다. 게이트선과 동일한 층으로 형성되어 있으며 게이트 절연막에 뚫려 있는 제1 접촉 구멍을 통해 데이터선과 연결되는 보조 데이터선 및, 데이터선과 동일한 층으로 형성되어 있으며 게이트 절연막에 뚫려 있는 제2 접촉 구멍을 통해 게이트선과 연결되는 보조 게이트선 중 어느 하나 이상이 위치하고 있다.
여기서, 보조 데이터선은 데이터선과 중첩되며, 보조 게이트선은 게이트선과 중첩되는 것이 바람직하다.
한편, 반도체층과 데이터 배선 사이에 저항성 접촉층이 더 형성되어 있을 수 있다.
이러한 액정 표시 장치용 박막 트랜지스터 기판을 제조하기 위해 먼저, 절연기판 위에 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성한다. 다음, 게이트 절연막과 비정질 규소층을 차례로 증착하고, 위치에 따라 두께가 다른 감광막 패턴을 이용하여 게이트 절연막에 적어도 하나 이상의 접촉 구멍을 형성함과 동시에 비정질 규소로 이루어진 반도체층을 형성한다. 다음, 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선을 형성하고, 보호막과 화소 전극을 차례로 형성한다.
여기서, 데이터 배선을 형성할 때 게이트선과 중첩되는 보조 게이트선을 형성하고, 접촉 구멍은 게이트선을 드러내며, 접촉 구멍을 통해 게이트선과 보조 게이트선을 연결하는 것이 바람직하다.
한편, 게이트 배선을 형성할 때 데이터선과 중첩되는 보조 데이터선을 형성하고, 접촉 구멍은 보조 데이터선을 드러내며, 접촉 구멍을 통해 데이터선과 보조 데이터선을 연결할 수도 있다.
그리고, 게이트 배선을 형성할 때 데이터선과 중첩되는 보조 데이터선을 형성하고 데이터 배선을 형성할 때 게이트선과 중첩되는 보조 게이트선을 형성하며, 접촉 구멍은 게이트선 및 보조 데이터선을 각각 드러내고, 접촉 구멍을 통해 게이트선과 보조 게이트선을 연결하며 데이터선과 보조 데이터선을 연결할 수도 있다.
이때, 감광막 패턴은 제1 두께를 가지는 제1 부분, 제1 두께보다 두꺼운 제2 부분, 두께를 갖지 않으며 제1 및 제2 부분을 제외한 제3 부분을 포함하며, 제1 영역, 제1 영역보다 낮은 투과율을 가지는 제2 영역 및 제1 영역보다 높은 투과율을 가지는 제3 영역을 포함하는 광마스크를 이용하여 형성하고, 마스크의 제1, 제2 및제3 영역은 감광막 패턴의 제1, 제2 및 제3 부분에 각각 대응하도록 정렬하는 것이 바람직하다. 또한, 감광막 패턴에서 제3 부분은 접촉 구멍이 형성될 부분, 제2 부분은 반도체층 상부, 제3 부분은 제1 및 제2 부분을 제외한 부분에 위치하도록 형성하는 것이 바람직하다. 제1 내지 제3 영역의 투과율을 다르게 조절하기 위해 광마스크에 반투과막 또는 노광기의 분해능보다 작은 슬릿 패턴이 형성되어 있을 수 있다.
한편, 반도체층과 데이터 배선 사이에 저항성 접촉층을 더 형성할 수 있으며, 반도체층, 저항성 접촉층 및 접촉 구멍을 한 번의 사진 공정으로 형성할 수 있다.
이러한 본 발명에서는 한 번의 사진 공정을 통하여 반도체층과 저항성 접촉층을 형성할 때 게이트선 또는 데이터선과 연결되는 접촉 구멍을 형성하고, 게이트선 또는 데이터선과 중첩되는 보조 게이트선과 보조 데이터선을 형성하여 단선의 발생을 줄일 수 있다.
그러면, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.
먼저, 도 1 및 도 2를 참조하여 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고, 도 2는 도 1에서 Ⅱ-Ⅱ 선을 따라 잘라 도시한 단면도이다.
도 1 및 도 2에서와 같이, 절연 기판(10) 위에 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐 합금(MoW), 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 도전체로 이루어진 게이트 배선(21, 22, 23)이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(21), 게이트선(21)의 일부인 게이트 전극(22), 게이트선(21)의 끝에 연결되어 외부로부터 주사 신호를 인가받아 게이트선(21)으로 전달하는 게이트 패드(23)를 포함한다.
게이트 배선(21, 22, 23)은 단일층으로 형성할 수도 있지만, 이중층이나 삼중층으로 형성할 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하며, 그 예로 Cr/Al(또는 Al 합금)의 이중층 또는 Al/Mo의 이중층을 들 수 있다.
게이트 배선(21, 22, 23) 위에는 질화 규소(SiNX) 따위로 이루어진 게이트 절연막(30)이 형성되어 있다.
게이트 절연막(30) 위에는 비정질 규소 따위의 반도체로 이루어진 반도체층(41)이 섬 모양으로 형성되어 있으며, 반도체층(41) 위에는 인(P)과 같은 n형 불순물이 도핑되어 있는 비정질 규소 따위의 반도체로 이루어진 저항성 접촉층(52, 53)이 게이트 전극(22)을 중심으로 양쪽으로 분리되어 형성되어 있다.
저항성 접촉층(52, 53) 위에는 알루미늄 또는 알루미늄 합금, 몰리브덴 또는몰리브덴-텅스텐 합금, 크롬, 탄탈륨 등의 금속 또는 도전체로 이루어진 데이터 배선(61, 62, 63, 64)과 보조 게이트선(65)이 형성되어 있다. 데이터 배선은 세로 방향으로 뻗어 있는 데이터선(61), 데이터선(61)의 일부인 소스 전극(62), 게이트 전극(22)을 중심으로 소스 전극(62)과 마주하는 드레인 전극(63), 데이터선(61)에 연결되어 외부로부터 화상 신호를 인가받아 데이터선(61)에 전달하는 데이터 패드(64)를 포함한다. 보조 게이트선(65)은 화소 영역마다 분리되어 데이터 배선(61, 62, 63, 64)과 동일한 층으로 형성되어 있으며, 절연막(30)에 뚫려 있는 접촉 구멍(31)을 통해 게이트선(21)과 연결되어 있다.
데이터 배선(61, 62, 63, 64)도 게이트 배선(21, 22, 23)과 마찬가지로 단일층으로 형성할 수 있지만, 이중층이나 삼중층으로 형성할 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 형성하는 것이 바람직하다.
데이터 배선(61, 62, 63, 64) 및 게이트 절연막(30) 위에는 질화 규소 또는 유기 절연막으로 이루어진 보호막(70)이 형성되어 있다. 보호막(70)은 게이트 절연막(30)과 함께 게이트 패드(23)를 드러내는 접촉 구멍(73)을 가지고 있을 뿐만 아니라, 데이터 패드(64)를 드러내는 접촉 구멍(74)과 드레인 전극(63)을 드러내는 접촉 구멍(72)을 가지고 있다.
보호막(70) 위에는 ITO(indium tin oxde) 또는 IZO(indium zinc oxide)와 같은 투명 도전 물질로 이루어진 화소 전극(80), 보조 게이트 패드(83) 및 보조 데이터 패드(84)가 형성되어 있다.
화소 전극(80)은 접촉 구멍(72)을 통하여 드레인 전극(63)과 연결되어 화상 신호를 전달받는다. 보조 게이트 패드(83)와 보조 데이터 패드(84)는 접촉 구멍(73, 74)을 통해 게이트 패드(23) 및 데이터 패드(64)와 각각 연결되어 있으며, 이들은 패드(23, 64)와 외부 회로 장치와의 접착성을 보완하고 패드(23, 64)를 보호하는 역할을 한다.
이와 같이 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판에서는 게이트선(21) 상부에 접촉 구멍(31)을 통해 게이트선(21)과 연결되어 있는 보조 게이트선(65)이 형성되어 있어서 게이트선(21)의 단선 불량을 방지할 수 있으며, 생산 수율을 향상시킬 수 있다.
그러면, 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 3a 내지 도 7b, 앞서의 도 1 및 도 2를 참조하여 설명한다.
먼저, 도 3a 및 도 3b에서와 같이, 절연 기판(10) 위에 게이트 배선용 도전체 또는 금속을 스퍼터링 따위의 방법으로 1,000Å 내지 3,000Å의 두께로 증착하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 게이트선(21), 게이트 전극(22) 및 게이트 패드(23)를 포함하는 게이트 배선을 형성한다.
다음, 도 4a 및 도 4b에서와 같이, 게이트 절연막(30), 비정질 규소층 및 n형 불순물이 도핑된 비정질 규소층을 화학 기상 증착법 따위를 이용하여 각각 1,500Å 내지 5,000Å, 500Å 내지 1,500Å 및 300Å 내지 600Å의 두께로 차례로 증착한 후, 감광막을 도포한다. 다음, 위치에 따라 투과율이 다른 마스크(100)를사용하여 감광막에 빛을 조사한 후 현상하여 위치에 따라 두께가 다른 감광막 패턴(112, 114)을 형성한다. 이때, 감광막 패턴(112, 114) 중에서 섬 모양의 저항성 접촉층(51)과 그 하부의 반도체층(41)이 형성될 부분(A)에 위치한 제1 부분(112)은 그 이외의 나머지 영역(C)에 위치한 제2 부분(114)보다 두께가 두꺼우며, 게이트선(21) 상부의 B부분의 감광막은 제거한다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, C 영역의 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투과막을 사용한다.
이때, 슬릿 사이에 위치한 패턴의 선폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광 시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투과막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
여기서, 감광막의 제2 부분(114)은 리플로우가 가능한 물질로 이루어진 감광막을 이용하고 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크로 노광한 다음 현상하고 리플로우시켜 감광막이 잔류하지 않는 부분으로 감광막의 일부를 흘러내리도록 함으로써 형성할 수도 있다.
다음, 감광막 패턴(114) 및 그 하부의 막들, 도핑된 비정질 규소층(50), 비정질 규소층(40) 및 게이트 절연막(30)에 대한 식각을 진행한다.
먼저, 도 4b에서와 같이, B 부분의 노출되어 있는 도핑된 비정질규소층(50), 비정질 규소층(40) 및 게이트 절연막(30)을 제거하여 게이트선(21)을 드러내는 접촉 구멍(31)을 형성한다. 이 과정에서 감광막 패턴(112, 114)은 거의 식각되지 않는 조건 하에서 행하는 것이 좋다.
다음, 도 4c에서와 같이, 감광막 패턴을 애싱하여 C 부분의 감광막 패턴(114)을 제거하여 도핑된 비정질 규소층(50)을 드러낸다. 이때, A 부분의 감광막 패턴(112)도 역시 식각되므로 두께가 얇아지는데, 감광막 패턴(112)이 모두 제거되어 A 부분의 도핑된 비정질 규소층(50)이 드러나는 일이 없도록 해야 한다. 다음, C 부분의 도핑된 비정질 규소층(50)과 비정질 규소층(40)을 제거한다.
다음, A 부분에 남아 있는 감광막 패턴(112)을 제거하면 도 5a 및 도 5b에서와 같이, 게이트 전극(22) 상부에 섬 모양의 저항성 접촉층(51)과 그 하부의 반도체층(41)이 형성된다.
다음, 도 6a 및 도 6b에서와 같이, 데이터 배선용 도전체 또는 금속을 스퍼터링 따위의 방법으로 1,500Å 내지 3,000Å의 두께로 증착하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 데이터선(61), 소스 전극(62), 드레인 전극(63) 및 데이터 패드(64)를 포함하는 데이터 배선과 보조 게이트선(65)을 형성한다. 이때, 보조 게이트선(65)은 화소 영역마다 분리되어 게이트선(21) 상부에 형성되며, 접촉 구멍(31)을 통해 게이트선(21)과 연결된다. 다음, 소스 전극(62)과 드레인 전극(63)으로 가리지 않은 저항성 접촉층(51)을 제거하여 두 부분(52, 53)으로 분리한다.
다음, 도 7a 및 도 7b에서와 같이, 질화 규소를 화학 기상 증착법 따위를 이용하여 증착하거나 유기 절연막을 스핀 코팅하여 3,000Å 이상의 두께로 보호막(70)을 형성하고, 마스크를 이용한 사진 식각 공정으로 패터닝하여 접촉 구멍(72, 73, 74)을 형성한다.
다음, 앞서의 도 1 및 도 2에서와 같이, ITO 또는 IZO와 같은 투명 도전 물질을 스퍼터링 따위의 방법으로 400Å 내지 500Å의 두께로 증착하고, 마스크를 이용한 사진 식각 공정으로 패터닝하여 화소 전극(80), 보조 게이트 패드(83) 및 보조 데이터 패드(84)를 형성한다.
본 발명의 제1 실시예에서는 게이트선(21) 상부에 보조 게이트선(65)을 형성하여 이중 배선을 형성하였으나, 데이터선(61) 상부에 보조 데이터선을 형성할 수도 있다. 이에 대하여 도 8 내지 도 14a를 참조하여 본 발명의 제2 실시예로 설명한다.
먼저, 도 8 및 도 9를 참조하여 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 설명한다.
도 8은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고, 도 9는 도 8에서 Ⅸ-Ⅸ 선에 대한 단면도이다.
도 8 및 도 9에서와 같이, 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 구조는 게이트선(21) 상부에 보조 게이트선이 형성되어 있지 않으며, 데이터선(61) 하부에 보조 데이터선(25)이 형성되어 있는 점을 제외하면 본 발명의 제1 실시예와 동일한 구조를 갖는다.
그러면, 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 10a 내지 도 14b, 앞서의 도 8 및 도 9를 참조하여 설명한다.
먼저, 도 10a 및 도 10b에서와 같이, 절연 기판(10) 위에 게이트 배선용 도전체 또는 금속을 증착하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 게이트선(21), 게이트 전극(22) 및 게이트 패드(23)를 포함하는 게이트 배선과 보조 데이터선(25)을 형성한다. 여기서, 보조 데이터선(25)을 이후 형성될 데이터선(61)과 중첩되는 위치에 형성한다.
다음, 도 11a에서와 같이, 게이트 절연막(30), 비정질 규소층 및 n형 불순물이 도핑된 비정질 규소층을 차례로 증착한 후, 감광막을 도포한다. 다음, 위치에 따라 투과율이 다른 마스크(200)를 사용하여 감광막에 빛을 조사한 후 현상하여 위치에 따라 두께가 다른 감광막 패턴(212, 214)을 형성한다. 이때, 감광막 패턴(212, 214) 중에서 섬 모양의 저항성 접촉층(51)과 그 하부의 반도체층(41)이 형성될 부분(D)에 위치한 제3 부분(212)은 제3 부분(212)을 제외한 영역(F)에 위치한 제4 부분(214)보다 두께가 두꺼우며, 보조 데이터선(25) 상부의 E 부분의 감광막은 제거한다.
다음, 감광막 패턴(214) 및 그 하부의 막들, 도핑된 비정질 규소층(50), 비정질 규소층(40) 및 게이트 절연막(30)에 대한 식각을 진행한다.
먼저, 도 11b에서와 같이, E 부분의 노출되어 있는 도핑된 비정질 규소층(50), 비정질 규소층(40) 및 게이트 절연막(30)을 제거하여 보조 데이터선(25)을 드러내는 접촉 구멍(32)을 형성한다. 이 과정에서 감광막패턴(212, 214)은 거의 식각되지 않는 조건 하에서 행하는 것이 좋다.
다음, 도 11c에서와 같이, 감광막 패턴을 애싱하여 F 부분의 감광막 패턴(214)을 제거하여 도핑된 비정질 규소층(50)을 드러낸다. 이때, D 부분의 감광막 패턴(212)도 역시 식각되므로 두께가 얇아지는데, 감광막 패턴(212)이 모두 제거되어 D 부분의 도핑된 비정질 규소층(50)이 드러나는 일이 없도록 해야 한다. 다음, F 부분의 도핑된 비정질 규소층(50)과 비정질 규소층(40)을 제거한다.
다음, 도 12a 및 도 12b에서와 같이, D 부분에 남아 있는 감광막 패턴(212)을 제거하면 게이트 전극(22) 상부에 섬 모양의 저항성 접촉층(51)과 그 하부의 반도체층(41)이 형성된다.
다음, 도 13a 및 도 13b에서와 같이, 데이터 배선용 도전체 또는 금속을 스퍼터링 따위의 방법으로 증착하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 데이터선(61), 소스 전극(62), 드레인 전극(63) 및 데이터 패드(64)를 포함하는 데이터 배선을 형성한다. 이때, 보조 데이터선(25) 상부에 데이터선(61)이 형성되며, 접촉 구멍(32)을 통해 데이터선(61)과 연결된다. 다음, 소스 전극(62)과 드레인 전극(63)으로 가리지 않은 저항성 접촉층(51)을 제거하여 두 부분(52, 53)으로 분리한다.
다음, 도 14a 및 도 14b에서와 같이, 보호막(70)을 형성하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 접촉 구멍(72, 73, 74)을 형성한다.
다음, 앞서의 도 8 및 도 9에서와 같이, ITO 또는 IZO와 같은 투명 도전 물질을 증착하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 화소 전극(80), 보조 게이트 패드(83) 및 보조 데이터 패드(84)를 형성한다.
한편, 보조 게이트선과 보조 데이터선을 모두 형성할 수도 있는데, 이때는 게이트 배선(21, 22, 23)을 형성할 때 보조 데이터선(25)을 형성하고 데이터 배선(61, 62, 63, 64)을 형성할 때 보조 게이트선(65)을 형성한다. 또한, 저항성 접촉층(51)과 반도체층(41)을 형성하는 공정에서, 게이트선(21) 상부와 보조 데이터선(25) 상부에 감광막 패턴을 형성하지 않고 제1 및 제2 실시예와 동일한 방법으로 식각 공정을 실시하여 게이트 절연막(30)에 게이트선(21)을 드러내는 접촉 구멍(31)과 보조 데이터선(25)을 드러내는 접촉 구멍(32)을 함께 형성한다.
이와 같이 본 발명에서는 한 번의 사진 공정을 통하여 반도체층과 저항성 접촉층을 형성할 때 게이트선 또는 데이터선과 연결되는 접촉 구멍을 형성하고, 게이트선 또는 데이터선과 중첩되는 보조 게이트선과 보조 데이터선을 형성하여 단선의 발생을 줄일 수 있다.
Claims (15)
- 절연 기판 위에 형성되어 있는 게이트선,상기 게이트선을 덮고 있는 절연막,상기 절연막 위에 형성되어 있는 데이터선,상기 게이트선과 동일한 층으로 형성되어 있으며 상기 절연막에 뚫려 있는 제1 접촉 구멍을 통해 상기 데이터선과 연결되는 보조 데이터선 및, 상기 데이터선과 동일한 층으로 형성되어 있으며 상기 절연막에 뚫려 있는 제2 접촉 구멍을 통해 상기 게이트선과 연결되는 보조 게이트선 중 어느 하나 이상을 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
- 절연 기판 위에 형성되어 있는 게이트선 및 게이트 전극을 포함하는 게이트 배선,상기 게이트 배선을 덮고 있는 게이트 절연막,상기 게이트 전극 상부에 섬 모양으로 형성되어 있는 반도체층,상기 반도체층 및 상기 게이트 절연막 위에 형성되어 있는 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선,상기 데이터 배선을 덮고 있는 보호막,상기 보호막 위에 형성되어 있는 화소 전극,상기 게이트선과 동일한 층으로 형성되어 있으며 상기 게이트 절연막에 뚫려있는 제1 접촉 구멍을 통해 상기 데이터선과 연결되는 보조 데이터선 및, 상기 데이터선과 동일한 층으로 형성되어 있으며 상기 게이트 절연막에 뚫려 있는 제2 접촉 구멍을 통해 상기 게이트선과 연결되는 보조 게이트선 중 어느 하나 이상을 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
- 제2항에서,상기 보조 데이터선은 상기 데이터선과 중첩되는 액정 표시 장치용 박막 트랜지스터 기판.
- 제2항에서,상기 보조 게이트선은 상기 게이트선과 중첩되는 액정 표시 장치용 박막 트랜지스터 기판.
- 제2항에서,상기 반도체층과 상기 데이터 배선 사이에 형성되어 있는 저항성 접촉층을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
- 절연 기판 위에 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,게이트 절연막을 증착하는 단계,비정질 규소층을 증착하는 단계,위치에 따라 두께가 다른 감광막 패턴을 이용하여 상기 게이트 절연막에 적어도 하나 이상의 접촉 구멍을 형성함과 동시에 상기 비정질 규소로 이루어진 반도체층을 형성하는 단계,데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선을 형성하는 단계,보호막을 형성하는 단계,화소 전극을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제6항에서,상기 데이터 배선을 형성하는 단계에서 상기 게이트선과 중첩되는 보조 게이트선을 형성하고, 상기 접촉 구멍은 상기 게이트선을 드러내며, 상기 접촉 구멍을 통해 상기 게이트선과 상기 보조 게이트선을 연결하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제6항에서,상기 게이트 배선을 형성하는 단계에서 상기 데이터선과 중첩되는 보조 데이터선을 형성하고, 상기 접촉 구멍은 상기 보조 데이터선을 드러내며, 상기 접촉 구멍을 통해 상기 데이터선과 상기 보조 데이터선을 연결하는 액정 표시 장치용 박막트랜지스터 기판의 제조 방법.
- 제6항에서,상기 게이트 배선을 형성하는 단계에서 상기 데이터선과 중첩되는 보조 데이터선을 형성하고 상기 데이터 배선을 형성하는 단계에서 상기 게이트선과 중첩되는 보조 게이트선을 형성하며, 상기 접촉 구멍은 상기 게이트선 및 상기 보조 데이터선을 각각 드러내고, 상기 접촉 구멍을 통해 상기 게이트선과 상기 보조 게이트선을 연결하며 상기 데이터선과 상기 보조 데이터선을 연결하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제6항에서,상기 감광막 패턴은 제1 두께를 가지는 제1 부분, 상기 제1 두께보다 두꺼운 제2 부분, 두께를 갖지 않으며 상기 제1 및 제2 부분을 제외한 제3 부분을 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제10항에서,상기 감광막 패턴은 제1 영역, 상기 제1 영역보다 낮은 투과율을 가지는 제2 영역 및 상기 제1 영역보다 높은 투과율을 가지는 제3 영역을 포함하는 광마스크를 이용하여 형성하며, 상기 마스크의 제1, 제2 및 제3 영역은 상기 감광막 패턴의 제1, 제2 및 제3 부분에 각각 대응하도록 정렬하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제11항에서,상기 감광막 패턴에서 상기 제3 부분은 상기 접촉 구멍이 형성될 부분, 상기 제2 부분은 상기 반도체층 상부, 상기 제3 부분은 상기 제1 및 제2 부분을 제외한 부분에 위치하도록 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제12항에서,상기 제1 내지 제3 영역의 투과율을 다르게 조절하기 위해 상기 광마스크에 반투과막 또는 노광기의 분해능보다 작은 슬릿 패턴이 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제6항에서,상기 반도체층과 상기 데이터 배선 사이에 저항성 접촉층을 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제14항에서,상기 반도체층, 상기 저항성 접촉층 및 상기 접촉 구멍을 한 번의 사진 공정으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010004618A KR20020064022A (ko) | 2001-01-31 | 2001-01-31 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010004618A KR20020064022A (ko) | 2001-01-31 | 2001-01-31 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020064022A true KR20020064022A (ko) | 2002-08-07 |
Family
ID=27692889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010004618A KR20020064022A (ko) | 2001-01-31 | 2001-01-31 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020064022A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100848506B1 (ko) * | 2006-04-14 | 2008-07-28 | 우 옵트로닉스 코포레이션 | 픽셀 구조체 제조방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05297404A (ja) * | 1992-04-17 | 1993-11-12 | Sharp Corp | アクティブマトリクス基板 |
| JPH06160904A (ja) * | 1992-11-26 | 1994-06-07 | Matsushita Electric Ind Co Ltd | 液晶表示装置とその製造方法 |
| KR19990075437A (ko) * | 1998-03-20 | 1999-10-15 | 구자홍 | 액정 표시 장치의 구조 및 그 액정 표시 장치 제조 방법 |
| KR20000009439A (ko) * | 1998-07-24 | 2000-02-15 | 윤종용 | 반사형 액정 표시 장치 및 그 제조 방법 |
| KR20000056867A (ko) * | 1999-02-27 | 2000-09-15 | 윤종용 | 액정표시장치용박막트랜지스터기판및그제조방법 |
-
2001
- 2001-01-31 KR KR1020010004618A patent/KR20020064022A/ko not_active Application Discontinuation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05297404A (ja) * | 1992-04-17 | 1993-11-12 | Sharp Corp | アクティブマトリクス基板 |
| JPH06160904A (ja) * | 1992-11-26 | 1994-06-07 | Matsushita Electric Ind Co Ltd | 液晶表示装置とその製造方法 |
| KR19990075437A (ko) * | 1998-03-20 | 1999-10-15 | 구자홍 | 액정 표시 장치의 구조 및 그 액정 표시 장치 제조 방법 |
| KR20000009439A (ko) * | 1998-07-24 | 2000-02-15 | 윤종용 | 반사형 액정 표시 장치 및 그 제조 방법 |
| KR20000056867A (ko) * | 1999-02-27 | 2000-09-15 | 윤종용 | 액정표시장치용박막트랜지스터기판및그제조방법 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100848506B1 (ko) * | 2006-04-14 | 2008-07-28 | 우 옵트로닉스 코포레이션 | 픽셀 구조체 제조방법 |
| US7700388B2 (en) | 2006-04-14 | 2010-04-20 | Au Optronics Corporation | Manufacturing method of pixel structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6493048B1 (en) | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same | |
| US6287899B1 (en) | Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same | |
| US20060228821A1 (en) | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same | |
| KR100623977B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100729767B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100767357B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100338009B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 제조 방법 | |
| KR20000047142A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR20010045360A (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR20020064022A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100709708B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100590755B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100709710B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100910566B1 (ko) | 박막 트랜지스터 표시판의 제조 방법 및 이를 위한 마스크 | |
| KR100783699B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100878263B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100796790B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100740930B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100720096B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100816334B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20010046331A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR20040078225A (ko) | 박막 트랜지스터 표시판의 제조 방법 및 이를 위한 마스크 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |