TWI609214B - 畫素結構 - Google Patents

Description

畫素結構

本發明是關於一種畫素結構。

於各式消費性電子產品之中，應用薄膜電晶體(thin film transistor；TFT)的液晶顯示器已經被廣泛地使用。液晶顯示器主要是由薄膜電晶體陣列基板、彩色濾光陣列基板和液晶層所構成，薄膜電晶體陣列基板包含多個畫素結構，薄膜電晶體陣列基板上設置有多個以陣列排列的薄膜電晶體，以及與每一個薄膜電晶體對應配置的畫素電極。此外，薄膜電晶體陣列基板上也會設置金屬層，以做為資料線或掃描線。

然而，若寄生電容產生於畫素結構中，畫素結構的效能可能會受到此寄生電容的影響。再者，當畫素結構內的元件因製程變異而與原設計間產生差異時，所產生的寄生電容的影響效果可能將更大，並進而影響液晶顯示器的顯示品質。

本發明之一實施方式提供一種畫素結構，包含資料線、第一輔助電極、第二輔助電極及畫素電極，其中資料線、 第一輔助電極及第二輔助電極可透過同一道製程形成。第一輔助電極及第二輔助電極分別位於資料線的左右兩側。於畫素結構運作時，第一輔助電極及第二輔助電極可分別與資料線產生耦合電容，且此耦合電容的量值大於畫素電極與資料線產生的耦合電容的量值。因此，透過第一輔助電極及第二輔助電極與資料線所產生的耦合電容，即使畫素電極的形成位置產生偏移並造成其與資料線的耦合電容量值產生變化時，資料線與其兩側的帶電層體結構的耦合電容差異值仍落在可允許的範圍之內，從而防止液晶顯示器產生亮暗線的現象。

本發明之一實施方式提供一種畫素結構，包含資料線、第一主動元件、第二主動元件、第一輔助電極及第二輔助電極。第一主動元件及第二主動元件分別包含第一汲極及第二汲極。第一輔助電極及第二輔助電極分別與第一汲極及第二汲極直接連接，其中資料線位於第一輔助電極與第二輔助電極之間。

於部分實施方式中，資料線與第一輔助電極之間的水平距離約等於資料線與第二輔助電極之間的水平距離。

於部分實施方式中，畫素結構更包含第一畫素電極及第二畫素電極。第一畫素電極位於第一輔助電極之上。第二畫素電極位於第二輔助電極之上，且第一畫素電極與第二畫素電極分別位於資料線的相對兩側。第一輔助電極與第二輔助電極之間的最小水平距離小於第一畫素電極與第二畫素電極之間的最小水平距離，其中第一畫素電極與資料線之間的最小水平距離異於第二畫素電極與資料線之間的最小水平距離。

於部分實施方式中，畫素結構更包含第一遮光層及第二遮光層。第一輔助電極至少位於第一遮光層上方。第二輔助電極至少位於第二遮光層上方，且第一遮光層與第二遮光層之間的水平距離小於第一輔助電極與第二輔助電極之間的水平距離。

於部分實施方式中，畫素結構更包含第三主動元件。第三主動元件包含第三汲極，其中資料線與第二主動元件及第三主動元件電性連接，且第二主動元件之第二汲極與第三主動元件之第三汲極分別位於資料線的相對兩側。

於部分實施方式中，資料線沿第一方向延伸，且第二主動元件與第三主動元件沿第一方向連續排列。

於部分實施方式中，畫素結構更包含第一絕緣層及第二絕緣層。資料線、第一輔助電極及第二輔助電極位於第一絕緣層上。第二絕緣層位於資料線、第一輔助電極、第二輔助電極及第一絕緣層之上。

於部分實施方式中，畫素結構設置於基板上，且第一畫素電極於基板的垂直投影與第一輔助電極於基板的垂直投影至少部分重疊，且第二畫素電極於基板的垂直投影與第二輔助電極於基板的垂直投影至少部分重疊。

100A、100B‧‧‧畫素結構

102‧‧‧基板

130‧‧‧第一畫素電極

132‧‧‧第二畫素電極

104‧‧‧第一掃描線

105‧‧‧第二掃描線

106‧‧‧第一資料線

107‧‧‧第二資料線

110‧‧‧第一主動元件

112‧‧‧第一源極

114‧‧‧第一汲極

116‧‧‧第二主動元件

118‧‧‧第二源極

120‧‧‧第二汲極

122‧‧‧第三主動元件

124‧‧‧第三源極

126‧‧‧第三汲極

128‧‧‧第一輔助電極

129‧‧‧第二輔助電極

134‧‧‧第三畫素電極

140‧‧‧第一絕緣層

142‧‧‧第二絕緣層

150‧‧‧第一遮光層

152‧‧‧第二遮光層

A-A’、C-C’、D-D’、F-F’、G-G’‧‧‧線段

B、E‧‧‧區域

D1‧‧‧第一方向

D2‧‧‧第二方向

L1、L2、L3、L4、L5、L6、L7、L8‧‧‧距離

第1A圖為依據本揭露內容的第一實施方式所繪示畫素結構的上視示意圖。

第1B圖繪示第1A圖的區域B的放大圖。

第1C圖為沿第1B圖的線段C-C’的剖面示意圖。

第2A圖繪示當第一實施方式的畫素結構的畫素電極發生偏移時的上視示意圖，其中第2A圖所繪的區域範圍同於第1B圖。

第2B圖為沿第2A圖的線段D-D’的剖面示意圖。

第3A圖為依據本揭露內容的第二實施方式所繪的畫素結構的上視示意圖。

第3B圖繪示第3A圖的區域E的放大圖。

第3C圖為沿第3B圖的線段F-F’的剖面示意圖。

第4A圖繪示當第二實施方式的畫素結構的畫素電極發生偏移時的上視示意圖，其中第4A圖所繪的區域範圍同於第3B圖。

第4B圖為沿第4A圖的線段G-G’的剖面示意圖。

以下將以圖式揭露本發明之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節為非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。

在本文中，使用第一、第二與第三等等之詞彙，是用於描述各種元件、組件、區域、層是可以被理解的。但是 這些元件、組件、區域、層不應該被這些術語所限制。這些詞彙只限於用來辨別單一元件、組件、區域、層。因此，在下文中的一第一元件、組件、區域、層也可被稱為第二元件、組件、區域、層，而不脫離本發明的本意。

請參照第1A圖，其中第1A圖為依據本揭露內容的第一實施方式所繪示畫素結構100A的上視示意圖。畫素結構100A設置於基板102上，並包含第一掃描線104、第二掃描線105、第一資料線106、第二資料線107、第一主動元件110、第二主動元件116、第三主動元件122、第一輔助電極128、第二輔助電極129、第一畫素電極130、第二畫素電極132及第三畫素電極134。

第一掃描線104及第二掃描線105依序沿第一方向D1排列於基板102，並沿第二方向D2延伸，其中第一方向D1與第二方向D2不同，例如第一方向D1與第二方向D2可呈正交關係。第一資料線106及第二資料線107沿第二方向D2依序排列於基板102，並沿第一方向D1延伸。掃描線104、105與資料線106、107互相交錯，從而於基板102上定義出第一畫素區域(未標示)、第二畫素區域(未標示)及第三畫素區域(未標示)，其中第一畫素區域可由第一掃描線104、第二掃描線105、第一資料線106與第二資料線107定義。第一畫素區域及第二畫素區域為基板102上沿第二方向D2的連續排列的兩個畫素區域，而第一畫素區域及第三畫素區域為基板102上沿第一方向D1的連續排列的兩個畫素區域。

第一主動元件110、第二主動元件116及第三主動 元件122例如為薄膜電晶體(thin film transistor；TFT)。第一主動元件110包含第一閘極(未標示)、第一源極112及第一汲極114，其中第一主動元件110的第一閘極及第一源極112分別與第一掃描線104及第一資料線106電性連接。第二主動元件116包含第二閘極(未標示)、第二源極118及第二汲極120，其中第二主動元件116的第二閘極及第二源極118分別與第一掃描線104及第二資料線107電性連接。此外，第一主動元件110及第二主動元件116例如為沿第二方向D2連續排列的兩個主動元件。第三主動元件122包含第三閘極(未標示)、第三源極124及第三汲極126，其中第三主動元件122的第三閘極及第三源極124分別與第二掃描線105及第二資料線107電性連接。此外，第二主動元件116之第二汲極120與第三主動元件122之第三汲極126可分別位於第二資料線107的相對兩側(即左右兩側)，且第二主動元件116及第三主動元件122可為第二資料線107於第一方向D1上的連續排列的兩個主動元件。此外，第一畫素電極130、第二畫素電極132及第三畫素電極134分別設置於第一畫素區域、第二畫素區域及第三畫素區域之中，並分別由第一主動元件110、第二主動元件116及第三主動元件122控制。為方便觀察，本揭露中之主動元件未繪出通道層，但不用以限制本發明。

透過上述配置，畫素結構100A中對應同一條資料線的畫素電極可以呈現鋸齒型(zig-zag)配置。於鋸齒型配置下，當畫素結構100A運作時，單一資料線的左右兩側的畫素電極可具有極性相反的電位。例如，同一列中位於第二資料線 107左側的第一畫素電極130及位於其右側的第二畫素電極132可被驅動為具有極性相反的電位。透過鋸齒型配置，可降低純色畫面下，資料線電位位準切換極性次數，可有效降低功耗。

第一輔助電極128及第二輔助電極129分別設置於第一畫素區域及第二畫素區域之中，且第一輔助電極128及第二輔助電極129分別與第一汲極114及第二汲極120直接連接，例如，第一輔助電極128及第一汲極114可由同一金屬層形成。第二資料線107位於第一輔助電極128與第二輔助電極129之間，其中第二資料線107、第一輔助電極128及第二輔助電極129也可以由同一金屬層形成，即第二資料線107、第一輔助電極128、第二輔助電極129、第一汲極114及第二汲極120可由同一金屬層形成。此外，第一畫素電極130於基板102的垂直投影與第一輔助電極128於基板102的垂直投影至少部分重疊，且第二畫素電極132於基板102的垂直投影也與第二輔助電極129於基板102的垂直投影至少部分重疊，如第1A圖所示。

請再看到第1B圖及第1C圖，其中第1B圖繪示第1A圖的區域B的放大圖，而第1C圖為沿第1B圖的線段C-C’的剖面示意圖。如第1C圖所示，畫素結構100A可更包含第一絕緣層140及第二絕緣層142，其中第二資料線107、第一輔助電極128及第二輔助電極129位於第一絕緣層140上，且第二絕緣層142位於第二資料線107、第一輔助電極128、第二輔助電極129及第一絕緣層140之上。第一畫素電極130及第二畫素電極 132位於第二絕緣層142上，並分別位於第一輔助電極128及第二輔助電極129之上。

第二資料線107與第一輔助電極128之間的水平距離約等於第二資料線107與第二輔助電極129之間的水平距離。例如，第二資料線107與第一輔助電極128之間的最小水平距離可如第1B圖及第1C圖所標記的距離L1，而第二資料線107與第二輔助電極129之間的最小水平距離可如第1B圖及第1C圖所標記的距離L2，且距離L1約等於距離L2。此外，由於第二資料線107、第一輔助電極128及第二輔助電極129可由同一金屬層形成，故距離L1及距離L2之間的關係不易受到製程變異的影響。

第一輔助電極128與第二輔助電極129之間的水平距離小於第一畫素電極與130第二畫素電極132之間的水平距離。例如，第一輔助電極128與第二輔助電極129之間的最小水平距離可如第1B圖及第1C圖所標記的距離L3，而第一畫素電極130與第二畫素電極132之間的最小水平距離可如第1B圖及第1C圖所標記的距離L4，且距離L3小於距離L4。

於此配置下，當第一畫素電極130與第二畫素電極132分別由第一主動元件110(請見第1A圖)及第二主動元件116(請見第1A圖)驅動且施加電位時，第一輔助電極128及第二輔助電極129與第二資料線107分別產生耦合電容，且第一畫素電極130及第二畫素電極132也會與第二資料線107分別產生耦合電容。其中，當第一畫素電極130與第二資料線107之間的距離約等於第二畫素電極132與第二資料線107之間的 距離時，其與第二資料線107所分別產生的耦合電容量值可呈大致相同或為差異15%之內。

另一方面，由於第一輔助電極128(或第二輔助電極129)與第二資料線107的距離小於第一畫素電極130(或第二畫素電極132)與第二資料線107的距離，故第一輔助電極128(或第二輔助電極129)與第二資料線107的耦合電容量值會大於第一畫素電極130(或第二畫素電極132)與第二資料線107的耦合電容量值。也就是說，於第二資料線107與其兩側的帶電層體結構的耦合電容之中，第一輔助電極128及第二輔助電極129與第二資料線107所產生的耦合電容可做為主要因子，而第一畫素電極130或第二畫素電極132與第二資料線107所產生的耦合電容則為次要因子。此外，由於第一輔助電極128及第二輔助電極129分別與第一汲極114及第二汲極120直接連接，故第一輔助電極128及第二輔助電極129具有電位，而非處於浮動狀態(floating)，使得作為主要因子的耦合電容量值實質上不會浮動。

因此，當第一畫素電極130及第二畫素電極132的製程產生變異，例如第一畫素電極130及第二畫素電極132的形成位置發生偏移時，由於做為耦合電容主要因子的第一輔助電極128及第二輔助電極129相對不易與第二資料線107的形成位置發生偏移，故可防止第二資料線107與其兩側的帶電層體結構的耦合電容差異值過大，進而防止亮暗線的產生。

以下將舉例說明畫素電極發生偏移時的狀況，請看到第2A圖及第2B圖。第2A圖繪示當第一實施方式的畫素結 構100A的畫素電極發生偏移時的上視示意圖，其中第2A圖所繪的區域範圍同於第1B圖。第2B圖為沿第2A圖的線段D-D’的剖面示意圖。相較於第1B圖及第1C圖所繪的第一畫素電極130及第二畫素電極132，第2A圖及第2B圖所繪的第一畫素電極130及第二畫素電極132為稍微向右偏移。具體而言，第2A圖及第2B圖之中，第一畫素電極130與第二資料線107之間的水平距離會異於第二畫素電極132與第二資料線107之間的水平距離，例如，第一畫素電極130與第二資料線107之間的最小水平距離可如第2A圖及第2B圖所標記的距離L5，而第二畫素電極132與第二資料線107之間的最小水平距離可如第2A圖及第2B圖所標記的距離L6，且距離L5小於距離L6。

第2A圖及第2B圖中，當第一畫素電極130及第二畫素電極132向右偏移時，第一畫素電極130與第二資料線107會因其之間的水平距離縮短而導致其間之耦合電容量值上升，而第二畫素電極132與第二資料線107則會因其之間的水平距離增加而導致其間之耦合電容量值下降。然而，同前所述，因第一輔助電極128(或第二輔助電極129)與第二資料線107所產生的耦合電容量值大於第一畫素電極130(或第二畫素電極132)與第二資料線107所產生的耦合電容量值，雖第一畫素電極130及第二畫素電極132與第二資料線107所產生的耦合電容量值發生差異，但第二資料線107與其兩側的帶電層體結構的耦合電容差異值仍可落在可允許的範圍內。

舉例而言，請看到表一，其中表一為比較例與實驗例的耦合電容差異值模擬結果，比較例為未使用第一輔助電 極及第二輔助電極的畫素結構，而實驗例為使用第一輔助電極及第二輔助電極的畫素結構，其中實驗例之中的畫素電極偏移量為0微米的結構可雷同第1A圖至第1C圖所繪，而實驗例之中的畫素電極偏移量為2微米的結構可雷同第2A圖及第2B圖所繪。此外，關於表一中的各參數：「畫素電極偏移量」表示畫素電極的預設位置與所形成的畫素電極的實際位置的差異量；「左側耦合電容量值」及「右側耦合電容量值」分別表示資料線與其左右兩側的帶電層體結構所產生的耦合電容值；「耦合電容差異值」表示「左側耦合電容量值」及「右側耦合電容量值」之中的較大一者減去較小一者的數值；「耦合電容差異倍數」表示偏移量為2微米時的耦合電容差異值與偏移量為0微米時的耦合電容差異值的倍數關係。

由表一的結果可知，於比較例之中，資料線與畫素電極所產生的耦合電容差異倍數為15.78倍。於實驗例之中，資料線與左右兩側的帶電層體結構所產生的耦合電容差異 倍數為4.09倍。也就是說，當畫素電極產生偏移時，透過輔助電極，可降低資料線與其兩側的帶電層體結構的耦合電容差異值，以使耦合電容差異值仍落在可允許的範圍內，進而防止畫素結構有亮暗線的產生。

此外，雖第1A圖至第1C圖及第2A圖至第2B圖是以對應相同條資料線之鋸齒型的畫素電極排列配置，然而，上述配置僅為例示，其為說明輔助電極於畫素結構中所可發揮的功效，換言之，輔助電極也可設置於其他形式的畫素電極配置，並於畫素電極產生偏移時，提供降低耦合電容差異值的功效。

請再看到第3A圖、第3B圖及第3C圖，其中第3A圖為依據本揭露內容的第二實施方式所繪示畫素結構100B的上視示意圖，第3B圖繪示第3A圖的區域E的放大圖，而第3C圖為沿第3B圖的線段F-F’的剖面示意圖。本實施方式與第一實施方式的至少一個差異點為，畫素結構100B更包含第一遮光層150及第二遮光層152，其中第一遮光層150及第二遮光層152分別位於第一畫素區域及第二畫素區域之中，並由第一絕緣層140覆蓋。與第一實施方式雷同，第一畫素區域為位於第一資料線106與第二資料線107之間，而第一畫素區域及第二畫素區域為沿水平方向的連續排列的兩個畫素區域。

如第3C圖所示，第一輔助電極128及第一畫素電極130位於第一遮光層150上方。第二輔助電極129及第二畫素電極132位於第二遮光層152上方，且第一遮光層150與第二遮光層152之間的水平距離小於第一輔助電極128與第二輔助電 極129之間的水平距離。例如，第一遮光層150與第二遮光層152之間的最小水平距離可如第3B圖及第3C圖所標記的距離L7，而第一輔助電極128與第二輔助電極129之間的最小水平距離可如第3B圖及第3C圖所標記的距離L8，且距離L7小於距離L8。

此外，第一掃描線104、第二掃描線105、第一遮光層128及第二遮光層129可由同一膜材圖案化製成，例如可以是由同一金屬層製成。藉由設置第一遮光層150與第二遮光層152，可在防止第二資料線107與其兩側的帶電層體結構的耦合電容差異值過大的狀況下，進一步提供第一畫素電極130及第二畫素電極132於邊緣處的遮光效果，從而提高畫素結構100B的顯示品質。

請接著再看到第4A圖及第4B圖。第4A圖繪示當第二實施方式的畫素結構100B的畫素電極發生偏移時的上視示意圖，其中第4A圖所繪的區域範圍同於第3B圖，而第4B圖為沿第4A圖的線段G-G’的剖面示意圖。相較於第3B圖及第3C圖所繪的第一畫素電極130及第二畫素電極132，第4A圖及第4B圖所繪的第一畫素電極130及第二畫素電極132為向右偏移，使得第4A圖及第4B圖的第一畫素電極130與第二資料線107會因其之間的距離縮短而使所產生的耦合電容量值上升，而第二畫素電極132與第二資料線107則會因其之間的距離增加而使所產生的耦合電容量值下降。同前所述，透過第一輔助電極128及第二輔助電極129，第二資料線107與其兩側的帶電層體結構的耦合電容差異值仍會落在可允許的範圍內。

舉例而言，請看到表二，其中表二為比較例與實驗例的耦合電容差異值模擬結果。表二中，比較例為同於表一的比較例，即未使用第一輔助電極及第二輔助電極的畫素結構，而實驗例為使用第一輔助電極及第二輔助電極的畫素結構，其中實驗例之中的畫素電極偏移量為0微米的結構可雷同第3A圖至第3C圖所繪，而實驗例之中的畫素電極偏移量為2微米的結構可雷同第4A圖及第4B圖所繪。此外，表二中的各參數的定義可同於表一，在此不再贅述。

由表二的結果可知，於比較例之中，畫素電極與資料線所產生的耦合電容差異倍數為15.78倍。於實驗例之中，資料線與其兩側的帶電層體結構的耦合電容差異倍數為4.5倍。換言之，在有設置第一遮光層與第二遮光層的條件下，透過輔助電極，仍可防止因畫素電極偏移而使資料線與其兩側的帶電層體結構的耦合電容差異值過大的狀況發生。也就是說，即使遮光層與輔助電極同時設置於同一畫素結構之中，輔 數電極仍可發揮其穩定電容差異值的效果。

綜上所述，本揭露內容的畫素結構包含資料線、第一輔助電極、第二輔助電極及畫素電極，其中資料線、第一輔助電極及第二輔助電極可透過同一道製程形成。第一輔助電極及第二輔助電極分別位於資料線的左右兩側。於畫素結構運作時，第一輔助電極及第二輔助電極可分別與資料線產生耦合電容，且此耦合電容的量值大於畫素電極與資料線產生的耦合電容的量值。因此，透過第一輔助電極及第二輔助電極與資料線所產生的耦合電容，即使畫素電極的形成位置產生偏移並造成其與資料線的耦合電容量值產生變化時，資料線與其兩側的帶電層體結構的耦合電容差異值仍可落在可允許的範圍之內，從而防止畫素結構產生亮暗線的現象。另一方面，設置有輔助電極的畫素結構可進一步搭配遮光層，以提供第一畫素電極及第二畫素電極於其邊緣處的遮光效果，從而提高畫素結構的顯示品質。

雖然本發明已以多種實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100A‧‧‧畫素結構

102‧‧‧基板

104‧‧‧第一掃描線

105‧‧‧第二掃描線

106‧‧‧第一資料線

107‧‧‧第二資料線

110‧‧‧第一主動元件

112‧‧‧第一源極

114‧‧‧第一汲極

116‧‧‧第二主動元件

118‧‧‧第二源極

120‧‧‧第二汲極

122‧‧‧第三主動元件

124‧‧‧第三源極

126‧‧‧第三汲極

128‧‧‧第一輔助電極

129‧‧‧第二輔助電極

130‧‧‧第一畫素電極

132‧‧‧第二畫素電極

134‧‧‧第三畫素電極

B‧‧‧區域

D1‧‧‧第一方向

D2‧‧‧第二方向

Claims (10)

1. 一種畫素結構，包含：一資料線；一第一主動元件，包含一第一汲極；一第二主動元件，包含一第二汲極；一第一輔助電極，與該第一汲極直接連接；以及一第二輔助電極，與該第二汲極直接連接，其中該資料線位於該第一輔助電極與該第二輔助電極之間。
2. 如申請專利範圍第1項所述的畫素結構，其中該資料線與該第一輔助電極之間的水平距離約等於該資料線與該第二輔助電極之間的水平距離。
3. 如申請專利範圍第2項所述的畫素結構，更包含：一第一畫素電極，位於該第一輔助電極之上；以及一第二畫素電極，位於該第二輔助電極之上，且該第一畫素電極與該第二畫素電極分別位於該資料線的相對兩側，其中該第一輔助電極與該第二輔助電極之間的最小水平距離小於該第一畫素電極與該第二畫素電極之間的最小水平距離，其中該第一畫素電極與該資料線之間的最小水平距離異於該第二畫素電極與該資料線之間的最小水平距離。
4. 如申請專利範圍第1項所述的畫素結構，更 包含：一第一遮光層，其中該第一輔助電極至少位於該第一遮光層上方；以及一第二遮光層，其中該第二輔助電極至少位於該第二遮光層上方，且該第一遮光層與該第二遮光層之間的水平距離小於該第一輔助電極與該第二輔助電極之間的水平距離。
5. 如申請專利範圍第1項所述的畫素結構，更包含：一第三主動元件，包含一第三汲極，其中該資料線與該第二主動元件及該第三主動元件電性連接，且該第二主動元件之該第二汲極與該第三主動元件之該第三汲極分別位於該資料線的相對兩側。
6. 如申請專利範圍第5項所述的畫素結構，其中該資料線沿一第一方向延伸，且該第二主動元件與該第三主動元件為該資料線於該第一方向上的連續排列的兩個主動元件。
7. 如申請專利範圍第1項所述的畫素結構，更包含：一第一絕緣層，其中該資料線、該第一輔助電極及該第二輔助電極位於該第一絕緣層上；以及一第二絕緣層，位於該資料線、該第一輔助電極、該第 二輔助電極及該第一絕緣層之上。
8. 如申請專利範圍第1項所述的畫素結構，更包含：一第一畫素電極，位於該第一輔助電極之上；以及一第二畫素電極，位於該第二輔助電極之上，且該第一畫素電極與該第二畫素電極分別位於該資料線的相對兩側，其中該第一輔助電極與該第二輔助電極之間的水平距離小於該第一畫素電極與該第二畫素電極之間的水平距離。
9. 如申請專利範圍第8項所述的畫素結構，其中該第一畫素電極與該資料線之間的最小水平距離異於該第二畫素電極與該資料線之間的最小水平距離。
10. 如申請專利範圍第9項所述的畫素結構，其中該畫素結構設置於一基板上，且該第一畫素電極至該基板的垂直投影與該第一輔助電極至該基板的垂直投影至少部分重疊，且該第二畫素電極至該基板的垂直投影與該第二輔助電極至該基板的垂直投影至少部分重疊。