KR100828512B1 - 개방 및 단락의 동시 모니터링이 가능한 반도체 칩 패키지 - Google Patents
개방 및 단락의 동시 모니터링이 가능한 반도체 칩 패키지 Download PDFInfo
- Publication number
- KR100828512B1 KR100828512B1 KR1020060088240A KR20060088240A KR100828512B1 KR 100828512 B1 KR100828512 B1 KR 100828512B1 KR 1020060088240 A KR1020060088240 A KR 1020060088240A KR 20060088240 A KR20060088240 A KR 20060088240A KR 100828512 B1 KR100828512 B1 KR 100828512B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- pad
- pads
- group
- semiconductor chip
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 238000012544 monitoring process Methods 0.000 title claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 161
- 238000005259 measurement Methods 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims description 32
- 230000003287 optical effect Effects 0.000 claims description 18
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 238000012360 testing method Methods 0.000 abstract description 13
- 230000000694 effects Effects 0.000 abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000001066 destructive effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
기판에 형성되며 배선에 의해 제1 기판패드가 서로 전기적으로 연결되며 각각은 서로 절연된 복수의 제1 기판패드 소그룹 및 소자에 형성되며 상기 제1 기판패드에 대응되는 제1 소자패드가 상기 각각의 제1 기판패드 소그룹을 전기적으로 연결할 수 있도록 배선으로 연결된 복수의 제1 소자패드 소그룹을 포함하는 제1 패드 그룹; 상기 소자가 상기 기판에 접촉 시 상기 제1 패드 그룹과 전기적으로 절연되며, 기판에 형성되며 배선에 의해 제2 기판패드가 서로 전기적으로 연결되며 각각은 서로 절연된 복수의 제2 기판패드 소그룹 및 소자에 형성되며 상기 제2 기판패드에 대응되는 제2 소자패드가 상기 각각의 제2 기판패드 소그룹을 전기적으로 연결할 수 있도록 배선으로 연결된 복수의 제2 소자패드 소그룹을 포함하는 제2 패드 그룹; 상기 제1 패드 그룹과 전기적으로 연결된 복수의 제1 측정패드; 및 상기 제2 패드 그룹과 전기적으로 연결된 복수의 제2 측정패드를 포함하는 개방 및 단락의 동시 모니터링이 가능한 반도체 칩 패키지가 제시된다. 본 발명에 따른 개방 및 단락의 동시 모니터링이 가능한 반도체 칩 패키지는 반도체 칩 패키지의 전기적 개방 및 단락 여부를 간편하게 판단할 수 있는 효과가 있다.
플립 칩, 기판, 테스트 패턴, 개방, 단락.
Description
도 1은 종래 기술에 따른 플립 칩 접촉 모니터링 반도체 칩 패키지를 도시한 도면.
도 2a는 본 발명의 바람직한 실시예에 적용 가능한 압전체를 이용한 일 형태의 회절형 광 변조기 모듈의 사시도.
도 2b는 본 발명의 바람직한 실시예에 적용 가능한 압전체를 이용한 다른 형태의 회절형 광 변조기 모듈의 사시도.
도 2c는 본 발명의 바람직한 실시예에 적용 가능한 회절형 광 변조기 어레이의 평면도.
도 2d는 본 발명의 바람직한 실시예에 적용 가능한 회절형 광 변조기 어레이에 의해 스크린에 이미지가 생성되는 모식도.
도 3은 본 발명의 바람직한 제1 실시예에 따른 개방 및 단락의 동시 모니터링이 가능한 반도체 칩 패키지를 도시한 사시도.
도 4는 본 발명의 바람직한 제2 실시예에 따른 개방 및 단락의 동시 모니터링이 가능한 반도체 칩 패키지를 도시한 평면도.
도 5는 본 발명의 바람직한 제3 실시예에 따른 개방 및 단락의 동시 모니터링이 가능한 반도체 칩 패키지를 도시한 평면도.
도 6은 본 발명의 바람직한 제4 실시예에 따른 개방 및 단락의 동시 모니터링이 가능한 반도체 칩 패키지를 도시한 평면도.
도 7은 본 발명의 바람직한 제5 실시예에 따른 개방 및 단락의 동시 모니터링이 가능한 반도체 칩 패키지를 도시한 평면도.
<도면의 주요 부분에 대한 부호의 설명>
310 : 기판패드
320 : 소자패드
330(1), 330(2), 330(3), 330(4) : 측정패드
340 : 제1 패드 그룹
350 : 제2 패드 그룹
본 발명은 반도체 장치의 접촉 테스트 패턴에 관한 것으로, 특히 개방 및 단락의 동시 모니터링이 가능한 반도체 칩 패키지에 관한 것이다.
종래 기술에 따라 반도체 칩을 기판에 접속하는 방법에는 크게 와이어 본딩 과플립 칩 본딩이 있다. 와이어 본딩 방법은 단자틀(lead frame)에 칩을 부착하고 칩의 접속점(pad)과 단자를 접속선(bonding wire)으로 연결한 후 수지로 밀봉하는 방법이다. 또한, 플립칩 본딩 방법은 에폭시나 세라믹 기판에 칩을 부착하고 둥근 솔더 볼(solder ball)을 단자로 이용하여 플립 칩 볼 그리드 어레이 패키지(FCB : Flip Chip Ball Grid Array Package, 이하, "플립 칩 패키지"라고 함)를 형성하는 방법이다. 이러한 플립 칩 본딩 방식은 소자(또는 칩)를 기판에 페이스 다운(face-down)시켜 실장시키는 기술이다. 플립 칩 방식은 공간활용도 측면에서 우수하며, 연결선이 굵고 짧기 대문에 고주파에서도 EMI에 강하고, 일괄공정이 가능하기 때문에 와이어 본딩 방식에 비해 공정 비용이 저렴한 특징이 있다. 현재 플립 칩 본딩은 GHz 수준에서 동작하는 마이크로프로세서나 네트워크 장비용 고속 로직 IC에 사용된다. 이유는 비용이 와이어 본딩에 비해 많이 들기 때문이다. 그렇지만 노이즈 조절에 대한 수요의 증가로 와이어 본딩에서 플립 칩 본딩으로 꾸준히 이동하고 있다.
여기서, 와이어 본딩 또는 플립 칩 본딩을 이용하는 반도체 칩 패키지는 많은 배치, 납땜 및 기타 공정단계를 필요로 한다. 따라서, 고품질의 제품을 경제적으로 제조하기 위해서는, 테스팅(testing) 및 검사(inspection)가 절대적으로 필요하다. 반도체 칩 패키지에서 발생하는 고장은 부품 칩 및 원판(bare boards)에서, 부품삽입 과정에서 또는 납땜 과정에서 그 근원이 있을 수 있다. 이러한 고장으로서는, 잘못된 수치 또는 라벨(wrong values or labels), 저하된 회로성능(poor circuit performance), 개회로(open circuits), 단락회로(short circuits), 부적절 한 위치에 놓인 부품(components in the wrong position), 물리적 손상 (physical damage), 부적절한 땜납(improper solder), 손상된 또는 개방된 랜드(damaged or open lands), 또는 공차의 초과(out of tolerance)에 의한 고장들이 있다. 이하에서는 플립 칩 본딩을 이용하여 반도체 칩 패키지를 형성하는 방법을 중심으로 설명한다.
도 1은 종래 기술에 따른 플립 칩 접촉 모니터링 반도체 칩 패키지에서 데이지 체인(daisy chain)을 이용하여 접촉 상태를 모니터링하는 하기 위한 패턴을 도시한 도면이다. 도 1을 참조하면, 기판(110), 기판 범프(120) 어레이, 소자패드(130) 어레이 및 기판의 모서리 근처에 형성된 네개의 측정패드(140)가 도시된다.
기판(110)은 일반적으로 인쇄회로기판으로서, 특정한 패턴에 따른 배선이 형성된다. 기판(110) 상에는 기판 범프(120) 어레이가 형성된다. 기판 범프(120)는 반도체 소자에 형성된 소자패드(130)와 전기적으로 연결된다. 도 1에서는 설명의 편의상 반도체 소자의 몸체는 도시하지 않았으며, 반도체 소자에 형성된 소자패드(130)만을 도시하였다.
여기서, 기판 범프(120)와 소자패드(130) 간에 개방(open)된 영역이 있는지 테스트하기 위해서, 소자패드(130)를 두개씩 서로 전기적으로 연결하고, 기판 범프(120)도 소자패드(130)와 엇갈려서 두개씩 서로 전기적으로 연결한다. 따라서 기판 범프(120)와 소자패드(130)가 정상적으로 서로 연결되는 경우에는 측정패드(140) 간의 저항을 측정함으로써, 개방 유무를 확인할 수 있다.
그러나, 이러한 테스트 패턴은 개방(open) 여부를 판단할 수는 있으나, 단락(short) 여부를 판단할 수는 없는 문제점이 있다. 즉, 기판 기술이 발전함에 따라 접촉(interconnection) 공정에서 요구되는 피치(pitch)가 점점 미세해지고 있으며, 본딩 과정에서 단락될 가능성은 더 커지고 있으며, 따라서 단락 여부를 판단할 수 있는 테스트 패턴의 필요성이 증대된다.
본 발명은 반도체 칩 패키지의 전기적 개방 및 단락 여부를 간편하게 판단할 수 있는 개방 및 단락의 동시 모니터링이 가능한 반도체 칩 패키지를 제공한다.
또한, 본 발명은 생산되는 제품에 대해 접촉 여부를 확인할 수 있는 테스트 패턴을 설계함으로써 개방 및 단락의 동시 모니터링이 가능한 반도체 칩 패키지를 제공한다.
또한, 본 발명은 전기적 개방 및 단락 여부를 판단할 수 있는 다양한 배선 형태를 구현할 수 있는 개방 및 단락의 동시 모니터링이 가능한 반도체 칩 패키지를 제공한다.
또한, 본 발명은 파인 피치(fine pitch)가 가능한 기판을 테스트 할 수 있는 개방 및 단락의 동시 모니터링이 가능한 반도체 칩 패키지를 제공한다.
본 발명이 제시하는 이외의 기술적 과제들은 하기의 설명을 통해 쉽게 이해될 수 있을 것이다.
본 발명의 일 측면에 따르면, 기판에 형성되며 배선에 의해 제1 기판패드가 서로 전기적으로 연결되며 각각은 서로 절연된 복수의 제1 기판패드 소그룹 및 소자에 형성되며 상기 제1 기판패드에 대응되는 제1 소자패드가 상기 각각의 제1 기판패드 소그룹을 전기적으로 연결할 수 있도록 배선으로 연결된 복수의 제1 소자패드 소그룹을 포함하는 제1 패드 그룹; 상기 소자가 상기 기판에 접촉 시 상기 제1 패드 그룹과 전기적으로 절연되며, 기판에 형성되며 배선에 의해 제2 기판패드가 서로 전기적으로 연결되며 각각은 서로 절연된 복수의 제2 기판패드 소그룹 및 소자에 형성되며 상기 제2 기판패드에 대응되는 제2 소자패드가 상기 각각의 제2 기판패드 소그룹을 전기적으로 연결할 수 있도록 배선으로 연결된 복수의 제2 소자패드 소그룹을 포함하는 제2 패드 그룹; 상기 제1 패드 그룹과 전기적으로 연결된 복수의 제1 측정패드; 및 상기 제2 패드 그룹과 전기적으로 연결된 복수의 제2 측정패드를 포함하되, 상기 제1 측정패드 간 또는 제2 측정패드 간의 연결 상태를 확인하여 패드 간 개방 여부를 모니터링하며, 상기 제1 측정패드와 제2 측정패드 간의 연결 상태를 확인하여 패드 간 단락 여부를 모니터링하는 개방 및 단락의 동시 모니터링이 가능한 반도체 칩 패키지를 제공할 수 있다.
여기서, 상기 제1 기판패드 소그룹과 상기 제2 기판패드 소그룹은 서로 순차적으로 교대로 배열될 수 있다.
여기서, 상기 제1 기판패드 소그룹은 두 개의 제1 기판패드로 형성될 수 있다.
여기서, 상기 제2 기판패드 소그룹은 두 개의 제2 기판패드로 형성될 수 있다.
본 발명의 다른 측면에 따르면, 기판에 형성되고 배선에 의해 제1 기판패드가 두 개씩 서로 전기적으로 연결되며 각각은 서로 절연된 복수의 제1 기판패드 쌍 및 소자에 형성되며 상기 제1 기판패드에 대응되는 제1 소자패드가 상기 각각의 제1 기판패드 쌍을 전기적으로 연결할 수 있도록 배선으로 연결된 복수의 제1 소자패드 쌍을 포함하는 제1 패드 그룹; 상기 소자가 상기 기판에 접촉 시 상기 제1 패드 그룹과 전기적으로 절연되며, 기판에 형성되며 배선에 의해 제2 기판패드가 두 개씩 서로 전기적으로 연결되며 각각은 서로 절연되고 제1 기판패드 쌍과 서로 엇갈려 배열된 복수의 제2 기판패드 쌍 및 소자에 형성되며 상기 제2 기판패드에 대응되는 제2 소자패드가 상기 각각의 제2 기판패드 쌍을 전기적으로 연결할 수 있도록 배선으로 연결된 복수의 제2 소자패드 쌍을 포함하는 제2 패드 그룹; 상기 제1 패드 그룹과 전기적으로 연결된 복수의 제1 측정패드; 및 상기 제2 패드 그룹과 전기적으로 연결된 복수의 제2 측정패드를 포함하되, 상기 제1 측정패드 간 또는 제2 측정패드 간의 연결 상태를 확인하여 패드 간 개방 여부를 모니터링하며, 상기 제1 측정패드와 제2 측정패드 간의 연결 상태를 확인하여 패드 간 단락 여부를 모니터링하는 개방 및 단락의 동시 모니터링이 가능한 반도체 칩 패키지를 제공할 수 있다.
여기서, 상기 소자는 광변조기 또는 상기 광변조기를 구동하기 위한 드라이브 IC일 수 있다.
여기서, 상기 기판은 투명 기판일 수 있다.
여기서, 상기 제1 기판패드와 상기 제2 기판패드는 에어리얼 형태 또는 페리퍼럴 형태로 배열될 수 있다.
여기서, 상기 제1 측정패드와 상기 제2 측정패드의 개수는 각각 2개일 수 있다.
여기서, 상기 복수의 제1 측정패드는 제1 패드 그룹의 양단에 형성될 수 있다.
여기서, 상기 복수의 제2 측정패드는 제2 패드 그룹의 양단에 형성될 수 있다.
여기서, 상기 소자는 상기 기판에 와이어 본딩 또는 플립 칩 본딩에 의해 접촉될 수 있다.
이하, 본 발명에 따른 개방 및 단락의 동시 모니터링이 가능한 반도체 칩 패키지의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 또한, 본 발명의 바람직한 실시예들을 상세히 설명하기에 앞서 본 발명에 적용될 수 있는 광변조기에 대해서 먼저 설명하기로 한다.
광 변조기 소자는 크게 직접 광의 온/오프를 제어하는 직접 방식과 반사 및 회절을 이용하는 간접 방식으로 나뉘며, 또한 간접 방식은 정전기 방식과 압전 방 식으로 나뉠 수 있다. 여기서, 광변조기 소자는 구동되는 방식 또는 제조 회사의 제품명(예를 들면, 실리콘 라이트 머신사(社)의 광변조기인 GLV(Grating Light Valve) 디바이스)에 상관없이 본 발명에 적용이 가능하다.
미국특허번호 제5,311,360 호에 개시된 정전기 방식 격자 광변조기는 반사 표면부를 가지며 기판 상부에 부유(suspended)하는 다수의 일정하게 이격하는 변형 가능 반사형 리본을 포함한다. 절연층이 실리콘 기판상에 증착된다. 다음으로, 희생 폴리실리콘 막 및 질화실리콘 막의 증착 공정이 후속한다.
질화물 막은 리본으로부터 패터닝되고 폴리실리콘층의 일부가 에칭되어 리본이 질화물 프레임에 의해 폴리실리콘 스페이서층상에 유지되도록 한다. 단일 파장 λ0를 가진 광을 변조시키기 위해, 변조기는 리본의 두께와 폴리실리콘 스페이서의 두께가 λ0/4가 되도록 설계된다.
리본상의 반사 표면과 기판의 반사 표면 사이의 수직 거리 d로 한정된 이러한 변조기의 격자 진폭은 리본 (제 1 전극으로서의 역할을 하는 리본의 반사 표면)과 기판(제 2 전극으로서의 역할을 하는 기판 하부의 전도막) 사이에 전압을 인가함으로써 제어된다.
도 2a는 본 발명에 적용 가능한 간접 광 변조기 중 압전체를 이용한 일 형태의 회절형 광 변조기 소자의 사시도이며, 도 2b는 본 발명의 바람직한 실시예에 적용 가능한 압전체를 이용한 다른 형태의 회절형 광 변조기 모듈의 사시도이다. 도 2a 및 도 2b를 참조하면, 기판(210), 절연층(220), 희생층(230), 리본 구조물(240) 및 압전체(250)를 포함하는 광 변조기가 도시되어 있다.
기판(210)은 일반적으로 사용되는 반도체 기판이며, 절연층(220)은 식각 정지층(etch stop layer)으로서 증착되며, 희생층으로 사용되는 물질을 식각하는 에천트(여기서 에천트는 식각 가스 또는 식각 용액임)에 대해서 선택비가 높은 물질로 형성된다. 여기서 절연층(220) 상에는 입사광을 반사하기 위해 반사층(220(a), 220(b))이 형성될 수 있다.
희생층(230)은 리본 구조물이 절연층(220)과 일정한 간격으로 이격될 수 있도록 양 사이드에서 리본 구조물(240)을 지지하고, 중심부에서 공간을 형성하는 역할을 한다.
리본 구조물(240)은 상술한 바와 같이 입사광의 회절 및 간섭을 일으켜서 신호를 광변조하는 역할을 한다. 리본 구조물(240)의 형태는 상술한 바와 같이 정전기 방식에 따라 복수의 리본 형상으로 구성될 수도 있고, 압전 방식에 따라 리본의 중심부에 복수의 오픈홀을 구비할 수도 있다. 또한, 압전체(250)는 상부 및 하부 전극간의 전압차에 의해 발생하는 상하 또는 좌우의 수축 또는 팽창 정도에 따라 리본 구조물(240)을 상하로 움직이도록 제어한다. 여기서, 반사층(220(a), 220(b))은 리본 구조물(240)에 형성된 홀(240(b), 240(d))에 대응하여 형성된다.
예를 들면, 빛의 파장이 λ인 경우 어떠한 전압도 인가되지 않거나 또는 소정의 전압이 인가된 상태에서 리본 구조물에 형성된 상부 반사층(240(a), 240(c))과 하부 반사층(220(a))이 형성된 절연층(220) 간의 간격은 nλ/2(n은 자연수)와 같다. 따라서 0차 회절광(반사광)의 경우 리본 구조물에 형성된 상부 반사 층(240(a), 240(c))에서 반사된 광과 절연층(220)으로부터 반사된 광 사이의 전체 경로차는 nλ와 같아서 보강 간섭을 하여 회절광은 최대 휘도를 가진다. 여기서, +1차 및 -1차 회절광의 경우 광의 휘도는 상쇄 간섭에 의해 최소값을 가진다.
또한, 상기 인가된 전압과 다른 적정 전압이 압전체(250)에 인가될 때, 리본 구조물에 형성된 상부 반사층(240(a), 240(c))과 하부 반사층(220(a), 220(b))이 형성된 절연층(220) 간의 간격은 (2n+1)λ/4(n은 자연수)와 같게 된다. 따라서 0차 회절광(반사광)의 경우 리본 구조물에 형성된 상부 반사층(240(a), 240(c))과 절연층(220)으로부터 반사된 광 사이의 전체 경로차는 (2n+1)λ/2 와 같아서 상쇄 간섭을 하여 회절광은 최소 휘도를 가진다. 여기서, +1차 및 -1차 회절광의 경우 보강 간섭에 의해 광의 휘도는 최대값을 가진다. 이러한 간섭의 결과, 광 변조기는 반사 또는 회절광의 광량을 조절하여 신호를 빛에 실을 수 있다.
이상에서는, 리본 구조물(240)과 하부 반사층(220(a), 220(b))이 형성된 절연층(220) 간의 간격이 nλ/2 또는 (2n+1)λ/4인 경우를 설명하였으나, 입사광의 회절, 반사에 의해 간섭되는 세기를 조절할 수 있는 간격을 가지고 구동할 수 있는 다양한 실시예가 본 발명에 적용될 수 있음은 당연하다.
이하에서는, 상술한 도 2a에 도시된 형태의 광 변조기를 중심으로 설명한다.
도 2c를 참조하면, 광 변조기는 각각 제1 픽셀(pixel #1), 제2 픽셀(pixel #2), …, 제m 픽셀(pixel #n)을 담당하는 m개의 마이크로 미러(100-1, 100-2, …, 100-m)로 구성된다. 광 변조기는 수직 주사선 또는 수평 주사선(여기서, 수직 주사 선 또는 수평 주사선은 m개의 픽셀로 구성되는 것으로 가정함)의 1차원 영상에 대한 영상 정보를 담당하며, 각 마이크로 미러(100-1, 100-2, …, 100-m)는 수직 주사선 또는 수평 주사선을 구성하는 m개의 픽셀 중 어느 하나의 픽셀들을 담당한다. 따라서, 각각의 마이크로 미러에서 반사 및 회절된 광은 이후 광 스캔 장치에 의해 스크린에 2차원 영상으로 투사된다. 예를 들면, VGA 640*480 해상도의 경우 480개의 수직 픽셀에 대해 광 스캔 장치(미도시)의 한 면에서 640번 모듈레이션을 하여 광 스캔 장치의 한 면당 화면 1 프레임이 생성된다. 여기서, 광 스캔 장치는 폴리곤 미러(Polygon Mirror), 회전바(Rotating bar) 또는 갈바노 미러(Galvano Mirror) 등이 될 수 있다.
이하 제1 픽셀(pixel #1)을 중심으로 광변조의 원리에 대하여 설명하지만, 다른 픽셀들에 대해서도 동일한 내용이 적용가능함은 물론이다.
본 실시예에서 리본 구조물(240)에 형성된 홀(240(b)-1)은 2개인 것으로 가정한다. 2개의 홀(240(b)-1)로 인하여 리본 구조물(240) 상부에는 3개의 상부 반사층(240(a)-1)이 형성된다. 절연층(220)에는 2개의 홀(240(b)-1)에 상응하여 2개의 하부 반사층이 형성된다. 그리고 제1 픽셀(pixel #1)과 제2 픽셀(pixel #2) 사이의 간격에 의한 부분에 상응하여 절연층(220)에는 또 하나의 하부 반사층이 형성된다. 따라서, 각 픽셀당 상부 반사층(240(a)-1)과 하부 반사층의 개수는 동일하게 되며, 도 2a를 참조하여 전술한 바와 같이 0차 회절광 또는 ±1차 회절광을 이용하여 변조광의 휘도를 조절하는 것이 가능하다.
도 2d를 참조하면, 본 발명의 바람직한 실시예에 적용 가능한 회절형 광 변조기 어레이에 의해 스크린에 이미지가 생성되는 모식도가 도시된다.
수직으로 배열된 k개의 마이크로 미러(100-1, 100-2, …, 100-k)에 의해 반사 및 회절된 광이 광 스캔 장치에서 반사되어 스크린(270)에 수평으로 스캔되어 생성된 화면(280-1, 280-2, 280-3, 280-4, …, 280-(k-3), 280-(k-2), 280-(k-1), 280-k)이 도시된다. 광 스캔 장치에서 한번 회전하는 경우 하나의 영상 프레임이 투사될 수 있다. 여기서, 스캔 방향은 왼쪽에서 오른쪽 방향(화살표 방향)으로 도시되어 있으나, 다른 방향(예를 들면, 그 역 방향)으로도 영상이 스캔될 수 있음은 자명하다.
본 발명은 소자와 기판 간에 적용되는 다양한 본딩(interconnection) 방식을 테스트하기 위한 테스트 패턴에 관련된다. 즉, 반도체 산업에서 미세회로가 설계된 칩을 실제 전자기기에 사용할 수 있도록 기판에 전기적으로 연결하는 패키지 작업에 있어서, 개방과 단락 여부를 함께 확인할 수 있는 테스트 패턴이 제시된다. 이에 대한 구체적인 방법은 소자 또는 기판에 형성된 패드를 크게 두 그룹으로 나누고, 각각의 그룹은 전기적으로 연결되며, 서로간에는 전기적으로 절연되도록 한다. 따라서 같은 그룹에 형성된 측정패드 간 전류 또는 저항 등을 측정함으로써 접촉의 개방 여부를 판단하며, 다른 그룹에 형성된 측정패드 간 전류 또는 저항 등을 측정함으로써 접촉의 단락 여부를 확인할 수 있다.
여기서, 패드 그룹은 기판에 형성된 기판패드와 소자에 형성된 소자패드로 구분될 수 있다. 이러한 기판패드는 미리 설정된 개수만큼 연결되어 있어서, 각각은 기판패드 소그룹을 형성한다. 즉, 각각의 기판패드 소그룹은 서로 절연되어 있으며, 이러한 기판패드 소그룹은 소정의 배선으로 연결된 소자패드에 의해 전기적으로 연결될 수 있다. 여기서, 기판패드 소그룹이 2개의 기판패드로 형성될 때 기판패드 쌍이라 칭한다.
따라서, 제1 패드 그룹은 제1 기판패드 소그룹과 제1 소자패드 소그룹으로 형성된다. 여기서, 제1 기판패드 소그룹은 기판에 형성되며 배선에 의해 제1 기판패드가 서로 전기적으로 연결되며 각각은 서로 절연되며 복수로 형성된다. 또한, 제1 소자패드 소그룹은 소자에 형성되며 제1 기판패드에 대응되는 제1 소자패드가 각각의 제1 기판패드 소그룹을 전기적으로 연결할 수 있도록 배선으로 연결된 복수의 제1 소자패드 소그룹을 포함한다.
그리고, 제2 패드 그룹은 소자가 기판에 플립 칩 접촉 시 제1 패드 그룹과 전기적으로 절연되며 제2 기판패드 소그룹과 제2 소자패드 소그룹으로 형성된다. 여기서, 제2 기판패드 소그룹은 기판에 형성되며 배선에 의해 제2 기판패드가 서로 전기적으로 연결되며 각각은 서로 절연되며 복수이다. 또한, 제2 소자패드 소그룹은 소자에 형성되며 제2 기판패드에 대응되는 제2 소자패드가 각각의 제2 기판패드 소그룹을 전기적으로 연결할 수 있도록 배선으로 연결되고, 복수이다.
또한, 측정을 위해서 복수의 제1 측정패드와 복수의 제2 측정패드가 마련된다. 여기서, 복수의 제1 측정패드는 제1 패드 그룹과 전기적으로 연결되며, 복수의 제2 측정패드는 제2 패드 그룹과 전기적으로 연결된다. 따라서 측정시 제1 측정패드 간 또는 제2 측정패드 간의 연결 상태를 확인하여 패드 간 개방 여부를 모니터링하며, 제1 측정패드와 제2 측정패드 간의 연결 상태를 확인하여 패드 간 단락 여부를 모니터링할 수 있다.
이상에서 본 발명에 적용될 수 있는 광변조기에 대한 설명 및 본 발명에 대한 개괄적인 설명을 하였으며, 이하에서는 첨부 도면을 참조하여, 본 발명에 따른 개방 및 단락의 동시 모니터링이 가능한 반도체 칩 패키지를 구체적인 실시예를 기준으로 설명하기로 한다. 본 발명에 따른 실시예는 크게 5가지로 구분되는데, 이하에서 차례대로 설명한다. 여기서, 본 발명의 바람직한 실시예에 따르면, 반도체 칩 패키지를 형성하는 방법이 다양한 실시예(예를 들면, 플립 칩 본딩, 와이어 본딩 방식 등)로 제시될 수 있으며, 이하에서는 플립 칩 본딩 방식에 의해 반도체 칩 패키지를 형성하는 방법을 중심으로 설명한다. 또한, 이상에서는 일반적으로 소자패드와 기판패드의 관계에 대해서 설명하였으며, 이하에서는 2개의 기판패드가 기판패드 소그룹을 형성하는 경우를 중심으로 설명한다.
도 3은 본 발명의 바람직한 제1 실시예에 따른 패드 쌍이 서로 엇갈려 배열된 개방 및 단락의 동시 모니터링이 가능한 반도체 칩 패키지를 도시한 사시도이다. 도 3을 참조하면, 기판패드(310), 소자패드(320), 측정패드(330(1), 330(2), 330(3), 330(4)), 제1 패드 그룹(340) 및 제2 패드 그룹(350)가 도시된다.
기판패드(310)는 기판에서 배선에 의해 두 개씩 서로 전기적으로 연결되며 각각은 서로 절연된 복수의 기판패드 쌍을 형성한다.
소자패드(320)는 소자에서 기판패드(310)에 대응되며 각각의 기판패드 쌍을 전기적으로 연결할 수 있도록 배선으로 연결되어 복수의 소자패드 쌍을 형성한다.
여기서, 제1 패드 그룹(340)은 소자가 기판에 접촉 시(예를 들면, 플립 칩 접촉 시) 제2 패드 그룹(350)과 절연된다. 여기서, 제1 패드 그룹(340)은 기판에 형성되고 배선에 의해 제1 기판패드가 두 개씩 서로 전기적으로 연결되며 각각은 서로 절연된 복수의 제1 기판패드 쌍을 포함한다. 또한, 제1 패드 그룹(340)은 소자에 형성되며 제1 기판패드에 대응되는 제1 소자패드가 각각의 제1 기판패드 쌍을 전기적으로 연결할 수 있도록 배선으로 연결된 복수의 제1 소자패드 쌍을 포함한다.
또한, 제2 패드 그룹(350)은 기판에 형성되며 배선에 의해 제2 기판패드가 두 개씩 서로 전기적으로 연결되며 각각은 서로 절연되고 제1 기판패드 쌍과 서로 엇갈려 배열된 복수의 제2 기판패드 쌍을 포함한다. 또한, 제2 패드 그룹(350)은 소자에 형성되며 제2 기판패드에 대응되는 제2 소자패드가 각각의 제2 기판패드 쌍을 전기적으로 연결할 수 있도록 배선으로 연결된 복수의 제2 소자패드 쌍을 포함한다. 따라서 제1 패드 그룹(340)은 소자가 기판에 접촉 시(예를 들면, 플립 칩 접촉 시) 제2 패드 그룹(350)과 절연되어 치합하는 형상을 갖는다.
측정패드(330(1), 330(2), 330(3), 330(4))는 제1 패드 그룹(340)과 제2 패드 그룹(350)에 연결되어 형성된다. 여기서, 측정패드(330(1), 330(2))는 기판에 형성되고, 제1 패드 그룹(340)에 결합하며, 측정패드(330(3), 330(4))는 기판에 형성되고, 제2 패드 그룹(350)에 결합한다. 따라서 테스터(tester)는 측정패드(330(1), 330(2)) 간 또는 측정패드(330(3), 330(4)) 간의 연결 상태를 확인하여 패드 간 개방 여부를 모니터링하며, 측정패드(330(1), 330(2)) 중 하나의 측정패드와 측정패드(330(3), 330(4)) 중 하나의 측정패드 간의 연결 상태를 확인하여 패드 간 단락 여부를 모니터링할 수 있다.
도 4는 본 발명의 바람직한 제2 실시예에 따른 에어리얼(areal) 형태의 개방 및 단락의 동시 모니터링이 가능한 반도체 칩 패키지를 도시한 평면도이다. 도 4를 참조하면, 제1 패드 그룹(410), 제2 패드 그룹(420) 및 측정패드(430(1), 430(2), 430(3), 430(4))가 도시된다. 상술한 제1 실시예와의 차이점을 위주로 설명한다. 배선 중 실선은 소자패드 간 연결되는 배선이고, 점선은 기판패드 간 연결되는 배선이며, 이하 같다.
기판패드 및 기판패드에 상응하여 형성되는 소자패드는 일렬로 배열되지 않고, 면적에 전반적으로 배열되어 있다. 이러한 배열을 에어리얼(areal) 형태라고 칭한다. 이 경우 일렬로 배열된 부분은 상술한 제1 실시예와의 경우처럼 전기적으로 결합하며, 일렬로 배열된 부분이 꺽이는 부분은 제1 패드 그룹(410), 제2 패드 그룹(420)이 서로 절연될 수 있도록 배선이 형성될 수 있다. 따라서, 테스터(tester)는 측정패드(430(1), 430(2)) 간 또는 측정패드(430(3), 430(4)) 간의 연결 상태를 확인하여 패드 간 개방 여부를 모니터링하며, 측정패드(430(1), 430(2)) 중 하나의 측정패드와 측정패드(430(3), 430(4)) 중 하나의 측정패드 간의 연결 상태를 확인하여 패드 간 단락 여부를 모니터링할 수 있다.
도 5는 본 발명의 바람직한 제3 실시예에 따른 페리퍼럴(peripheral) 형태의 개방 및 단락의 동시 모니터링이 가능한 반도체 칩 패키지를 도시한 평면도이다. 도 5를 참조하면, 제1 패드 그룹(510), 제2 패드 그룹(520) 및 측정패드(530(1), 530(2), 530(3), 530(4))가 도시된다. 상술한 제1 실시예와의 차이점을 위주로 설명한다.
기판패드 및 기판패드에 상응하여 형성되는 소자패드는 일렬로 배열되지 않고, 주변에 배열되어 있다. 이러한 배열을 페리퍼럴(peripheral) 형태라고 칭한다. 이 경우 일렬로 배열된 부분은 상술한 제1 실시예와의 경우처럼 전기적으로 결합하며, 일렬로 배열된 부분이 꺽이는 부분은 제1 패드 그룹(510), 제2 패드 그룹(520)이 서로 절연될 수 있도록 배선이 형성될 수 있다. 따라서, 테스터(tester)는 측정패드(530(1), 530(2)) 간 또는 측정패드(530(3), 530(4)) 간의 연결 상태를 확인하여 패드 간 개방 여부를 모니터링하며, 측정패드(530(1), 530(2)) 중 하나의 측정패드와 측정패드(530(3), 530(4)) 중 하나의 측정패드 간의 연결 상태를 확인하여 패드 간 단락 여부를 모니터링할 수 있다.
도 6은 본 발명의 바람직한 제4 실시예에 따른 다른 형태를 가진 개방 및 단락의 동시 모니터링이 가능한 반도체 칩 패키지를 도시한 평면도이다. 도 6을 참조하면, 제1 패드 그룹(610), 제2 패드 그룹(620) 및 측정패드(630(1), 630(2), 630(3), 630(4))가 도시된다. 상술한 제1 실시예와의 차이점을 위주로 설명한다.
제4 실시예에 따르면, 제1 패드 그룹(610)과 제2 패드 그룹(620)은 상술한 제1 실시예와 같이 절연되어 치합한다. 그러나 제1 실시예에서는 패드 하나마다 엇갈려 결합하였으나, 제4 실시예에 따르면, 두개의 패드가 형성한 패드 소그룹이 치합하는 형상을 갖는다. 따라서, 테스터(tester)는 측정패드(630(1), 630(2)) 간 또는 측정패드(630(3), 630(4)) 간의 연결 상태를 확인하여 패드 간 개방 여부를 모니터링하며, 측정패드(630(1), 630(2)) 중 하나의 측정패드와 측정패드(630(3), 630(4)) 중 하나의 측정패드 간의 연결 상태를 확인하여 패드 간 단락 여부를 모니터링할 수 있다.
도 7은 본 발명의 바람직한 제5 실시예에 따른 개방 및 단락의 동시 모니터링이 가능한 반도체 칩 패키지를 도시한 평면도이다. 도 7을 참조하면, 제1 패드 그룹(710), 제2 패드 그룹(720) 및 측정패드(730(1), 730(2), 730(3), 730(4))가 도시된다. 상술한 제1 실시예와의 차이점을 위주로 설명한다.
제5 실시예에 따르면, 제1 패드 그룹(710)과 제2 패드 그룹(720)은 상술한 제1 실시예와 같이 절연되어 치합한다. 그러나 제1 실시예에서는 패드 하나마다 엇갈려 결합하였으나, 제5 실시예에 따르면, 두개의 패드가 형성한 패드 소그룹이 치합하는 형상을 갖는다. 즉, 제2 패드 그룹(720)에 형성된 패드 쌍이 제1 패드 그룹(710)에서 인접한 패드 간 형성된 패드 쌍을 수용하는 형상이 도시된다. 따라서, 테스터(tester)는 측정패드(730(1), 730(2)) 간 또는 측정패드(730(3), 730(4)) 간의 연결 상태를 확인하여 패드 간 개방 여부를 모니터링하며, 측정패드(730(1), 730(2)) 중 하나의 측정패드와 측정패드(730(3), 730(4)) 중 하나의 측정패드 간의 연결 상태를 확인하여 패드 간 단락 여부를 모니터링할 수 있다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게는 이외에도 패드 그룹이 두 개로 형성된 다양한 실시예가 구현될 수 있다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 물론이다.
상술한 바와 같이 본 발명에 따른 개방 및 단락의 동시 모니터링이 가능한 반도체 칩 패키지는 반도체 칩 패키지의 전기적 개방 및 단락 여부를 간편하게 판단할 수 있는 효과가 있다.
또한, 본 발명에 따른 개방 및 단락의 동시 모니터링이 가능한 반도체 칩 패키지는 생산되는 제품에 대해 접촉 여부를 확인할 수 있는 테스트 패턴을 설계할 수 있는 효과가 있다.
또한, 본 발명에 따른 개방 및 단락의 동시 모니터링이 가능한 반도체 칩 패키지는 전기적 개방 및 단락 여부를 판단할 수 있는 다양한 배선 형태를 구현할 수 있는 효과가 있다.
또한, 본 발명에 따른 개방 및 단락의 동시 모니터링이 가능한 반도체 칩 패키지는 파인 피치(fine pitch)가 가능한 기판을 테스트 할 수 있는 효과가 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자라면 하기의 특허 청구 범위에 기재된 본 발명 및 그 균등물의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (12)
- 기판에 형성되며 배선에 의해 제1 기판패드가 서로 전기적으로 연결되며 각각은 서로 절연된 복수의 제1 기판패드 소그룹 및 소자에 형성되며 상기 제1 기판패드에 대응되는 제1 소자패드가 상기 각각의 제1 기판패드 소그룹을 전기적으로 연결할 수 있도록 배선으로 연결된 복수의 제1 소자패드 소그룹을 포함하는 제1 패드 그룹;상기 소자가 상기 기판에 접촉 시 상기 제1 패드 그룹과 전기적으로 절연되며, 기판에 형성되며 배선에 의해 제2 기판패드가 서로 전기적으로 연결되며 각각은 서로 절연된 복수의 제2 기판패드 소그룹 및 소자에 형성되며 상기 제2 기판패드에 대응되는 제2 소자패드가 상기 각각의 제2 기판패드 소그룹을 전기적으로 연결할 수 있도록 배선으로 연결된 복수의 제2 소자패드 소그룹을 포함하는 제2 패드 그룹;상기 제1 패드 그룹과 전기적으로 연결된 복수의 제1 측정패드; 및상기 제2 패드 그룹과 전기적으로 연결된 복수의 제2 측정패드를 포함하되,상기 제1 측정패드 간 또는 제2 측정패드 간의 연결 상태를 확인하여 패드 간 개방 여부를 모니터링하며, 상기 제1 측정패드와 제2 측정패드 간의 연결 상태를 확인하여 패드 간 단락 여부를 모니터링하는 개방 및 단락의 동시 모니터링이 가능한 반도체 칩 패키지.
- 제1항에 있어서,상기 제1 기판패드 소그룹과 상기 제2 기판패드 소그룹은 서로 순차적으로 교대로 배열된 것을 특징으로 하는 개방 및 단락의 동시 모니터링이 가능한 반도체 칩 패키지.
- 제1항에 있어서,상기 제1 기판패드 소그룹은 두 개의 제1 기판패드로 형성된 것을 특징으로 하는 개방 및 단락의 동시 모니터링이 가능한 반도체 칩 패키지.
- 제1항에 있어서,상기 제2 기판패드 소그룹은 두 개의 제2 기판패드로 형성된 것을 특징으로 하는 개방 및 단락의 동시 모니터링이 가능한 반도체 칩 패키지.
- 기판에 형성되고 배선에 의해 제1 기판패드가 두 개씩 서로 전기적으로 연결되며 각각은 서로 절연된 복수의 제1 기판패드 쌍 및 소자에 형성되며 상기 제1 기판패드에 대응되는 제1 소자패드가 상기 각각의 제1 기판패드 쌍을 전기적으로 연결할 수 있도록 배선으로 연결된 복수의 제1 소자패드 쌍을 포함하는 제1 패드 그룹;상기 소자가 상기 기판에 접촉 시 상기 제1 패드 그룹과 전기적으로 절연되며, 기판에 형성되며 배선에 의해 제2 기판패드가 두 개씩 서로 전기적으로 연결되며 각각은 서로 절연되고 제1 기판패드 쌍과 서로 엇갈려 배열된 복수의 제2 기판패드 쌍 및 소자에 형성되며 상기 제2 기판패드에 대응되는 제2 소자패드가 상기 각각의 제2 기판패드 쌍을 전기적으로 연결할 수 있도록 배선으로 연결된 복수의 제2 소자패드 쌍을 포함하는 제2 패드 그룹;상기 제1 패드 그룹과 전기적으로 연결된 복수의 제1 측정패드; 및상기 제2 패드 그룹과 전기적으로 연결된 복수의 제2 측정패드를 포함하되,상기 제1 측정패드 간 또는 제2 측정패드 간의 연결 상태를 확인하여 패드 간 개방 여부를 모니터링하며, 상기 제1 측정패드와 제2 측정패드 간의 연결 상태를 확인하여 패드 간 단락 여부를 모니터링하는 개방 및 단락의 동시 모니터링이 가능한 반도체 칩 패키지.
- 제1항 또는 제5항에 있어서,상기 소자는 광변조기 또는 상기 광변조기를 구동하기 위한 드라이브 IC인 것을 특징으로 하는 개방 및 단락의 동시 모니터링이 가능한 반도체 칩 패키지.
- 제1항 또는 제5항에 있어서,상기 기판은 투명 기판인 것을 특징으로 하는 개방 및 단락의 동시 모니터링이 가능한 반도체 칩 패키지.
- 제1항 또는 제5항에 있어서,상기 제1 기판패드와 상기 제2 기판패드는 에어리얼 형태 또는 페리퍼럴 형태로 배열된 것을 특징으로 하는 개방 및 단락의 동시 모니터링이 가능한 반도체 칩 패키지.
- 제1항 또는 제5항에 있어서,상기 제1 측정패드와 상기 제2 측정패드의 개수는 각각 2개인 것을 특징으로 하는 개방 및 단락의 동시 모니터링이 가능한 반도체 칩 패키지.
- 제1항 또는 제5항에 있어서,상기 복수의 제1 측정패드는 제1 패드 그룹의 양단에 형성된 것을 특징으로 하는 개방 및 단락의 동시 모니터링이 가능한 반도체 칩 패키지.
- 제1항 또는 제5항에 있어서,상기 복수의 제2 측정패드는 제2 패드 그룹의 양단에 형성된 것을 특징으로 하는 개방 및 단락의 동시 모니터링이 가능한 반도체 칩 패키지.
- 제1항 또는 제5항에 있어서,상기 소자가 상기 기판에 와이어 본딩 또는 플립 칩 본딩에 의해 접촉되는 것을 특징으로 하는 개방 및 단락의 동시 모니터링이 가능한 반도체 칩 패키지.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060088240A KR100828512B1 (ko) | 2005-10-11 | 2006-09-12 | 개방 및 단락의 동시 모니터링이 가능한 반도체 칩 패키지 |
| US11/546,594 US7394261B2 (en) | 2005-10-11 | 2006-10-11 | Semi-conductor chip package capable of detecting open and short |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050095329 | 2005-10-11 | ||
| KR20050095329 | 2005-10-11 | ||
| KR1020060088240A KR100828512B1 (ko) | 2005-10-11 | 2006-09-12 | 개방 및 단락의 동시 모니터링이 가능한 반도체 칩 패키지 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070040295A KR20070040295A (ko) | 2007-04-16 |
| KR100828512B1 true KR100828512B1 (ko) | 2008-05-13 |
Family
ID=37910546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060088240A KR100828512B1 (ko) | 2005-10-11 | 2006-09-12 | 개방 및 단락의 동시 모니터링이 가능한 반도체 칩 패키지 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7394261B2 (ko) |
| KR (1) | KR100828512B1 (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7749778B2 (en) * | 2007-01-03 | 2010-07-06 | International Business Machines Corporation | Addressable hierarchical metal wire test methodology |
| US7592827B1 (en) * | 2007-01-12 | 2009-09-22 | Pdf Solutions, Inc. | Apparatus and method for electrical detection and localization of shorts in metal interconnect lines |
| DE102013004974A1 (de) * | 2013-03-21 | 2014-09-25 | Infineon Technologies Ag | Integrierte Schaltungsanordnung, Verfahren und System zum Einsatz in einer sicherheitskritischen Anwendung |
| US9867295B2 (en) * | 2014-01-07 | 2018-01-09 | Dell Products L.P. | Ball grid array system |
| US10048306B1 (en) * | 2015-03-02 | 2018-08-14 | Altera Corporation | Methods and apparatus for automated integrated circuit package testing |
| GB2605370B (en) * | 2021-03-29 | 2023-09-27 | Touchnetix As | Integrated circuit testing |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000051499A (ko) * | 1999-01-22 | 2000-08-16 | 윤종용 | 반도체 레이저의 전원 감지회로 |
| JP2003303912A (ja) | 2002-04-11 | 2003-10-24 | Kyocera Corp | 配線基板 |
| JP2004214518A (ja) | 2003-01-08 | 2004-07-29 | Renesas Technology Corp | 半導体素子検査装置及び半導体装置の製造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3835530A (en) * | 1967-06-05 | 1974-09-17 | Texas Instruments Inc | Method of making semiconductor devices |
| US3974443A (en) * | 1975-01-02 | 1976-08-10 | International Business Machines Corporation | Conductive line width and resistivity measuring system |
| US3983479A (en) * | 1975-07-23 | 1976-09-28 | International Business Machines Corporation | Electrical defect monitor structure |
| FR2473789A1 (fr) * | 1980-01-09 | 1981-07-17 | Ibm France | Procedes et structures de test pour circuits integres a semi-conducteurs permettant la determination electrique de certaines tolerances lors des etapes photolithographiques. |
| US4386459A (en) * | 1980-07-11 | 1983-06-07 | Bell Telephone Laboratories, Incorporated | Electrical measurement of level-to-level misalignment in integrated circuits |
| US4918377A (en) * | 1988-12-05 | 1990-04-17 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Integrated circuit reliability testing |
| US5311360A (en) | 1992-04-28 | 1994-05-10 | The Board Of Trustees Of The Leland Stanford, Junior University | Method and apparatus for modulating a light beam |
| US5670891A (en) * | 1995-06-07 | 1997-09-23 | Advanced Micro Devices, Inc. | Structures to extract defect size information of poly and source-drain semiconductor devices and method for making the same |
| TW464785B (en) * | 1996-11-21 | 2001-11-21 | Seiko Epson Corp | Input device, liquid crystal device, and electronic equipment using the liquid crystal device |
| US6380554B1 (en) * | 1998-06-08 | 2002-04-30 | Advanced Micro Devices, Inc. | Test structure for electrically measuring the degree of misalignment between successive layers of conductors |
| US6362634B1 (en) * | 2000-01-14 | 2002-03-26 | Advanced Micro Devices, Inc. | Integrated defect monitor structures for conductive features on a semiconductor topography and method of use |
| US6564986B1 (en) * | 2001-03-08 | 2003-05-20 | Xilinx, Inc. | Method and assembly for testing solder joint fractures between integrated circuit package and printed circuit board |
| KR100414213B1 (ko) * | 2001-07-24 | 2004-01-07 | 삼성전자주식회사 | 집적 회로 배선의 절연 신뢰성 검사 장치 |
| AU2002360244A1 (en) * | 2001-08-31 | 2003-04-07 | Pdf Solutions, Inc. | Test structures and models for estimating the yield impact of dishing and/or voids |
-
2006
- 2006-09-12 KR KR1020060088240A patent/KR100828512B1/ko not_active IP Right Cessation
- 2006-10-11 US US11/546,594 patent/US7394261B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000051499A (ko) * | 1999-01-22 | 2000-08-16 | 윤종용 | 반도체 레이저의 전원 감지회로 |
| JP2003303912A (ja) | 2002-04-11 | 2003-10-24 | Kyocera Corp | 配線基板 |
| JP2004214518A (ja) | 2003-01-08 | 2004-07-29 | Renesas Technology Corp | 半導体素子検査装置及び半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7394261B2 (en) | 2008-07-01 |
| KR20070040295A (ko) | 2007-04-16 |
| US20070080704A1 (en) | 2007-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100828512B1 (ko) | 개방 및 단락의 동시 모니터링이 가능한 반도체 칩 패키지 | |
| JP6470218B2 (ja) | 積層可能なモールディングされたマイクロ電子パッケージ | |
| KR101387719B1 (ko) | 컴플라이언스를 갖는 마이크로 전자 어셈블리 및 그 방법 | |
| US6806992B2 (en) | Micro mirror unit including mirror substrate and wiring substrate spaced by conductive spacer | |
| US6433563B1 (en) | Probe card with rigid base having apertures for testing semiconductor device, and semiconductor device test method using probe card | |
| EP0752587B1 (en) | Electrical connection structure | |
| US9230938B2 (en) | Method of manufacturing semiconductor device | |
| KR100789545B1 (ko) | 플립칩 실장 기술을 이용한 광변조기 모듈 패키지 | |
| KR101267651B1 (ko) | 유연성을 갖는 마이크로 전자회로 조립체 | |
| KR20190021101A (ko) | 프로브 카드, 프로브 카드를 포함한 테스트 장치, 그 프로브 카드를 이용한 테스트 방법 및 반도체 소자 제조방법 | |
| US20110014727A1 (en) | Thin film probe sheet and semiconductor chip inspection system | |
| KR102403730B1 (ko) | 반도체 칩 및 이를 포함하는 반도체 패키지 | |
| KR100643927B1 (ko) | 플립 칩 접촉 모니터링이 가능한 플립 칩 패키지 | |
| KR20210065263A (ko) | 반도체 테스트 장치 및 그 테스트 방법 | |
| CN101266956A (zh) | 基板上的凸块结构 | |
| KR200423446Y1 (ko) | 프로브 카드 | |
| JP4255896B2 (ja) | コンタクトユニットおよび検査システム | |
| TWI814551B (zh) | 半導體模組陣列裝置 | |
| KR20050029066A (ko) | 프로브 카드 | |
| KR100821674B1 (ko) | 프로브 어셈블리 | |
| JPH03293739A (ja) | 半導体装置 | |
| JPH08293644A (ja) | アレイ型半導体素子の実装方法 | |
| JPH0969545A (ja) | 半導体集積回路の試験装置およびその試験方法 | |
| KR20110015492A (ko) | 전기적 연결 장치 및 그 제조 방법 | |
| JP2007132722A (ja) | プローブカードおよびその製造方法ならびに半導体装置の検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |