KR20050029066A - 프로브 카드 - Google Patents

Abstract

본 발명은 프로브 카드에 관한 것으로, 카드 몸체에 설치되는 프로브 핀의 길이를 거의 동일한 수준으로 유지하여 양호한 전기적 특성을 유지하고, 한번에 테스트할 수 있는 반도체 소자의 수를 늘리면서 프로브 핀에 대한 유지 보수 작업을 용이하게 진행하기 위해서, 프로브 핀을 프로브 핀 블록 단위로 모듈화하여 카드 몸체에 설치하고, 프로브 핀 블록과 카드 몸체의 접촉은 포고 핀 접촉으로 구현되는 프로브 카드에 관한 것이다.

Description

프로브 카드{Probe card}

본 발명은 반도체 웨이퍼 검사용 프로브 카드에 관한 것으로, 더욱 상세하게는 프로브 핀을 갖는 프로브 핀 블록이 열을 지어 카드 몸체에 설치된 프로브 카드에 관한 것이다.

반도체 소자가 하나의 완성된 반도체 패키지로 그 성능을 다하기 위해서는 수 많은 공정들을 거쳐서 완성되어진다. 그 공정들은 반도체 웨이퍼의 생산, 전공정(FAB; Fabrication), 조립 공정(Assembly)으로 크게 나눌 수 있다.

특히, FAB 공정에 의해 웨이퍼 상에 복수개의 반도체 소자가 형성되며, 복수개의 반도체 소자는 전기적 특성 검사(Electrical Die Sorting; EDS)를 통하여 양, 불량을 선별하게 된다. 이와 같은 EDS를 하는 목적은 전술된 바와 같이 첫째 웨이퍼 상의 각각의 반도체 소자의 양, 불량품을 선별하기 위해서이며, 둘째 불량 반도체 소자 중에서 수리 가능한 반도체 소자의 수리를 위해서이며, 셋째 FAB 공정에서의 문제점을 조기에 피드-백(Feed-Back)하기 위해서이며, 넷째 불량 반도체 소자의 조기 제거로 조립 및 패키지 검사(Package Test)에서의 원가 절감을 위해서이다.

이와 같은 EDS에 사용되는 장비는 테스터(Taster)와, 프로브 스테이션(Probe Station)으로 이루어져 있으며, 프로브 스테이션에 웨이퍼 상의 반도체 소자의 전극 패드와 기계적으로 접촉되는 프로브 카드(Probe Card)가 설치되어 있다. 프로브 카드는 아주 가는 프로브 핀(Probe Pin)을 카드 몸체에 고정시켜 놓은 것으로 테스터에서 발생한 신호가 프로브 설비를 통하여 프로브 카드에 설치된 각각의 프로브 핀에 전달되고, 프로브 핀에 전달된 신호는 프로브 핀이 접촉된 웨이퍼 상의 반도체 소자의 전극 패드에 전달되어 반도체 소자가 양품인지 불량품인지를 검사하게 된다.

종래기술에 따른 프로브 카드(200)는, 도 1 및 도 2에 도시된 바와 같이, 소정의 두께를 갖는 원판 형태의 카드 몸체(110)의 중앙부에 소정의 크기를 갖는 사각형상의 세라믹 블록(120)이 설치되고, 그 세라믹 블록(120) 위에 반도체 웨이퍼 상에 형성된 반도체 소자의 전극 패드와 접촉되는 프로브 핀(140)이 다수개 배열 고정된 구조를 갖는다. 세라믹 블록(120) 위에 배열된 프로브 핀(140)의 위치가 외부의 힘에 의하여 변하지 않도록 에폭시(130)를 도포하여 고정한다. 이때 반도체 소자의 전극 패드에 접촉하는 프로브 핀의 일단부(143; 이하, 접촉부)는 소정의 각으로 절곡되어 있다. 프로브 핀의 타단부(141; 이하, 접합부)는 카드 몸체(110)에 납땜된다. 도면부호 142는 프로브 핀의 중간부분(이하, 고정부)으로 에폭시(130)에 의해 고정되는 부분을 나타낸다.

반도체 소자의 소형화에 따른 전극 패드의 미세피치화에 대응하고, 한번에 많은 수의 반도체 소자를 테스트하기 위해서, 프로브 핀(140)이 세라믹 블록(120) 위에 2층 이상으로 적층된 프로브 카드(200)가 사용되고 있다. 도 2는 5층으로 프로브 핀(140)이 세라믹 블록(120) 위에 적층된 상태를 도시하고 있다. 프로브 카드(200)는 5×20 DUT 어레이 배열을 갖도록 프로브 핀들(140)이 배열된 프로브 카드이다. 여기서, 5×20 DUT 어레이 배열이란, 웨이퍼 상에 격자배열된 반도체 소자 5행20열에 대응되게 프로브 핀들이 프로브 카드에 배열 설치된 것을 의미한다. 즉, 5×20 DUT 어레이 배열을 갖는 프로브 카드는 한번에 최대 5×20=100개에 해당하는 웨이퍼 상의 반도체 소자를 테스트할 수 있다.

한편 종래기술에 따른 프로브 카드(200)는 한정된 크기의 카드 몸체(110)로 인해서, 프로브 핀(140)을 적층하여 좌우로 배열할 수 있는 프로브 핀(140) 수는 한정된다. 이유는, 적층되는 상하의 프로브 핀 사이의 간섭을 방지하기 위해서, 상대적으로 아래쪽에 위치하는 프로브 핀의 접합부에 비해서 상대적으로 위쪽에 위치하는 프로브 핀의 접합부가 세라믹 블록에서 먼 카드 몸체에 납땜되기 때문에, 프로브 핀을 적층하여 좌우로 배열할 수 있는 프로브 핀 수는 한정된다. 따라서 이러한 제한 속에서 한번에 테스트할 수 있는 반도체 소자의 수를 늘리기 위해서는 상하 방향으로 프로브 핀 수를 늘리는 방법만을 채택할 수 밖에 없기 때문에, 프로브 핀 배열에 제한이 따른다.

아울러 프로브 카드의 프로브 핀의 손상을 최소화하기 위해서, 웨이퍼의 가장자리를 벗어나지 않는 범위내에서 프로빙을 하게 되는데, 이럴 경우 일부 반도체 소자는 뜻하지 않게 여러 차례 반복적으로 프로빙을 하게 된다. 예컨대, 도 8의 (a)에 도시된 바와 같이, 5×20의 DUT 어레이를 갖는 프로브 카드의 경우는 웨이퍼(190)에 대해서 알파벳 순으로 프로빙을 실시하게 되는데, D 영역 및 E 영역에 대한 프로빙시 D 영역 및 E 영역과 경계를 이루는 부분에 형성된 A 내지 C 영역의 반도체 소자(192)에 대해서 반복적인 프로빙이 이루어진다. 이렇게 반복 프로빙된 반도체 소자(192)의 전극 패드는 손상의 우려가 크고, 더욱이 조립 공정의 와이어 본딩 공정에서의 전극 패드와 본딩 와이어 사이의 본딩 신뢰성이 떨어질 수 있다.

적층되는 상하의 프로브 핀 사이의 간섭을 방지하기 위해서, 상대적으로 아래쪽에 위치하는 프로브 핀의 접합부에 비해서 상대적으로 위쪽에 위치하는 프로브 핀의 접합부가 세라믹 블록에서 먼 카드 몸체에 납땜된다. 따라서 프로브 핀 사이의 길이 편차가 크고, 프로브 핀의 길이도 길어지기 때문에, 고주파 신호 전달 특성과 같은 전기적 특성이 떨어진다.

카드 몸체에서 실질적인 테스트 공정을 진행하는 프로브 핀의 접촉부에 비해서 접촉부 이외의 프로브 핀 부분이 차지하는 면적이 크기 때문에, 프로브 카드에서 한번에 테스트할 수 있는 반도체 소자의 수에 한계가 있다.

그리고 프로브 핀이 카드 몸체에 직접 접합된 구조를 갖기 때문에, 프로브 핀 불량 등에 따른 유지 보수 작업이 용이하지 뿐만 아니라 시간도 많이 소요된다.

따라서, 본 발명의 제 1 목적은 테스트 시에 가장 최소한 프로빙 수를 구현하도록 프로브 핀 배열을 구성하여 테스트 효율을 높일 수 있는 프로브 카드를 제공하는 데 있다.

본 발명의 제 2 목적은 반도체 소자의 반복 컨택으로 인한 전극 패드의 손상을 최소화할 수 있는 프로브 카드를 제공하는 데 있다.

본 발명의 제 3 목적은 고주파 신호 전달 특성이 우수한 프로브 카드를 제공하는 데 있다.

본 발명의 제 4 목적은 한번에 많은 수의 반도체 소자를 테스트할 수 있는 프로브 카드를 제공하는 데 있다.

본 발명의 제 5 목적은 유지 보수 작업을 용이하게 진행할 수 있는 프로브 카드를 제공하는 데 있다.

상기 목적을 달성하기 위하여, 일면의 중심 부분에 열을 지어 소정의 간격을 두고 설치된 포고핀을 갖는 카드 몸체와; 상기 카드 몸체 일면에 설치된 상기 포고핀들을 둘러싸도록 설치된 사각틀 형상의 블록 가이드와; 상기 블록 가이드에 내설되어 상기 포고핀 열에 대응되게 각기 접촉하여 전기적으로 연결되는 적어도 하나 이상의 프로브 핀 블록;을 포함하며,

상기 프로브 핀 블록은, 하부면에 상기 포고핀이 접촉하여 전기적으로 연결되는 연결 기판과; 상기 연결 기판 상부면에 설치된 막대 형상의 프레스 블록과; 상기 프레스 블록의 상부면에 열을 지어 적어도 일층 이상 설치되며, 웨이퍼의 반도체 소자의 전극 패드와 접촉하는 프로브 핀들; 및 상기 프레스 블록 상부면에 도포되어 상기 프레스 블록 상부면에 위치한 상기 프로브 핀들을 고정하는 에폭시;를 포함하며,

상기 프로브 핀은, 상기 프레스 블록의 외측면에 근접한 상기 연결 기판에 납땜되어 고정되는 접합부와; 상기 접합부와 연결되어 상기 프레스 블록의 외측면을 따라서 상기 프레스 블록의 상부면으로 절곡되어 상기 에폭시에 의해 고정되는 고정부; 및 상기 고정부와 연결되어 상기 프레스 블록의 위쪽 방향으로 절곡되어 웨이퍼의 반도체 소자의 전극 패드와 접촉하는 접촉부;를 포함하는 것을 특징으로 하는 프로브 카드를 제공한다.

본 발명에 따른 연결 기판은 프레스 블록이 설치되는 상부면의 외측에 프로브 핀의 접합부가 납땜될 비아 홀이 형성되어 있으며, 하부면에 비아 홀과 전기적으로 연결되어 포고핀이 접촉하는 접촉 패드가 형성되어 있다.

본 발명에 따른 프레스 블록의 상부면에 위치하는 프로브 핀의 고정부는 접촉부와 연결된 부분이 프레스 블록의 외측면에 근접한 부분보다는 상대적으로 높게 소정의 각도로 경사지게 형성된다.

그리고 본 발명에 따른 블록 가이드에 내설되는 프로브 블록의 피치는 테스트될 웨이퍼의 반도체 소자의 피치에 대응된다.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.

도 3은 본 발명의 실시예에 따른 다수개의 프로브 핀 블록(60)이 설치된 프로브 카드(100)를 보여주는 평면도이다. 도 4는 도 3의 4-4선 단면도로서, 블록 가이드에 프로브 핀 볼록이 설치된 상태를 보여주는 단면도이다. 도 5는 도 3의 프로브 핀 블록(60)을 보여주는 사시도이다. 도 6은 도 5의 6-6선 단면도이다. 그리고 도 7은 프로브 핀 블록(60)이 카드 몸체(10)에 접속된 상태를 보여주는 단면도이다.

도 3 내지 도 7을 참조하면, 본 발명의 실시예에 따른 프로브 카드(100)는 카드 몸체(10)와, 카드 몸체(10)의 중심 부분에 설치된 블록 가이드(70)와, 블록 가이드(70)에 내설된 적어도 하나 이상의 프로브 핀 블록(60)을 포함한다. 본 발명의 실시예에서는 7개의 프로브 핀 블록(60)이 블록 가이드(70)에 설치된다. 후술되겠지만 블록 가이드(70)에 내설되는 프로브 핀 블록(60)의 피치(도 4의 P)는 테스트될 웨이퍼의 반도체 소자의 피치에 대응되게 설치된다.

프로브 카드(100)에 대해서 좀더 상세히 설명하면, 카드 몸체(10)는 소정의 직경과 두께를 갖는 원판 형태의 다층의 인쇄회로기판으로서, 일면의 중심 부분에 포고핀들(12)이 열을 지어 소정의 간격을 두고 설치되어 있다. 포고핀들(12)의 열은 프로브 핀 블록(60)이 설치될 위치에 대응되는 위치에 설치된다. 도시되지는 않았지만 카드 몸체(10)의 타면에는 테스터의 소켓이 접속될 수 있는 커넥터가 설치되어 있다.

블록 가이드(70)는 프로브 핀 블록(60)이 설치될 수 있는 베이스 역할을 하는 부분으로서, 사각틀 형상으로 포고핀들(12)을 둘러싸도록 카드 몸체(10)의 일면에 볼트와 같은 체결수단으로 고정 설치된다.

그리고 프로브 핀 블록(60)은 웨이퍼의 반도체 소자의 전극 패드와 접촉하는 프로브 핀(40)을 포함하며, 포고핀(12) 열에 대응되게 블록 가이드(70)에 양단에 볼트와 같은 체결수단으로 고정 설치된다. 이때, 프로브 핀 블록(60)은 포고핀(12)과 접촉함으로써, 프로브 핀(40)과 카드 몸체(10)는 전기적으로 연결된다. 블록 가이드(70)에 내설되는 프로브 핀 블록(60)의 피치는 테스트될 웨이퍼의 반도체 소자의 피치에 대응되게 설치된다.

이와 같은 프로브 핀 블록(60)은 연결 기판(50), 프레스 블록(20), 에폭시(30) 및 프로브 핀(40)을 포함한다. 연결 기판(50)은 프로브 핀(40)과 카드 몸체(10)를 매개하는 배선기판으로서, 상부면에 막대 형상의 프레스 블록(20)이 설치된다. 프로브 핀들(40)은 프레스 블록(20)의 상부면에 열을 지어 2층으로 설치되며, 프레스 블록(20) 상부면에 도포된 에폭시(30)에 의해 고정된다. 프로스 블록(40)으로는 반도체 소자와 유사한 열팽창계수를 갖는 소재를 사용하는 것이 바람직하며, 예컨대 종래의 세라믹 블록을 비롯하여 실리콘 소재의 블록이 사용된다.

연결 기판(50)은 프레스 블록(20)이 설치되는 상부면의 외측에 프로브 핀(40)이 납땜되는 비아 홀(51)이 형성되어 있으며, 하부면에 비아 홀(51)과 전기적으로 연결되어 포고 핀(12)이 접촉하는 접촉 패드(52)가 형성되어 있다. 연결기판(50)으로는 양면에 배선층이 형성된 인쇄회로기판을 사용하는 것이 바람직하다.

특히 프로브 핀(40)은 텅스텐 핀으로서, 프레스 블록(20)의 외측면에 근접한 연결 기판(50)에 납땜되어 고정되는 접합부(41)와, 접합부(41)와 연결되어 프레스 블록(20)의 외측면을 따라서 프레스 블록(20)의 상부면으로 절곡되어 에폭시(30)에 의해 고정되는 고정부(42)와, 고정부(42)와 연결되어 프레스 블록(20)의 위쪽 방향으로 절곡되어 웨이퍼의 반도체 소자의 전극 패드와 접촉하는 접촉부(43)를 포함한다. 이때, 접촉부(43)가 반도체 소자의 전극 패드에 안정적으로 접촉할 수 있도록, 프레스 블록(20)의 상부면에 위치하는 접촉부(43)와 연결된 고정부(42) 부분이 프레스 블록(20)의 외측면에 근접한 고정부(42) 부분보다는 상대적으로 높게 소정의 각도로 경사지게 형성된다.

따라서, 프로브 핀 블록(60)에 설치된 프로브 핀(40)은 프레스 블록(20) 외측면 아래의 연결 기판(50)에 거의 수직으로 뻗어 납땜되기 때문에, 종래에 비해서 프로브 핀(40)의 길이는 짧아지고 길이 편차 또한 줄일 수 있다. 더불어 프로브 핀(40)이 프로브 핀 블록(60) 단위로 카드 몸체(10)에 설치되고, 블록 가이드(70)에 내설되는 프로브 핀 블록들(60)은 테스트될 웨이퍼의 반도체 소자의 피치에 대응되게 설치된다.

즉, DUT 어레이 구성에 있어서, 프로브 핀 블록(60)의 길이 및 블록 가이드(70)에 내설된 프로브 핀 블록(60) 수의 조절을 통하여 테스트할 웨이퍼의 반도체 소자의 수 및 배열에 대응되게 조절하여 테스트 시에 가장 최소한 프로빙 수를 구현하도록 프로브 핀 배열을 구성하여 테스트 효율을 높일 수 있다. 부가적으로 프로빙 수를 최소화함으로써 반복적인 프로빙에 따른 프로브 핀의 손상 및 반도체 소자의 전극 패드의 손상을 억제할 수 있다.

예컨대, 도 8에 도시된 바와 같이, 종래의 5×20의 DUT 어레이를 갖는 프로브 카드에 대비하여, 본 발명에서는 프로브 핀 블록 7개를 배열하여 7×14의 DUT 어레이를 갖는 프로브 카드를 4번의 프로빙만으로 웨이퍼(90) 테스트를 완료할 수 있다. 즉, 본 발명의 경우는 프로브 핀 블록의 길이 조절을 통하여 테스트될 웨이퍼(90) 상에서 열 방향으로 배열된 반도체 소자(92)의 수를 조절할 수 있다. 아울러 프로브 핀 블록의 폭에 대응되는 만큼 카드 몸체의 상부면 영역을 차지하기 때문에, 카드 몸체에 프로브 핀이 직접 납땜된 종래의 프로브 카드에 비해서 프로브 핀 블록이 차지하는 영역이 상대적으로 적기 때문에, 배열되는 프로브 핀 블록의 수의 조절을 통하여 좌우로의 프로브 핀의 배열을 조절할 수 있다. 이때 테스트할 수 있는 반도체 소자의 수는 종래는 100개, 본 발명의 경우는 98개로 거의 차이가 없는 반면에, 종래는 5번, 본 발명은 4번의 프로빙으로 테스트 공정을 완료하기 때문에, 웨이퍼당 20%의 테스트 효율을 높일 수 있다. 그리고 종래에 비하여 반도체 소자의 반복 컨택을 줄일 수 있기 때문에, 반도체 소자의 반복 컨택으로 인한 전극패드의 손상을 최소화할 수 있다.

한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.

따라서, 본 발명의 구조를 따르면 프로브 핀이 프로브 핀 블록 형태로 카드 몸체에 설치되고, 프로브 핀 블록의 폭을 벗어나지 않기 때문에, 프로브 핀이 차지하는 면적이 프로브 핀 블록 단위로 축소된다. 따라서, 카드 몸체에 설치되는 프로브 핀 블록에 수만큼 웨이퍼의 반도체 소자들을 동시에 측정할 수 있다.

더욱이 프로브 핀 블록의 배열에 따라서 웨이퍼 대응 DUT 어레이 구성에 유연하게 대응할 수 있기 때문에, 최소한의 프로빙 횟수로 테스트 공정을 진행하여 테스트 효율을 높일 수 있다. 아울러 프로빙 횟수를 최소화함으로써, 반도체 소자의 반복 컨택으로 인한 전극 패드의 손상을 줄일 수 있다.

프로브 핀이 프레스 블록의 외측면을 따라서 절곡되어 연결 기판에 납땜된 구조를 갖기 때문에, 종래에 비해서 프로브 핀의 길이는 짧으면서 길이 편차가 적어 양호한 고주파 신호 전달 특성을 확보할 수 있다.

카드 몸체에 설치되는 프로브 핀 블록에 수만큼 웨이퍼의 반도체 소자들을 동시에 테스트할 수 있다.

그리고 카드 몸체에 프로브 핀 블록 단위로 설치 및 분리가 가능하기 때문에, 불량이 발생된 프로브 핀 블록을 제거하고 새로운 프로브 핀 블록을 설치하는 것과 같은 유지 보수 작업을 용이하게 진행할 수 있다. 또한 카드 몸체에서의 프로브 핀의 유지 보수 작업에 비해서, 프로브 핀 블록 단위에서의 유지 보수 작업을 용이하게 진행할 수 있는 장점도 있다.

도 1은 종래기술에 따른 프로브 카드를 보여주는 평면도이다.

도 2는 도 1의 프로브 핀이 에폭시에 의해 세라믹 블록 위에 고정된 상태를 보여주는 단면도이다.

도 3은 본 발명의 실시예에 따른 다수개의 프로브 핀 블록이 설치된 프로브 카드를 보여주는 평면도이다.

도 4는 도 3의 4-4선 단면도로서, 블록 가이드에 프로브 핀 블록이 설치된 상태를 보여주는 단면도이다.

도 5는 도 3의 프로브 핀 블록을 보여주는 사시도이다.

도 6는 도 5의 6-6선 단면도이다.

도 7은 카드 몸체의 포고핀에 프로브 핀 블록이 접촉된 상태를 보여주는 단면도이다.

도 8은 종래기술 및 본 발명에 따른 프로브 카드로 웨이퍼를 프로빙하는 횟수를 보여주는 평면도이다.

* 도면의 주요 부분에 대한 설명 *

10 : 카드 몸체 20 : 프레스 블록

30 : 에폭시 40 : 프로브 핀

50 : 연결 기판 60 : 프로브 핀 블록

70 : 블록 가이드 90 : 웨이퍼

92 : 반도체 소자 100 : 프로브 카드

Claims (5)

1. 일면의 중심 부분에 열을 지어 소정의 간격을 두고 설치된 포고핀을 갖는 카드 몸체와;

   상기 카드 몸체 일면에 설치된 상기 포고핀들을 둘러싸도록 설치된 사각틀 형상의 블록 가이드와;

   상기 블록 가이드에 내설되어 상기 포고핀 열에 대응되게 각기 접촉하여 전기적으로 연결되는 적어도 하나 이상의 프로브 핀 블록;을 포함하며,

   상기 프로브 핀 블록은,

   하부면에 상기 포고핀이 접촉하여 전기적으로 연결되는 연결 기판과;

   상기 연결 기판 상부면에 설치된 막대 형상의 프레스 블록과;

   상기 프레스 블록의 상부면에 열을 지어 적어도 일층 이상 설치되며, 웨이퍼의 반도체 소자의 전극 패드와 접촉하는 프로브 핀들; 및

   상기 프레스 블록 상부면에 도포되어 상기 프레스 블록 상부면에 위치한 상기 프로브 핀들을 고정하는 에폭시;를 포함하며,

   상기 프로브 핀은,

   상기 프레스 블록의 외측면에 근접한 상기 연결 기판에 납땜되어 고정되는 접합부와;

   상기 접합부와 연결되어 상기 프레스 블록의 외측면을 따라서 상기 프레스 블록의 상부면으로 절곡되어 상기 에폭시에 의해 고정되는 고정부; 및

   상기 고정부와 연결되어 상기 프레스 블록의 위쪽 방향으로 절곡되어 웨이퍼의 반도체 소자의 전극 패드와 접촉하는 접촉부;를 포함하는 것을 특징으로 하는 프로브 카드.
2. 제 1항에 있어서, 상기 연결 기판은 상기 프레스 블록이 설치되는 상부면의 외측에 상기 프로브 핀의 접합부가 납땜될 비아 홀이 형성되어 있으며, 하부면에 상기 비아 홀과 전기적으로 연결되어 상기 포고핀이 접촉하는 접촉 패드가 형성된 것을 특징으로 하는 프로브 카드.
3. 제 1항에 있어서, 상기 프레스 블록의 상부면에 위치하는 상기 프로브 핀의 고정부는 상기 접촉부와 연결된 부분이 상기 프레스 블록의 외측면에 근접한 부분보다는 상대적으로 높게 소정의 각도로 경사지게 형성된 것을 특징으로 하는 프로브 카드.
4. 제 1항에 있어서, 상기 프로브 핀은 텅스텐 핀인 것을 특징으로 하는 프로브 카드.
5. 제 1항 내지 제 4항의 어느 한 항에 있어서, 상기 블록 가이드에 내설되는 프로브 블록의 피치는 테스트될 웨이퍼의 반도체 소자의 피치에 대응하는 것을 특징으로 하는 프로브 카드.