KR100811030B1 - 동기 정류형 스위칭 레귤레이터, 동기 정류형 스위칭레귤레이터의 제어 회로 및 동기 정류형 스위칭레귤레이터의 동작 제어 방법 - Google Patents

동기 정류형 스위칭 레귤레이터, 동기 정류형 스위칭레귤레이터의 제어 회로 및 동기 정류형 스위칭레귤레이터의 동작 제어 방법 Download PDF

Info

Publication number
KR100811030B1
KR100811030B1 KR1020060104504A KR20060104504A KR100811030B1 KR 100811030 B1 KR100811030 B1 KR 100811030B1 KR 1020060104504 A KR1020060104504 A KR 1020060104504A KR 20060104504 A KR20060104504 A KR 20060104504A KR 100811030 B1 KR100811030 B1 KR 100811030B1
Authority
KR
South Korea
Prior art keywords
switching element
switching
reverse current
switch circuit
voltage
Prior art date
Application number
KR1020060104504A
Other languages
English (en)
Other versions
KR20070054092A (ko
Inventor
시니치 코지마
히사시 카이
Original Assignee
가부시키가이샤 리코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 리코 filed Critical 가부시키가이샤 리코
Publication of KR20070054092A publication Critical patent/KR20070054092A/ko
Application granted granted Critical
Publication of KR100811030B1 publication Critical patent/KR100811030B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0045—Converters combining the concepts of switch-mode regulation and linear regulation, e.g. linear pre-regulator to switching converter, linear and switching converter in parallel, same converter or same transistor operating either in linear or switching mode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 경부하 시의 역전류를 절감시켜 효율을 향상시킬 수 있고 또한 공진의 발생을 방지하여 부하에 영향 주는 댐핑 노이즈의 절감을 도모할 수 있는 동기 정류형 스위칭 레귤레이터, 동기 정류형 스위칭 레귤레이터의 제어 회로 및 동기 정류형 스위칭 레귤레이터의 동작 제어 방법을 제공한다.
접속부(Lx1)의 전압이 접지 전압으로 되어 역전류가 발생할 징조를 검출한 경우, 및 접속부(Lx1)의 전압이 접지 전압을 초과하여 역전류의 발생을 검출한 경우에는, 비교기(11)로부터 저레벨의 신호가 출력되고, AND 회로(AN1)는 입력된 펄스 신호(Spw)에 관계없이 저레벨의 신호를 출력하여 제3 스위칭 소자(M3)를 오프시키고, 제2 스위칭 소자(M2)만 동기 정류용으로서 스위칭을 실행하며, 제2 스위칭 소자(M2)의 온 저항을 크게 하여 출력 단자(OUT)로부터 접지 전압에 흐르는 역전류를 절감시키도록 하였다.
Figure R1020060104504
동기 정류형 스위칭 레귤레이터, 기준 전압 발생 회로, 오차 증폭 회로, 발진 회로, PWM 비교기

Description

동기 정류형 스위칭 레귤레이터, 동기 정류형 스위칭 레귤레이터의 제어 회로 및 동기 정류형 스위칭 레귤레이터의 동작 제어 방법{SYNCHRONOUS RECTIFIER TYPE SWITCHING REGULATOR, SYNCHRONOUS RECTIFIER TYPE SWITCHING REGULATOR CONTROL CIRCUIT AND METHOD FOR OPERATIONAL CONTROL OF THE SYNCHRONOUS RECTIFIER TYPE SWITCHING REGULATOR}
도 1은 종래의 동기 정류형 스위칭 레귤레이터의 회로예를 나타낸 도면.
도 2는 도 1의 접속부(K)에 발생하는 댐핑 노이즈의 예를 나타낸 도면.
도 3은 종래의 동기 정류형 스위칭 레귤레이터에 발생하는 댐핑 노이즈의 예를 나타낸 도면.
도 4는 본 발명의 제1 실시예에 따른 동기 정류형 스위칭 레귤레이터의 회로예를 나타낸 도면.
도 5는 도 4의 접속부(Lx1)의 파형예를 나타낸 도면.
도 6은 본 발명의 제1 실시예에 따른 동기 정류형 스위칭 레귤레이터의 다른 회로예를 나타낸 도면.
도 7은 본 발명의 제2 실시예에 따른 동기 정류형 스위칭 레귤레이터의 회로예를 나타낸 도면.
도 8은 도 7의 접속부(Lx2)의 파형예를 나타낸 도면.
도 9는 본 발명의 제2 실시예에 따른 동기 정류형 스위칭 레귤레이터의 다른 회로예를 나타낸 도면.
도 10은 본 발명의 제3 실시예에 따른 동기 정류형 스위칭 레귤레이터의 회로예를 나타낸 도면.
도 11은 본 발명의 제3 실시예에 따른 동기 정류형 스위칭 레귤레이터의 다른 회로예를 나타낸 도면.
도 12는 본 발명의 제4 실시예에 따른 동기 정류형 스위칭 레귤레이터의 회로예를 나타낸 도면.
도 13은 본 발명의 제4 실시예에 따른 동기 정류형 스위칭 레귤레이터의 다른 회로예를 나타낸 도면.
<도면의 주요 부분에 대한 부호의 설명>
　1, 1a, 1b, 1c　 스위칭 레귤레이터
　2　 기준 전압 발생 회로
　3　 오차 증폭 회로
　4, 16, 26 발진 회로
　5　 PWM 비교기
　6, 6a, 6b　 역전류 검출 회로
　10　 부하
　11　 비교기
　15, 25 전류 검출 회로
　17, 27 구배 보상 회로
　18, 28 가산 회로
　19, 29 플립플롭 회로
　31　 게이트 제어 회로
　R1, R2　 저항
　L1　 인덕터
　C1　 콘덴서
　M1, M11　 제1 스위칭 소자
　M2, M12　 제2 스위칭 소자
　M3, M13　 제3 스위칭 소자
　BF1~BF3　 버퍼
　AN1　 AND 회로
　OR1　 OR 회로
　INV1　 인버터
본 발명은 동기 정류형 스위칭 레귤레이터에 관한 것이고, 특히, IC 회로에서 경부하 시의 고효율 유지와 노이즈 절감을 도모할 수 있는 동기 정류형 스위칭 레귤레이터, 동기 정류형 스위칭 레귤레이터의 제어 회로 및 동기 정류형 스위칭 레귤레이터의 동작 제어 방법에 관한 것이다.
도 1은 종래의 동기 정류형 스위칭 레귤레이터의 회로예를 나타낸 도면이다(예컨대, 일본 특허 공개 공보 2004－56982호 참조).
도 1의 스위칭 레귤레이터는 강압형의 동기 정류형 스위칭 레귤레이터이며, 경부하 시에 출력 단자(104)로부터 NMOS 트랜지스터(QN1)를 통하여 접지 전압(GND)으로 전류가 역류한다. 이와 같은 역전류의 발생을 방지하기 위하여, 도 1의 스위칭 레귤레이터에서는 검출 회로(131)를 이용하여 PMOS 트랜지스터(QP1)와 NMOS 트랜지스터(QN1)의 접속부(K) 전압이 접지 전압(GND) 이하로 언더슛(undershoot)한 후, 다시 접지 전압(GND)을 초과하여 상승하는 타이밍을 고속으로 검출하고, 신속하게 NMOS 트랜지스터(QN1)를 오프시켜 역전류의 발생을 방지함으로써 소비 전력의 절감을 도모하고 있었다.
그러나, 역전류를 발생시키지 않도록 NMOS 트랜지스터(QN1)를 오프시킨 경우에도, NMOS 트랜지스터(QN1)의 기생 다이오드의 복귀 전류, 기생 용량 및 코일(L)에 의해 도 1의 PMOS 트랜지스터(QP1)와 NMOS 트랜지스터(QN1)의 접속부(K)에 도 2에 나타낸 바와 같은 댐핑 노이즈가 발생한다는 문제가 있었다. 또한 승압형 스위칭 레귤레이터의 경우에는 도 2의 댐핑 노이즈가 도 3과 같이 된다.
또, 고속으로 역전류의 발생을 검지하여도 회로 지연이 있기 때문에 일순간이라도 역전류가 발생하고 있었다. 역전류가 발생한 후, NMOS 트랜지스터(QN1)를 오프시키면 역류하고 있는 코일 전류는 곧바로 멈추지 못하여 접속부(K)의 전압이 상승하고, 접속부(K) 전압은 전원 전압(VDD)에 PMOS 트랜지스터(QP1)의 기생 다이오드의 순방향 전압을 가산한 전압까지 상승하게 된다. 그리고, 상기 코일 전류가 다 흐르면, NMOS 트랜지스터(QN1)의 기생 다이오드의 복귀 전류, 기생 용량 및 코일(L)에 의해 댐핑 노이즈가 발생한다.
근래의 스위칭 레귤레이터에서는 코일 및 콘덴서의 소형화에 따라 발진 주파수가 통상 1 MHz 이상이다. 이 경우, 코일의 인덕턴스(Lx)는 10μH로부터 수μH로 작아지고 있다. 스위칭 레귤레이터의 코일에 흐르는 전류의 구배는 PMOS 트랜지스터(QP1)가 온 하고 있을 때에는, (VDD－Vout)/Lx이며, NMOS 트랜지스터(QN1)가 온 하고 있을 때의 코일에 흐르는 전류의 구배는 －Vout/Lx이다. 이 때문에, 전류가 역류하고 있는 시간을 T1로 하면, 코일 전류의 정점 값은 -Vout/Lx×T1로 된다. 즉, 출력 전압(Vout)이 크고 코일(L)의 인덕턴스(Lx)의 값이 작은 경우, T1의 시간이 짧아도 큰 역전류를 발생시키게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 이루어진 것으로서, 경부하 시의 역전류를 절감시켜 효율을 향상시킬 수 있음과 동시에 공진의 발생을 방지하여 부하에 영향 주는 댐핑 노이즈의 절감을 도모할 수 있는 동기 정류형 스위칭 레귤레이터, 동기 정류형 스위칭 레귤레이터의 제어 회로 및 동기 정류형 스위칭 레귤레이터의 동작 제어 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명은
입력 단자에 입력된 입력 전압을 미리 정해진 정전압으로 변환하여 출력 단자에 접속된 부하에 출력하는 동기 정류형 스위칭 레귤레이터에 있어서,
입력된 제어 신호에 따라 스위칭을 실행하는 제1 스위칭 소자와,
상기 제1 스위칭 소자의 스위칭에 의해 상기 입력 전압에 따른 충전을 수행하는 인덕터와,
상기 입력된 제어 신호에 따라 스위칭을 실행하여 상기 인덕터의 방전을 실행하는 동기 정류용의 스위치 회로부와,
상기 출력 단자로부터 출력되는 출력 전압이 상기 미리 정해진 정전압으로 되도록 상기 제1 스위칭 소자에 대한 스위칭 제어를 실행함과 동시에, 상기 스위치 회로부에 대하여 상기 제1 스위칭 소자와 상반되는 스위칭 동작을 실행하게 하는 제어 회로부와,
상기 출력 단자로부터 스위치 회로부의 방향으로 흐르는 역전류를 감소시키기 위하여, 상기 스위치 회로부에 대하여 온(ON)하여 전류가 흘렀을 때에 구비하는 저항값인 온 저항값을 증대시키는 역전류 억제 회로부를 구비하는 동기 정류형 스위칭 레귤레이터를 제공한다.
또한, 상기 역전류 억제 회로부는 상기 스위치 회로부의 양단 전압으로부터 상기 출력 단자로부터 스위치 회로부 방향으로 흐르는 역전류가 발생할 징조, 또는 상기 역전류의 발생을 검출하면, 상기 스위치 회로부에 대하여 상기 온 저항값을 증대시키도록 하였다.
또한, 상기 스위치 회로부는
제어 전극에 입력된 상기 제어 회로부로부터의 제어 신호에 따라 스위칭을 실행하는 제2 스위칭 소자와,
상기 제2 스위칭 소자와 병렬로 접속되어 제어 전극에 입력된 상기 역전류 억제 회로부로부터의 제어 신호에 따라 스위칭을 실행하는 제3 스위칭 소자를 구비하고,
상기 역전류 억제 회로부는 스위치 회로부에 상기 역전류가 발생할 징조 및 상기 역전류의 발생을 검출하지 않은 경우에는, 상기 제3 스위칭 소자의 제어 전극에 제어 회로부로부터의 상기 제어 신호를 출력하고, 스위치 회로부에 상기 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출한 경우에는, 상기 제3 스위칭 소자를 오프시켜 차단 상태로 하도록 하였다.
또한, 상기 제3 스위칭 소자는 온 저항이 상기 제2 스위칭 소자보다 작도록 하였다.
또한, 상기 제1 스위칭 소자는 제어 전극에 입력된 제어 신호에 따라 스위칭하여 상기 입력 전압의 출력 제어를 실행하고, 상기 인덕터는 상기 제1 스위칭 소자의 출력단과 상기 출력 단자의 사이에 접속되고, 상기 스위치 회로부는 제1 스위칭 소자와 접지 전압의 사이에 접속되어 강압형의 스위칭 레귤레이터를 형성하며, 상기 역전류 억제 회로부는 제1 스위칭 소자와 스위치 회로부의 접속부 전압이 접지 전압 이상이 되면, 제어 회로부로부터의 상기 제어 신호에 관계없이 제3 스위칭 소자를 오프시켜 차단 상태로 하도록 하였다.
또한, 상기 인덕터는 일단이 상기 입력 단자에 접속되고, 상기 제1 스위칭 소자는 상기 인덕터의 타단과 접지 전압의 사이에 접속되며, 상기 스위치 회로부는 제1 스위칭 소자와 인덕터의 접속부와 상기 출력 단자의 사이에 접속되어 승압형의 스위칭 레귤레이터를 형성하며, 상기 역전류 억제 회로부는 제1 스위칭 소자와 스위치 회로부의 접속부 전압이 출력 단자의 전압 이하로 되면, 제어 회로부로부터의 상기 제어 신호에 관계없이 제3 스위칭 소자를 오프시켜 차단 상태로 하도록 하였다.
또한, 상기 스위치 회로부는 제어 전극에 입력된 제어 회로부로부터의 상기 제어 신호에 따라 스위칭을 실행함과 동시에, 온 저항값이 가변하는 제2 스위칭 소자로 이루어지고, 상기 역전류 억제 회로부는 상기 제2 스위칭 소자에 상기 역전류가 발생할 징조 및 상기 역전류의 발생을 검출하지 않은 경우에는, 제2 스위칭 소자의 온 저항값을 작게 하며,
상기 제2 스위칭 소자에 상기 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출한 경우에는, 제2 스위칭 소자의 온 저항값을 크게 하도록 하였다.
또한, 상기 제1 스위칭 소자는 제어 전극에 입력된 제어 신호에 따라 스위칭하여 상기 입력 전압의 출력 제어를 실행하고, 상기 인덕터는 상기 제1 스위칭 소자의 출력단과 상기 출력 단자의 사이에 접속되며, 상기 스위치 회로부는 제1 스위칭 소자와 접지 전압의 사이에 접속되어 강압형의 스위칭 레귤레이터를 형성하고, 상기 역전류 억제 회로부는 제1 스위칭 소자와 스위치 회로부의 접속부 전압이 접지 전압 이상으로 되면, 제2 스위칭 소자의 온 저항값을 크게 하도록 하였다.
또한, 상기 인덕터는 일단이 상기 입력 단자에 접속되고, 상기 제1 스위칭 소자는 상기 인덕터의 타단과 접지 전압의 사이에 접속되며, 상기 스위치 회로부는 제1 스위칭 소자와 인덕터의 접속부와 상기 출력 단자의 사이에 접속되어 승압형의 스위칭 레귤레이터를 형성하고, 상기 역전류 억제 회로부는 제1 스위칭 소자와 스위치 회로부의 접속부 전압이 출력 단자의 전압 이하로 되면, 제2 스위칭 소자의 온 저항값을 크게 하도록 하였다.
또한, 상기 제1 스위칭 소자, 스위치 회로부, 제어 회로부 및 역전류 억제 회로부는 하나의 IC에 집적되도록 하여도 좋다.
또한, 상기 제어 회로부 및 역전류 억제 회로부는 하나의 IC에 집적되도록 하여도 좋다.
또한, 상기 목적을 달성하기 위하여 본 발명은
입력된 제어 신호에 따라 스위칭을 실행하는 제1 스위칭 소자와,
상기 제1 스위칭 소자의 스위칭에 따라 입력 단자에 입력된 입력 전압에 의한 충전을 수행하는 인덕터와,
입력된 제어 신호에 따라 스위칭을 실행하여 상기 인덕터의 방전을 실행하는 동기 정류용의 스위치 회로부를 구비하고,
출력 단자로부터 출력되는 출력 전압이 미리 정해진 정전압으로 되도록 상기 제1 스위칭 소자에 대한 스위칭 제어를 실행함과 동시에, 상기 스위치 회로부에 대하여 상기 제1 스위칭 소자와 상반되는 스위칭 동작을 실행하게 하여 상기 입력 단자에 입력된 입력 전압을 미리 정해진 정전압으로 변환하여 상기 출력 단자에 접속된 부하에 출력하는 동기 정류형 스위칭 레귤레이터의 제어 회로에 있어서,
상기 출력 단자로부터 출력되는 출력 전압이 상기 미리 정해진 정전압으로 되도록 상기 제1 스위칭 소자에 대한 스위칭 제어를 실행함과 동시에, 상기 스위치 회로부에 대하여 상기 제1 스위칭 소자와 상반되는 스위칭 동작을 실행하게 하는 제어 회로부와,
상기 출력 단자로부터 스위치 회로부의 방향으로 흐르는 역전류를 감소시키기 위하여, 상기 스위치 회로부에 대하여 온 하여 전류가 흘렀을 때에 갖는 저항값인 온 저항값을 증대시키는 역전류 억제 회로부
를 구비하는 동기 정류형 스위칭 레귤레이터의 제어 회로를 제공한다.
또한, 역전류 억제 회로부는 상기 스위치 회로부의 양단 전압으로부터 상기 출력 단자로부터 스위치 회로부의 방향으로 흐르는 역전류가 발생할 징조, 또는 상기 역전류의 발생을 검출하면, 상기 스위치 회로부에 대하여 상기 온 저항값을 증대시키도록 하였다.
또한, 상기 스위치 회로부는
제어 전극에 입력된 상기 제어 회로부로부터의 제어 신호에 따라 스위칭을 실행하는 제2 스위칭 소자와,
상기 제2 스위칭 소자와 병렬로 접속되어 제어 전극에 입력된 상기 역전류 억제 회로부로부터의 제어 신호에 따라 스위칭을 실행하는 제3 스위칭 소자를 구비하고,
상기 역전류 억제 회로부는 스위치 회로부에 상기 역전류가 발생할 징조 및 상기 역전류의 발생을 검출하지 않은 경우에는, 상기 제3 스위칭 소자의 제어 전극 에 제어 회로부로부터의 상기 제어 신호를 출력하고, 스위치 회로부에 상기 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출한 경우에는, 상기 제3 스위칭 소자를 오프시켜 차단 상태로 하도록 하였다.
또한, 상기 스위치 회로부는 제어 전극에 입력된 제어 회로부로부터의 상기 제어 신호에 따라 스위칭을 실행함과 동시에 온 저항값이 가변하는 제2 스위칭 소자로 이루어지고, 상기 역전류 억제 회로부는 상기 제2 스위칭 소자에 상기 역전류가 발생할 징조 및 상기 역전류의 발생을 검출하지 않은 경우에는, 제2 스위칭 소자의 온 저항값을 작게 하고, 상기 제2 스위칭 소자에 상기 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출한 경우에는, 제2 스위칭 소자의 온 저항값을 크게 하도록 하였다.
또한, 상기 목적을 달성하기 위하여 본 발명은
입력된 제어 신호에 따라 스위칭을 실행하는 제1 스위칭 소자와,
상기 제1 스위칭 소자의 스위칭에 따라 입력 단자에 입력된 입력 전압에 의한 충전을 하는 인덕터와,
입력된 제어 신호에 따라 스위칭을 실행하여 상기 인덕터의 방전을 실행하는 동기 정류용의 스위치 회로부를 구비하고,
출력 단자로부터 출력되는 출력 전압이 미리 정해진 정전압으로 되도록 상기 제1 스위칭 소자에 대한 스위칭 제어를 실행함과 동시에, 상기 스위치 회로부에 대하여 상기 제1 스위칭 소자와 상반되는 스위칭 동작을 실행하게 하여 상기 입력 단자에 입력된 입력 전압을 미리 정해진 정전압으로 변환하여 상기 출력 단자에 접 속된 부하에 출력하는 동기 정류형 스위칭 레귤레이터의 동작 제어 방법에 있어서,
상기 출력 단자로부터 스위치 회로부의 방향으로 흐르는 역전류를 감소시키기 위하여, 상기 스위치 회로부에 대하여 온 하여 전류가 흘렀을 때에 갖는 저항값인 온 저항값을 증대시키는 동기 정류형 스위칭 레귤레이터의 동작 제어 방법을 제공한다.
또한, 상기 스위치 회로부의 양단 전압으로부터 상기 출력 단자로부터 스위치 회로부의 방향으로 흐르는 역전류가 발생할 징조, 또는 상기 역전류의 발생을 검출하면, 상기 스위치 회로부에 대하여 상기 온 저항값을 증대시키도록 하였다.
또한, 상기 스위치 회로부는
제어 전극에 입력된 제어 신호에 따라 스위칭을 실행하는 제2 스위칭 소자와,
상기 제2 스위칭 소자와 병렬로 접속되어 제어 전극에 입력된 상기 제어 신호에 따라 스위칭을 실행하는 온 저항값이 상기 제2 스위칭 소자보다 작은 제3 스위칭 소자를 구비하고,
스위치 회로부에 상기 역전류가 발생할 징조 및 상기 역전류의 발생을 검출하지 않은 경우에는, 상기 제3 스위칭 소자의 제어 전극에 상기 제어 신호를 출력하고, 스위치 회로부에 상기 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출한 경우에는, 상기 제3 스위칭 소자를 오프시켜 차단 상태로 하도록 하였다.
또한, 상기 스위치 회로부는 제어 전극에 입력된 제어 신호에 따라 스위칭을 실행함과 동시에 온 저항값이 가변하는 제2 스위칭 소자로 이루어지고, 상기 제 2 스위칭 소자에 상기 역전류가 발생할 징조 및 상기 역전류의 발생을 검출하지 않은 경우에는, 제2 스위칭 소자의 온 저항값을 작게 하고, 상기 제2 스위칭 소자에 상기 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출한 경우에는, 제2 스위칭 소자의 온 저항값을 크게 하도록 하였다.
실시예
다음에, 도면에 나타내는 실시예에 근거하여 본 발명을 상세하게 설명한다.
제1 실시예.
도 4는 본 발명의 제1 실시예에 따른 동기 정류형 스위칭 레귤레이터의 회로예를 나타낸 도면이다.
도 4에 있어서, 스위칭 레귤레이터(1)는 입력 전압으로서 입력 단자(IN)에 입력된 입력 전압(Vin)을 미리 정해진 정전압으로 변환하여 출력 전압(Vout)으로서 출력 단자(OUT)로부터 부하(10)로 출력하는 동기 정류형 스위칭 레귤레이터이다.
스위칭 레귤레이터(1)는 입력 전압(Vin)의 출력 제어를 수행하기 위한 스위칭 동작을 실행하는 PMOS 트랜지스터로 이루어지는 제1 스위칭 소자(M1)와, NMOS 트랜지스터로 이루어지는 동기 정류용의 제2 및 제3의 각 스위칭 소자(M2, M3)를 구비하고 있다.
또한, 스위칭 레귤레이터(1)는 기준 전압 발생 회로(2)와, 출력 전압 검출용의 저항(R1, R2)과, 인덕터(L1)와, 평활용의 콘덴서(C1)와, 위상 보상용의 저항(R3) 및 콘덴서(C2, C3)와, 오차 증폭 회로(3)와, 발진 회로(4)와, PWM 비교기(5)와, 버퍼(BF1, BF2)와, 역전류 검출 회로(6)를 구비하고 있다. 역전류 검출 회로(6)는 비교기(11), AND 회로(AN1) 및 버퍼(BF3)로 구성되어 있다. 또한 스위칭 레귤레이터(1)에서 제2 및 제3의 각 스위칭 소자(M2, M3)는 스위치 회로부를 이루고, 기준 전압 발생 회로(2), 저항(R1~R3), 오차 증폭 회로(3), 발진 회로(4), PWM 비교기(5), 버퍼(BF1, BF2) 및 콘덴서(C2, C3)는 제어 회로부를 이루며, 역전류 검출 회로(6)는 역전류 억제 회로부를 이룬다. 또, 스위칭 레귤레이터(1)에 있어서, 인덕터(L1) 및 콘덴서(C1)를 제외한 각 회로를 하나의 IC에 집적하도록 하여도 좋고, 경우에 따라서는 제1 내지 제3의 각 스위칭 소자(M1~M3), 인덕터(L1) 및 콘덴서(C1)를 제외한 각 회로를 하나의 IC에 집적하도록 하여도 좋다.
기준 전압 발생 회로(2)는 미리 정해진 기준 전압(Vref)을 생성하여 출력하고, 출력 전압 검출용의 저항(R1, R2)은 출력 전압(Vout)을 분압하여 분압 전압(VFB)을 생성하여 출력한다. 또, 오차 증폭 회로(3)는 입력된 분압 전압(VFB)과 기준 전압(Vref)의 전압 차이를 증폭하여 출력 신호(EAo)를 생성하여 출력한다.
또, 발진 회로(4)는 미리 정해진 삼각파 신호(TW)를 생성하여 출력하고, PWM 비교기(5)는 오차 증폭 회로(3)의 출력 신호(EAo)와 상기 삼각파 신호(TW)로부터 PWM 제어를 수행하기 위한 펄스 신호(Spw)를 생성하여 출력한다. 펄스 신호(Spw)는 버퍼(BF1)를 통하여 제1 스위칭 소자(M1)의 게이트에 입력됨과 동시에, 버퍼(BF2)를 통하여 제2 스위칭 소자(M2)의 게이트에 입력된다. 제3 스위칭 소자(M3)는 온 저항이 제2 스위칭 소자(M2)보다 훨씬 작다. 역전류 검출 회로(6)는 제2 및 제3의 각 스위칭 소자(M2, M3)에 역전류가 발생할 징조를 검출하고, 상기 역전류 발생의 징조를 검출하면 제3 스위칭 소자(M3)를 펄스 신호(Spw)에 관계없이 오프시켜 차단 상태로 한다.
입력 단자(IN)와 접지 전압의 사이에는 제1 및 제2의 각 스위칭 소자가 직렬로 접속되고, 제1 및 제2의 각 스위칭 소자(M1, M2)의 접속부를 Lx1로 한다. 접속부(Lx1)와 출력 단자(OUT)의 사이에는 인덕터(L1)가 접속되고, 출력 단자(OUT)와 접지 전압의 사이에는 저항(R1) 및 저항(R2)이 직렬로 접속됨과 동시에, 콘덴서(C1)가 접속되며 저항(R1)과 저항(R2)의 접속부로부터 분압 전압(VFB)이 출력된다. 또, 저항(R1)에는 위상 보상용의 콘덴서(C2)가 병렬로 접속되어 있다. 오차 증폭 회로(3)에 있어서, 반전 입력단에는 분압 전압(VFB)이 입력되고, 비반전 입력단에는 기준 전압(Vref)이 입력되며, 출력단은 PWM 비교기(5)의 반전 입력단에 접속된다.
또, 오차 증폭 회로(3)의 출력단과 접지 전압의 사이에는 저항(R3) 및 콘덴서(C3)의 직렬 회로가 접속되고, 상기 직렬 회로는 위상 보상 회로를 이룬다. PWM 비교기(5)의 비반전 입력단에는 삼각파 신호(TW)가 입력되고, PWM 비교기(5)로부터 출력된 펄스 신호(Spw)는 버퍼(BF1)를 통하여 제1 스위칭 소자(M1)의 게이트에, 버퍼(BF2)를 통하여 제2 스위칭 소자(M2)의 게이트에 각각 입력됨과 동시에, AND 회로(AN1)의 한 쪽 입력단에 입력된다. 비교기(11)의 반전 입력단은 접속부(Lx1)에 접속되고, 비교기(11)의 비반전 입력단은 접지 전압에 접속된다. AND 회로(AN1)의 한 쪽 입력단에는 비교기(11)의 출력단이 접속되고, AND 회로(AN1)의 출력단은 버퍼(BF3)를 통하여 제3 스위칭 소자(M3)의 게이트에 접속된다.
이와 같은 구성에 있어서, 접속부(Lx1)의 전압이 접지 전압 미만이며, 접속 부(Lx1)로부터 접지 전압에 전류가 흐르는 역전류가 발생할 징조가 없는 경우에는, 비교기(11)로부터 고레벨의 신호가 출력되고, AND 회로(AN1)는 입력된 펄스 신호(Spw)와 같은 신호 레벨의 신호를 출력한다. 상기 AND 회로(AN1)의 출력 신호는 버퍼(BF3)를 통하여 제3 스위칭 소자(M3)의 게이트에 입력된다. 이와 같은 상태에 있어서, 스위칭 레귤레이터(1)의 출력 전압(Vout)이 커지면, 오차 증폭 회로(3)의 출력 신호(EAo)의 전압이 저하하여 PWM 비교기(5)로부터의 펄스 신호(Spw)의 듀티 사이클이 작아진다. 이 결과, 제1 스위칭 소자(M1)가 온 하는 시간이 짧아지고, 이에 따라 제2 및 제3의 각 스위칭 소자(M2, M3)가 온 하는 시간이 길어져 스위칭 레귤레이터(1)의 출력 전압(Vout)이 저하하도록 제어된다.
또, 스위칭 레귤레이터(1)의 출력 전압(Vout)이 작아지면, 오차 증폭 회로(3)의 출력 신호(EAo) 전압이 상승하고, PWM 비교기(5)로부터의 펄스 신호(Spw)의 듀티 사이클이 커진다. 이 결과, 제1 스위칭 소자(M1)가 온 하는 시간이 길어지고, 이에 따라 제2 및 제3의 각 스위칭 소자(M2, M3)가 온 하는 시간이 짧아져 스위칭 레귤레이터(1)의 출력 전압(Vout)이 상승하도록 제어된다. 이와 같은 동작을 반복하여 출력 전압(Vout)을 미리 정해진 전압으로 일정하게 되도록 제어한다.
다음에, 접속부(Lx1)의 전압이 접지 전압으로 되어 역전류가 발생할 징조를 검출한 경우, 및 접속부(Lx1)의 전압이 접지 전압을 초과하여 역전류의 발생을 검출한 경우에는, 비교기(11)로부터 저레벨의 신호가 출력되고, AND 회로(AN1)는 입력된 펄스 신호(Spw)에 관계없이 저레벨의 신호를 출력한다. 이 때문에, 제3 스위칭 소자(M3)는 오프하고, 제2 스위칭 소자(M2)만이 동기 정류용의 스위칭 소자로서 스위칭을 실행한다.
이와 같은 상태에 있어서, 스위칭 레귤레이터(1)의 출력 전압(Vout)이 커지면, 오차 증폭 회로(3)의 출력 신호(EAo) 전압이 저하하여 PWM 비교기(5)로부터의 펄스 신호(Spw)의 듀티 사이클이 작아진다. 이 결과, 제1 스위칭 소자(M1)가 온 하는 시간이 짧아지고, 이에 따라 제2 스위칭 소자(M2)가 온 하는 시간이 길어져 스위칭 레귤레이터(1)의 출력 전압(Vout)이 저하하도록 제어된다.
또, 스위칭 레귤레이터(1)의 출력 전압(Vout)이 작아지면, 오차 증폭 회로(3)의 출력 신호(EAo) 전압이 상승하여 PWM 비교기(5)로부터의 펄스 신호(Spw)의 듀티 사이클이 커진다. 이 결과, 제1 스위칭 소자(M1)가 온 하는 시간이 길어지고, 이에 따라 제2 스위칭 소자(M2)가 온 하는 시간이 짧아져 스위칭 레귤레이터(1)의 출력 전압(Vout)이 상승하도록 제어된다. 이와 같은 동작을 반복하여 출력 전압(Vout)을 미리 정해진 전압으로 일정하게 되도록 제어한다.
여기서, 제2 스위칭 소자(M2)의 온 저항은 제3 스위칭 소자(M3)보다 훨씬 더 큰 것으로부터 접속부(Lx1)의 전압이 접지 전압 이상으로 되었을 경우에, 접속부(Lx1)로부터 제2 스위칭 소자(M2)를 통하여 접지 전압에 흐르는 역전류를 대폭 감소시킬 수 있다.
도 5는 도 4의 접속부(Lx1)의 파형예를 나타낸 도면이고, 역전류 검출 회로(6)를 마련하지 않은 경우의 파형은 상기 도 2와 같게 된다.
제2 스위칭 소자(M2)의 온 저항을 크게 함으로써, 출력 단자(OUT)로부터 접지 전압으로 흐르는 역전류를 절감하도록 하고, 출력 단자(OUT)로부터 접지 전압에 어느 정도의 전류를 흘리도록 하여 도 5에 나타낸 바와 같이 기생 용량과 코일의 댐핑 노이즈를 절감시킬 수 있다.
다음에, 도 4에서는 전압 모드 제어형의 스위칭 레귤레이터를 예로 하여 설명하였지만, 본 발명은 전류 모드 제어형의 스위칭 레귤레이터에도 적용할 수 있으며, 이 경우, 도 4는 도 6과 같이 된다. 또한 도 6에서는 도 4와 동일한 부분은 동일한 부호로 나타내고, 여기에서는 그 설명을 생략함과 동시에 도 4와의 차이점만 설명한다.
도 6과 도 4의 차이점은 도 4의 발진 회로(4) 대신에, 전류 검출 회로(15), 소정의 구형(矩形) 파를 이루는 클록 신호(CLK)를 생성하여 출력하는 발진 회로(16), 구배 보상 회로(17), 가산 회로(18) 및 플립플롭 회로(19)를 추가한 것이다.
도 6의 스위칭 레귤레이터(1)는 제1 스위칭 소자(M1)와, 동기 정류용의 제2 및 제3의 각 스위칭 소자(M2, M3)와, 기준 전압 발생 회로(2)와, 출력 전압 검출용의 저항(R1, R2)과, 인덕터(L1)와, 평활용의 콘덴서(C1)와, 위상 보상용의 저항(R3) 및 콘덴서(C2, C3)와, 오차 증폭 회로(3)와, PWM 비교기(5)와, 버퍼(BF1, BF2)와, 역전류 검출 회로(6)를 구비하고 있다. 또한, 스위칭 레귤레이터(1)는 전류 검출 회로(15)와, 클록 신호(CLK)를 생성하여 출력하는 발진 회로(16)와, 상기 클록 신호(CLK)로부터 미리 정해진 톱니 파 신호(Sstw)를 생성하여 출력하는 구배 보상 회로(17)와, 가산 회로(18)와, 플립플롭 회로(19)를 구비하고 있다.
또, 전류 검출 회로(15)는 저항(R4)과 제4 스위칭 소자(M4)의 직렬 회로로 구성되고, 제4 스위칭 소자(M4)는 제1 스위칭 소자(M1)와 동형의 MOS 트랜지스터, 즉 PMOS 트랜지스터로 이루어진다. 또한 도 6에서는 기준 전압 발생 회로(2), 저항(R1~R3), 오차 증폭 회로(3), 발진 회로(16), PWM 비교기(5), 버퍼(BF1, BF2), 콘덴서(C2, C3), 전류 검출 회로(15), 구배 보상 회로(17), 가산 회로(18) 및 플립플롭 회로(19)가 제어 회로부를 이룬다.
발진 회로(16)로부터 출력된 클록 신호(CLK)는 구배 보상 회로(17)와 플립플롭 회로(19)의 세트 입력단(S)에 각각 입력되고, 구배 보상 회로(17)는 입력된 클록 신호(CLK)로부터 톱니 파 신호(Sstw)를 생성하여 가산 회로(18)에 출력한다. 또, 저항(R4)과 제4 스위칭 소자(M4)의 직렬 회로는 제1 스위칭 소자(M1)와 병렬로 접속되어 있다. 제4 스위칭 소자(M4)의 게이트는 제1 스위칭 소자(M1)의 게이트에 접속되고, 제4 스위칭 소자(M4)는 제1 스위칭 소자(M1)에 동기하여 온/오프 한다. 저항(R4)에는 출력 전류(io)에 비례한 전류가 흐르고, 상기 전류는 저항(R4)에 의해 전압으로 변환되며 저항(R4)과 제4 스위칭 소자(M4)의 접속부 전압이 신호(Scu)로서 가산 회로(18)에 출력된다.
가산 회로(18)는 입력된 톱니 파 신호(Sstw)와 신호(Scu)를 가산하여 PWM 비교기(5)의 비반전 입력단에 출력한다.
PWM 비교기(5)는 오차 증폭 회로(3)의 출력 신호(EAo)와 가산 회로(18)로부터 출력된 신호로부터 PWM 제어를 수행하기 위한 펄스 신호(Spw)를 생성하여 플립플롭 회로(19)의 리세트 입력단(R)에 출력한다. 플립플롭 회로(19)의 반전 출력단(QB)은 버퍼(BF1)를 통하여 제1 및 제4의 각 스위칭 소자(M1, M4)의 게이트에 각 각 접속됨과 동시에, 버퍼(BF2)를 통하여 제2 스위칭 소자(M2)의 게이트에 접속되며 또한 AND 회로(AN1)의 한 쪽 입력단에 접속된다.
이와 같은 구성에 있어서, 플립플롭 회로(19)의 세트 입력단(S)에는 클록 신호(CLK)가 입력되고, 플립플롭 회로(19)는 클록 신호(CLK)의 상승 또는 하강으로 세트되어 출력단(QB)을 저레벨로 한다. 플립플롭 회로(19)의 리세트 입력단(R)에는 PWM 비교기(5)의 출력단이 접속되고, 플립플롭 회로(19)는 세트된 후, PWM 비교기(5)로부터의 펄스 신호(Spw)로 리세트되어 출력단(QB)을 고레벨로 복귀시킨다. 플립플롭 회로(19)의 출력단(QB)으로부터 출력된 신호는 버퍼(BF1)를 통하여 제1 및 제4의 각 스위칭 소자(M1, M4)의 각각의 게이트에 입력됨과 동시에, 버퍼(BF2)를 통하여 제2 스위칭 소자(M2)의 게이트에 입력되고, 또한 AND 회로(AN1)의 한 쪽 입력단에 입력된다. 또한 역전류 검출 회로(6)의 동작은 도 4의 경우와 동일 양태이므로 그 설명을 생략한다. 이와 같이, 도 6과 같은 전류 모드 제어형의 스위칭 레귤레이터에서도 도 4의 경우와 같은 효과를 얻을 수 있다.
제2 실시예.
상기 제1 실시예에서는 강압형의 스위칭 레귤레이터를 예로 하여 설명하였지만, 본 발명은 승압형의 스위칭 레귤레이터에도 적용할 수 있으며 이와 같이 한 것을 본 발명의 제2 실시예로 한다.
도 7은 본 발명의 제2 실시예에서의 동기 정류형 스위칭 레귤레이터의 회로예를 나타낸 도면이다. 또한 도 7에서는 도 4와 동일한 부분은 동일한 부호로 나타내고, 여기에서는 그 설명을 생략함과 동시에 도 4와의 차이점만 설명한다.
도 7에 있어서, 스위칭 레귤레이터(1a)는 입력 전압(Vin)의 출력 제어를 수행하기 위한 스위칭 동작을 실행하는 NMOS 트랜지스터로 이루어지는 제1 스위칭 소자(M11)와, PMOS 트랜지스터로 이루어지는 동기 정류용의 제2 및 제3의 각 스위칭 소자(M12, M13)를 구비하고 있다.
또한, 스위칭 레귤레이터(1a)는 기준 전압 발생 회로(2)와, 출력 전압 검출용의 저항(R1, R2)과, 인덕터(L1)와, 평활용의 콘덴서(C1)와, 위상 보상용의 저항(R3) 및 콘덴서(C2, C3)와, 오차 증폭 회로(3)와, 발진 회로(4)와, PWM 비교기(5)와, 버퍼(BF1)와, 인버터(INV1)와, 역전류 검출 회로(6a)를 구비하고 있다. 또, 역전류 검출 회로(6a)는 비교기(11), OR 회로(OR1) 및 버퍼(BF3)로 구성되어 있다. 또한 스위칭 레귤레이터(1a)에서는 제2 및 제3의 각 스위칭 소자(M12, M13)는 스위치 회로부를 이루고, 기준 전압 발생 회로(2), 저항(R1~R3), 오차 증폭 회로(3), 발진 회로(4), PWM 비교기(5), 버퍼(BF1), 인버터(INV1) 및 콘덴서(C2, C3)는 제어 회로부를 이루며, 역전류 검출 회로(6a)는 역전류 억제 회로부를 이룬다. 또, 스위칭 레귤레이터(1a)에 있어서, 인덕터(L1) 및 콘덴서(C1)를 제외한 각 회로를 하나의 IC에 집적하도록 하여도 좋고, 경우에 따라서는, 제1 내지 제3의 각 스위칭 소자(M11~M13), 인덕터(L1) 및 콘덴서(C1)를 제외한 각 회로를 하나의 IC에 집적하도록 하여도 좋다.
버퍼(BF1)는 인버터(INV1)를 통하여 입력된 펄스 신호(Spw)를 제1 및 제2 스위칭 소자(M11, M12)의 각 게이트에 출력한다. 또, 인버터(INV1)의 출력 신호는 OR 회로(OR1)의 한 쪽 입력단에 입력된다. 제3 스위칭 소자(M13)는 온 저항이 제2 스위칭 소자(M12)보다 훨씬 더 작다. 역전류 검출 회로(6a)는 제2 및 제3 스위칭 소자(M12, M13)에 역전류가 발생할 징조를 검출하고, 상기 역전류 발생의 징조를 검출하면 제3 스위칭 소자(M13)를 펄스 신호(Spw)에 관계없이 오프시켜 차단 상태로 한다.
입력 단자(IN)와 접지 전압의 사이에는 인덕터(L1)와 제1 스위칭 소자(M11)가 직렬로 접속되고, 인덕터(L1)와 제1 스위칭 소자(M11)의 접속부를 Lx2로 한다. 접속부(Lx2)와 출력 단자(OUT)의 사이에는 제2 스위칭 소자(M12) 및 제3 스위칭 소자(M13)가 병렬로 접속되어 있다. 비교기(11)의 반전 입력단은 접속부(Lx2)에 접속되고, 비교기(11)의 비반전 입력단은 출력 단자(OUT)에 접속되어 있다. OR 회로(OR1)의 한 쪽 입력단에는 비교기(11)의 출력단이 접속되고, OR 회로(OR1)의 출력단은 버퍼(BF3)를 통하여 제3 스위칭 소자(M13)의 게이트에 접속되어 있다.
이와 같은 구성에 있어서, 접속부(Lx2)의 전압이 출력 전압(Vout)을 초과하여 출력 단자(OUT)에서 접속부(Lx2)로 흐르는 역전류가 발생할 징조가 없는 경우에는, 비교기(11)로부터 저레벨의 신호가 출력되고 OR 회로(OR1)는 인버터(INV1)로부터 입력된 신호와 같은 신호 레벨의 신호를 출력한다. 상기 OR 회로(OR1)의 출력 신호는 버퍼(BF3)를 통하여 제3 스위칭 소자(M13)의 게이트에 입력된다. 이와 같은 상태에 있어서, 스위칭 레귤레이터(1a)의 출력 전압(Vout)이 커지면, 오차 증폭 회로(3)의 출력 신호(EAo) 전압이 저하하여 PWM 비교기(5)로부터의 펄스 신호(Spw)의 듀티 사이클이 작아진다. 이 결과, 제1 스위칭 소자(M11)가 온 하는 시간이 길어지고, 이에 따라 제2 및 제3 스위칭 소자(M12, M13)가 온 하는 시간이 짧아져 스위칭 레귤레이터(1a)의 출력 전압(Vout)이 저하하도록 제어된다.
또, 스위칭 레귤레이터(1a)의 출력 전압(Vout)가 작아지면, 오차 증폭 회로(3)의 출력 신호(EAo) 전압이 상승하여 PWM 비교기(5)로부터의 펄스 신호(Spw)의 듀티 사이클이 커진다. 이 결과, 제1 스위칭 소자(M11)가 온 하는 시간이 짧아지고, 이에 따라 제2 및 제3 스위칭 소자(M12, M13)가 온 하는 시간이 길어져 스위칭 레귤레이터(1a)의 출력 전압(Vout)이 상승하도록 제어된다. 이와 같은 동작을 반복하여 출력 전압(Vout)을 미리 정해진 전압으로 일정하게 되도록 제어한다.
다음에, 접속부(Lx2)의 전압이 출력 전압(Vout)으로 되어 역전류가 발생할 징조를 검출한 경우, 및 접속부(Lx2)의 전압이 출력 전압(Vout) 미만으로 되어 역전류의 발생을 검출한 경우에는, 비교기(11)로부터 고레벨의 신호가 출력되고 OR 회로(OR1)는 입력된 펄스 신호(Spw)에 관계없이 고레벨의 신호를 출력한다. 이 때문에, 제3 스위칭 소자(M13)는 오프하여 차단 상태로 되고, 제2 스위칭 소자(M12)만이 동기 정류용의 스위칭 소자로서 스위칭을 실행한다.
이와 같은 상태에 있어서, 스위칭 레귤레이터(1a)의 출력 전압(Vout)이 커지면, 오차 증폭 회로(3)의 출력 신호(EAo) 전압이 저하하여 PWM 비교기(5)로부터의 펄스 신호(Spw)의 듀티 사이클이 작아진다. 이 결과, 제1 스위칭 소자(M11)가 온 하는 시간이 길어지고, 이에 따라 제2 스위칭 소자(M12)가 온 하는 시간이 짧아져 스위칭 레귤레이터(1a)의 출력 전압(Vout)이 저하하도록 제어된다.
또, 스위칭 레귤레이터(1a)의 출력 전압(Vout)이 작아지면, 오차 증폭 회로(3)의 출력 신호(EAo) 전압이 상승하여 PWM 비교기(5)로부터의 펄스 신호(Spw)의 듀티 사이클이 커진다. 이 결과, 제1 스위칭 소자(M11)가 온 하는 시간이 짧아지고, 이에 따라 제2 스위칭 소자(M12)가 온 하는 시간이 길어져 스위칭 레귤레이터(1a)의 출력 전압(Vout)이 상승하도록 제어된다. 이와 같은 동작을 반복하여 출력 전압(Vout)을 미리 정해진 전압으로 일정하게 되도록 제어한다.
여기서, 제2 스위칭 소자(M12)의 온 저항은 제3 스위칭 소자(M13)보다 훨씬 더 크므로, 출력 단자(OUT)로부터 접지 전압에 역류 하는 역전류를 대폭 감소시킬 수 있다.
도 8은 도 7의 접속부(Lx2)의 파형예를 나타낸 도면이며, 역전류 검출 회로(6a)를 마련하지 않은 경우의 파형은 상기 도 3과 같게 된다.
제2 스위칭 소자(M12)의 온 저항을 크게 함으로써, 출력 단자(OUT)로부터 접지 전압에 흐르는 역전류를 절감하도록 하여 출력 단자(OUT)로부터 접지 전압에 어느 정도의 전류를 흘리도록 한 것으로부터 도 8에 나타낸 바와 같이 기생 용량과 코일의 댐핑 노이즈를 절감시킬 수 있다.
다음에, 도 7에서는 전압 모드 제어형의 스위칭 레귤레이터를 예로 하여 설명하였지만, 본 발명은 전류 모드 제어형의 스위칭 레귤레이터에도 적용할 수 있고, 이 경우에 도 7은 도 9와 같이 된다. 또한 도 9에서는 도 7과 동일한 부분은 동일한 부호로 나타내고, 여기에서는 그 설명을 생략함과 동시에 도 7과의 차이점만 설명한다.
도 9와 도 7의 차이점은 도 7의 발진 회로(4)를 없애고, 전류 검출 회로(25), 소정의 구형파를 이루는 클록 신호(CLK)를 생성하여 출력하는 발진 회 로(26), 구배 보상 회로(27), 가산 회로(28) 및 플립플롭 회로(29)를 추가한 것에 있다.
도 9의 스위칭 레귤레이터(1a)는 제1 스위칭 소자(M11)와, 동기 정류용의 제2 및 제3 스위칭 소자(M12, M13)와, 기준 전압 발생 회로(2)와, 출력 전압 검출용의 저항(R1, R2)과, 인덕터(L1)와, 평활용의 콘덴서(C1)와, 위상 보상용의 저항(R3) 및 콘덴서(C2, C3)와, 오차 증폭 회로(3)와, PWM 비교기(5)와, 버퍼(BF1)와, 인버터(INV1)와, 역전류 검출 회로(6a)를 구비하고 있다. 또한, 스위칭 레귤레이터(1a)는 전류 검출 회로(25)와, 클록 신호(CLK)를 생성하여 출력하는 발진 회로(26)와, 상기 클록 신호(CLK)로부터 소정의 톱니 파 신호(Sstw)를 생성하여 출력하는 구배 보상 회로(27)와, 가산 회로(28)와, 플립플롭 회로(29)를 구비하고 있다.
또, 전류 검출 회로(25)는 저항(R14)과, 제4 스위칭 소자(M14)의 직렬 회로로 구성되고, 제4 스위칭 소자(M14)는 제1 스위칭 소자(M11)와 동형의 MOS 트랜지스터, 즉 NMOS 트랜지스터로 구성된다. 또한, 도 9에서는 기준 전압 발생 회로(2), 저항(R1~R3), 오차 증폭 회로(3), 발진 회로(26), PWM 비교기(5), 버퍼(BF1), 인버터(INV1), 콘덴서(C2, C3), 전류 검출 회로(25), 구배 보상 회로(27), 가산 회로(28) 및 플립플롭 회로(29)가 제어 회로부를 이룬다.
발진 회로(26)로부터 출력된 클록 신호(CLK)는 구배 보상 회로(27)와 플립플롭 회로(29)의 세트 입력단(S)에 각각 입력되고, 구배 보상 회로(27)는 입력된 클록 신호(CLK)로부터 톱니 파 신호(Sstw)를 생성하여 가산 회로(28)에 출력한다. 또, 저항(R14)과 제4 스위칭 소자(M14)의 직렬 회로는 제1 스위칭 소자(M11)와 병렬로 접속되어 있다. 제4 스위칭 소자(M14)의 게이트는 제1 스위칭 소자(M11)의 게이트에 접속되고, 제4 스위칭 소자(M14)는 제1 스위칭 소자(M11)에 동기하여 온/오프 한다. 저항(R14)에는 제1 스위칭 소자(M11)에 흐르는 전류에 비례한 전류가 흐르고, 상기 전류는 저항(R14)에 의해 전압으로 변환되며 저항(R14)과 제4 스위칭 소자(M14)의 접속부 전압이 신호(Scu)로서 가산 회로(28)에 출력된다.
가산 회로(28)는 입력된 톱니 파 신호(Sstw)와 신호(Scu)를 가산하여 PWM 비교기(5)의 비반전 입력단에 출력한다.
PWM 비교기(5)는 오차 증폭 회로(3)의 출력 신호(EAo)와 가산 회로(28)로부터 출력된 신호로부터 PWM 제어를 수행하기 위한 펄스 신호(Spw)를 생성하여 인버터(INV1)를 통하여 플립플롭 회로(29)의 리세트 입력단(R)에 출력한다. 플립플롭 회로(29)의 출력단(Q)은 버퍼(BF1)를 통하여 제1, 제2 및 제4의 각 스위칭 소자(M11, M12, M14)의 게이트에 각각 접속되고, 또한, OR 회로(OR1)의 한 쪽 입력단에 접속된다.
이와 같은 구성에 있어서, 플립플롭 회로(29)의 세트 입력단(S)에는 클록 신호(CLK)가 입력되고, 플립플롭 회로(29)는 클록 신호(CLK)의 상승 또는 하강으로 세트되어 출력단(Q)을 고레벨로 한다. 플립플롭 회로(29)의 리세트 입력단(R)에는 인버터(INV1)를 통하여 PWM 비교기(5)로부터의 펄스 신호(Spw)가 입력되고, 플립플롭 회로(29)는 세트된 후, PWM 비교기(5)로부터의 펄스 신호(Spw)로 리세트되어 출력단(Q)을 저레벨로 복귀시킨다. 플립플롭 회로(29)의 출력단(Q)으로부터 출력된 신호는 버퍼(BF1)를 통하여 제1, 제2 및 제4의 각 스위칭 소자(M11, M12, M14)의 각각의 게이트에 입력되고, 나아가 OR 회로(OR1)의 한 쪽 입력단에 입력된다. 또한 역전류 검출 회로(6a)의 동작은 도 7의 경우와 동일한 양태이므로 그 설명을 생략한다. 이와 같이, 도 9와 같은 전류 모드 제어형의 스위칭 레귤레이터에서도 도 7의 경우와 같은 효과를 얻을 수 있다.
제3 실시예.
상기 제1 및 제2 실시예에서는 온 저항이 큰 제2 스위칭 소자와 온 저항이 작은 제3 스위칭 소자를 병렬로 접속하도록 하였지만, 제2 스위칭 소자의 게이트 전압을 제어하여 제2 스위칭 소자의 온 저항을 변경하도록 하여도 좋으며, 이와 같이 한 것을 본 발명의 제3 실시예로 한다.
도 10은 본 발명의 제3 실시예에 따른 동기 정류형 스위칭 레귤레이터의 회로예를 나타낸 도면이다. 또한 도 10에서는 도 1과 동일한 부분은 동일한 부호로 나타내고, 여기에서는 그 설명을 생략함과 동시에 도 4와의 차이점만 설명한다.
도 10과 도 4의 차이점은 버퍼(BF2, BF3), AND 회로(AN1) 및 제3 스위칭 소자(M3) 대신에, 비교기(11)로부터의 신호에 따라 제2 스위칭 소자(M2)의 게이트 전압을 가변시키는 게이트 제어 회로(31)를 마련한 것에 있다. 이에 따라 도 4의 역전류 검출 회로(6)를 역전류 검출 회로(6b)로 하고, 도 4의 스위칭 레귤레이터(1)를 스위칭 레귤레이터(1b)로 하였다.
도 10에 있어서, 스위칭 레귤레이터(1b)는 입력 전압으로서 입력 단자(IN)에 입력된 입력 전압(Vin)을 미리 정해진 정전압으로 변환하여 출력 전압(Vout)으 로서 출력 단자(OUT)로부터 출력하는 동기 정류형 스위칭 레귤레이터이다.
스위칭 레귤레이터(1b)는 제1 스위칭 소자(M1)와 NMOS 트랜지스터로 이루어지는 동기 정류용의 제2 스위칭 소자(M2)를 구비하고 있다.
또한, 스위칭 레귤레이터(1b)는 기준 전압 발생 회로(2)와, 출력 전압 검출용의 저항(R1, R2)과, 인덕터(L1)와, 평활용의 콘덴서(C1)와, 위상 보상용의 저항(R3) 및 콘덴서(C2, C3)와, 오차 증폭 회로(3)와, 발진 회로(4)와, PWM 비교기(5)와, 버퍼(BF1)와, 게이트 제어 회로(31)와, 역전류 검출 회로(6b)를 구비하고 있다. 역전류 검출 회로(6b)는 비교기(11)로 구성되어 있다. 또한, 스위칭 레귤레이터(1b)에서 제2 스위칭 소자(M2)는 스위치 회로부를 이루고, 기준 전압 발생 회로(2), 저항(R1~R3), 오차 증폭 회로(3), 발진 회로(4), PWM 비교기(5), 버퍼(BF1), 콘덴서(C2, C3) 및 게이트 제어 회로(31)는 제어 회로부를 이루며, 역전류 검출 회로(6b)는 역전류 억제 회로부를 이룬다. 또, 스위칭 레귤레이터(1b)에 있어서, 인덕터(L1) 및 콘덴서(C1)를 제외한 각 회로를 하나의 IC에 집적하도록 하여도 좋고, 경우에 따라서는 제1 및 제2 스위칭 소자(M1, M2), 인덕터(L1) 및 콘덴서(C1)를 제외한 각 회로를 하나의 IC에 집적하도록 하여도 좋다.
PWM 비교기(5)는 오차 증폭 회로(3)의 출력 신호(EAo)와 삼각파 신호(TW)로부터 PWM 제어를 수행하기 위한 펄스 신호(Spw)를 생성하고, 상기 펄스 신호(Spw)를 게이트 제어 회로(31)에 출력함과 동시에, 버퍼(BF1)를 통하여 제1 스위칭 소자(M1)의 게이트에 출력한다. 역전류 검출 회로(6b)는 제2 스위칭 소자(M2)에 역전류가 흐를 징조를 검출하고, 상기 역전류 발생의 징조를 검출하면, 게이트 제어 회 로(31)에 저레벨의 신호를 출력한다. 게이트 제어 회로(31)는 펄스 신호(Spw)에 따라 제2 스위칭 소자(M2)의 스위칭 제어를 실행함과 동시에, 역전류 검출 회로(6b)로부터의 신호에 따라 제2 스위칭 소자(M2)의 게이트에 출력하는 전압 제어를 실행하여 제2 스위칭 소자(M2)의 온 저항을 제어한다.
이와 같은 구성에 있어서, 접속부(Lx1)의 전압이 접지 전압 미만으로 역전류가 발생할 징조가 없는 경우에는, 비교기(11)로부터 고레벨의 신호가 출력되고, 게이트 제어 회로(31)는 제2 스위칭 소자(M2)를 온 시킬 때에는 제2 스위칭 소자(M2)에 대하여 온 저항이 작아지도록 충분한 게이트 전압을 공급한다. 또, 접속부(Lx1)의 전압이 접지 전압으로 되어 역전류가 발생할 징조를 검출한 경우, 및 접속부(Lx1)의 전압이 접지 전압을 초과하여 역전류의 발생을 검출한 경우에는, 비교기(11)로부터 저레벨의 신호가 출력되고, 게이트 제어 회로(31)는 제2 스위칭 소자(M2)를 온 시킬 때에는 제2 스위칭 소자(M2)에 대하여 온 저항이 커지도록 게이트에 공급하는 전압을 미리 정한 값까지 작게 한다.
이와 같은 상태에 있어서, 스위칭 레귤레이터(1b)의 출력 전압(Vout)이 커지면, 오차 증폭 회로(3)의 출력 신호(EAo) 전압이 저하하여 PWM 비교기(5)로부터의 펄스 신호(Spw)의 듀티 사이클이 작아진다. 이 결과, 제1 스위칭 소자(M1)가 온 하는 시간이 짧아지고, 이에 따라 제2 스위칭 소자(M2)가 온 하는 시간이 길어져 스위칭 레귤레이터(1b)의 출력 전압(Vout)이 저하하도록 제어된다. 또, 스위칭 레귤레이터(1b)의 출력 전압(Vout)이 작아지면, 오차 증폭 회로(3)의 출력 신호(EAo) 전압이 상승하여 PWM 비교기(5)로부터의 펄스 신호(Spw)의 듀티 사이클이 커진다. 이 결과, 제1 스위칭 소자(M1)가 온 하는 시간이 길어지고, 이에 따라 제2 스위칭 소자(M2)가 온 하는 시간이 짧아져 스위칭 레귤레이터(1b)의 출력 전압(Vout)이 상승하도록 제어된다. 이와 같은 동작을 반복하여 출력 전압(Vout)을 미리 정해진 전압으로 일정하게 되도록 제어한다.
이와 같이, 접속부(Lx1)의 전압이 접지 전압으로 되어 역전류가 발생할 징조를 검출한 경우, 및 접속부(Lx1)의 전압이 접지 전압을 초과하여 역전류의 발생을 검출한 경우에는, 게이트 제어 회로(31)에 의해 제2 스위칭 소자(M2)에 대하여 온 저항이 커지도록 게이트에 공급하는 전압을 미리 설정한 값까지 작아지도록 함으로써, 접속부(Lx1)의 전압이 접지 전압 이상으로 된 경우에 접속부(Lx1)로부터 제2 스위칭 소자(M2)를 통하여 접지 전압에 흐르는 역전류를 대폭 감소시킬 수 있어 상기 제1 실시예와 같은 효과를 얻을 수 있다. 또한, 도 10의 접속부(Lx1)의 파형 예를 나타낸 도면은 도 5와 동일한 양태이므로 생략한다.
다음에, 도 10에서는 전압 모드 제어형의 스위칭 레귤레이터를 예로 하여 설명하였지만, 본 발명은 전류 모드 제어형의 스위칭 레귤레이터에도 적용할 수 있으며, 이 경우, 도 10은 도 11과 같이 된다. 또한, 도 11에서는 도 6 또는 도 10과 동일한 부분은 동일한 부호로 나타내고, 여기에서는 그 설명을 생략함과 동시에 도 10과의 차이점만 설명한다.
도 11과 도 10의 차이점은 도 10의 발진 회로(4) 대신에, 전류 검출 회로(15), 소정의 구형(矩形) 파를 이루는 클록 신호(CLK)를 생성하여 출력하는 발진 회로(16), 구배 보상 회로(17), 가산 회로(18) 및 플립플롭 회로(19)를 추가한 것 에 있다.
도 11의 스위칭 레귤레이터(1b)는 제1 스위칭 소자(M1)와, 동기 정류용의 제2 스위칭 소자(M2)와, 기준 전압 발생 회로(2)와, 출력 전압 검출용의 저항(R1, R2)과, 인덕터(L1)와, 평활용의 콘덴서(C1)와, 위상 보상용의 저항(R3) 및 콘덴서(C2, C3)와, 오차 증폭 회로(3)와, PWM 비교기(5)와, 버퍼(BF1)와, 게이트 제어 회로(31)와, 역전류 검출 회로(6b)를 구비하고 있다. 나아가, 스위칭 레귤레이터(1b)는 전류 검출 회로(15)와, 발진 회로(16)와, 구배 보상 회로(17)와, 가산 회로(18)와, 플립플롭 회로(19)를 구비하고 있다. 플립플롭 회로(19)의 반전 출력단(QB)은 버퍼(BF1)를 통하여 제1 및 제4 스위칭 소자(M1, M4)의 게이트에 각각 접속됨과 동시에, 게이트 제어 회로(31)에 접속되고 있다. 또한 도 11에서는 기준 전압 발생 회로(2), 저항(R1~R3), 오차 증폭 회로(3), 발진 회로(16), PWM 비교기(5), 버퍼(BF1), 콘덴서(C2, C3), 전류 검출 회로(15), 구배 보상 회로(17), 가산 회로(18), 플립플롭 회로(19) 및 게이트 제어 회로(31)가 제어 회로부를 이룬다.
이와 같은 구성에 있어서, 플립플롭 회로(19)의 세트 입력단(S)에는 클록 신호(CLK)가 입력되고, 플립플롭 회로(19)는 클록 신호(CLK)의 상승 또는 하강으로 세트되어 출력단(QB)을 저레벨로 한다. 플립플롭 회로(19)의 리세트 입력단(R)에는 PWM 비교기(5)의 출력단이 접속되고, 플립플롭 회로(19)는 세트된 후, PWM 비교기(5)로부터의 펄스 신호(Spw)로 리세트되어 출력단(QB)을 고레벨로 복귀시킨다. 플립플롭 회로(19)의 출력단(QB)으로부터 출력된 신호는 버퍼(BF1)를 통하여 제1 및 제4 스위칭 소자(M1, M4)의 각 게이트에 입력됨과 동시에 게이트 제어 회로(31)에 입력된다. 또한, 역전류 검출 회로(6b) 및 게이트 제어 회로(31)의 각 동작은 도 10의 경우와 동일한 양태이므로 그 설명을 생략한다. 이와 같이, 도 11과 같은 전류 모드 제어형의 스위칭 레귤레이터에서도 도 10의 경우와 같은 효과를 얻을 수 있다.
제4 실시예.
상기 제3 실시예에서는 강압형의 스위칭 레귤레이터를 예로 하여 설명하였지만, 본 발명은 승압형의 스위칭 레귤레이터에도 적용할 수 있으며 이와 같이 한 것을 본 발명의 제4 실시예로 한다.
도 12는 본 발명의 제4 실시예에 따른 동기 정류형 스위칭 레귤레이터의 회로예를 나타낸 도면이다. 또한, 도 12에서는 도 10과 동일한 부분은 동일한 부호로 나타내고, 여기에서는 그 설명을 생략함과 동시에 도 10과의 차이점만 설명한다.
도 12에 있어서, 스위칭 레귤레이터(1c)는 입력 전압(Vin)의 출력 제어를 수행하기 위한 스위칭 동작을 실행하는 NMOS 트랜지스터로 이루어지는 제1 스위칭 소자(M11)와, PMOS 트랜지스터로 이루어지는 동기 정류용의 제2 스위칭 소자(M12)를 구비하고 있다.
나아가, 스위칭 레귤레이터(1c)는 기준 전압 발생 회로(2)와, 출력 전압 검출용의 저항(R1, R2)과, 인덕터(L1)와, 평활용의 콘덴서(C1)와, 위상 보상용의 저항(R3) 및 콘덴서(C2, C3)와, 오차 증폭 회로(3)와, 발진 회로(4)와, PWM 비교기(5)와, 버퍼(BF1)와, 인버터(INV1)와, 역전류 검출 회로(6b)와, 게이트 제어 회 로(31)를 구비하고 있다. 또한, 스위칭 레귤레이터(1c)에 있어서, 제2 스위칭 소자(M12)는 스위치 회로부를 이루고, 기준 전압 발생 회로(2), 저항(R1~R3), 오차 증폭 회로(3), 발진 회로(4), PWM 비교기(5), 버퍼(BF1), 인버터(INV1), 콘덴서(C2, C3) 및 게이트 제어 회로(31)는 제어 회로부를 이룬다. 또, 스위칭 레귤레이터(1c)에 있어서, 인덕터(L1) 및 콘덴서(C1)를 제외한 각 회로를 하나의 IC에 집적하도록 하여도 좋고, 경우에 따라서는 제1 및 제2 스위칭 소자(M11, M12), 인덕터(L1) 및 콘덴서(C1)를 제외한 각 회로를 하나의 IC에 집적하도록 하여도 좋다.
버퍼(BF1)는 인버터(INV1)를 통하여 입력된 펄스 신호(Spw)를 제1 스위칭 소자(M11)의 게이트에 출력한다. 또, 인버터(INV1)의 출력 신호는 게이트 제어 회로(31)에 입력된다. 역전류 검출 회로(6b)는 제2 스위칭 소자(M12)에 역전류가 발생할 징조를 검출하고, 상기 역전류 발생의 징조를 검출하면, 게이트 제어 회로(31)에 고레벨의 신호를 출력한다. 게이트 제어 회로(31)는 인버터(INV1)를 통하여 입력된 펄스 신호(Spw)에 따라 제2 스위칭 소자(M12)의 스위칭 제어를 실행함과 동시에, 역전류 검출 회로(6b)로부터의 신호에 따라 제2 스위칭 소자(M12)의 게이트에 출력하는 전압 제어를 실행하여 제2 스위칭 소자(M12)의 온 저항을 제어한다.
이와 같은 구성에 있어서, 접속부(Lx2)의 전압이 출력 전압(Vout)을 초과하여 역전류가 발생할 징조가 없는 경우에는, 비교기(11)로부터 저레벨의 신호가 출력되고, 게이트 제어 회로(31)는 제2 스위칭 소자(M12)를 온 시킬 때에는 제2 스위칭 소자(M12)에 대하여 온 저항이 작아지도록 게이트 전압을 공급한다. 또, 접속부(Lx2)의 전압이 출력 전압(Vout)으로 되어 역전류가 발생할 징조를 검출한 경우, 및 접속부(Lx2)의 전압이 출력 전압(Vout) 미만으로 되어 역전류의 발생을 검출한 경우에는, 비교기(11)로부터 고레벨의 신호가 출력되고, 게이트 제어 회로(31)는 제2 스위칭 소자(M12)를 온 시킬 때에는 제2 스위칭 소자(M12)에 대하여 온 저항이 커지도록 게이트에 공급하는 전압을 미리 설정한 값까지 크게 한다.
이와 같은 상태에 있어서, 스위칭 레귤레이터(1c)의 출력 전압(Vout)이 커지면, 오차 증폭 회로(3)의 출력 신호(EAo) 전압이 저하하여 PWM 비교기(5)로부터의 펄스 신호(Spw)의 듀티 사이클이 작아진다. 이 결과, 제1 스위칭 소자(M11)가 온 하는 시간이 짧아지고, 이에 따라 제2 스위칭 소자(M2)가 온 하는 시간이 길어져 스위칭 레귤레이터(1c)의 출력 전압(Vout)이 저하하도록 제어된다. 또, 스위칭 레귤레이터(1c)의 출력 전압(Vout)이 작아지면, 오차 증폭 회로(3)의 출력 신호(EAo) 전압이 상승하여 PWM 비교기(5)로부터의 펄스 신호(Spw)의 듀티 사이클이 커진다. 이 결과, 제1 스위칭 소자(M1)가 온 하는 시간이 길어지고, 이에 따라 제2 스위칭 소자(M2)가 온 하는 시간이 짧아져 스위칭 레귤레이터(1c)의 출력 전압(Vout)이 상승하도록 제어된다. 이와 같은 동작을 반복하여 출력 전압(Vout)을 미리 설정한 전압으로 일정하게 되도록 제어한다.
이와 같이, 접속부(Lx2)의 전압이 출력 전압(Vout)으로 되어 역전류가 발생할 징조를 검출한 경우, 및 접속부(Lx2)의 전압이 출력 전압(Vout) 미만으로 되어 역전류의 발생을 검출한 경우에는, 게이트 제어 회로(31)에 의해 제2 스위칭 소자(M12)에 대하여 온 저항이 커지도록 게이트에 공급하는 전압을 미리 정한 값까지 크게 하도록 함으로써, 접속부(Lx2)의 전압이 출력 전압(Vout) 이하로 되었을 경우 에 출력 단자(OUT)로부터 접속부(Lx2)를 통하여 접지 전압에 역류하는 전류를 대폭 감소시킬 수 있어 상기 제3 실시예와 같은 효과를 얻을 수 있다. 또한 도 12의 접속부(Lx2)의 파형 예를 나타낸 도면은 도 8과 동일한 양태이므로 생략한다.
다음에, 도 12에서는 전압 모드 제어형의 스위칭 레귤레이터를 예로 하여 설명하였지만, 본 발명은 전류 모드 제어형의 스위칭 레귤레이터에도 적용할 수 있으며, 이 경우에 도 12는 도 13과 같이 된다. 또한 도 13에서는 도 9 또는 도 12와 동일한 부분은 동일한 부호로 나타내고, 여기에서는 그 설명을 생략함과 동시에 도 12와의 차이점만 설명한다.
도 13과 도 12의 차이점은 도 13의 발진 회로(4) 대신에, 전류 검출 회로(25), 소정의 구형(矩形) 파를 이루는 클록 신호(CLK)를 생성하여 출력하는 발진 회로(26), 구배 보상 회로(27), 가산 회로(28) 및 플립플롭 회로(29)를 추가한 것에 있다.
도 13의 스위칭 레귤레이터(1c)는 제1 스위칭 소자(M11)와, 동기 정류용의 제2 스위칭 소자(M12)와, 기준 전압 발생 회로(2)와, 출력 전압 검출용의 저항(R1, R2)과, 인덕터(L1)와, 평활용의 콘덴서(C1)와, 위상 보상용의 저항(R3) 및 콘덴서(C2, C3)와, 오차 증폭 회로(3)와, PWM 비교기(5)와, 버퍼(BF1)와, 인버터(INV1)와, 게이트 제어 회로(31)와, 역전류 검출 회로(6b)를 구비하고 있다. 나아가, 스위칭 레귤레이터(1c)는 전류 검출 회로(25)와, 발진 회로(26)와, 구배 보상 회로(27)와, 가산 회로(28)와, 플립플롭 회로(29)를 구비하고 있다. 또한, 도 13에서는 기준 전압 발생 회로(2), 저항(R1~R3), 오차 증폭 회로(3), 발진 회로(26), PWM 비교기(5), 버퍼(BF1), 인버터(INV1), 콘덴서(C2, C3), 게이트 제어 회로(31), 전류 검출 회로(25), 구배 보상 회로(27), 가산 회로(28) 및 플립플롭 회로(29)는 제어 회로부를 이룬다.
발진 회로(26)로부터 출력된 클록 신호(CLK)는 구배 보상 회로(27)와 플립플롭 회로(29)의 세트 입력단(S)에 각각 입력되고, 구배 보상 회로(27)는 입력된 클록 신호(CLK)로부터 톱니 파 신호(Sstw)를 생성하여 가산 회로(28)에 출력한다. 또, 저항(R14)과 제4 스위칭 소자(M14)의 직렬 회로는 제1 스위칭 소자(M11)와 병렬로 접속되어 있다. 제4 스위칭 소자(M14)의 게이트는 제1 스위칭 소자(M11)의 게이트에 접속되고, 제4 스위칭 소자(M14)는 제1 스위칭 소자(M11)에 동기하여 온/오프 한다. 저항(R14)에는 제1 스위칭 소자(M11)에 흐르는 전류에 비례한 전류가 흐르고, 상기 전류는 저항(R14)에 의해 전압으로 변환되며 저항(R14)과 제4 스위칭 소자(M14)의 접속부 전압이 신호(Scu)로서 가산 회로(28)에 출력된다.
가산 회로(28)는 입력된 톱니 파 신호(Sstw)와 신호(Scu)를 가산하여 PWM 비교기(5)의 비반전 입력단에 출력한다.
PWM 비교기(5)는 오차 증폭 회로(3)의 출력 신호(EAo)와 가산 회로(28)로부터 입력된 신호로부터 PWM 제어를 수행하기 위한 펄스 신호(Spw)를 생성하고, 인버터(INV1)를 통하여 플립플롭 회로(29)의 리세트 입력단(R)에 출력한다. 플립플롭 회로(29)의 출력단(Q)은 버퍼(BF1)를 통하여 제1 및 제4 스위칭 소자(M11, M14)의 게이트에 각각 접속됨과 동시에, 게이트 제어 회로(31)에 접속되고 있다.
이와 같은 구성에 있어서, 플립플롭 회로(29)의 세트 입력단(S)에는 클록 신호(CLK)가 입력되어 있고, 플립플롭 회로(29)는 클록 신호(CLK)의 상승 또는 하강으로 세트되어 출력단(Q)을 고레벨로 한다. 플립플롭 회로(29)의 리세트 입력단(R)에는 인버터(INV1)를 통하여 PWM 비교기(5)의 출력단이 접속되어 있고, 플립플롭 회로(29)는 세트된 후 PWM 비교기(5)로부터의 펄스 신호(Spw)로 리세트되어 출력단(Q)을 저레벨로 복귀시킨다. 플립플롭 회로(29)의 출력단(Q)으로부터 출력된 신호는 버퍼(BF1)를 통하여 제1 및 제4 스위칭 소자(M11, M14)의 각각의 게이트에 입력된다. 또한 역전류 검출 회로(6b) 및 게이트 제어 회로(31)의 각 동작은 도 10의 경우와 같으므로 그 설명을 생략한다. 이와 같이, 도 13과 같은 전류 모드 제어형의 스위칭 레귤레이터에서도 도 12의 경우와 같은 효과를 얻을 수 있다.
또한, 상기 제1 및 제2의 각 실시예에서는 제2 스위칭 소자는 제3 스위칭 소자보다 온 저항이 큰 경우를 예로 하여 나타냈지만, 본 발명은 이것에 한정되는 것은 아니고, 제2 및 제3 스위칭 소자의 온 저항은 같아도 좋다.
본 발명의 동기 정류형 스위칭 레귤레이터, 동기 정류형 스위칭 레귤레이터의 제어 회로 및 동기 정류형 스위칭 레귤레이터의 동작 제어 방법에 의하면, 상기 출력 단자로부터 스위치 회로부의 방향으로 흐르는 역전류를 감소시키기 위하여, 상기 스위치 회로부에 대하여 온 하여 전류가 흘렀을 때에 구비하는 저항값인 온 저항값을 증대시키도록 하였다. 이에 따라, 경부하 시의 역전류를 절감시켜 효율을 향상시킬 수 있음과 동시에 공진의 발생을 방지하여 부하에 영향 주는 댐핑 노이즈의 절감을 도모할 수 있다.

Claims (19)

  1. 입력 단자에 입력된 입력 전압을 미리 정해진 정전압으로 변환하여 출력 단자에 접속된 부하에 출력하는 동기 정류형 스위칭 레귤레이터에 있어서,
    입력된 제어 신호에 따라 스위칭을 실행하는 제1 스위칭 소자와,
    상기 제1 스위칭 소자의 스위칭에 의해 상기 입력 전압에 따른 충전을 수행하는 인덕터와,
    상기 입력된 제어 신호에 따라 스위칭을 실행하여 상기 인덕터의 방전을 실행하는 동기 정류용의 스위치 회로부와,
    상기 출력 단자로부터 출력되는 출력 전압이 상기 미리 정해진 정전압으로 되도록 상기 제1 스위칭 소자에 대한 스위칭 제어를 실행함과 동시에, 상기 스위치 회로부에 대하여 상기 제1 스위칭 소자와 상반되는 스위칭 동작을 실행하게 하는 제어 회로부와,
    상기 출력 단자로부터 상기 스위치 회로부의 방향으로 흐르는 역전류를 감소시키기 위하여, 상기 스위치 회로부에 대하여 온(ON)하여 전류가 흘렀을 때에 구비하는 저항값인 온 저항값을 증대시키는 역전류 억제 회로부
    를 구비하는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터.
  2. 제1항에 있어서,
    상기 역전류 억제 회로부는 상기 스위치 회로부의 양단 전압으로부터 상기 출력 단자에서 스위치 회로부 방향으로 흐르는 역전류가 발생할 징조, 또는 상기 역전류의 발생을 검출하면, 상기 스위치 회로부에 대하여 상기 온 저항값을 증대시키는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터.
  3. 제2항에 있어서,
    상기 스위치 회로부는
    제어 전극에 입력된 상기 제어 회로부로부터의 제어 신호에 따라 스위칭을 실행하는 제2 스위칭 소자와,
    상기 제2 스위칭 소자와 병렬로 접속되어 제어 전극에 입력된 상기 역전류 억제 회로부로부터의 제어 신호에 따라 스위칭을 실행하는 제3 스위칭 소자
    를 구비하고,
    상기 역전류 억제 회로부는 상기 스위치 회로부에 상기 역전류가 발생할 징조 및 상기 역전류의 발생을 검출하지 않은 경우에는, 상기 제3 스위칭 소자의 제어 전극에 상기 제어 회로부로부터의 상기 제어 신호를 출력하고, 상기 스위치 회로부에 상기 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출한 경우에는, 상기 제3 스위칭 소자를 오프시켜 차단 상태로 하는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터.
  4. 제3항에 있어서,
    상기 제3 스위칭 소자는 온 저항이 상기 제2 스위칭 소자보다 작은 것을 특 징으로 하는 동기 정류형 스위칭 레귤레이터.
  5. 제3항 또는 제4항에 있어서,
    상기 제1 스위칭 소자는 제어 전극에 입력된 제어 신호에 따라 스위칭하여 상기 입력 전압의 출력 제어를 실행하고, 상기 인덕터는 상기 제1 스위칭 소자의 출력단과 상기 출력 단자의 사이에 접속되고, 상기 스위치 회로부는 제1 스위칭 소자와 접지 전압의 사이에 접속되어 강압형의 스위칭 레귤레이터를 형성하며, 상기 역전류 억제 회로부는 상기 제1 스위칭 소자와 상기 스위치 회로부의 접속부 전압이 접지 전압 이상이 되면, 제어 회로부로부터의 상기 제어 신호에 관계없이 상기 제3 스위칭 소자를 오프시켜 차단 상태로 하는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터.
  6. 제3항 또는 제4항에 있어서,
    상기 인덕터는 일단이 상기 입력 단자에 접속되고, 상기 제1 스위칭 소자는 상기 인덕터의 타단과 접지 전압의 사이에 접속되며, 상기 스위치 회로부는 상기 제1 스위칭 소자와 상기 인덕터의 접속부와 상기 출력 단자의 사이에 접속되어 승압형의 스위칭 레귤레이터를 형성하며, 상기 역전류 억제 회로부는 상기 제1 스위칭 소자와 상기 스위치 회로부의 접속부 전압이 출력 단자의 전압 이하로 되면, 상기 제어 회로부로부터의 상기 제어 신호에 관계없이 제3 스위칭 소자를 오프시켜 차단 상태로 하는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터.
  7. 제2항에 있어서,
    상기 스위치 회로부는 제어 전극에 입력된 제어 회로부로부터의 상기 제어 신호에 따라 스위칭을 실행함과 동시에, 온 저항값이 가변하는 제2 스위칭 소자로 이루어지고, 상기 역전류 억제 회로부는 상기 제2 스위칭 소자에 상기 역전류가 발생할 징조 및 상기 역전류의 발생을 검출하지 않은 경우에는, 상기 제2 스위칭 소자의 온 저항값을 작게 하며,
    상기 제2 스위칭 소자에 상기 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출한 경우에는, 상기 제2 스위칭 소자의 온 저항값을 크게 하는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터.
  8. 제7항에 있어서,
    상기 제1 스위칭 소자는 제어 전극에 입력된 제어 신호에 따라 스위칭하여 상기 입력 전압의 출력 제어를 실행하고, 상기 인덕터는 상기 제1 스위칭 소자의 출력단과 상기 출력 단자의 사이에 접속되며, 상기 스위치 회로부는 상기 제1 스위칭 소자와 접지 전압의 사이에 접속되어 강압형의 스위칭 레귤레이터를 형성하고, 상기 역전류 억제 회로부는 상기 제1 스위칭 소자와 상기 스위치 회로부의 접속부 전압이 접지 전압 이상으로 되면, 상기 제2 스위칭 소자의 온 저항값을 크게 하는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터.
  9. 제7항에 있어서,
    상기 인덕터는 일단이 상기 입력 단자에 접속되고, 상기 제1 스위칭 소자는 상기 인덕터의 타단과 접지 전압의 사이에 접속되며, 상기 스위치 회로부는 제1 스위칭 소자와 인덕터의 접속부와 상기 출력 단자의 사이에 접속되어 승압형의 스위칭 레귤레이터를 형성하고, 상기 역전류 억제 회로부는 상기 제1 스위칭 소자와 상기 스위치 회로부의 접속부 전압이 출력 단자의 전압 이하로 되면, 상기 제2 스위칭 소자의 온 저항값을 크게 하는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터.
  10. 제1항에 있어서,
    상기 제1 스위칭 소자, 스위치 회로부, 제어 회로부 및 역전류 억제 회로부는 하나의 IC에 집적되는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터.
  11. 제1항에 있어서,
    상기 제어 회로부 및 역전류 억제 회로부는 하나의 IC에 집적되는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터.
  12. 입력된 제어 신호에 따라 스위칭을 실행하는 제1 스위칭 소자와,
    상기 제1 스위칭 소자의 스위칭에 따라 입력 단자에 입력된 입력 전압에 따른 충전을 수행하는 인덕터와,
    입력된 제어 신호에 따라 스위칭을 실행하여 상기 인덕터의 방전을 실행하는 동기 정류용의 스위치 회로부
    를 구비하고,
    출력 단자로부터 출력되는 출력 전압이 미리 정해진 정전압으로 되도록 상기 제1 스위칭 소자에 대한 스위칭 제어를 실행함과 동시에, 상기 스위치 회로부에 대하여 상기 제1 스위칭 소자와 상반되는 스위칭 동작을 실행하게 하여 상기 입력 단자에 입력된 입력 전압을 미리 정해진 정전압으로 변환하여 상기 출력 단자에 접속된 부하에 출력하는 동기 정류형 스위칭 레귤레이터의 제어 회로에 있어서,
    상기 출력 단자로부터 출력되는 출력 전압이 상기 미리 정해진 정전압으로 되도록 상기 제1 스위칭 소자에 대한 스위칭 제어를 실행함과 동시에, 상기 스위치 회로부에 대하여 상기 제1 스위칭 소자와 상반되는 스위칭 동작을 실행하게 하는 제어 회로부와,
    상기 출력 단자로부터 스위치 회로부의 방향으로 흐르는 역전류를 감소시키기 위하여, 상기 스위치 회로부에 대하여 온 하여 전류가 흘렀을 때에 구비하는 저항값인 온 저항값을 증대시키는 역전류 억제 회로부
    를 구비하는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터의 제어 회로.
  13. 제12항에 있어서,
    상기 역전류 억제 회로부는 상기 스위치 회로부의 양단 전압으로부터 상기 출력 단자로부터 상기 스위치 회로부의 방향으로 흐르는 역전류가 발생할 징조, 또는 상기 역전류의 발생을 검출하면, 상기 스위치 회로부에 대하여 상기 온 저항값을 증대시키는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터의 제어 회로.
  14. 제13항에 있어서,
    상기 스위치 회로부는
    제어 전극에 입력된 상기 제어 회로부로부터의 제어 신호에 따라 스위칭을 실행하는 제2 스위칭 소자와,
    상기 제2 스위칭 소자와 병렬로 접속되어 제어 전극에 입력된 상기 역전류 억제 회로부로부터의 제어 신호에 따라 스위칭을 실행하는 제3 스위칭 소자
    를 구비하고,
    상기 역전류 억제 회로부는 상기 스위치 회로부에 상기 역전류가 발생할 징조 및 상기 역전류의 발생을 검출하지 않은 경우에는, 상기 제3 스위칭 소자의 제어 전극에 상기 제어 회로부로부터의 상기 제어 신호를 출력하고, 상기 스위치 회로부에 상기 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출한 경우에는, 상기 제3 스위칭 소자를 오프시켜 차단 상태로 하는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터의 제어 회로.
  15. 제13항에 있어서,
    상기 스위치 회로부는 제어 전극에 입력된 상기 제어 회로부로부터의 상기 제어 신호에 따라 스위칭을 실행함과 동시에 온 저항값이 가변하는 제2 스위칭 소자로 이루어지고, 상기 역전류 억제 회로부는 상기 제2 스위칭 소자에 상기 역전류가 발생할 징조 및 상기 역전류의 발생을 검출하지 않은 경우에는, 상기 제2 스위칭 소자의 온 저항값을 작게 하고, 상기 제2 스위칭 소자에 상기 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출한 경우에는, 상기 제2 스위칭 소자의 온 저항값을 크게 하는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터의 제어 회로.
  16. 입력된 제어 신호에 따라 스위칭을 실행하는 제1 스위칭 소자와,
    상기 제1 스위칭 소자의 스위칭에 따라 입력 단자에 입력된 입력 전압에 따른 충전을 실행하는 인덕터와,
    입력된 제어 신호에 따라 스위칭을 실행하여 상기 인덕터의 방전을 실행하는 동기 정류용의 스위치 회로부
    를 구비하고,
    출력 단자로부터 출력되는 출력 전압이 미리 정해진 정전압으로 되도록 상기 제1 스위칭 소자에 대한 스위칭 제어를 실행함과 동시에, 상기 스위치 회로부에 대하여 상기 제1 스위칭 소자와 상반되는 스위칭 동작을 실행하게 하여 상기 입력 단자에 입력된 입력 전압을 미리 정해진 정전압으로 변환하여 상기 출력 단자에 접속된 부하에 출력하는 동기 정류형 스위칭 레귤레이터의 동작 제어 방법에 있어서,
    상기 출력 단자에서 스위치 회로부의 방향으로 흐르는 역전류를 감소시키기 위하여, 상기 스위치 회로부에 대하여 온 하여 전류가 흘렀을 때에 구비하는 저항값인 온 저항값을 증대시키는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터의 동작 제어 방법.
  17. 제16항에 있어서,
    상기 스위치 회로부의 양단 전압으로부터 상기 출력 단자에서 상기 스위치 회로부의 방향으로 흐르는 역전류가 발생할 징조, 또는 상기 역전류의 발생을 검출하면, 상기 스위치 회로부에 대하여 상기 온 저항값을 증대시키는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터의 동작 제어 방법.
  18. 제16항 또는 제17항에 있어서,
    상기 스위치 회로부는
    제어 전극에 입력된 제어 신호에 따라 스위칭을 실행하는 제2 스위칭 소자와,
    상기 제2 스위칭 소자와 병렬로 접속되어 제어 전극에 입력된 상기 제어 신호에 따라 스위칭을 실행하는 온 저항값이 상기 제2 스위칭 소자보다 작은 제3 스위칭 소자
    를 구비하고,
    상기 스위치 회로부에 상기 역전류가 발생할 징조 및 상기 역전류의 발생을 검출하지 않은 경우에는, 상기 제3 스위칭 소자의 제어 전극에 상기 제어 신호를 출력하고, 상기 스위치 회로부에 상기 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출한 경우에는, 상기 제3 스위칭 소자를 오프시켜 차단 상태로 하는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터의 동작 제어 방법.
  19. 제16항 또는 제17항에 있어서,
    상기 스위치 회로부는 제어 전극에 입력된 제어 신호에 따라 스위칭을 실행함과 동시에 온 저항값이 가변하는 제2 스위칭 소자로 이루어지고, 상기 제2 스위칭 소자에 상기 역전류가 발생할 징조 및 상기 역전류의 발생을 검출하지 않은 경우에는, 상기 제2 스위칭 소자의 온 저항값을 작게 하고, 상기 제2 스위칭 소자에 상기 역전류가 발생할 징조 또는 상기 역전류의 발생을 검출한 경우에는, 상기 제2 스위칭 소자의 온 저항값을 크게 하는 것을 특징으로 하는 동기 정류형 스위칭 레귤레이터의 동작 제어 방법.
KR1020060104504A 2005-11-22 2006-10-26 동기 정류형 스위칭 레귤레이터, 동기 정류형 스위칭레귤레이터의 제어 회로 및 동기 정류형 스위칭레귤레이터의 동작 제어 방법 KR100811030B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005337225A JP4708976B2 (ja) 2005-11-22 2005-11-22 同期整流型スイッチングレギュレータ、同期整流型スイッチングレギュレータの制御回路及び同期整流型スイッチングレギュレータの動作制御方法
JPJP-P-2005-00337225 2005-11-22

Publications (2)

Publication Number Publication Date
KR20070054092A KR20070054092A (ko) 2007-05-28
KR100811030B1 true KR100811030B1 (ko) 2008-03-10

Family

ID=38086798

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060104504A KR100811030B1 (ko) 2005-11-22 2006-10-26 동기 정류형 스위칭 레귤레이터, 동기 정류형 스위칭레귤레이터의 제어 회로 및 동기 정류형 스위칭레귤레이터의 동작 제어 방법

Country Status (5)

Country Link
US (1) US7538526B2 (ko)
JP (1) JP4708976B2 (ko)
KR (1) KR100811030B1 (ko)
CN (1) CN1976191B (ko)
TW (1) TWI329410B (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7495424B1 (en) * 2006-08-11 2009-02-24 National Semiconductor Corporation Overload compensation circuit with improved recovery response for a power supply
JP5125066B2 (ja) * 2006-11-10 2013-01-23 富士通セミコンダクター株式会社 同期整流型ｄｃ−ｄｃコンバータの制御回路、同期整流型ｄｃ−ｄｃコンバータ及びその制御方法
JP5133579B2 (ja) * 2007-02-28 2013-01-30 ローム株式会社 昇圧型スイッチング電源装置及びこれを備えた電子機器
JP2009010623A (ja) * 2007-06-27 2009-01-15 Rohm Co Ltd 発振回路およびパルス信号の生成方法
JP2009011045A (ja) * 2007-06-27 2009-01-15 Nec Electronics Corp スイッチングレギュレータ、及び直流電圧変換方法
CN102013796B (zh) * 2007-08-13 2013-05-08 立锜科技股份有限公司 应用在抗振荡的异步升压式电压转换器的侦测电路及其侦测方法
JP5104145B2 (ja) * 2007-09-13 2012-12-19 富士電機株式会社 スイッチング電源
TW200921597A (en) * 2007-11-08 2009-05-16 Chunghwa Picture Tubes Ltd Display device and driving voltage compensation device for backlight module
US20090128110A1 (en) * 2007-11-16 2009-05-21 Micrel, Inc. Compact Frequency Compensation Circuit And Method For A Switching Regulator Using External Zero
JP5130944B2 (ja) * 2008-02-14 2013-01-30 ミツミ電機株式会社 Ｄｃ−ｄｃコンバータおよび電源制御用半導体集積回路
US7679349B2 (en) * 2008-03-03 2010-03-16 Summit Microelectronics, Inc. Switching systems and methods with current sensing
JP4762274B2 (ja) * 2008-07-16 2011-08-31 株式会社東芝 半導体装置
JP5170248B2 (ja) * 2008-09-22 2013-03-27 富士通株式会社 電源制御回路、電源装置、電源システムおよび電源制御装置の制御方法
JP2010200554A (ja) * 2009-02-26 2010-09-09 Fuji Electric Systems Co Ltd Ｄｃ−ｄｃコンバータ
JP5280920B2 (ja) * 2009-03-31 2013-09-04 新日本無線株式会社 スイッチング電源装置
US8378654B2 (en) * 2009-04-01 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Voltage regulator with high accuracy and high power supply rejection ratio
TWI414119B (zh) 2009-10-30 2013-11-01 Delta Electronics Inc 電源供應器以及具有複數個電源供應器之供電系統
JP5609210B2 (ja) * 2010-03-31 2014-10-22 富士通セミコンダクター株式会社 電源装置、制御回路及び電源装置の制御方法
GB2480614B (en) * 2010-05-24 2017-04-12 Snaptrack Inc Switched arrangement for switched mode supply
JP5676961B2 (ja) * 2010-07-30 2015-02-25 スパンション エルエルシー 電源の制御回路、電子機器及び電源の制御方法
JP5655196B2 (ja) 2010-08-25 2015-01-21 リコー電子デバイス株式会社 スイッチングコンバータ回路
US8704504B2 (en) * 2010-09-03 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Power supply circuit comprising detection circuit including reference voltage circuits as reference voltage generation circuits
US8665002B2 (en) * 2010-10-14 2014-03-04 Fairchild Semiconductor Corporation Multiple switches and a delay circuit
CN102457047B (zh) * 2010-10-18 2015-04-08 台达电子工业股份有限公司 电源供应器以及具有多个电源供应器的供电***
US8773091B2 (en) * 2011-12-13 2014-07-08 Texas Instruments Incorporated Dead time modulation technique for the improvement of power conversion efficiency
CN102420526A (zh) * 2011-12-15 2012-04-18 无锡中星微电子有限公司 一种电源转换器
JP6039327B2 (ja) * 2012-09-14 2016-12-07 リコー電子デバイス株式会社 スイッチング電源装置
US8988059B2 (en) 2013-01-28 2015-03-24 Qualcomm Incorporated Dynamic switch scaling for switched-mode power converters
US9461539B2 (en) 2013-03-15 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Self-calibrated voltage regulator
JP6211916B2 (ja) * 2013-12-24 2017-10-11 エスアイアイ・セミコンダクタ株式会社 スイッチングレギュレータ
JP6321967B2 (ja) * 2014-01-17 2018-05-09 ルネサスエレクトロニクス株式会社 半導体集積回路およびその動作方法
JP6403973B2 (ja) * 2014-04-01 2018-10-10 ローム株式会社 スイッチングレギュレータ
JP6558977B2 (ja) * 2015-06-24 2019-08-14 ローム株式会社 スイッチング電源装置
JP6643055B2 (ja) * 2015-11-16 2020-02-12 キヤノン株式会社 電子機器およびその制御方法
CN106411131B (zh) * 2016-11-29 2019-01-11 上海艾为电子技术股份有限公司 一种开关控制电路和开关电源
CN110120746B (zh) 2017-02-15 2023-09-22 华为技术有限公司 一种多相并联dcdc电路及其芯片结构
TWI672574B (zh) * 2018-10-26 2019-09-21 瑞昱半導體股份有限公司 穩壓裝置及其控制方法
WO2020228944A1 (de) * 2019-05-14 2020-11-19 Siemens Aktiengesellschaft Integrierte schaltung mit leistungshalbleiterschalter

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000015311A (ko) * 1998-08-28 2000-03-15 김덕중 스위칭 레귤레이터 방식의 모터 전원 제어 회로
KR20010082195A (ko) * 1998-09-07 2001-08-29 겐이치 스즈키 전력 저감 회로
KR20030025427A (ko) * 2001-09-20 2003-03-29 학교법인 두원학원 영전압 스위칭 풀브리지 컨버터

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5753732A (en) * 1980-09-18 1982-03-30 Seiko Epson Corp Liquid crystal display body
US5481178A (en) 1993-03-23 1996-01-02 Linear Technology Corporation Control circuit and method for maintaining high efficiency over broad current ranges in a switching regulator circuit
JP3036457B2 (ja) * 1997-02-27 2000-04-24 日本電気株式会社 スイッチング電源装置
JP3511195B2 (ja) * 1997-09-03 2004-03-29 株式会社ルネサステクノロジ 電圧変換回路
DE19841341A1 (de) * 1998-09-10 2000-03-16 Bosch Gmbh Robert Abwärts-Drosselwandler
US6628489B1 (en) * 2000-05-31 2003-09-30 Integration Associates Inc. Battery and current reversal protect circuit
US6437549B1 (en) * 2000-08-31 2002-08-20 Monolithic Power Systems, Inc. Battery charger
US6600239B2 (en) * 2001-03-22 2003-07-29 Hewlett-Packard Development Company, L.P. Active circuit protection for switched power supply system
JP3614156B2 (ja) 2002-07-24 2005-01-26 セイコーエプソン株式会社 電源回路
DE10339025B4 (de) * 2002-09-13 2013-08-14 Fuji Electric Co., Ltd. Stromversorgungssystem
US7737666B2 (en) * 2003-08-04 2010-06-15 Marvell World Trade Ltd. Split gate drive scheme to improve reliable voltage operation range
JP4316362B2 (ja) 2003-12-02 2009-08-19 株式会社リコー 電源回路
JP3916163B2 (ja) * 2004-02-19 2007-05-16 ローム株式会社 電流方向検出回路及びそれを備えたスイッチングレギュレータ
JP2006304210A (ja) * 2005-04-25 2006-11-02 Shimadzu Corp 撮像装置
US7851945B2 (en) * 2005-08-08 2010-12-14 Hewlett-Packard Development Company, L.P. System and method of providing power

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000015311A (ko) * 1998-08-28 2000-03-15 김덕중 스위칭 레귤레이터 방식의 모터 전원 제어 회로
KR20010082195A (ko) * 1998-09-07 2001-08-29 겐이치 스즈키 전력 저감 회로
KR20030025427A (ko) * 2001-09-20 2003-03-29 학교법인 두원학원 영전압 스위칭 풀브리지 컨버터

Also Published As

Publication number Publication date
JP4708976B2 (ja) 2011-06-22
TWI329410B (en) 2010-08-21
US7538526B2 (en) 2009-05-26
CN1976191B (zh) 2012-05-09
JP2007143368A (ja) 2007-06-07
KR20070054092A (ko) 2007-05-28
US20070120548A1 (en) 2007-05-31
TW200721652A (en) 2007-06-01
CN1976191A (zh) 2007-06-06

Similar Documents

Publication Publication Date Title
KR100811030B1 (ko) 동기 정류형 스위칭 레귤레이터, 동기 정류형 스위칭레귤레이터의 제어 회로 및 동기 정류형 스위칭레귤레이터의 동작 제어 방법
KR100924734B1 (ko) 동기 정류형 스위칭　레귤레이터
EP1952519B1 (en) Synchronous rectification switching regulator, control circuit thereof, and method of controlling the operation thereof
JP4710749B2 (ja) Ｄｃ−ｄｃコンバータの制御回路及び方法
KR100912865B1 (ko) 스위칭 레귤레이터 및 그 스위칭 레귤레이터를 구비하는반도체 장치
KR100994391B1 (ko) 동기 정류형 스위칭 레귤레이터, 동기 정류형 스위칭레귤레이터의 제어 회로 및 동기 정류형 스위칭레귤레이터의 동작 제어 방법
US8624566B2 (en) Current-mode control switching regulator and operations control method thereof
KR100994452B1 (ko) 동기 정류형 스위칭 레귤레이터
US20090115388A1 (en) DC/DC converter
US9413243B2 (en) Non-insulating type switching power supply device
KR20070094486A (ko) 비절연 강압형 ｄｃ-ｄｃ 컨버터
JP5304281B2 (ja) Ｄｃ−ｄｃコンバータおよびスイッチング制御回路
JP2009303317A (ja) 基準電圧発生回路及びその基準電圧発生回路を備えたｄｃ−ｄｃコンバータ
JP5304356B2 (ja) スイッチングレギュレータ
JP4932584B2 (ja) 同期整流型スイッチングレギュレータ
Wittmann et al. MHz-converter design for high conversion ratio
JP6912300B2 (ja) スイッチングレギュレータ
CN115833582B (zh) 升降压变换器及其控制器和控制方法
JP5087310B2 (ja) 同期整流型スイッチングレギュレータ
KR20110030373A (ko) Ｄｃ―ｄｃ 컨버터
TW201931749A (zh) 切換調節器
JP2012196092A (ja) 電源回路及びその動作制御方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130215

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140221

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee