JP4868918B2 - 基準電圧発生回路 - Google Patents
基準電圧発生回路 Download PDFInfo
- Publication number
- JP4868918B2 JP4868918B2 JP2006104077A JP2006104077A JP4868918B2 JP 4868918 B2 JP4868918 B2 JP 4868918B2 JP 2006104077 A JP2006104077 A JP 2006104077A JP 2006104077 A JP2006104077 A JP 2006104077A JP 4868918 B2 JP4868918 B2 JP 4868918B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- reference voltage
- output
- resistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003321 amplification Effects 0.000 claims description 6
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 9
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Dram (AREA)
- Control Of Electrical Variables (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
[数1]
I1=Is×exp(q×Vf1/(k・T))
I2=N×Is×exp(q×Vf2/(k・T))
と表せる。ここでIsはダイオード42、45の逆方向飽和電流、Vf1及びVf2はそれぞれダイオード42、45の順方向電圧、kはボルツマン定数、Tは絶対温度、qは電子の電荷量を示している。
[数2]
Vf1=VT×log(I1/Is)
Vf2=VT×log(I2/(N・Is))
=VT×log(I1/(N・Is)×R1/R3)
である。ここで、基準電圧発生回路1Cにおいて、I1×R1=I2×R3が成り立つので、抵抗44(抵抗値R3)の両端子間にかかる電位差dVfは、
[数3]
dVf=Vf1−Vf2=VT×Log(N×R3/R1)
と表せる。抵抗41(抵抗値R1)及び抵抗43(抵抗値R3)の両端子間にかかる電位差はR3/R2×dVfと表せるので、この基準電圧発生回路1Cの出力電圧VBGRは、
[数4]
VBGR=Vf1+R3/R2×dVf
=Vf1+R3/R2×VT×log(N×R3/R1)
と表すことができる。Vf1の温度特性は−2[mV/℃]、VTの温度特性は+0.086[mV/℃]であるので、抵抗値R1、R2、R3の選び方しだいで、出力電圧VBGRの温度特性曲線の傾きを正又は負いずれにも調整可能である。
n型MOSトランジスタ55のゲートには、トランジスタが逆反転する程度の電圧CMBIASが図示しない別の回路において生成され、入力される。これによりオペアンプ46に流れる電流が0.1μm以下程度に抑えられ、回路全体として低電流化が達成できる。
p型MOSトランジスタ51とn型MOSトランジスタ52とが、内部電源電圧VINTとn型MOSトランジスタ55との間に直列接続され、また、p型MOSトランジスタ53とn型MOSトランジスタ54とが内部電源電圧VINTとn型MOSトランジスタ55との間に直列接続されている。p型MOSトランジスタ51がダイオード接続され且つp型MOSトランジスタ51とp型MOSトランジスタ53とがゲートを共通接続されることよりカレントミラー回路が構成されている。これにより、n型MOSトランジスタ52、n型MOSトランジスタ54のゲートに入力される電圧V1、V2の差動増幅後の出力Vcompが出力ノードN1(トランジスタ53と54との接続点)より出力される。なお、出力ノードN1には、ディセーブル信号DISABLEの切替によりオペアンプ46からの差動増幅後の出力Vcompの出力を不能にするためのスイッチング用n型MOSトランジスタ56が接続されている。
[数5]
VBGRTEMP=VINT−{V1+R1/R2×lnN×k/q×T}
と表される。[数5]をVBGRTEMP=A+B×T(T:温度)の形に変形すると、
[数6]
A=VINT−V1(0[K])
B=0.002−R1/R2×lnN×k/q
となる。
[数7]
VINT=1.8V
V1+R1/R2×lnN×k/q×T=1.2V
のため、
[数8]
VBGRTEMP=0.6V
となる(図4参照)。
Claims (4)
- 第1の基準電圧が与えられる入力端子及び出力端子の間に形成され前記入力端子側から第1のダイオード及び第1の抵抗を直列接続してなる第1の電流経路と、
前記入力端子及び前記出力端子の間に形成され前記入力端子側から第2のダイオード、第2の抵抗及び第3の抵抗を直列接続してなる第2の電流経路と、
前記第1のダイオードと前記第1の抵抗との接続点の電圧、及び前記第2の抵抗及び前記第3の抵抗の接続点の電圧を入力され比較増幅を行う第1の比較回路と、
前記出力端子と第2の基準電位との間に接続され前記第1の比較回路の出力を制御端子に与えられたトランジスタと、
前記出力端子から出力される出力電圧と第1電圧とを比較して第2比較信号を出力する第2の比較回路と、
前記第2比較信号をゲートに与えられ前記比較信号に応じた大きさに前記第1電圧を制御する第1制御トランジスタと、
外部電源電圧と所定の関係を有する電圧と前記第1電圧とを比較して第3比較信号を出力する第3の比較回路と、
前記第3比較信号をゲートに与えられ前記比較信号に応じた大きさに前記第1電圧を制御する第2制御トランジスタと
前記第1電圧に対応する第2電圧を出力する出力回路と
を備えたことを特徴とする基準電圧発生回路。 - 前記第1の基準電圧は、温度に拘らず一定の電圧である請求項1記載の基準電圧発生回路。
- 前記第1の基準電圧は、温度の上昇に伴って大きくなる特性を有する請求項1記載の基準電圧発生回路。
- 前記第2制御トランジスタは、前記外部電源電圧が所定値以上となった場合において、メモリセルアレイをテストするためのバーンイン電圧が前記出力回路から出力されるよう前記第1電圧を制御するものである請求項1記載の基準電圧発生回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006104077A JP4868918B2 (ja) | 2006-04-05 | 2006-04-05 | 基準電圧発生回路 |
US11/783,039 US7589513B2 (en) | 2006-04-05 | 2007-04-05 | Reference voltage generator circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006104077A JP4868918B2 (ja) | 2006-04-05 | 2006-04-05 | 基準電圧発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007279949A JP2007279949A (ja) | 2007-10-25 |
JP4868918B2 true JP4868918B2 (ja) | 2012-02-01 |
Family
ID=38604233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006104077A Expired - Fee Related JP4868918B2 (ja) | 2006-04-05 | 2006-04-05 | 基準電圧発生回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7589513B2 (ja) |
JP (1) | JP4868918B2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7118273B1 (en) | 2003-04-10 | 2006-10-10 | Transmeta Corporation | System for on-chip temperature measurement in integrated circuits |
JP4954850B2 (ja) * | 2007-11-08 | 2012-06-20 | パナソニック株式会社 | 定電圧回路 |
JP2010009423A (ja) * | 2008-06-27 | 2010-01-14 | Nec Electronics Corp | 基準電圧発生回路 |
JP5225013B2 (ja) * | 2008-10-15 | 2013-07-03 | 株式会社東芝 | 電位検知回路及びbgr電位検知回路 |
JP2010140557A (ja) * | 2008-12-11 | 2010-06-24 | Toshiba Corp | 不揮発性半導体記憶装置 |
US8284624B2 (en) | 2009-02-03 | 2012-10-09 | Samsung Electronics Co., Ltd. | Level detector, internal voltage generator including level detector, and semiconductor memory device including internal voltage generator |
US8022752B2 (en) * | 2009-12-31 | 2011-09-20 | Nxp B.V. | Voltage reference circuit for low supply voltages |
KR102048230B1 (ko) * | 2014-01-28 | 2019-11-25 | 에스케이하이닉스 주식회사 | 온도센서 |
JP6472871B2 (ja) | 2014-08-25 | 2019-02-20 | マイクロン テクノロジー,インク. | 温度独立型電流生成用装置 |
US9928903B2 (en) | 2015-03-30 | 2018-03-27 | Toshiba Memory Corporation | Semiconductor storage device with voltage generator which generates voltages and currents for read and write operations |
US9886047B2 (en) * | 2015-05-01 | 2018-02-06 | Rohm Co., Ltd. | Reference voltage generation circuit including resistor arrangements |
EP3329339A4 (en) * | 2015-07-28 | 2019-04-03 | Micron Technology, INC. | APPARATUSES AND METHODS FOR CONSTANT CURRENT SUPPLY |
JP6641208B2 (ja) * | 2016-03-18 | 2020-02-05 | Ntn株式会社 | 入力電圧制御装置 |
CN111610812B (zh) * | 2019-02-26 | 2022-08-30 | 武汉杰开科技有限公司 | 一种带隙基准电源产生电路及集成电路 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6375911A (ja) * | 1986-09-19 | 1988-04-06 | Nec Corp | 基準電圧発生回路 |
JPS6463828A (en) * | 1987-09-02 | 1989-03-09 | Nec Corp | Semiconductor temperature detecting circuit |
JPH102942A (ja) * | 1996-06-18 | 1998-01-06 | Matsushita Electron Corp | 半導体装置 |
JP3519361B2 (ja) * | 2000-11-07 | 2004-04-12 | Necエレクトロニクス株式会社 | バンドギャップレファレンス回路 |
US6462612B1 (en) * | 2001-06-28 | 2002-10-08 | Intel Corporation | Chopper stabilized bandgap reference circuit to cancel offset variation |
JP2003173212A (ja) * | 2001-12-06 | 2003-06-20 | Seiko Epson Corp | Cmos基準電圧発生回路及び電源監視回路 |
US6898104B2 (en) * | 2002-11-12 | 2005-05-24 | Kabushiki Kaisha Toshiba | Semiconductor device having semiconductor memory with sense amplifier |
JP2004206633A (ja) * | 2002-12-26 | 2004-07-22 | Renesas Technology Corp | 半導体集積回路及び電子回路 |
JP4497906B2 (ja) | 2003-12-10 | 2010-07-07 | 株式会社東芝 | 半導体集積回路装置 |
KR100585141B1 (ko) * | 2004-04-27 | 2006-05-30 | 삼성전자주식회사 | 전원 전압 변동에 둔감한 셀프 바이어스된 밴드갭 기준전압 발생 회로 |
JP4469657B2 (ja) * | 2004-05-28 | 2010-05-26 | 株式会社東芝 | 半導体記憶装置 |
JP4801977B2 (ja) | 2005-11-18 | 2011-10-26 | 株式会社東芝 | 半導体記憶装置 |
-
2006
- 2006-04-05 JP JP2006104077A patent/JP4868918B2/ja not_active Expired - Fee Related
-
2007
- 2007-04-05 US US11/783,039 patent/US7589513B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US7589513B2 (en) | 2009-09-15 |
US20070241736A1 (en) | 2007-10-18 |
JP2007279949A (ja) | 2007-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4868918B2 (ja) | 基準電圧発生回路 | |
US7586371B2 (en) | Regulator circuit | |
US6628558B2 (en) | Proportional to temperature voltage generator | |
US7005839B2 (en) | Reference power supply circuit for semiconductor device | |
KR102062116B1 (ko) | 일정 전류 제공 장치 및 방법 | |
KR100888483B1 (ko) | 공정 변동을 보상하는 기준 바이어스 회로 | |
US9147443B2 (en) | Low power reference current generator with tunable temperature sensitivity | |
US11614764B2 (en) | Bandgap reference circuit | |
KR20120003799A (ko) | 차동 증폭 회로 및 시리즈 레귤레이터 | |
US7834680B2 (en) | Internal voltage generation circuit for generating stable internal voltages withstanding varying external conditions | |
JP2007280458A (ja) | 基準電圧発生回路 | |
US20140003164A1 (en) | Memory array with on and off-state wordline voltages having different temperature coefficients | |
US7816976B2 (en) | Power supply circuit using insulated-gate field-effect transistors | |
JP4469657B2 (ja) | 半導体記憶装置 | |
KR20070071042A (ko) | 반도체 메모리 소자의 승압전압 레벨 감지기 | |
JP7103742B1 (ja) | 電圧生成回路 | |
US8582385B2 (en) | Semiconductor memory device | |
KR100545709B1 (ko) | 반도체 메모리 장치의 위들러형 기준전압 발생 장치 | |
US7834682B2 (en) | Reference voltage generation circuit and semiconductor storage apparatus using the same | |
KR20130138066A (ko) | 반도체 집적회로 | |
US10515686B1 (en) | Low voltage reference current generator and memory device using same | |
KR20110047802A (ko) | 내부전압발생회로 | |
US20070069806A1 (en) | Operational amplifier and band gap reference voltage generation circuit including the same | |
KR20110060755A (ko) | 기준전압발생회로 | |
KR20090072335A (ko) | 기준전압 발생회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110803 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110816 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111006 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111025 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141125 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |