JP4473627B2 - 定電流源、その定電流源を使用した増幅回路及び定電圧回路 - Google Patents

定電流源、その定電流源を使用した増幅回路及び定電圧回路 Download PDF

Info

Publication number
JP4473627B2
JP4473627B2 JP2004113039A JP2004113039A JP4473627B2 JP 4473627 B2 JP4473627 B2 JP 4473627B2 JP 2004113039 A JP2004113039 A JP 2004113039A JP 2004113039 A JP2004113039 A JP 2004113039A JP 4473627 B2 JP4473627 B2 JP 4473627B2
Authority
JP
Japan
Prior art keywords
current
circuit unit
time
outputs
conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004113039A
Other languages
English (en)
Other versions
JP2005301410A (ja
Inventor
弘造 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2004113039A priority Critical patent/JP4473627B2/ja
Publication of JP2005301410A publication Critical patent/JP2005301410A/ja
Application granted granted Critical
Publication of JP4473627B2 publication Critical patent/JP4473627B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Control Of Electrical Variables (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

本発明は、自己較正が可能な定電流源に関し、特にモニタ電流源の電流値を時間変換し、変換された時間に基づいたデジタル信号によって複数の定電流回路の電流値を設定するようにした定電流源と、該定電流源を使用した増幅回路及び定電圧回路に関する。
図8は、半導体装置内でよく用いられている従来の基準電流源100の回路例を示した図である。
図8において、基準電流源100は、デプレッション型のNMOSトランジスタM101とエンハンスメント型のNMOSトランジスタM102で構成されている。なお、以下、特に明記していないMOSトランジスタはすべてエンハンスメント型である。
NMOSトランジスタM101のゲートはソースに接続され、該接続部はNMOSトランジスタM102のドレインに接続されている。また、NMOSトランジスタM102のゲートとドレインが接続されている。
図9は、NMOSトランジスタM101及びM102におけるゲート電圧とドレイン電流との関係例を示した図である。
図9から分かるように、NMOSトランジスタM101は、ゲート電圧が0Vのときでも電流値i0のドレイン電流が流れる。NMOSトランジスタM101のゲートがソースに接続されていることから、NMOSトランジスタM101のドレイン電流は電流値i0になる。NMOSトランジスタM102のドレイン電流は、NMOSトランジスタM101のドレイン電流と同じであるためやはり電流値i0になる。NMOSトランジスタM102のゲート電圧Vg102は、NMOSトランジスタM102のドレイン電流が電流値i0になる電圧値に設定され、基準電流源100は、簡易の基準電圧源としても利用されている。
しかし、デプレッション型のNMOSトランジスタは、製造プロセスでのバラツキが大きく、ドレイン電流の電流値i0のバラツキは、+100%から−60%の範囲になる。更に温度依存性も大きいため、図8のような回路では、電流精度が要求される用途に使用することができなかった。
そこで、製造プロセスでのバラツキに影響されない定電流源として、図10で示すようなものがあった(例えば、特許文献1参照。)。
図10の定電流源110は、3つのNMOSトランジスタM112〜M114と、該3つのNMOSトランジスタM112〜M114から1回のドナーイオンのインプランテーションのみで作られるデプレッション型のNMOSトランジスタM111とで構成され、NMOSトランジスタM111〜M114において、サブストレートゲートとソースがそれぞれ接続されている。
チャネルの幅及び長さの比と導電係数との積からなるチャネル係数において、NMOSトランジスタM111のチャネル係数とNMOSトランジスタM112のチャネル係数との比の平方根と、NMOSトランジスタM111のチャネル係数とNMOSトランジスタM113のチャネル係数との比の平方根との和が1となる物理的寸法のパターンで、NMOSトランジスタM111〜M114を接続している。
この結果、図10の定電流源110では、NMOSトランジスタM111〜M114のパターンを特定のサイズとし、NMOSトランジスタM111を、NMOSトランジスタM112〜114から1回のドナーイオンのインプランテーションのみで作ることにより、打ち込みイオンの総数を、正確に制御することができ、定電流値の製造プロセスでのバラツキを小さくすることができ、更に温度特性のコントロールも容易になった。
特開平6−4160号公報
しかし、このような従来の定電流源では、製造プロセスが制約されてしまうため、他の特性を向上させるために別の製造プロセスを使うといったことができなくなるという問題があった。また、温度特性のコントロールが容易になった反面、温度特性そのものが大きくなるという問題があり、更に、トランジスタのしきい値電圧のばらつき自体は改善されていないため、定電流源からの電流のばらつきそのものは残ってしまうという問題があった。また、デプレッション型、エンハンスメント型のどちらのMOSトランジスタとも、W(チャネル幅)/L(チャネル長)のサイズ比に制約があるため、該制約とは異なるW/Lサイズ比が必要で、温度特性フラットなED型基準電圧源と共用することができず、結果として総消費電流が増加するという問題があった。
本発明は、上記のような問題を解決するためになされたものであり、製造プロセスの制約がなく、MOSトランジスタのしきい値のバラツキや温度依存性の影響を受けず、更にED型基準電圧源と共用することが可能な定電流源、並びにその定電流源を使用した増幅回路及び定電圧回路を得ることを目的とする。
この発明に係る定電流源は、設定された電流値の定電流を生成して出力する定電流源において、
所定のモニタ電流i1を生成して出力するモニタ電流源と、
入力された制御信号S2に応じて、該モニタ電流源からのモニタ電流値を時間に変換する動作を開始し、該変換が終了すると所定の変換終了信号S3を出力する電流−時間変換回路部と、
該電流−時間変換回路部に前記制御信号S2を出力して動作制御を行い、該電流−時間変換回路部による変換に要した時間に応じた電流設定コードS4を生成して出力する電流設定コード生成回路部と、
該電流設定コード生成回路部から出力される電流設定コードS4に応じた電流を生成して出力する少なくとも1つの定電流回路部と、
を備え、
前記電流設定コード生成回路部は、入力された制御信号S1に応じて前記電流−時間変換回路部に対してモニタ電流値の時間変換を開始させ、該変換に要した時間に応じた電流設定コードS4を生成して出力し、定電流回路部から出力される定電流値の補正を行うものである。
具体的には、前記電流−時間変換回路部は、
前記モニタ電流値に比例した電流を生成して出力する第1比例電流生成回路と、
該第1比例電流生成回路の出力電流によって充電されるコンデンサと、
所定の基準電圧Vrを生成して出力する基準電圧発生回路と、
前記コンデンサの端子電圧Vcと該基準電圧Vrとの電圧比較を行い、該比較結果に応じた信号を出力する比較回路と、
前記制御信号S2に応じて前記コンデンサに充電された電荷を放電する放電回路と、
を備え、
前記放電回路は、前記制御信号S2に応じてモニタ電流値を時間に変換する動作を開始する場合、前記コンデンサに対して放電を停止させて第1比例電流生成回路の出力電流によって充電させ、前記比較回路は、該コンデンサの端子電圧Vcが基準電圧Vrになると前記所定の変換終了信号S3を出力するようにした。
また、前記電流設定コード生成回路部は、
前記制御信号S1に応じて、前記電流−時間変換回路部に対してモニタ電流値の時間変換を開始させる変換制御回路と、
該変換制御回路が前記電流−時間変換回路部に対してモニタ電流値の時間変換を開始させてから、電流−時間変換回路部が前記所定の変換終了信号S3を出力するまでの時間を計測する時間計測回路と、
該時間計測回路の計測時間T1と所定の基準時間Tsとの差分に応じたm(正の整数)ビットのデジタル信号である電流設定コードS4を生成して出力するコード生成回路と、
を備えるようにした。
また、前記定電流回路部は、
所定の基準電流i2を生成して出力する基準電流源と、
該基準電流i2に比例した複数の電流をそれぞれ生成して出力する第2比例電流生成回路と、
前記電流設定コードS4に応じて該第2比例電流生成回路から出力された各比例電流の少なくとも1つを選択して出力する選択回路と、
を備えるようにした。
一方、前記モニタ電流i1と前記基準電流i2は、比例関係にあるようにし、前記基準電流源は、モニタ電流源をなすようにしてもよい。
また、前記電流設定コード生成回路部は、電源投入時又は起動時に、前記電流−時間変換回路部に対してモニタ電流値の時間変換を開始させることを指示する前記制御信号S1が入力されるようにした。
また、前記電流設定コード生成回路部は、所定の時間ごとに、前記電流−時間変換回路部に対してモニタ電流値の時間変換を開始させることを指示する前記制御信号S1が入力されるようにしてもよい。
前記モニタ電流源、電流−時間変換回路部、電流設定コード生成回路部及び定電流回路部は、1チップ半導体装置に集積され、前記モニタ電流源、電流−時間変換回路部及び電流設定コード生成回路部は、1チップにそれぞれ1つ集積されるようにしてもよい。
また、この発明に係る増幅回路は、定電流源からバイアス電流が供給される増幅回路において、
前記定電流源は、
所定のモニタ電流i1を生成して出力するモニタ電流源と、
入力された制御信号S2に応じて、該モニタ電流源からのモニタ電流値を時間に変換する動作を開始し、該変換が終了すると所定の変換終了信号S3を出力する電流−時間変換回路部と、
該電流−時間変換回路部に前記制御信号S2を出力して動作制御を行い、該電流−時間変換回路部による変換に要した時間に応じた電流設定コードS4を生成して出力する電流設定コード生成回路部と、
該電流設定コード生成回路部から出力される電流設定コードS4に応じた電流を生成して出力する少なくとも1つの定電流回路部と、
を備え、
前記電流設定コード生成回路部は、入力された制御信号S1に応じて前記電流−時間変換回路部に対してモニタ電流値の時間変換を開始させ、該変換に要した時間に応じた電流設定コードS4を生成して出力し、定電流回路部から出力される定電流値の補正を行うものである。
また、この発明に係る定電圧回路は、定電流源からバイアス電流が供給される誤差増幅回路を使用した定電圧回路において、
前記定電流源は、
所定のモニタ電流i1を生成して出力するモニタ電流源と、
入力された制御信号S2に応じて、該モニタ電流源からのモニタ電流値を時間に変換する動作を開始し、該変換が終了すると所定の変換終了信号S3を出力する電流−時間変換回路部と、
該電流−時間変換回路部に前記制御信号S2を出力して動作制御を行い、該電流−時間変換回路部による変換に要した時間に応じた電流設定コードS4を生成して出力する電流設定コード生成回路部と、
該電流設定コード生成回路部から出力される電流設定コードS4に応じた電流を生成して出力する少なくとも1つの定電流回路部と、
を備え、
前記電流設定コード生成回路部は、入力された制御信号S1に応じて前記電流−時間変換回路部に対してモニタ電流値の時間変換を開始させ、該変換に要した時間に応じた電流設定コードS4を生成して出力し、定電流回路部から出力される定電流値の補正を行うものである。
本発明によれば、1チップに多数の定電流源が集積された半導体装置の各定電流回路部の電流値を、モニタ電流源の電流値を測定することで各定電流回路部の電流値と設計値とのズレ量を調べ、該ズレ量に基づいて定電流回路部の電流値を補正する信号を生成し、該補正信号によって各定電流回路部の電流値を補正するようにした。このことから、製造プロセスの制約や、MOSトランジスタのしきい値電圧のばらつきによる影響もなく、しかもED型基準電圧源との共用も可能な、高精度の定電流源を得ることができる。
また、モニタ電流源の電流値測定を所定の時間ごとに繰り返し行い、その度に電流補正量の更新を行うようにしたため、温度依存性の大きい定電流源においても、温度変化による電流の変化を補正することができ、高精度の電流を出力することができる。
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第1の実施の形態.
図1は、本発明の第1の実施の形態における定電流源の構成例を示したブロック図である。
図1において、定電流源1は、所定のモニタ電流を生成するモニタ電流源2と、該モニタ電流源2で生成された電流値を時間に変換する電流−時間変換回路3と、該電流−時間変換回路3から入力される変換終了信号S3に基づいて、電流設定コードS4を生成し出力する電流設定コード生成回路4と、該電流設定コード生成回路4の起動制御を行う制御回路5と、電流設定コードS4に応じた電流値の定電流を生成して出力する複数の定電流回路A1〜An(nは、n>0の整数)とを備えている。
制御回路5は、CPU等で構成され必要に応じて電流設定コード生成回路4に起動信号S1を出力する。該起動信号S1は、機器に電源が投入されたときや、スタンバイ状態から起動したときに一度だけ出力されるようにしてもよいし、所定の時間経過する度に出力されるようにしてもよい。
定電流回路A1〜Anは、基準電流源をそれぞれ備え、モニタ電流源2や該基準電流源の温度特性が大きい場合等においては、機器の使用中に機器内の温度が上昇するとモニタ電流源2や前記基準電流源の電流値が変化する。このため、起動信号S1が所定の時間経過する度に出力されるようにして、温度変化により生じた前記基準電流源の電流変化を補正することが望ましい。
電流設定コード生成回路4は、起動信号S1が入力されると、測定開始信号S2を生成して電流−時間変換回路3に出力する。電流−時間変換回路3には、モニタ電流源2が接続され、電流−時間変換回路3は、測定開始信号S2が入力されると、モニタ電流源2の電流値を時間に変換して、該変換が終了すると変換終了信号S3を生成して電流設定コード生成回路4に出力する。電流設定コード生成回路4は、測定開始信号S2を出力してから変換終了信号S3が入力されるまでの時間T1を測定し、該測定した時間T1と所定の基準時間Tsとを比較してその差分に応じたm(正の整数)ビットのデジタル信号である電流設定コードS4を生成し定電流回路A1〜Anにそれぞれ出力する。
定電流回路A1〜Anは、モニタ電流源2と電流値が比例した(等しい場合も含む)電流を生成して出力する基準電流源を備え、該基準電流源の電流値に電流設定コードS4に応じた補正を施した値の電流をそれぞれ出力する。
モニタ電流源2と定電流回路A1〜Anの基準電流源には、製造プロセスによって電流値が大きくばらつく前記図8のような構成の基準電流源を使用することができる。電流設定コード生成回路4は、電流−時間変換回路3による高精度な電流−時間変換と、該変換された時間を高精度の基準時間Tsとを比較することによって、モニタ電流源2の電流値のばらつき量を求め、該ばらつき量を補正するデータを、デジタル信号である電流設定コードS4にして、各定電流回路A1〜Anへそれぞれ出力する。このようにすることにより、各定電流回路A1〜Anから出力される電流が所定の電流値になるように補正することができる。
図2は、図1の電流−時間変換回路3の回路例を示した図である。
図2において、電流−時間変換回路3は、モニタ電流源2から供給された電流値に比例した電流を出力するカレントミラー回路を形成するPMOSトランジスタM1,M2と、PMOSトランジスタM2のドレインに接続されたコンデンサC1と、コンデンサC1に並列に接続されコンデンサC1の電荷を放電するNMOSトランジスタM3と、所定の基準電圧Vrを生成して出力する基準電圧発生回路11と、コンデンサC1の端子電圧Vc及び基準電圧Vrの電圧比較を行う比較回路CMP1とで構成されている。なお、PMOSトランジスタM1,M2は第1比例電流生成回路をなし、NMOSトランジスタM3は放電回路をなす。
PMOSトランジスタM1及びM2の各ソースは電源電圧Vddにそれぞれ接続され、PMOSトランジスタM1及びM2の各ゲートは接続され、該接続部はPMOSトランジスタM1のドレインに接続されている。PMOSトランジスタM1のドレインと接地電圧との間にはモニタ電流源2が接続され、PMOSトランジスタM2のドレインと接地電圧との間にはコンデンサC1及びNMOSトランジスタM3が並列に接続されている。コンデンサC1の端子電圧、すなわちPMOSトランジスタM2、NMOSトランジスタM3及びコンデンサC1との接続部の電圧Vcは、比較回路CMP1の非反転入力端に入力され、比較回路CMP1の反転入力端には基準電圧Vrが入力されている。NMOSトランジスタM3のゲートには測定開始信号S2が入力され、比較回路CMP1の出力信号は、変換終了信号S3をなす。
図3は、図2の各部の波形例を示したタイミングチャートである。
図3において、測定開始信号S2がハイレベルである間は、NMOSトランジスタM3がオンしているため、PMOSトランジスタM2から出力される電流はNMOSトランジスタM3でバイパスされ、コンデンサC1の端子電圧Vcは0Vである。次に、測定開始信号S2がローレベルに変化すると、NMOSトランジスタM3がオフし、PMOSトランジスタM2から出力された電流によってコンデンサC1は充電され、時間の経過にしたがって端子電圧Vcが上昇する。端子電圧Vcが基準電圧Vrになると、比較回路CMP1の出力信号がローレベルからハイレベルになり、該出力信号が変換終了信号S3として出力される。
測定開始信号S2がハイレベルからローレベルに変化してから、変換終了信号S3がローレベルからハイレベルに変化するまでの時間T1は、モニタ電流源2の電流値i1に比例する。該時間T1は、モニタ電流i1の電流値の他に、コンデンサC1の静電容量や基準電圧Vrの各精度によっても変動するが、これらの精度はモニタ電流源2の電流値i1と比較して、製造プロセスにおけるバラツキを小さくすることができる。更に精度を上げる必要がある場合は、コンデンサC1と基準電圧Vrのいずれか、又は両方をトリミングによって調整することができる構成にし、トリミングを施すことによって精度を上げることもできる。
次に、図4は、図1の電流設定コード生成回路4の構成例を示したブロック図である。
図4において、電流設定コード生成回路4は、測定開始信号生成回路21、時間計測回路22及びコード生成回路23で構成されている。なお、測定開始信号生成回路21は変換制御回路をなす。
測定開始信号生成回路21は、所定の起動信号S1が入力されると、測定開始信号S2を生成して電流−時間変換回路3に出力すると共に、開始信号S5を生成して時間計測回路22に出力する。
時間計測回路22は、所定の周波数のクロック信号CP、電流−時間変換回路3からの変換終了信号S3及び測定開始信号生成回路21からの開始信号S5がそれぞれ入力され、計測時間T1を示すデータ信号S6を生成してコード生成回路23に出力する。更に、コード生成回路23には、所定の基準時間Tsを示すデータ信号Ssが入力され、コード生成回路23は、測定した時間T1と所定の基準時間Tsとを比較してその差分に応じた電流設定コードS4を生成し定電流回路A1〜Anにそれぞれ出力する。
図5は、図4の各信号例を示したタイミングチャートである。
図5において、測定開始信号生成回路21は、制御回路5からの起動信号S1を受けて測定開始信号S2を生成し電流−時間変換回路3に出力すると共に、開始信号S5を生成して時間計測回路22に出力する。なお、測定開始信号S2と開始信号S5は同じ信号であってもよい。
時間計測回路22は、開始信号S5がローレベルに変化してから、変換終了信号S3がハイレベルに変化するまでに入力されるクロック信号CPのパルス数を計数し、計測時間T1を示すデータ信号S6を生成する。
コード生成回路23は、計測時間T1を示すデータ信号S6と基準時間Tsを示すデータ信号Ssを比較し、該差分に応じたデータ信号を電流設定コードS4として出力する。なお、基準時間Tsを示すデータ信号Ssは、モニタ電流源2の電流値が設計値と同じときには、時間計測回路22から出力されるデータ信号S6と同じになる。
図6は、図1の定電流回路A1〜Anの回路例を示した図である。なお、定電流回路A1〜Anは同じ回路構成をなすことから、図6では、任意の定電流回路Ak(k=1〜n)を例にして示している。
定電流回路Akは、デプレッション型のNMOSトランジスタM10と、NMOSトランジスタM11〜M18とで形成されている。NMOSトランジスタM10及びNMOSトランジスタM11は、モニタ電流源2の電流値i1と同じか又は比例した電流値i2を生成して出力する基準電流源25をなし、NMOSトランジスタM11〜M15は、電流値i2に比例した電流をそれぞれ生成して出力するカレントミラー回路26を形成する。また、NMOSトランジスタM16〜M18は、カレントミラー回路26の各出力端に対応して接続されたスイッチをそれぞれなす。なお、カレントミラー回路26は第2比例電流生成回路を、NMOSトランジスタM16〜M18は選択回路をそれぞれなす。
基準電流源25は、モニタ電流源2の出力電流i1に比例した電流を出力し、温度特性をモニタ電流源2に合わせるためには、モニタ電流源2と同一の回路構成にするのが望ましい。
カレントミラー回路26において、NMOSトランジスタM11〜M15の各ゲートはそれぞれ接続され、NMOSトランジスタM11〜M15の各ソースはそれぞれ接地電圧に接続されている。このため、NMOSトランジスタM12〜M15の各ドレイン電流i12〜i15は、それぞれ定電流i2に比例した電流になる。該比例定数は、NMOSトランジスタM11のトランジスタサイズと、NMOSトランジスタM12〜M15の各トランジスタサイズとの比で決まる。また、NMOSトランジスタM12〜M15の各ドレイン電流i12〜i15をすべて同じになるようにしてもよいし、別々の電流になるように設定してもよい。
NMOSトランジスタM16〜M18において、各ソースはNMOSトランジスタM13〜M15の対応するドレインにそれぞれ接続されている。NMOSトランジスタM16〜M18の各ゲートには、電流設定コードS4の対応するビットデータ信号がそれぞれ入力されている。更に、NMOSトランジスタM12のドレインと、NMOSトランジスタM16〜M18の各ドレインはそれぞれ接続され、該接続部は出力端子OUTkをなしている。
NMOSトランジスタM12のドレインにスイッチをなすトランジスタが接続されていないのは、電流設定コードS4の各ビットデータ信号がすべてローレベルである場合においても、最低限の出力電流値を確保するようにしたためである。言うまでもなく、用途によっては、NMOSトランジスタM12〜M15の各ドレインにそれぞれスイッチをなすトランジスタを設けるようにしてもよい。
定電流回路Akの出力電流は、出力端子OUTkから出力され、該出力電流値は、スイッチが接続されていないNMOSトランジスタM12のドレイン電流i12と、電流設定コードS4に応じてオンしているスイッチが接続されているNMOSトランジスタのドレイン電流との合計電流値となる。例えば、NMOSトランジスタM16及びM18がそれぞれオンした場合の設定電流値は、(i12+i13+i15)となる。
また、NMOSトランジスタM13のトランジスタサイズを1とし、NMOSトランジスタM14のトランジスタサイズを2にすると共に、NMOSトランジスタM15のトランジスタサイズを4にすると、8通りの電流値を設定することができる。なお、図6では、カレントミラー回路26を形成する3つのNMOSトランジスタM13〜M15にそれぞれスイッチを設けたが、用途によっては、スイッチを接続するNMOSトランジスタの数を増減して目的の電流精度を得るようにすればよい。
1チップの半導体装置の中に多くの電流源を集積した場合、従来は電流源ごとに、所定の電流値になるようにトリミングをそれぞれ行う必要があった。しかし、基準電流源25の電流値のばらつきは製造プロセスのバラツキによって発生するため、半導体ウエハごとには該ばらつきが大きく異なっていても、同じウエハ上であればばらつきは小さく、しかも、ウエハ上の距離が近いほど該ばらつきも小さくなる。更に、同一チップ上であればその差はほとんどないため、同一チップ上に作られたモニタ電流源2と基準電流源25との電流比のバラツキは極めて小さい。そのため、モニタ電流源2についてだけ設計上の電流値との偏差を調べることにより、同一チップ上にある他の基準電流源25についても設計電流値との偏差はモニタ電流源2の場合とほぼ同じと推定することができる。
また、同一チップ上に基準電流源25が数多く作られているが、その中の1つをモニタ電流源2としても使用することもできる。図6において、NMOSトランジスタM19はNMOSトランジスタM11とカレントミラー回路を構成しており、端子27は電流−時間変換回路3に接続されている。NMOSトランジスタM19のドレイン電流i1は基準電流源25からの電流値i2に比例した電流となっており、モニタ電流源2をなしている。また、定電流回路A1〜An内の各基準電流源25の1つをモニタ電流源2に兼用することにより、モニタ電流源2を別途設ける必要がなくなる。
図7は、定電圧回路を構成する誤差増幅回路に定電流源1を使用した場合の例を示した図である。なお、図7では定電圧回路としてシリーズレギュレータを例にして示している。
図7において、定電圧回路30は、入力電圧である電源電圧Vddから所定の定電圧を生成し出力電圧Voとして出力端子OUTから出力する。
定電圧回路30は、所定の基準電圧Vsを生成して出力する基準電圧発生回路31と、出力電圧Voを分圧して分圧電圧VFBを生成し出力する出力電圧検出用の抵抗R1,R2と、ゲートに入力される信号に応じて出力端子OUTに出力する電流の制御を行うPMOSトランジスタからなる出力ドライバトランジスタM24と、分圧電圧VFBが基準電圧Vsになるように出力電圧制御トランジスタM24の動作制御を行う誤差増幅回路32とを備えている。
誤差増幅回路32は、カレントミラー回路を形成するPMOSトランジスタM20及びM21と、差動対をなすNMOSトランジスタM22及びM23と、定電流源1とを備えている。PMOSトランジスタM20及びM21のカレントミラー回路は、NMOSトランジスタM22及びM23の差動対の負荷をなし、定電流源1は、該カレントミラー回路及び該差動対で形成された回路に対して所定のバイアス電流を供給する。PMOSトランジスタM20及びM21の各ソースは電源電圧Vddに接続され、PMOSトランジスタM20及びM21の各ゲートは接続され、該接続部はPMOSトランジスタM21のドレインに接続されている。PMOSトランジスタM20のドレインはNMOSトランジスタM22のドレインに接続され、該接続部は誤差増幅回路32の出力端をなし出力ドライバトランジスタM24のゲートに接続されている。
また、PMOSトランジスタM21のドレインはNMOSトランジスタM23のドレインに接続され、NMOSトランジスタM22のゲートには基準電圧Vsが入力され、NMOSトランジスタM23のゲートには分圧電圧VFBが入力されている。NMOSトランジスタM22及びM23の各ソースは接続され、該接続部と接地電圧との間に定電流源1が接続されている。すなわち、NMOSトランジスタM22及びM23の各ソースの接続部は、定電流源1の定電流回路A1の出力端子OUT1に接続されている。
このような構成において、誤差増幅回路32のバイアス電流源に定電流源1を使用したことから、誤差増幅回路32のバイアス電流を精度よく設定することができる。
一方、定電圧回路30では、多量の負帰還を施しているため、図示していないが定電圧回路30の発振防止用に位相補償が行われている。該位相補償の量が少ないと定電圧回路30が発振するため、位相補償の量は大きめに設定している。しかし位相補償の量が大きすぎると、応答速度が遅くなり過ぎるという不具合が発生する。また、位相補償の量は誤差増幅回路32のバイアス電流と関連があるため、位相補償の量を適切に設定するためには、誤差増幅回路32のバイアス電流が所定の電流値の範囲内に収まっていることが重要である。
そこで、定電流源1を使用することにより、誤差増幅回路32に高精度のバイアス電流を供給することができるため、位相補償の余裕量を小さくすることができ、定電圧回路30の応答速度を上げることができると共に、定電圧回路30の消費電流のバラツキを抑えることができる。また、1チップの半導体装置内に、図7で示した回路構成の定電圧回路を多数備えていても、1つのモニタ電流源2のモニタ電流i1を測定するだけで、すべての定電圧回路の各バイアス電流を所定の電流範囲にそれぞれ収めることができる。
このように、本第1の実施の形態における定電流源は、モニタ電流源2から供給されるモニタ電流i1の偏差を正確に調べ、該偏差の量をデジタル信号として定電流回路A1〜Anにそれぞれ出力し、各定電流回路A1〜An内の各基準電流源25の電流値i2をそれぞれ補正するようにした。このことから、従来のように製造プロセスの制約を受ける回路を使用することなく、出力電流を所定の電流値に設定することができる。
本発明の第1の実施の形態における定電流源の構成例を示したブロック図である。 図1の電流−時間変換回路3の回路例を示した図である。 図2の各部の波形例を示したタイミングチャートである。 図1の電流設定コード生成回路4の構成例を示したブロック図である。 図4の各信号例を示したタイミングチャートである。 図1の定電流回路Ak(k=1〜n)の回路例を示した図である。 定電圧回路を構成する誤差増幅回路に定電流源1を使用した場合の例を示した図である。 従来の基準電流源100の回路例を示した図である。 図8のNMOSトランジスタM101及びM102におけるゲート電圧とドレイン電流との関係例を示した図である。 従来の定電流源の例を示した回路図である。
符号の説明
1 定電流源
2 モニタ電流源
3 電流−時間変換回路
4 電流設定コード生成回路
5 制御回路
21 測定開始信号生成回路
22 時間計測回路
23 コード生成回路
25 基準電流源
26 カレントミラー回路
30 定電圧回路
31 基準電圧発生回路
32 誤差増幅回路
A1〜An 定電流回路
M24 出力ドライバトランジスタ
R1,R2 抵抗

Claims (11)

  1. 設定された電流値の定電流を生成して出力する定電流源において、
    所定のモニタ電流i1を生成して出力するモニタ電流源と、
    入力された制御信号S2に応じて、該モニタ電流源からのモニタ電流値を時間に変換する動作を開始し、該変換が終了すると所定の変換終了信号S3を出力する電流−時間変換回路部と、
    該電流−時間変換回路部に前記制御信号S2を出力して動作制御を行い、該電流−時間変換回路部による変換に要した時間に応じた電流設定コードS4を生成して出力する電流設定コード生成回路部と、
    該電流設定コード生成回路部から出力される電流設定コードS4に応じた電流を生成して出力する少なくとも1つの定電流回路部と、
    を備え、
    前記電流設定コード生成回路部は、入力された制御信号S1に応じて前記電流−時間変換回路部に対してモニタ電流値の時間変換を開始させ、該変換に要した時間に応じた電流設定コードS4を生成して出力し、定電流回路部から出力される定電流値の補正を行うことを特徴とする定電流源。
  2. 前記電流−時間変換回路部は、
    前記モニタ電流値に比例した電流を生成して出力する第1比例電流生成回路と、
    該第1比例電流生成回路の出力電流によって充電されるコンデンサと、
    所定の基準電圧Vrを生成して出力する基準電圧発生回路と、
    前記コンデンサの端子電圧Vcと該基準電圧Vrとの電圧比較を行い、該比較結果に応じた信号を出力する比較回路と、
    前記制御信号S2に応じて前記コンデンサに充電された電荷を放電する放電回路と、
    を備え、
    前記放電回路は、前記制御信号S2に応じてモニタ電流値を時間に変換する動作を開始する場合、前記コンデンサに対して放電を停止させて第1比例電流生成回路の出力電流によって充電させ、前記比較回路は、該コンデンサの端子電圧Vcが基準電圧Vrになると前記所定の変換終了信号S3を出力することを特徴とする請求項1記載の定電流源。
  3. 前記電流設定コード生成回路部は、
    前記制御信号S1に応じて、前記電流−時間変換回路部に対してモニタ電流値の時間変換を開始させる変換制御回路と、
    該変換制御回路が前記電流−時間変換回路部に対してモニタ電流値の時間変換を開始させてから、電流−時間変換回路部が前記所定の変換終了信号S3を出力するまでの時間を計測する時間計測回路と、
    該時間計測回路の計測時間T1と所定の基準時間Tsとの差分に応じたm(正の整数)ビットのデジタル信号である電流設定コードS4を生成して出力するコード生成回路と、
    を備えることを特徴とする請求項1又は2記載の定電流源。
  4. 前記定電流回路部は、
    所定の基準電流i2を生成して出力する基準電流源と、
    該基準電流i2に比例した複数の電流をそれぞれ生成して出力する第2比例電流生成回路と、
    前記電流設定コードS4に応じて該第2比例電流生成回路から出力された各比例電流の少なくとも1つを選択して出力する選択回路と、
    を備えることを特徴とする請求項1、2又は3記載の定電流源。
  5. 前記モニタ電流i1と前記基準電流i2は、比例関係にあることを特徴とする請求項4記載の定電流源。
  6. 前記基準電流源は、モニタ電流源をなすことを特徴とする請求項4又は5記載の定電流源。
  7. 前記電流設定コード生成回路部は、電源投入時又は起動時に、前記電流−時間変換回路部に対してモニタ電流値の時間変換を開始させることを指示する前記制御信号S1が入力されることを特徴とする請求項1、2、3、4、5又は6記載の定電流源。
  8. 前記電流設定コード生成回路部は、所定の時間ごとに、前記電流−時間変換回路部に対してモニタ電流値の時間変換を開始させることを指示する前記制御信号S1が入力されることを特徴とする請求項1、2、3、4、5又は6記載の定電流源。
  9. 前記モニタ電流源、電流−時間変換回路部、電流設定コード生成回路部及び定電流回路部は、1チップ半導体装置に集積され、前記モニタ電流源、電流−時間変換回路部及び電流設定コード生成回路部は、1チップにそれぞれ1つ集積されることを特徴とする請求項1、2、3、4、5、6、7又は8記載の定電流源。
  10. 定電流源からバイアス電流が供給される増幅回路において、
    前記定電流源は、
    所定のモニタ電流i1を生成して出力するモニタ電流源と、
    入力された制御信号S2に応じて、該モニタ電流源からのモニタ電流値を時間に変換する動作を開始し、該変換が終了すると所定の変換終了信号S3を出力する電流−時間変換回路部と、
    該電流−時間変換回路部に前記制御信号S2を出力して動作制御を行い、該電流−時間変換回路部による変換に要した時間に応じた電流設定コードS4を生成して出力する電流設定コード生成回路部と、
    該電流設定コード生成回路部から出力される電流設定コードS4に応じた電流を生成して出力する少なくとも1つの定電流回路部と、
    を備え、
    前記電流設定コード生成回路部は、入力された制御信号S1に応じて前記電流−時間変換回路部に対してモニタ電流値の時間変換を開始させ、該変換に要した時間に応じた電流設定コードS4を生成して出力し、定電流回路部から出力される定電流値の補正を行うことを特徴とする増幅回路。
  11. 定電流源からバイアス電流が供給される誤差増幅回路を使用した定電圧回路において、
    前記定電流源は、
    所定のモニタ電流i1を生成して出力するモニタ電流源と、
    入力された制御信号S2に応じて、該モニタ電流源からのモニタ電流値を時間に変換する動作を開始し、該変換が終了すると所定の変換終了信号S3を出力する電流−時間変換回路部と、
    該電流−時間変換回路部に前記制御信号S2を出力して動作制御を行い、該電流−時間変換回路部による変換に要した時間に応じた電流設定コードS4を生成して出力する電流設定コード生成回路部と、
    該電流設定コード生成回路部から出力される電流設定コードS4に応じた電流を生成して出力する少なくとも1つの定電流回路部と、
    を備え、
    前記電流設定コード生成回路部は、入力された制御信号S1に応じて前記電流−時間変換回路部に対してモニタ電流値の時間変換を開始させ、該変換に要した時間に応じた電流設定コードS4を生成して出力し、定電流回路部から出力される定電流値の補正を行うことを特徴とする定電圧回路。
JP2004113039A 2004-04-07 2004-04-07 定電流源、その定電流源を使用した増幅回路及び定電圧回路 Expired - Fee Related JP4473627B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004113039A JP4473627B2 (ja) 2004-04-07 2004-04-07 定電流源、その定電流源を使用した増幅回路及び定電圧回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004113039A JP4473627B2 (ja) 2004-04-07 2004-04-07 定電流源、その定電流源を使用した増幅回路及び定電圧回路

Publications (2)

Publication Number Publication Date
JP2005301410A JP2005301410A (ja) 2005-10-27
JP4473627B2 true JP4473627B2 (ja) 2010-06-02

Family

ID=35332909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004113039A Expired - Fee Related JP4473627B2 (ja) 2004-04-07 2004-04-07 定電流源、その定電流源を使用した増幅回路及び定電圧回路

Country Status (1)

Country Link
JP (1) JP4473627B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11249503B2 (en) 2016-10-19 2022-02-15 Asahi Kasel Microdevices Corporation Current source with nonvolatile storage element

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4971086B2 (ja) * 2007-09-13 2012-07-11 株式会社リコー スイッチングレギュレータ及びそのパルス幅制限値調整方法
JP4997122B2 (ja) 2008-01-15 2012-08-08 株式会社リコー 電源供給回路及びその動作制御方法
JP5332248B2 (ja) 2008-03-18 2013-11-06 株式会社リコー 電源装置
JP4837111B2 (ja) * 2009-03-02 2011-12-14 株式会社半導体理工学研究センター 基準電流源回路
JP6347630B2 (ja) * 2014-03-10 2018-06-27 株式会社メガチップス 電流増幅器
CN104331113A (zh) * 2014-10-14 2015-02-04 苏州工业职业技术学院 一种高精度数控恒流源
US9874894B2 (en) 2015-07-16 2018-01-23 Semiconductor Components Industries, Llc Temperature stable reference current

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11249503B2 (en) 2016-10-19 2022-02-15 Asahi Kasel Microdevices Corporation Current source with nonvolatile storage element

Also Published As

Publication number Publication date
JP2005301410A (ja) 2005-10-27

Similar Documents

Publication Publication Date Title
US9785176B2 (en) Small-circuit-scale reference voltage generating circuit
US7643889B2 (en) Circuit and method of outputting temperature data of semiconductor memory apparatus
US8152363B2 (en) Temperature detection circuit
KR101059901B1 (ko) 정전압 회로
US20010005160A1 (en) Reference voltage generation circuit using source followers
JP4217497B2 (ja) 定電圧回路
JP4473627B2 (ja) 定電流源、その定電流源を使用した増幅回路及び定電圧回路
US7625118B2 (en) Circuit for correcting sensor temperature characteristics
JP6413715B2 (ja) 増幅装置およびオフセット電圧補正方法
KR20030069514A (ko) 온-칩 기준전류 발생회로 및 기준전압 발생회로
JP2001217692A (ja) 電圧比較回路およびこれを用いた基板バイアス調整回路
JP2013073375A (ja) 基準電圧回路
TWI389449B (zh) 訊號接收器以及電壓補償方法
JP4917864B2 (ja) Ad変換器およびその調整方法
JP2009204422A (ja) 半導体温度センサ回路
JP2010074587A (ja) 電圧比較器
CN114726352A (zh) 半导体器件
US20180052481A1 (en) Method for ultra-low-power and high-precision reference generation
KR101417617B1 (ko) 기준전압 발생기
JP5384272B2 (ja) 演算増幅器
JP4555018B2 (ja) 定電圧電源回路
KR100795006B1 (ko) 오프셋 전압 측정 장치
JP2005116634A (ja) 複数の基準電圧発生回路を含む半導体装置及びその製造方法
JP2006135655A (ja) 半導体集積回路
US11233513B2 (en) Reference voltage buffer with settling enhancement

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061110

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100302

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100305

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140312

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees