KR100790233B1

KR100790233B1 - 이미지센서 제조 방법

Info

Publication number: KR100790233B1
Application number: KR1020010079304A
Authority: KR
Inventors: 허은미
Original assignee: 매그나칩 반도체 유한회사
Priority date: 2001-12-14
Filing date: 2001-12-14
Publication date: 2007-12-31
Also published as: KR20030049165A

Abstract

본 발명은 이미지센서에 관한 것으로, 특히 광감도를 향상시킬 수 있는 이미지센서 제조 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 포토다이오드와 이웃하는 게이트전극 및 상기 이웃하는 게이트전극 사이의 기판 하부에 형성된 센싱확산영역을 포함하는 전체 구조 상부에 절연막을 형성하는 단계; 및 상기 절연막을 관통하여 상기 이웃하는 게이트전극에 동시에 접하며 상기 센싱확산영역에 콘택된 플러그를 형성하는 단계를 포함하는 이미지센서 제조 방법을 제공한다.

센싱확산영역, 스페이서, 플러그, 질화막, 산화질화막.

Description

이미지센서 제조 방법{Fabricating method of image sensor}

도 1은 종래기술에 따른 이미지센서를 도시한 평면도,

도 2는 종래기술에 따른 이미지센서를 도시한 단면도,

도 3a 내지 도 3c는 본 발명의 일실시예에 따른 이미지센서 제조 공정을 도시한 단면도,

도 4는 본 발명에 따라 형성된 이미지센서를 도시한 평면도.

* 도면의 주요부분에 대한 부호의 설명 *

20 : 기판 21 : 필드절연막

22 : 폴리실리콘막 23 : 텅스텐실리사이드막

24 : 하드마스크 절연막 25 : 스페이서

26: 센싱확산영역 27 : 절연막

28 : 플러그 29 : 금속배선

PD : 포토다이오드

본 발명은 반도체 소자에 관한 것으로 특히, 이미지센서에 관한 것으로, 더욱 상세하게는 이미지 센서의 광감도 향상을 위한 센싱 확산영역 형성 방법에 관한 것이다.

일반적으로, 이미지센서라 함은 광학 영상(Optical image)을 전기 신호로 변환시키는 반도체소자로서, 이중 전하결합소자(CCD : Charge Coupled Device)는 개개의 MOS(Metal-Oxide-Silicon) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이며, CMOS(Complementary MOS; 이하 CMOS) 이미지센서는 제어회로(Control circuit) 및 신호처리회로(Signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소수만큼 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력(Output)을 검출하는 스위칭 방식을 채용하는 소자이다.

이러한 다양한 이미지센서를 제조함에 있어서, 이미지센서의 감광도(Photo sensitivity)를 증가시키기 위한 노력들이 진행되고 있는 바, 그 중 하나가 집광기술이다. 예컨대, CMOS 이미지센서는 빛을 감지하는 포토다이오드와 감지된 빛을 전기적 신호로 처리하여 데이터화하는 CMOS 로직회로부분으로 구성되어 있는 바, 광감도를 높이기 위해서는 전체 이미지센서 면적에서 포토다이오드의 면적이 차지하는 비율(이를 통상 Fill Factor"라 한다)을 크게 하려는 노력이 진행되고 있다.

도 1은 종래기술에 따른 이미지센서를 도시한 평면도이며, 도 2는 단면도이 다.

도 1을 참조하면, 종래의 이미지센서는 기판(도시하지 않음)에 포토다이오드(이하 PD라 함)가 형성되어 있으며, PD와 이격되는 위치의 기판(도시하지 않음)에 센싱확산영역(이하 FD라 함)이 형성되어 있으며, PD와 FD의 일단에 각각 오버랩되어 온-오프 동작을 통해 PD로 부터의 광신호를 FD로 전달하는 게이트전극(예컨대, 트랜스퍼 게이트, 이하 G라 함)이 형성되어 있다. 또한, FD에 콘택되며 G에 일정 간격 'A'를 갖고 배치된 후속 금속배선과의 연결을 위한 플러그(P)를 포함하는 바, 도 1은 FD에 금속배선 연결을 위한 플러그(P) 형성 공정이 완료된 상태를 나타낸다.

전술한 도 1을 보다 상세하게 도시한 도 2를 참조하면, 기판(10) 상에 국부적으로 필드절연막(11)이 형성되어 있으며, 필드절연막(11)과 인접하는 기판(10) 하부에 이온주입 등을 통해 형성된 PD가 형성되어 있으며, 폴리실리콘막(12)과 텅스텐막(13)이 적층된 구조의 게이트전극(G)이 PD에 인접하여 기판(10) 상에 형성되어 있으며, 게이트전극(G)은 그 측면에 산화막 계열의 스페이서(14)를 구비한다. 이웃하는 게이트전극(G) 사이의 기판(10) 표면으로 부터 내부로 확장된 FD(15)가 형성되어 있으며, 게이트전극(G) 및 PD 상부에는 절연막(16)이 형성되어 있으며, 절연막(16)을 관통하여 전술한 FD(15)에 콘택된 플러그(P, 17)가 형성되어 있으며, 플러그(17) 상에는 금속배선(18)이 형성되어 있다.

여기서, 기판(10)은 고농도인 P++ 층 및 P-Epi층이 적층된 것을 이용하는 바, 이하 도면의 간략화를 위해 기판(10)으로 칭한다.

전술한 바와 같이, PD는 P형의 기판 하부에 형성된 N형의 포토다이오드영역(이하 n-영역이라 함)과, 기판 표면으로부터 n-영역으로 확장되어 형성된 P형의 포토다이오드영역(이하 P0라 함)을 포함하며, FD는 기판 표면으로부터 하부로 확장되어 형성된 고농도의 N형(n+)이다.

한편, 도시된 바와 같이 도 1과 동일하게 게이트전극(G)은 플러그(P, 17)와 'A'의 간격만큼 이격되어 있는 바와 같이, FD에 콘택된 플러그(17) 형성시 게이트전극(G)과 플러그(17) 간의 간격을 'A'와 같이 일정하게 유지하여야 한다. 이는 플러그 형성을 위한 콘택 식각시 게이트전극(G)에 영향을 미칠 수 있기 때문이며, FD의 경우 그 용량(Capacitance)이 작아질수록 전체적인 이미지센서의 광감도를 향상시킬 수 있기 때문에 이러한 FD의 면적 및 단위화소 이외의 영역 즉, 주변영역의 사이즈를 줄여야 한다. 그러나 전술한 종래의 이미지센서에서는 공정 마진을 확보하기 위해 게이트전극(G)과 FD의 콘택 플러그(17) 사이에 일정한 간격을 확보해야 하므로 더이상의 면적 감소는 힘든 상황이다. 따라서, 이미지센서의 광감도를 향상시키는 것에도 한계점에 다다르고 있다.

상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 본 발명은, 광감도를 향상시킬 수 있는 이미지센서 제조 방법을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명은, 포토다이오드와 이웃하는 게이트전극 및 상기 이웃하는 게이트전극 사이의 기판 하부에 형성된 센싱확산영역을 포함하는 전체 구조 상부에 절연막을 형성하는 단계; 및 상기 절연막을 관통하여 상기 이웃하는 게이트전극에 동시에 접하며 상기 센싱확산영역에 콘택된 플러그를 형성하는 단계를 포함하는 이미지센서 제조 방법을 제공한다.

본 발명은 게이트전극의 전도성 물질 위에 질화막 또는 산화질화막을 일정 두께로 증착하여 게이트전극 패턴을 정의한 후, 스페이서 형성시 기존의 산화막 대신 질화막 또는 산화질화막을 사용하여 후속 센싱확산영역의 금속배선을 위한 콘택 형성 공정에서 게이트전극의 손실을 방지하도로 하여 게이트전극 패턴과 플러그 간의 간격을 최소로 하며, 이에 따라 센싱확산영역의 면적을 감소시켜 그 용량을 감소시킴으로써 이미지센서의 광감도를 향상시키는 것을 기술적 특징으로 한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명하는 바, 도 3a 내지 도 3c는 본 발명의 일실시예에 따른 이미지센서 제조 공정을 도시한 단면도이며, 도 4는 전술한 본 발명의 공정 적용에 따라 형성된 이미지센서를 도시한 평면도이다.

먼저, 도 3a에 도시된 바와 같이 필드영역과 활성영역(Active region)을 정의하기 위한 소자분리를 위하여 고농도 P++층과 P-Epi층이 적층된 기판(20) 상에 국부적으로 필드절연막(21)을 형성한 다음, 폴리실리콘막(22)과 텅스텐실리사이드막(23)을 차례로 형성한 다음, 그 상부에 후속 콘택 형성에 따른 게이트전극의 손실을 방지하기 위해 식각내성이 약한 산화막을 제외한 질화막 또는 산화질화막을 이용하여 하드마스크 절연막(24)을 적층구조로 형성한 다음, 게이트전극을 정의하기 위한 일련의 사진식각 공정을 통해 폴리실리콘막(22)과 텅스텐실리사이드막(23) 및 하드마스크 절연막(24)으로 이루어진 게이트전극 패턴을 형성하는 바, 게이트전극 패턴을 필드절연막(21)과 이격되어 있다.

한편, 이후 형성되는 게이트전극 패턴 특히, 트랜스퍼 트랜지스터의 일측면에 근접하여 형성되는 저전압 베리드 포토다이오드의 도핑 프로파일(Doping profile)이 전하운송효율(Charge transfer efficiency)을 결정하게 되므로, 게이트전극 패턴의 두께를 충분히 두껍게 하여 저전압 베리드 포토다이오드의 P0영역과 n-영역을 각각 형성하기 위한 P0이온주입과 n-이온주입을 게이트전극 패턴의 일측면에서 자기정렬할 수 있도록 하는데, 만일 게이트전극 패턴의 두께를 충분히 두껍게 하지 않으면, 고에너지 N형 이온주입시 도펀트인 인(P₃₁)이 게이트전극을 뚫고 들어가 자기정렬이 이루어지지 않으므로 전하운송효율은 저감된다.

따라서, 게이트전극 패턴의 두께는 두껍게 하는 것이 바람직하며 특히, 전술한 하드마스크 절연막(24)은 1000Å ∼ 4000Å의 두께로 형성한다.

이어서, 저전압 베리드 포토다이오드의 저농도 n-영역을 형성하기 위해 이온주입 마스크(도시하지 않음)를 형성하고 고에너지 및 저농도의 N- 이온주입을 실시 하여, 게이트전극 패턴의 일측에 정렬된 PD용 n-영역을 형성한다.

다음으로, 도 3b에 도시된 바와 같이 n-영역을 형성하기 위해 사용된 이온주입 마스크를 제거한 다음, 다시 P0 이온주입을 위한 마스크 패턴(도시하지 않음)을 형성하고 P0 이온주입을 실시하여 n-영역 상의 기판(20) 표면으로 n-영역을 확장된 P0영역을 형성함으로써, P(P-Epi)-N(n-)-P(P0)로 이루어진 PD가 형성된다.

여기서, P0영역과 하부의 P-Epi층이 전기적으로 충분히 연결될 수 있는 통로가 제공됨으로써, 5V 이하의 저전압에서 P0영역과 P-Epi층은 서로 등전위를 갖게되어 n-영역은 약 1.2V ~ 2.8V에서 완전 공핍이 가능하다. 만약, 저에너지 P0도핑영역이 P에피층과 전기적으로 연결되지 않으면, 저전압 베리드 포토 다이오드는 정상적으로 동작하지 않고 단순한 PN 접합과 같이 동작할 것이다.

이어서, 게이트전극 패턴을 포함한 전체 구조의 프로파일을 따라 질화막 또는 산화질화막 등을 이용하여 스페이서용 절연막을 증착한 후, 전면식각을 통해 게이트전극 패턴 측벽에 스페이서(25)를 형성하는 바, 스페이서(25)는 후속 콘택 식각 후에도 잔류할 수 있도록 적당한 두께로 형성한다.

이어서, LDD이온주입을 실시하여 게이트전극 사이에 n+영역 즉, 센싱확산영역(26, FD)을 형성하는 바, FD는 이웃하는 게이트전극의 스페이서와 동시에 오버랩되도록 한다.

이어서, 절연막(27)을 두껍게 증착한다.

다음으로, 도 3c에 도시된 바와 같이 절연막(27)을 선택적으로 식각하여 게이트전극 사이의 센싱확산영역(26) 표면을 노출시키는 콘택홀(도시하지 않음)을 형 성하는 바, 이 때 이웃하는 두 게이트전극 사이의 절연막(27) 모두 제거되도로 하는 바, 이 때 이웃하는 게이트전극의 스페이서(25)에서 식각이 멈추며 그 표면이 노출된다.

이어서, 콘택홀을 충분히 매립하도록 텅스텐 또는 그외의 전도성 물질을 형성한 후, 절연막(27) 표면이 노출될 때까지 평탄화 공정을 실시하여 FD에 콘택된 플러그(28)를 형성하는 바, 도 4는 전술한 플러그(28)가 형성된 이미지센서의 평면도이다.

즉, 도 4에 도시된 바와 같이 PD와 FD가 이격되어 배치되어 있으며, PD의 일단과 FD의 일단에 각각 오버랩되어 온-오프 동작을 통해 광신호를 FD로 전달하는 게이트전극(G)이 배치되어 있는 바, 여기서 이웃하는 두 게이트전극(G)은 서로 FD에 물리적으로 접하는 형태로 전술한 종래와 같이 일정한 간격을 갖지 않는다.

따라서, 하부의 FD 형성시 그 면적을 보다 작게 할 수 있어 그 용량을 감소시킬 수 있게 된다. 한편 도시된 'B'의 폭을 최대한 넓게 함으로써 플러그(P)와 FD의 접촉면적을 넓힘으로써 콘택저항 또한 감소시킬 수 있다.

이어서, 플러그(28) 상에 금속배선(29)을 형성한다.

전술한 본 발명은, 게이트전극 상부에 하드마스크와 그 측벽에 스페이서를 각각 질화막 등의 식각 내성이 있는 물질을 사용하며, 센싱확산영역을 금속배선 콘택 플러그 형성시 플러그가 이웃하는 게이트전극에 각각 접하도록 함으로써 그 하부의 센싱확산영역의 면적 또한 감소시킬 수 있어, 이에 따라 이미지센서의 광감도 를 향상시킬 수 있음을 실시예를 통해 알아 보았다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상술한 본 발명은, 광감도를 향상시킬 수 있어, 궁극적으로 이미지센서의 성능을 크게 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.

Claims

삭제
기판 상에 자신의 상부층에 하드마스크를 갖는 게이트전극 패턴을 형성하는 단계;

상기 게이트 패턴의 일측의 기판에 포토다이오드를 형성하는 단계;

상기 게이트전극 패턴의 측벽에 스페이서를 형성하는 단계;

상기 게이트전극 패턴의 타측의 기판에 센싱확산영역을 형성하는 단계:

상기 센싱확산영역을 포함하는 기판의 전체구조 상부에 절연막을 형성하는 단계;

상기 스페이서와 상기 센싱확산영역이 노출되도록 상기 절연막을 식각하여 콘택홀을 형성하는 단계;

상기 콘택홀을 매립하는 플러그를 형성하는 단계;

를 포함하는 이미지센서 제조 방법.
제 2 항에 있어서,

상기 스페이서는 질화막 또는 산화질화막인 것을 특징으로 하는 이미지센서 제조 방법.
제 2 항에 잇어서,

상기 하드마스크는 1000Å ∼4000Å의 두께를 갖는 것을 특징으로 하는 이미지센서 제조 방법.
제 4 항에 있어서,

상기 하드마스크는 질화막 또는 산화질화막인 것을 특징으로 하는 이미지센서 제조 방법.