KR100539253B1 - 폴리실리콘 콘택 스터드를 갖는 ｃｍｏｓ 이미지 디바이스 - Google Patents

폴리실리콘 콘택 스터드를 갖는 ｃｍｏｓ 이미지 디바이스 Download PDF

Info

Publication number
KR100539253B1
KR100539253B1 KR10-2004-0016097A KR20040016097A KR100539253B1 KR 100539253 B1 KR100539253 B1 KR 100539253B1 KR 20040016097 A KR20040016097 A KR 20040016097A KR 100539253 B1 KR100539253 B1 KR 100539253B1
Authority
KR
South Korea
Prior art keywords
region
transistor
pixel array
junction
image device
Prior art date
Application number
KR10-2004-0016097A
Other languages
English (en)
Other versions
KR20050090829A (ko
Inventor
박영훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2004-0016097A priority Critical patent/KR100539253B1/ko
Priority to US11/055,676 priority patent/US7378693B2/en
Priority to JP2005064346A priority patent/JP2005260233A/ja
Publication of KR20050090829A publication Critical patent/KR20050090829A/ko
Application granted granted Critical
Publication of KR100539253B1 publication Critical patent/KR100539253B1/ko
Priority to US12/124,270 priority patent/US7768045B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

포토 다이오드 영역상에 불투명 불순물들이 잔류하는 것을 방지할 수 있는 CMOS 이미지 디바이스를 개시한다. 개시된 CMOS 이미지 디바이스는, 포토 다이오드 영역, 플로팅 확산 영역 및 게이트와 접합 영역으로 구성된 적어도 하나의 MOS 트랜지스터를 포함하는 픽셀 어레이 영역을 포함한다. 상기 픽셀 어레이 영역의 외곽에 다수의 nMOS 트랜지스터 및 pMOS 트랜지스터로 구성되는 CMOS 로직 영역이 배치된다. 이때, 상기 픽셀 어레이 영역내의 플로팅 확산 영역 및 접합 영역 상에 불순물이 도핑된 폴리실리막으로 된 콘택 스터드가 형성된다. 포토 다이오드 영역과 인접한 접합 영역에 도핑된 폴리실리콘막으로 된 콘택 스터드가 형성됨에 따라, 금속 콘택 스터드를 형성하기 위한 잔재가 포토 다이오드 영역에 잔류되지 않는다.

Description

폴리실리콘 콘택 스터드를 갖는 ＣＭＯＳ 이미지 디바이스{CMOS image device with contact studs comprising of poly silicon}
본 발명은 CMOS(Complementary Metal Oxide semiconductor) 이미지 디바이스및 그 제조방법에 관한 것으로, 보다 구체적으로는 액티브 픽셀 영역(active pixel region) 및 CMOS 로직 영역(CMOS logic region)을 포함하는 CMOS 이미지 디바이스및 그 제조방법에 관한 것이다.
일반적으로, 이미지 디바이스는 광학 영상(optical image)을 전기 신호로 변환시키는 소자이다. 이러한 이미지 센서로는 대표적으로 CCD(charge coupled device) 및 CMOS 이미지 센서가 있다. CCD는 다수개의 MOS 캐패시터를 포함하며, 이 모스 캐패시터는 빛에 의해 생성되는 전하(캐리어)를 이동시키므로써 동작된다. 한편, CMOS 이미지 센서는 다수의 단위 픽셀 및 단위 픽셀의 출력신호를 제어하는 CMOS 회로에 의해 구동된다.
상기 CCD는 그 구동 방식이 복잡하고, 전력 소모가 크며, 제조 공정이 복잡할 뿐만 아니라, 시그널 프로세싱(signal processing) 회로를 상기 CCD 칩내에 집적할 수 없으므로 원-칩(one-chip)이 곤란하다는 단점들이 있다. 한편, CMOS 이미지 센서는 기존에 상용되고 있는 CMOS 기술에 의해 제작 가능하므로, 현재에는 제조가 용이한 CMOS 이미지 센서에 대한 연구 개발이 주로 진행되고 있다.
CMOS 이미지 센서는 미국 특허 제 5,904493 호 및 제 6,195,259 호에 기재된 바와 같이, 이미지를 촬상하는 픽셀 영역 및 픽셀 영역의 출력 신호를 콘트롤하기 위한 CMOS 로직 영역을 포함한다. 알려진 바와 같이, 픽셀 영역은 포토 다이오드 및 모스 트랜지스터들로 구성되고, CMOS 로직 영역은 다수의 CMOS 트랜지스터들로 구성될 수 있다. 이러한 픽셀 영역 및 CMOS 로직 영역은 앞서 설명한 바와 같이, 하나의 기판상에 집적될 수 있으며, 상기 픽셀 영역 및 CMOS 로직 영역에 형성되는 트랜지스터들과 같은 소자는 동시에 형성된다.
상기 픽셀 영역 및 CMOS 로직 영역에 형성된 도전 영역, 예컨대, 포토 다이오드 영역, 트랜지스터의 게이트, 소오스 및 드레인은 외부 신호를 공급받는 금속 배선과 전기적으로 연결된다. 아울러, 상기 각 도전 영역과 금속 배선들간을 연결하는 매개체로는 현재 티타늄/티타늄 질화막/텅스텐막으로 구성된 텅스텐 플러그 혹은 그 밖의 금속 플러그를 주로 이용하고 있다. 텅스텐 플러그와 같은 금속 플러그를 이용함에 따라, CMOS 로직 영역의 신호 전달 특성을 개선할 수 있는 잇점이 있다.
그러나, 금속 플러그의 형성시, 금속 플러그의 잔재들이 픽셀 영역의 포토 다이오드 영역으로 유입될 수 있다. 금속 플러그를 구성하는 물질은 대부분 불투명 금속 물질들로서, 상기 포토 다이오드 영역에 잔류하게 되면, 이미지 디바이스의 출력 화면에 점결함 형태의 다크 디펙트(dark defect) 및 전하 누설로 인한 다크 노이즈(dark noise)가 발생된다. 이로 인해, CMOS 이미지 디바이스의 화질 특성이 저하된다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 다크 디펙트 및 다크 노이즈를 방지할 수 있는 CMOS 이미지 디바이스를 제공하는 것이다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는, 포토 다이오드 영역상에 불투명 불순물들이 잔류하는 것을 방지할 수 있는 CMOS 이미지 디바이스를 제공하는 것이다.
본 발명의 기술적 과제를 달성하기 위한 본 발명의 CMOS 이미지 디바이스는, 포토 다이오드 영역, 플로팅 확산 영역 및 게이트와 접합 영역으로 구성된 적어도 하나의 MOS 트랜지스터를 포함하는 픽셀 어레이 영역을 포함한다. 상기 픽셀 어레이 영역의 외곽에 다수의 nMOS 트랜지스터 및 pMOS 트랜지스터로 구성되는 CMOS 로직 영역이 배치된다. 이때, 상기 픽셀 어레이 영역내의 플로팅 확산 영역 및 접합 영역 상에 불순물이 도핑된 폴리실리막으로 된 콘택 스터드가 형성된다.
또한, 본 발명의 다른 실시예에 따른 CMOS 이미지 디바이스는, 빛을 센싱하는 포토 다이오드 영역, 포토 다이오드 영역에서 생성된 전하를 전달하는 트랜스퍼 트랜지스터, 상기 전달된 전하를 저장하는 플로팅 확산 영역을 주기적으로 리셋시키는 리셋 트랜지스터 및 플로팅 확산 영역(FD)에 충전된 전하에 따른 신호를 버퍼링하는 적어도 하나의 MOS 트랜지스터를 포함하는 소스 팔로워를 포함하는 픽셀 어레이 영역을 포함한다.
이러한 픽셀 어레이 영역의 외곽에 nMOS 트랜지스터 및 pMOS 트랜지스터로 구성되는 CMOS 로직 영역이 배치된다. 또한, 상기 픽셀 어레이 영역의 플로팅 확산 영역, 상기 트랜스퍼 트랜지스터의 접합 영역, 상기 리셋 트랜지스터의 접합 영역 및 상기 소스 팔로워를 구성하는 MOS 트랜지스터의 접합 영역상에 도핑된 폴리실리콘막으로 된 콘택 스터드가 형성된다.
상기 CMOS 로직 영역에 형성되는 nMOS 트랜지스터의 접합 영역 및 pMOS 트랜지스터의 접합 영역 상에 금속 재질로 된 콘택 스터드가 형성된다.
본 발명의 또 다른 실시예에 따른 CMOS 이미지 디바이스는, 포토 다이오드 영역 및 적어도 하나의 nMOS 트랜지스터를 구비하는 픽셀 어레이 영역 및 상기 픽셀 어레이 영역의 외곽에 배치되며, nMOS 트랜지스터 및 pMOS 트랜지스터로 구성되는 CMOS 로직 영역을 포함한다. 이때, CMOS 이미지 디바이스의 nMOS 트랜지스터의 접합 영역상에 불순물이 도핑된 폴리실리콘막으로 된 제 1 콘택 스터드가 형성되고, 상기 pMOS 트랜지스터의 접합 영역상에 금속 재질로 된 제 2 콘택 스터드가 형성된다.
(실시예)
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.
도 1은 일반적인 CMOS 이미지 디바이스의 구성도이다. 도 1에 도시된 바와 같이, CMOS 이미지 디바이스(100)는 회로 기판(110)상에 형성된 픽셀 어레이 영역(120) 및 CMOS 로직 영역(150)을 포함한다.
픽셀 어레이 영역(120)은 매트릭스(matrix) 형태로 배치된 다수의 단위 픽셀(125)을 포함한다. 상기 단위 픽셀(125)은 도 2에 도시된 바와 같이, 빛을 센싱하는 포토 다이오드(132), 포토 다이오드(132)에 의해 생성된 전하를 전달하는 트랜스퍼 트랜지스터(transfer transistor:134), 상기 전달된 전하를 저장하는 플로팅 확산 영역(FD:floating diffusion region)을 주기적으로 리셋(reset)시키는 리셋 트랜지스터(136) 및 플로팅 확산 영역(FD)에 충전된 전하에 따른 신호를 버퍼링(buffering)하는 소스 팔로워(source follower:138)를 포함한다. 소스 팔로워(138)은 직렬로 연결된 2개의 MOS 트랜지스터(M1,R1)로 구성될 수 있다.
이와같은 픽셀 어레이 영역(120)은 도 3에 도시된 바와 같이 반도체 기판(111)상에 집적된다. 즉, 도 3에 도시된 바와 같이, 반도체 기판(110) 상부에 액티브 영역(115)이 형성된다. 액티브 영역(115)은 포토 다이오드 영역(115a) 및 트랜지스터 영역(115b)으로 구성된다. 포토 다이오드 영역(115a)은 단위 픽셀 영역으로 규정된 반도체 기판(110)의 소정 부분을 점유하도록, 예컨대, 사각판 형태로 형성될 수 있다. 트랜지스터 영역(115b)은 포토 다이오드 영역(115a)의 일면과 접하면서, 적어도 한 부분 이상 절곡된 라인 형태로 형성될 수 있다.
트랜스퍼 트랜지스터(134)의 게이트 전극(134a)은 포토 다이오드 영역(115a) 및 트랜지스터 영역(115b)의 경계면 상부에 배치되고, 리셋 트랜지스터(136)의 게이트 전극(136a) 및 소오스 팔로워(138)를 구성하는 트랜지스터(M1,R1)의 게이트 전극(138a,139a)이 트랜지스터 영역(115b) 상에 일정 간격을 두고 배치된다. 게이트 전극들(134a, 136a, 138a, 139a) 양옆의 액티브 영역(115a,115b)에 불순물이 주입되어, 포토 다이오드 영역(132), 플로팅 확산 영역(FD) 및 트랜지스터의 접합 영역이 형성된다. 도면에 도시되지는 않았지만, 각각의 게이트 전극들(134a, 136a, 138a, 139a), 플로팅 확산 영역(FD) 및 접합 영역들은 외부 신호가 인가되는 금속 배선과 콘택 스터드(도시되지 않음)에 의해 전기적으로 연결된다. 이때, 플로팅 확산 영역(FD)과 콘택되는 콘택 스터드 및 픽셀 어레이 영역(120)내에 형성되는 모스 트랜지스터들의 접합 영역과 콘택되는 콘택 스터드는 반드시 불순물이 도핑된 폴리실리콘으로 형성되어여 하며, 이러한 도전 플러그에 대하여는 이하에서 자세히 설명하도록 한다.
CMOS 로직 영역(150)은 픽셀 어레이 영역(120)의 가장자리면에 각각 위치한다. CMOS 로직 영역(150)은 다수의 CMOS 트랜지스터들(도시되지 않음)로 구성되며, 픽셀 어레이 영역(120)의 각 픽셀에 일정한 신호를 제공하거나, 출력 신호를 제어한다.
도 4는 본 발명의 실시예에 따른 픽셀 어레이 영역 및 CMOS 로직 영역이 집적된 반도체 기판의 단면도이다. 참고로, 도 4에 도시된 픽셀 어레이 영역은 도 3의 Ⅳ-Ⅳ'선을 따라 절단하여 나타낸 것이다.
도 4에 도시된 바와 같이, 반도체 기판(200)은 소자 분리막(도시되지 않음)의 형성에 의해 픽셀 어레이 영역 및 CMOS 로직 영역 및 그들의 액티브 영역이 한정된다. 이러한 반도체 기판(200)내에 웰(200a,200b)이 형성된다. 픽셀 어레이 영역에는 대부분 nMOS 트랜지스터가 형성되어야 하므로 p웰(200a)이 형성되고, CMOS 로직 영역에는 nMOS 트랜지스터 및 pMOS 트랜지스터가 집적되어야 하므로, p웰(200a) 및 n웰(200b)이 모두 형성된다.
픽셀 어레이 영역상에 트랜스퍼 트랜지스터의 게이트 전극(210a), 리셋 트랜지스터의 게이트 전극(210b) 및 소스 팔로워를 구성하는 트랜지스터들의 게이트 전극(210c, 210d)이 형성된다. CMOS 로직 영역 상부 역시 nMOS 트랜지스터의 게이트 전극(210e) 및 pMOS 트랜지스터의 게이트 전극(210f)이 형성된다. 게이트 전극들(210a∼210f)과 반도체 기판(200) 사이에 게이트 산화막(205)이 개재되어 있으며, 게이트 전극들(210a∼210f) 양측벽에 절연 스페이서(215)가 형성되어 있다. 아울러, 상기 게이트 전극들(210a∼210f)은 동일한 공정에 의해 형성될 수 있다.
트랜스퍼 트랜지스터의 게이트 전극(210a)의 일측의 액티브 영역, 즉, 도 3의 포토 다이오드 영역(132)에 p형의 불순물 영역 및 n형의 불순물 영역의 접합에 의해 포토 다이오드 영역(220)이 형성된다. 트랜스퍼 트랜지스터의 게이트 전극(210)의 타측의 액티브 영역에 n형 불순물로 구성된 플로팅 확산 영역(225)이 형성된다. 그 밖의 픽셀 어레이 영역 상부에 형성된 게이트 전극들(210b∼210d) 양측의 액티브 영역에 n형의 불순물로 된 접합 영역(230)이 형성된다. CMOS 로직 회로 영역에 있어서, p웰상에 형성되는 게이트 전극(210e) 양측에 n형 불순물로 된 접합 영역(235)이 형성된다. n웰상에 형성되는 pMOS 트랜지스터의 게이트 전극(210f) 양측에 p형 불순물로 된 접합 영역(240)이 형성된다. 여기서, 픽셀 어레이 영역에 형성되는 플로팅 확산 영역(225) 및 n형 접합 영역들(230), 및 CMOS 로직 영역에 형성되는 n형 접합 영역(235)은 모두 동일한 공정으로 수행될 수 있다. 아울러, 상기 n형의 접합 영역(225,230,235)들과 p형의 접합 영역(240)은 서로 다른 공정에 의해 형성될 수 있으며, 그 순서는 변화될 수 있다.
게이트 전극들(210a∼210f), 접합 영역들(230,235,240), 플로팅 확산 영역(225) 및 포토 다이오드 영역(220)이 형성된 반도체 기판(200) 상부에 층간 절연막(245)이 형성된다.
층간 절연막(245) 내부에 게이트 전극들(210a∼210d), 접합 영역들(230,235) 및 플로팅 확산 영역(225)과 전기적으로 접촉되는 콘택 스터드(250a,250b,260a,260b)가 형성되고, 콘택 스터드(250a,250b,260a,260b)와 전기적으로 연결되도록 층간 절연막(245) 상부에 금속 배선(270)이 형성된다.
본 실시예에서는 포토 다이오드 영역(220)의 금속 성분이 잔류하지 않도록,픽셀 어레이 영역(도 1에서 120 참조)의 플로팅 확산 영역(225) 및 접합 영역(230)과 콘택되는 콘택 스터드(250a)는 불순물이 도핑된 도핑된 폴리실리콘으로 형성하고, 그 외의 픽셀 어레이 영역에 형성되는 콘택 스터드(250b) 및 CMOS 로직 영역(도 1의 150 참조)에 형성되는 모든 콘택 스터드(260a,260b)는 금속 물질로 형성한다. 이와같이 픽셀 어레이 영역내의 플로팅 확산 영역(225) 및 접합 영역(230)과 콘택되는 콘택 스터드(250a)가 불순물이 도핑된 폴리실리콘막으로 형성됨에 따라, 플로팅 확산 영역(225)과 인접하는 포토 다이오드 영역(220)으로의 금속 잔재물의 유입이 배제된다. 이에따라, 다크 디펙트 및 다크 전류를 감소시킬 수 있다. 또한, 플로팅 확산 영역(225) 및 접합 영역(230)외의 도전 영역, 예컨대, 픽셀 어레이 영역의 게이트 전극(210b,210c,210d)과 콘택되는 콘택 스터드(250b) 및 CMOS 로직 영역에 형성되는 모든 콘택 스터드(260)는 금속 재질로 형성됨에 따라, 우수한 신호 전달 특성을 유지할 수 있다. 금속 재질로 된 콘택 스터드(250b,260)는 콘택홀 내벽에 형성되는 티타늄/티타늄 질화막으로 된 베리어 금속막(252,262) 및 콘택홀 내부를 충진하는 텅스텐 금속막(255,265)을 포함할 수 있다.
본 발명의 다른 실시예로서, 도 5에 도시된 바와 같이, 픽셀 어레이 영역에 형성되는 모든 콘택 스터드(250a,250b)는 모두 불순물이 도핑된 폴리실리콘막으로 형성하고, CMOS 로직 영역에 형성되는 모든 콘택 스터드(260a,260b)는 금속 재질로 형성될 수 있다. 금속 재질의 콘택 스터드(260a,260b)는 상술한 바와 같이, 베리어 금속막(262) 및 텅스텐 금속막(265)으로 구성될 수 있다.
또한, 본 발명의 또 다른 실시예로서, 도 6에 도시된 바와 같이, 플로팅 확산 영역(225) 및 모든 nMOS 트랜지스터의 접합 영역(230,235)상에 형성되는 콘택 스터드(250a,260a)는 모두 도핑된 폴리실리콘막으로 형성하고, pMOS 트랜지스터의 접합 영역(240)상에 형성되는 콘택 스터드(260b) 및 픽셀 어레이 영역의 게이트 전극(210b,210c,210d)상에 형성되는 콘택 스터드(250b)는 금속 재질로 형성할 수 있다. 이때, pMOS 트랜지스터의 접합 영역(240)상에 불순물이 도핑된 폴리실리콘막 콘택 스터드를 형성하지 않는 것은 다음과 같은 이유에서이다. 일반적으로 폴리실리콘막의 도전성을 개선하기 위하여 주입되는 불순물은 POCl3와 같은 n형의 불순물이다. 이러한 n형 불순물이 도핑된 폴리실리콘 스터드를 p형 접합 영역상에 접촉시키면, pn 접합이 발생되어, 오믹 콘택이 형성되지 않는다. 이에따라, 접합 영역(240)과 콘택 스터드간이 전기적으로 도통이 되지 않으므로, pMOS 트랜지스터의 접합 영역(240) 상에 도핑된 폴리실리콘 스터드를 형성하지 않는 것이다.
또한, 도 7에서와 같이, 픽셀 어레이 영역의 모든 콘택 스터드(250a,250b) 및 CMOS 로직 영역의 nMOS 트랜지스터의 접합 영역(235)상에 형성되는 콘택 스터드(260a)는 모두 도핑된 폴리실리콘막으로 형성될 수 있고, CMOS 로직 영역의 pMOS 트랜지스터의 접합 영역(240)상에 형성되는 콘택 스터드(260b)만이 금속 재질로 형성될 수 있다.
이때, 불순물이 도핑된 폴리실리콘막 스터드와 콘택되는 접합 영역(230,235) 및 플로팅 확산 영역은 도 8에 도시된 것과 같이, 저농도 n형(n-) 불순물로 형성될 수 있다. 비록 n형 접합 영역(220,230,235)이 저농도 n형 불순물로 구성되더라도, n형의 불순물이 도핑된 폴리실리콘 콘택 스터드와 접촉됨에 따라, 접합 영역(220,230,235)의 불순물 농도가 보상된다.
또한, 도 9를 참조하여, 플로팅 확산 영역(225), 픽셀 어레이 영역의 접합 영역(230) 및 CMOS 로직 영역의 접합 영역(235,240)은 저농도 불순물 영역 및 고농도 불순물 영역을 포함하는 LDD(lightly doped drain) 형태를 가질 수 있다. 상기 도 9는 예컨대, 상기 도 4의 콘택 스터드 구조를 채용하였지만, 도 5 내지 도 7의 콘택 스터드 구조에도 모두 적용 가능하다.
본 실시예들에 따르면, 포토 다이오드 영역의 금속 스터드를 형성하기 위한 금속 불순물들이 잔류하는 것을 방지하기 위하여, 픽셀 어레이 영역의 접합 영역과 콘택되는 콘택 스터드, 픽셀 어레이 영역의 게이트 전극들 및 접합 영역과 콘택되는 콘택 스터드 또는 픽셀 어레이 영역을 포함하는 모든 nMOS 트랜지스터의 도전 영역과 콘택되는 콘택 스터드를 불순물이 도핑된 도핑된 폴리실리콘막으로 형성하였다. 도핑된 폴리실리콘막은 포토 다이오드 영역과 그 물성이 유사하므로, 금속 재질과 달리 포토 다이오드 영역상에 존재하더라도 다크 디펙트 및 다크 노이즈를 유발시키지 않는다. 아울러, 도핑된 폴리실리콘으로 된 콘택 스터드는 비교적 속도에 영향을 받지 않는 픽셀 어레이 영역에 대부분 형성됨에 따라, CMOS 이미지 소자의 신호 전달 특성에 있어서도 크게 영향을 받지 않는다.
이상에서 자세히 설명한 바와 같이, 본 발명의 실시예들에 따르면, 포토 다이오드 영역과 인접하는 영역에 형성되는 콘택 스터드를 도핑된 폴리실리콘막으로 형성한다. 이에따라, 포토 다이오드 영역에 금속 스터드를 형성하기 위한 잔재가 잔류하는 것을 방지할 수 있다. 따라서, 포토 다이오드의 다크 디펙트 및 다크 노이즈를 방지할 수 있어, 포토 다이오드의 촬상 특성을 개선할 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.
도 1은 일반적인 CMOS 이미지 디바이스를 개략적으로 나타낸 블록도이다.
도 2는 일반적인 CMOS 이미지 디바이스의 단위 픽셀을 나타낸 회로도이다.
도 3은 도 2의 단위 픽셀을 반도체 기판상에 집적시킨 평면도이다.
도 4는 본 발명의 일 실시예에 따른 CMOS 이미지 디바이스의 단면도이다.
도 5 내지 도 9는 본 발명의 다른 실시예들에 따른 CMOS 이미지 디바이스의 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
200 : 반도체 기판 220 : 포토 다이오드 영역
225 : 플로팅 확산 영역 230,235,245 : 접합 영역
250a,250b : 픽셀 어레이 영역내의 콘택 스터드
260a,260b : CMOS 로직 영역내의 콘택 스터드

Claims (16)

  1. 포토 다이오드 영역, 플로팅 확산 영역 및 게이트와 접합 영역으로 구성된 적어도 하나의 MOS 트랜지스터를 포함하는 픽셀 어레이 영역;
    상기 픽셀 어레이 영역의 외곽에 배치되며, 다수의 nMOS 트랜지스터 및 pMOS 트랜지스터를 포함하는 CMOS 로직 영역; 및
    상기 픽셀 어레이 영역내의 플로팅 확산 영역 및 접합 영역 상에 형성된 불순물이 도핑된 폴리실리막으로 된 콘택 스터드를 포함하는 것을 특징으로 하는 CMOS 이미지 디바이스.
  2. 제 1 항에 있어서, 상기 픽셀 어레이 영역내의 게이트 전극 상부에도 도핑된 폴리 실리콘막으로 된 콘택 스터드가 더 형성되는 것을 특징으로 하는 CMOS 이미지 디바이스.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 CMOS 로직 영역내 nMOS 트랜지스터의 접합 영역상에도 도핑된 폴리실리콘막으로 된 콘택 스터드가 더 형성되는 것을 특징으로 하는 CMOS 이미지 디바이스.
  4. 제 1 항에 있어서, 상기 CMOS 로직 영역내 pMOS 트랜지스터의 접합 영역상에 금속 재질로 된 콘택 스터드가 더 형성되는 것을 특징으로 하는 CMOS 이미지 디바이스.
  5. 빛을 센싱하는 포토 다이오드 영역, 포토 다이오드 영역에서 생성된 전하를 전달하는 트랜스퍼 트랜지스터, 상기 전달된 전하를 저장하는 플로팅 확산 영역을 주기적으로 리셋시키는 리셋 트랜지스터 및 플로팅 확산 영역(FD)에 충전된 전하에 따른 신호를 버퍼링하는 적어도 하나의 MOS 트랜지스터를 포함하는 소스 팔로워로 구성된 픽셀 어레이 영역; 및
    상기 픽셀 어레이 영역의 외곽에 배치되며, nMOS 트랜지스터 및 pMOS 트랜지스터로 구성되는 CMOS 로직 영역을 포함하며,
    상기 픽셀 어레이 영역의 플로팅 확산 영역, 상기 트랜스퍼 트랜지스터의 접합 영역, 상기 리셋 트랜지스터의 접합 영역 및 상기 소스 팔로워를 구성하는 MOS 트랜지스터의 접합 영역상에 도핑된 폴리실리콘막으로 된 콘택 스터드가 형성되고,
    상기 CMOS 로직 영역에 형성되는 nMOS 트랜지스터의 접합 영역 및 pMOS 트랜지스터의 접합 영역 상에 금속 재질로 된 콘택 스터드가 형성되는 것을 특징으로 하는 CMOS 이미지 디바이스.
  6. 제 5 항에 있어서, 상기 플로팅 확산 영역, 상기 트랜스퍼 트랜지스터의 접합 영역, 상기 리셋 트랜지스터의 접합 영역 및 상기 소스 팔로워를 구성하는 MOS 트랜지스터의 접합 영역은 저농도 n형의 불순물 영역으로 구성되는 것을 특징으로 하는 CMOS 이미지 디바이스.
  7. 제 5 항에 있어서, 상기 플로팅 확산 영역, 상기 트랜스퍼 트랜지스터의 접합 영역, 상기 리셋 트랜지스터의 접합 영역 및 상기 소스 팔로워를 구성하는 MOS 트랜지스터의 접합 영역은 저농도 n형의 불순물 영역 및 고농도 n형 불순물 영역을 포함하는 LDD 형태로 형성되는 것을 특징으로 하는 CMOS 이미지 디바이스.
  8. 제 5 항에 있어서, 상기 리셋 트랜지스터의 게이트 전극 및 상기 소스 팔로워를 구성하는 MOS 트랜지스터의 게이트 전극 상부에 도핑된 폴리실리콘막으로 구성되는 콘택 스터드가 더 형성되는 것을 특징으로 하는 CMOS 이미지 디바이스.
  9. 제 5 항에 있어서, 상기 리셋 트랜지스터의 게이트 전극 및 상기 소스 팔로워를 구성하는 MOS 트랜지스터의 게이트 전극 상부에 금속 재질로 된 콘택 스터드가 더 형성되는 것을 특징으로 하는 CMOS 이미지 디바이스.
  10. 제 5 항 또는 제 9 항에 있어서, 상기 금속 재질로 된 콘택 스터드는 티타늄/티타늄 질화막으로 된 베리어 금속막 및 텅스텐 금속막으로 구성되는 것을 특징으로 하는 CMOS 이미지 디바이스.
  11. 포토 다이오드 영역 및 적어도 하나의 nMOS 트랜지스터를 구비하는 픽셀 어레이 영역;
    상기 픽셀 어레이 영역의 외곽에 배치되며, nMOS 트랜지스터 및 pMOS 트랜지스터로 구성되는 CMOS 로직 영역;
    상기 nMOS 트랜지스터의 접합 영역상에 형성되는 불순물이 도핑된 폴리실리콘막으로 된 제 1 콘택 스터드; 및
    상기 pMOS 트랜지스터의 접합 영역상에 형성되는 금속 재질로 된 제 2 콘택스터드를 포함하는 것을 특징으로 하는 CMOS 이미지 디바이스.
  12. 제 11 항에 있어서, 상기 픽셀 어레이 영역내 nMOS 트랜지스터의 접합 영역 및 상기 CMOS 로직 영역내 nMOS 트랜지스터의 접합 영역은 저농도 n형 불순물인 것을 특징으로 하는 CMOS 이미지 디바이스.
  13. 제 11 항에 있어서, 상기 픽셀 어레이 영역내 nMOS 트랜지스터의 접합 영역 및 상기 CMOS 로직 영역내 nMOS 트랜지스터의 접합 영역은 저농도 n형 불순물 및 고농도 n형 불순물을 포함하는 LDD 형태로 구성되는 것을 특징으로 하는 CMOS 이미지 디바이스.
  14. 제 11 항에 있어서, 상기 픽셀 어레이 영역내 nMOS 트랜지스터의 적어도 하나의 게이트 전극상에 불순물이 도핑된 폴리실리콘막으로 된 콘택 스터드가 더 형성되는 것을 특징으로 하는 CMOS 이미지 디바이스.
  15. 제 11 항에 있어서, 상기 픽셀 어레이 영역내 nMOS 트랜지스터의 적어도 하나의 게이트 전극상에 금속 재질로 된 콘택 스터드가 더 형성되는 것을 특징으로 하는 CMOS 이미지 디바이스.
  16. 제 11 항에 있어서, 상기 픽셀 어레이 영역은, 빛을 센싱하는 포토 다이오드 영역, 포토 다이오드 영역에서 생성된 전하를 전달하는 트랜스퍼 nMOS 트랜지스터, 상기 전달된 전하를 저장하는 플로팅 확산 영역을 주기적으로 리셋시키는 리셋 nMOS 트랜지스터 및 플로팅 확산 영역에 충전된 전하에 따른 신호를 버퍼링하는 적어도 하나의 nMOS 트랜지스터를 포함하는 소스 팔로워를 포함하는 것을 특징으로 하는 CMOS 이미지 디바이스.
KR10-2004-0016097A 2004-03-10 2004-03-10 폴리실리콘 콘택 스터드를 갖는 ｃｍｏｓ 이미지 디바이스 KR100539253B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2004-0016097A KR100539253B1 (ko) 2004-03-10 2004-03-10 폴리실리콘 콘택 스터드를 갖는 ｃｍｏｓ 이미지 디바이스
US11/055,676 US7378693B2 (en) 2004-03-10 2005-02-10 CMOS image device with polysilicon contact studs
JP2005064346A JP2005260233A (ja) 2004-03-10 2005-03-08 ポリシリコンのコンタクトスタッドを有するｃｍｏｓイメージデバイス
US12/124,270 US7768045B2 (en) 2004-03-10 2008-05-21 CMOS image device with polysilicon contact studs

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2004-0016097A KR100539253B1 (ko) 2004-03-10 2004-03-10 폴리실리콘 콘택 스터드를 갖는 ｃｍｏｓ 이미지 디바이스

Publications (2)

Publication Number Publication Date
KR20050090829A KR20050090829A (ko) 2005-09-14
KR100539253B1 true KR100539253B1 (ko) 2005-12-27

Family

ID=34918741

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-0016097A KR100539253B1 (ko) 2004-03-10 2004-03-10 폴리실리콘 콘택 스터드를 갖는 ｃｍｏｓ 이미지 디바이스

Country Status (3)

Country Link
US (2) US7378693B2 (ko)
JP (1) JP2005260233A (ko)
KR (1) KR100539253B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100936104B1 (ko) 2007-12-27 2010-01-11 주식회사 동부하이텍 이미지 센서 제조방법
KR101008748B1 (ko) 2005-06-29 2011-01-14 마이크론 테크놀로지, 인크 이미저용 매립된 컨덕터

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4656515B2 (ja) * 2005-10-20 2011-03-23 日本ビクター株式会社 車載カメラ及び車両制御装置
KR100660336B1 (ko) * 2005-12-28 2006-12-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서
JP4311419B2 (ja) * 2006-08-02 2009-08-12 ソニー株式会社 固体撮像装置
JP5697371B2 (ja) * 2010-07-07 2015-04-08 キヤノン株式会社 固体撮像装置および撮像システム
JP5751766B2 (ja) 2010-07-07 2015-07-22 キヤノン株式会社 固体撮像装置および撮像システム
JP5885401B2 (ja) 2010-07-07 2016-03-15 キヤノン株式会社 固体撮像装置および撮像システム
JP5643555B2 (ja) 2010-07-07 2014-12-17 キヤノン株式会社 固体撮像装置及び撮像システム
US8637800B2 (en) * 2011-04-19 2014-01-28 Altasens, Inc. Image sensor with hybrid heterostructure
US8860101B2 (en) * 2012-02-14 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor cross-talk reduction system
WO2014002390A1 (ja) * 2012-06-28 2014-01-03 パナソニック株式会社 固体撮像装置及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020039461A (ko) * 2000-11-21 2002-05-27 윤종용 여러 종류의 콘택 스터드들을 포함하는 반도체 장치 제조방법
KR20030049165A (ko) * 2001-12-14 2003-06-25 주식회사 하이닉스반도체 이미지센서 제조 방법
JP2003204055A (ja) * 2002-01-09 2003-07-18 Sony Corp 固体撮像装置およびその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5599736A (en) * 1995-06-28 1997-02-04 Vanguard International Semiconductor Corporation Fabrication method for polysilicon contact plugs
US6017813A (en) * 1998-01-12 2000-01-25 Vanguard International Semiconductor Corporation Method for fabricating a damascene landing pad
JPH11238860A (ja) * 1998-02-19 1999-08-31 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2000049301A (ja) * 1998-07-29 2000-02-18 Hitachi Ltd 半導体記憶装置
US6018187A (en) 1998-10-19 2000-01-25 Hewlett-Packard Cmpany Elevated pin diode active pixel sensor including a unique interconnection structure
US6639261B2 (en) * 1998-12-08 2003-10-28 Micron Technology, Inc. Method for forming a low leakage contact in a CMOS imager
US6586812B1 (en) 1999-04-13 2003-07-01 Agilent Technologies, Inc. Isolation of alpha silicon diode sensors through ion implantation
JP4552240B2 (ja) * 1999-09-09 2010-09-29 ソニー株式会社 固体撮像装置及びその製造方法
US6194258B1 (en) * 2000-01-18 2001-02-27 Taiwan Semiconductor Manufacturing Company Method of forming an image sensor cell and a CMOS logic circuit device
JP4165077B2 (ja) * 2002-01-28 2008-10-15 ソニー株式会社 半導体撮像装置
KR100508085B1 (ko) * 2002-08-20 2005-08-17 삼성전자주식회사 씨모스 이미지 센서 및 그 제조 방법
JP3792628B2 (ja) * 2002-09-02 2006-07-05 富士通株式会社 固体撮像装置及び画像読み出し方法
US7071505B2 (en) * 2003-06-16 2006-07-04 Micron Technology, Inc. Method and apparatus for reducing imager floating diffusion leakage

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020039461A (ko) * 2000-11-21 2002-05-27 윤종용 여러 종류의 콘택 스터드들을 포함하는 반도체 장치 제조방법
KR20030049165A (ko) * 2001-12-14 2003-06-25 주식회사 하이닉스반도체 이미지센서 제조 방법
JP2003204055A (ja) * 2002-01-09 2003-07-18 Sony Corp 固体撮像装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101008748B1 (ko) 2005-06-29 2011-01-14 마이크론 테크놀로지, 인크 이미저용 매립된 컨덕터
KR100936104B1 (ko) 2007-12-27 2010-01-11 주식회사 동부하이텍 이미지 센서 제조방법

Also Published As

Publication number Publication date
US20050199922A1 (en) 2005-09-15
US7768045B2 (en) 2010-08-03
KR20050090829A (ko) 2005-09-14
US7378693B2 (en) 2008-05-27
JP2005260233A (ja) 2005-09-22
US20080283884A1 (en) 2008-11-20

Similar Documents

Publication Publication Date Title
US20210098515A1 (en) Solid-state image pickup device
US7768045B2 (en) CMOS image device with polysilicon contact studs
US10026763B2 (en) Solid-state image pickup device
US7884401B2 (en) CMOS image sensor and manufacturing method thereof
JP2006245540A (ja) Ｃｍｏｓイメージセンサ、その単位画素及びその製造方法
US20060291115A1 (en) Semiconductor integrated circuit device and method of fabricating the same
KR100806783B1 (ko) 씨모스 이미지 센서 및 그 형성 방법
KR100577312B1 (ko) 씨모스 이미지 센서의 포토트랜지스터 및 그 제조 방법
JP2005019781A (ja) 固体撮像装置およびその製造方法
KR20010061353A (ko) 씨모스 이미지센서 및 그 제조방법
US7531391B2 (en) CMOS image sensor and method for manufacturing the same
KR20050018512A (ko) Ｃｍｏｓ 이미지 센서 및 그 제조방법
KR100766497B1 (ko) 이미지 센서
KR100730470B1 (ko) 이미지 센서의 제조방법
KR100706802B1 (ko) 이미지 센서 및 그 형성 방법
KR100606912B1 (ko) 씨모스 이미지 센서의 제조방법
KR20020058458A (ko) 포토다이오드의 유효 면적을 증가시킬 수 있는 이미지센서 및 그 제조 방법
KR20070071053A (ko) 씨모스 이미지 센서 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee