KR100788379B1 - 이미지 센서의 제조 방법 - Google Patents
이미지 센서의 제조 방법 Download PDFInfo
- Publication number
- KR100788379B1 KR100788379B1 KR1020060092095A KR20060092095A KR100788379B1 KR 100788379 B1 KR100788379 B1 KR 100788379B1 KR 1020060092095 A KR1020060092095 A KR 1020060092095A KR 20060092095 A KR20060092095 A KR 20060092095A KR 100788379 B1 KR100788379 B1 KR 100788379B1
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist pattern
- gate
- etching
- pattern
- photoresist
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 35
- 238000005530 etching Methods 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000012535 impurity Substances 0.000 claims abstract description 14
- 238000005468 ion implantation Methods 0.000 claims description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 230000000295 complement effect Effects 0.000 abstract description 2
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 2
- 150000004706 metal oxides Chemical class 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000001444 catalytic combustion detection Methods 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 이미지 센서의 제조 방법에 있어서, 특히 CMOS 이미지 센서의 게이트 식각 공정 후, 남아있는 포토레지스트를 그대로 사용하여 안정적인 후속 공정을 수행함으로써 소자의 수율을 향상시키는 방법에 관한 것이다.
본 발명에 따른 이미지 센서 제조 방법은, 반도체 기판상에 게이트산화막, 게이트도전막 및 마스크절연막을 순차적으로 형성하는 단계, 상기 마스크절연막 상에 포토레지스트를 도포한 후, 상기 포토레지스트를 패터닝하여 게이트를 형성하기 위한 제1 포토레지스트 패턴을 형성하는 단계, 상기 제1 포토레지스트 패턴을 식각 마스크로 상기 마스크절연막을 식각하여 마스크절연막 패턴을 형성하는 단계, 상기 제1 포토레지스트 패턴 및 상기 마스크절연막 패턴을 식각 마스크로 상기 게이트도전막을 식각하여 게이트전극 패턴을 형성하는 단계, 상기 게이트도전막을 식각함에 따라 발생하는 식각 잔류물을 희석제(Tinner) 또는 O2 플라즈마를 이용하여 제거하는 단계, 상기 반도체 기판에서 포토다이오드가 형성될 영역의 상부가 오픈되도록 제2 포토레지스트 패턴을 형성하는 단계 및 상기 제1 포토레지스트 패턴 및 상기 제2 포토레지스트 패턴을 마스크로 상기 반도체 기판에 불순물을 이온주입하여 포토다이오드를 형성할 도핑 영역을 형성하는 단계를 포함하여 이루어진다.
이미지 센서
Description
도 1a 내지 도 1c는 본 발명의 실시예에 따라 이미지 센서의 제조 방법에 따른 단면도.
도 2는 본 발명의 실시예에 따라 형성된 이미지 센서의 상면도.
<도면의 주요부분에 대한 부호의 설명>
10 : 반도체 기판
11 : 소자 분리막
12 : 게이트 산화막
13 : 게이트 도전막
14 : 마스크 절연막
15 : 제1 포토레지스트 패턴
16 : 제2 포토레지스트 패턴
17 : 도핑 영역
본 발명은 이미지 센서의 제조 방법에 관한 것으로, 특히 CMOS 이미지 센서의 게이트 식각 공정 후, 남아있는 포토레지스트를 그대로 사용하여 안정적인 후속 공정을 수행함으로써 소자의 수율을 향상시키는 방법에 관한 것이다.
일반적으로 이미지 센서(Image Sensor)는 광학 영상(Optical Image)을 전기적인 신호로 변환하는 반도체 장치로서, 크게 전하결합소자(Charge Coupled Device : CCD)와 씨모스(Complementary Metal Oxide Silicon : CMOS) 이미지 센서(Image Sensor)로 구분된다. 여기서, CCD는 MOS(Metal-Oxide-Silicon) 캐패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 캐패시터에 저장되고 이송되는 소자이며, CMOS 이미지센서는 제어회로(Control Circuit) 및 신호처리회로 (Signal Processing Circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 픽셀(Pixel) 수 만큼 MOS 트랜지스터를 만들고 이것을 이용하여 순차적으로 출력을 검출하는 스위칭 방식을 채용하는 소자이다. 현재 이미지 센서로 널리 사용되고 있는 CCD는 구동 방식이 복잡하고 전력 소모가 많으며, 마스크 공정 수가 많아서 공정이 복잡하고, 신호 처리(Signal processing) 회로를 CCD 칩(Chip) 내에 구현할 수 없어 원 칩(One chip)화가 곤란하다는 등의 여러 단점이 있는바, 이러한 단점을 극복하기 위하여 서브마이크론(Submicron) CMOS 제조기술을 이용한 CMOS 이미지 센서의 개발에 많은 연구가 집중되고 있다. 이러한 CMOS 이미지센서는 구동 방식이 간편하고, 다양한 스캐닝 방식의 구현이 가능하며, 신호 처리 회로를 단일 칩에 집적할 수 있어 제품의 소형화가 가능할 뿐만 아니라, 호환성의 CMOS 기술을 사용하므로 제조 단가를 낮출 수 있고, 전력 소모 또한 CCD에 비해 크게 낮은 장점이 있 어 광범위한 제품에서 사용되고 있다.
한편, CMOS 이미지 센서에 사용되는 픽셀(Pixel)은 여러 종류가 있으나, 그 중 대표적으로 상용화된 픽셀의 종류로는 3개의 기본 트랜지스터와 하나의 포토 다이오드로 구성된 3-T(3 Transistor) 구조의 픽셀과, 4개의 기본 트랜지스터와 하나의 포토 다이오드로 구성된 4-T(4 Transistor) 구조의 픽셀들이 있다. 또한, CMOS 이미지 센서와 같은 이미지 센서는 포토다이오드와 같은 광전변환부가 형성되는 화소 영역과 화소 영역에서 검출되는 신호들을 검출하기 위한 주변회로 영역을 구비하고, 주변회로 영역은 화소 영역을 둘러싸도록 위치한다.
이와 같은 CMOS 이미지 센서는 빛에 대한 감도를 높이기 위해서, 포토 다이오드 내부의 공핍(Depletion) 영역이 넓을수록 좋으며, 이를 위하여 높은 에너지로 N형 도펀트를 포토 다이오드가 구비된 반도체 기판상의 실리콘 에피층으로 이온 주입하여 저농도 N형 도핑 영역을 깊게 형성해야 한다. 하지만, 반도체 소자의 게이트(Gate) 길이가 감소하면서 정션(Junction)의 디자인 룰(Design rule) 또한 감소하게 된다. 따라서, 기존의 I-LINE 광원을 사용하는 스캐너(Scanner)의 MUV 장비로는 한계가 있다. 즉, 이온 주입 공정에서 웨이퍼(Wafer)에 삽입된 도펀트(Dopant)들이 후속 공정에서 확산(Diffusion)되어 게이트의 전압(Voltage)를 변화시키게 되어 이미지 센서의 수율이 저하되는 문제가 발생한다.
전술한 문제점을 해결하기 위해 본 발명은, CMOS 이미지 센서의 게이트 식각 공정 후, 남아있는 포토레지스트를 그대로 사용하여 안정적인 후속 공정을 수행할 수 있는 이미지 센서의 제조 방법을 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위한 본 발명의 일실시 예에 따른 이미지 센서의 제조 방법의 일 특징은, 반도체 기판상에 게이트산화막, 게이트도전막 및 마스크절연막을 순차적으로 형성하는 단계, 상기 마스크절연막 상에 포토레지스트를 도포한 후, 상기 포토레지스트를 패터닝하여 게이트를 형성하기 위한 제1 포토레지스트 패턴을 형성하는 단계, 상기 제1 포토레지스트 패턴을 식각 마스크로 상기 마스크절연막을 식각하여 마스크절연막 패턴을 형성하는 단계, 상기 제1 포토레지스트 패턴 및 상기 마스크절연막 패턴을 식각 마스크로 상기 게이트도전막을 식각하여 게이트전극 패턴을 형성하는 단계, 상기 게이트도전막을 식각함에 따라 발생하는 식각 잔류물을 희석제(Tinner) 또는 O2 플라즈마를 이용하여 제거하는 단계, 상기 반도체 기판에서 포토다이오드가 형성될 영역의 상부가 오픈되도록 제2 포토레지스트 패턴을 형성하는 단계 및 상기 제1 포토레지스트 패턴 및 상기 제2 포토레지스트 패턴을 마스크로 상기 반도체 기판에 불순물을 이온주입하여 포토다이오드를 형성할 도핑 영역을 형성하는 단계를 포함하여 이루어지는 것이다.
보다 바람직하게, 상기 식각 잔류물은 희석제(Thinner) 또는 O2 플라즈마를 이용하여 제거한다.
보다 바람직하게, 상기 제2 포토레지스트 패턴은 상기 제1 포토레지스 패턴 상에 형성되는 것으로서, 상기 불순물을 이온주입할 때, 이온주입 마스크로 사용한다.
보다 바람직하게, 상기 도핑 영역은 인(P), As(Arsenic)을 포함하는 N형 불순물을 주입하여 형성되는 N형 도핑 영역이다.
보다 바람직하게, 상기 식각 잔류물은 희석제(Thinner) 또는 O2 플라즈마를 이용하여 제거한다.
보다 바람직하게, 상기 제2 포토레지스트 패턴은 상기 제1 포토레지스 패턴 상에 형성되는 것으로서, 상기 불순물을 이온주입할 때, 이온주입 마스크로 사용한다.
보다 바람직하게, 상기 도핑 영역은 인(P), As(Arsenic)을 포함하는 N형 불순물을 주입하여 형성되는 N형 도핑 영역이다.
삭제
삭제
삭제
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예에 따른 이미지 센서의 제조 방법을 자세히 설명한다.
본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.
먼저, 도 1a에 도시된 바와 같이, P형 에피층을 구비한 반도체 기판(10)에 소자 분리막(11) 등의 하부 구조물을 형성할 수 있다. 또한, 반도체 기판(10) 상에 게이트 산화막(12), 게이트 도전막(13) 및 마스크 절연막(14)를 순차적으로 형성한다. 이때, 마스크 절연막(14)은 질화막 또는 질화산화막을 균일한 두께로 형성할 수 있다. 또한, 게이트 도전막(13)은 도핑된 폴리실리콘막을 사용할 수 있다. 이어서, 마스크 절연막(14) 위에 포토레지스트를 도포한 후, 패터닝하여 게이트를 형성하기 위한 제1 포토레지스트 패턴(15)을 형성한다.
다음으로, 도 1b에 도시된 바와 같이, 제1 포토레지스트 패턴(15)을 마스크로 사용하여 마스크 절연막(14)을 패터닝하여 마스크 절연막 패턴을 형성한다. 이어서, 제1 포토레지스트 패턴(15) 및 마스크 절연막 패턴을 마스크로 사용하여 비등방성 식각법으로 게이트 도전막(13)을 식각하여 게이트 전극 패턴을 형성한다. 이렇게 형성된 게이트 전극 패턴은 ONO(Oxide-Nitride-Oxide), 플로팅 게이트 및 콘트롤 게이트를 포함하는 게이트 패턴을 구비할 수 있다. 또한, 위와 같은 게이 트 전극 패턴을 형성하기 위하여 이전의 게이트 도전막(13)을 식각하는 과정에서 폴리머 등의 식각 잔류물이 발생할 수 있다. 하지만, 이러한 잔류물은 후속 공정인 이온 주입 공정 과정에서, 포토다이오드가 형성될 도핑 영역을 형성하기 위한 영역에 존재하면 정확한 이온 주입이 될 수 없으므로 공정의 신뢰성을 저하시키는 원인이 될 수 있다. 따라서, 이러한 잔류물을 제거하는 단계는 두 가지 방법으로 수행할 수 있다.
첫 번째 방법으로, 불순물을 주입하는 이온 주입 공정을 위한 포토레지스트 마스크를 형성하기 전, 즉 게이트 전극 패턴 형성 후 희석제(Thinner)를 웨이퍼에 분사하여 이용함에 따라 폴리머 등의 잔류물을 스트립(Strip)하여 제거할 수 있다.
두 번째 방법으로, O2 플라즈마 처리방법으로 플라즈마를 발생시킨 챔버 내에 O2 반응 가스를 주입하여 O2 가스와 폴리머를 반응하게 하여 잔류물을 제거할 수 있다.
다음으로, 도 1c에 도시된 바와 같이, 이러한 잔류물 제거 과정을 마친 후,반도체 기판(10)의 포토다이오드를 형성하기 위한 도핑영역의 상부가 오픈되도록 제2 포토레지스트 패턴(16)을 형성한다. 즉, 도 2에 도시된 바와 같이, 제2 포토레지스트 패턴(16)은 제1 포토레지스트 패턴(15)을 제거하지 않고, 제1 포토레지스트 패턴(15) 위에 바로 적층할 수 있다. 이러한 방법은, 도핑 영역을 형성하기 위해 불순물이 주입되도록 형성된 제2 포토레지스트 패턴(16)이 어느 정도 미스 얼라인(Miss-align) 되더라도, 제1 포토레지스트 패턴(15)이 제2 포토레지스트 패 턴(16)을 대신해서 막아주기 때문에 불순물이 들어가지 않아야할 영역에 주입되지 않으므로 공정의 마진(Margin)을 확보할 수 있다. 따라서, 제1 포토레지스트 패턴(15) 및 제2 포토레지스트 패턴(16)을 마스크로 사용하여 도핑 영역이 형성될 반도체 기판(10)의 상부에 대해 불순물을 주입한다. 이때, 불순물은 인(P), As(Arsenic)등의 N형 불순물을 주입하여 N형 도핑 영역(17)을 형성한다. 그 후, N형 도핑 영역(17)의 계면에 접하도록 P형 도핑 영역을 형성하는 등의 후속 공정을 진행할 수 있다.
지금까지 본 발명의 구체적인 구현예를 도면을 참조로 설명하였지만 이것은 본 발명이 속하는 기술분야에서 평균적 지식을 가진 자가 쉽게 이해할 수 있도록 하기 위한 것이고 발명의 기술적 범위를 제한하기 위한 것이 아니다. 따라서 본 발명의 기술적 범위는 특허청구범위에 기재된 사항에 의하여 정하여지며, 도면을 참조로 설명한 구현예는 본 발명의 기술적 사상과 범위 내에서 얼마든지 변형하거나 수정할 수 있다.
CMOS 이미지 센서의 게이트 식각 공정 후, 남아있는 포토레지스트를 그대로 사용하면서 후속 공정의 이온주입을 위한 포토레지스트 패턴이 어느 정도 오정렬 되더라도 게이트 식각 후 사용한 포토레지스트 패턴이 대신해서 막아주기 때문에 공정의 마진을 확보하여 안정적인 후속 공정을 수행할 수 있다.
또한, 본 발명은, 이러한 안정적인 후속공정을 수행함에 따라 소자의 수율을 향상시킬 수 있다.
Claims (5)
- 반도체 기판상에 게이트산화막, 게이트도전막 및 마스크절연막을 순차적으로 형성하는 단계;상기 마스크절연막 상에 포토레지스트를 도포한 후, 상기 포토레지스트를 패터닝하여 게이트를 형성하기 위한 제1 포토레지스트 패턴을 형성하는 단계;상기 제1 포토레지스트 패턴을 식각 마스크로 상기 마스크절연막을 식각하여 마스크절연막 패턴을 형성하는 단계;상기 제1 포토레지스트 패턴 및 상기 마스크절연막 패턴을 식각 마스크로 상기 게이트도전막을 식각하여 게이트전극 패턴을 형성하는 단계;상기 게이트도전막을 식각함에 따라 발생하는 식각 잔류물을 희석제(Tinner) 또는 O2 플라즈마를 이용하여 제거하는 단계;상기 반도체 기판에서 포토다이오드가 형성될 영역의 상부가 오픈되도록 제2 포토레지스트 패턴을 형성하는 단계; 및상기 제1 포토레지스트 패턴 및 상기 제2 포토레지스트 패턴을 마스크로 상기 반도체 기판에 불순물을 이온주입하여 포토다이오드를 형성할 도핑 영역을 형성하는 단계를 포함하여 이루어지는 이미지 센서의 제조 방법.
- 삭제
- 삭제
- 제 1 항에 있어서,상기 제2 포토레지스트 패턴은 상기 제1 포토레지스 패턴 상에 형성되는 것으로서, 상기 불순물을 이온주입할 때, 이온주입 마스크로 사용하는 것을 특징으로 하는 이미지 센서의 제조 방법.
- 제 1 항에 있어서,상기 도핑 영역은 인(P), As(Arsenic)을 포함하는 N형 불순물을 이온주입하여 형성되는 N형 도핑 영역인 것을 특징으로 하는 이미지 센서의 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060092095A KR100788379B1 (ko) | 2006-09-22 | 2006-09-22 | 이미지 센서의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060092095A KR100788379B1 (ko) | 2006-09-22 | 2006-09-22 | 이미지 센서의 제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100788379B1 true KR100788379B1 (ko) | 2008-01-02 |
Family
ID=39215946
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060092095A KR100788379B1 (ko) | 2006-09-22 | 2006-09-22 | 이미지 센서의 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100788379B1 (ko) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040002002A (ko) * | 2002-06-29 | 2004-01-07 | 주식회사 하이닉스반도체 | 이미지 소자의 제조 방법 |
KR20040007955A (ko) * | 2002-07-15 | 2004-01-28 | 주식회사 하이닉스반도체 | 이미지센서 제조방법 |
KR20050029518A (ko) * | 2003-09-23 | 2005-03-28 | 동부아남반도체 주식회사 | 시모스 이미지 센서의 제조방법 |
KR20060003707A (ko) * | 2004-07-07 | 2006-01-11 | 삼성전자주식회사 | 전송 게이트 전극들에 중첩하면서 자기정렬된 포토다이오드들을 갖는 이미지 센서의 화소들을 제조하는방법들 및 그에 의해 제조된 이미지 센서의 화소들 |
-
2006
- 2006-09-22 KR KR1020060092095A patent/KR100788379B1/ko not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040002002A (ko) * | 2002-06-29 | 2004-01-07 | 주식회사 하이닉스반도체 | 이미지 소자의 제조 방법 |
KR20040007955A (ko) * | 2002-07-15 | 2004-01-28 | 주식회사 하이닉스반도체 | 이미지센서 제조방법 |
KR20050029518A (ko) * | 2003-09-23 | 2005-03-28 | 동부아남반도체 주식회사 | 시모스 이미지 센서의 제조방법 |
KR20060003707A (ko) * | 2004-07-07 | 2006-01-11 | 삼성전자주식회사 | 전송 게이트 전극들에 중첩하면서 자기정렬된 포토다이오드들을 갖는 이미지 센서의 화소들을 제조하는방법들 및 그에 의해 제조된 이미지 센서의 화소들 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100291179B1 (ko) | 자기정렬된실리사이드층을갖는씨모스이미지센서및그제조방법 | |
US20090068784A1 (en) | Method for Manufacturing of the Image Sensor | |
US8076207B2 (en) | Gate structure and method of making the same | |
KR20020045165A (ko) | 전자운송 효율을 향상시킬 수 있는 이미지 센서 및 그제조 방법 | |
KR100708866B1 (ko) | 이미지 센서의 제조 방법 | |
KR20040031119A (ko) | 화소격리영역을 갖는 이미지 센서 | |
KR100745596B1 (ko) | 이미지 센서 및 그 제조방법 | |
KR100788379B1 (ko) | 이미지 센서의 제조 방법 | |
KR20020017747A (ko) | 포토다이오드의 표면 특성을 향상시킬 수 있는 이미지센서 제조 방법 | |
KR20030001116A (ko) | 이미지센서 및 그 제조 방법 | |
KR100790208B1 (ko) | 이미지센서 제조 방법 | |
KR100748315B1 (ko) | 이미지센서 제조 방법 | |
KR100535911B1 (ko) | 시모스 이미지 센서 및 그 제조방법 | |
KR100967479B1 (ko) | 반도체 소자의 제조 방법 | |
KR100349679B1 (ko) | 씨모스이미지센서제조방법 | |
KR100518868B1 (ko) | 이미지센서 및 그 제조방법 | |
KR20020052791A (ko) | 기판 표면을 보호할 수 있는 이미지 센서 제조 방법 | |
KR100790287B1 (ko) | 이미지센서 제조 방법 | |
KR20060000322A (ko) | Cmos 이미지 센서 및 그 제조방법 | |
KR20020058919A (ko) | 포토다이오드의 용량을 증가시키면서 전하운송을 향상시킬수 있는 이미지 센서 제조 방법 | |
KR20070033694A (ko) | 시모스 이미지센서 제조 방법 | |
KR20050082587A (ko) | 이미지센서의 제조방법 | |
US20070161144A1 (en) | Method for Manufacturing CMOS Image Sensor | |
KR100606903B1 (ko) | 시모스 이미지 센서의 트랜지스터 제조방법 | |
KR20060077147A (ko) | 암전류를 감소시킬 수 있는 이미지센서의 포토다이오드 및그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20111121 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |