KR20020045165A - 전자운송 효율을 향상시킬 수 있는 이미지 센서 및 그제조 방법 - Google Patents

Abstract

본 발명은 제1 도전형의 반도체 기판, 상기 반도체 기판 내에 형성된 제2 도전형의 제1 불순물 영역, 상기 제1 불순물 영역 상의 상기 반도체 기판 내에 형성된 제1 도전형의 제2 불순물 영역으로 이루어지는 포토다이오드, 상기 포토다이오드로부터 전하를 전달받는 제2 도전형의 센싱영역 및 상기 포토다이오드와 상기 센싱영역 사이에 전자운송을 위한 트랜지스터의 게이트 전극을 포함하는 이미지 센서에 있어서, 상기 제1 불순물 영역 내의 최대 광전하 농도층의 높이를 상기 트랜스퍼 트랜지스터의 채널 높이와 일치시키는데 그 특징이 있다. 또한 본 발명은, 트랜스퍼 트랜지스터의 게이트 전극과 맞닿는 기판 내에 함몰부를 형성하고, 상기 함몰부에 의해 트랜스퍼 트랜지스터 게이트 전극의 저면이 포토다이오드의 표면 보다 낮은 높이에 위치하도록 함으로써, 포토다이오드의 상기 제1 불순물 영역과 트랜스퍼 트랜지스터의 게이트 전극 사이의 전자운송통로를 짧게 하는데 그 다른 특징이 있다.

Description

전자운송 효율을 향상시킬 수 있는 이미지 센서 및 그 제조 방법{Image sensor capable of improving electron transfer and method for forming the same}

본 발명은 이미지 센서 제조 분야에 관한 것으로, 특히 포토다이오드에서 센싱영역으로 전자의 운송효율을 향상시킬 수 있는 이미지 센서 및 그 제조 방법에 관한 것이다.

이미지 센서(image sensor)는 1차원 또는 2차원 이상의 광학 정보를 전기신호로 변환하는 장치이다. 이미지 센서의 종류는 크게 나누어 촬상관과 고체 촬상 소자로 분류된다. 촬상관은 텔레비전을 중심으로 하여 화상처리기술을 구사한 계측, 제어, 인식 등에서 널리 상용되며 응용 기술이 발전되었다. 시판되는 고체 이미지 센서는 MOS(metal-oxide-semiconductor)형과 CCD(charge coupled device)형의 2종류가 있다.

CMOS 이미지 센서는 CMOS 제조 기술을 이용하여 광학적 이미지를 전기적 신호로 변환시키는 소자로서, 화소수 만큼 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력을 검출하는 스위칭 방식을 채용하고 있다. CMOS 이미지 센서는, 종래 이미지 센서로 널리 사용되고 있는 CCD 이미지센서에 비하여 구동 방식이 간편하고 다양한 스캐닝 방식의 구현이 가능하며, 신호처리 회로를 단일칩에 집적할 수 있어 제품의 소형화가 가능할 뿐만 아니라, 호환성의 CMOS 기술을 사용하므로 제조 단가를 낮출 수 있고, 전력 소모 또한 크게 낮다는 장점을 지니고 있다.

도 1은 4개의 트랜지스터와 2개의 캐패시턴스 구조로 이루어지는 CMOS 이미지센서의 단위화소를 보이는 회로도로서, 광감지를 위한 포토다이오드(PD)와 4개의NMOS트랜지스터로 구성되는 CMOS 이미지센서의 단위화소를 보이고 있다. 4개의 NMOS트랜지스터 중 트랜스퍼 트랜지스터(Tx)는 포토다이오드(PD)에서 생성된 광전하를 센싱영역(floating diffusion)으로 운송하는 역할을 하고, 리셋 트랜지스터(Rx)는 신호검출을 위해 상기 플로팅확산영역에 저장되어 있는 전하를 배출하는 역할을 하고, 드라이브 트랜지스터(Dx)는 소스팔로워(Source Follower)로서 역할하며, 셀렉트 트랜지스터(Sx)는 스위칭(Switching) 및 어드레싱(Addressing)을 위한 것이다. 도면에서 "Cf"는 센싱영역이 갖는 캐패시턴스를, "Cp"는 포토다이오드가 갖는 캐패시턴스를 각각 나타낸다.

이와 같이 구성된 이미지센서 단위화소에 대한 동작은 다음과 같이 이루어진다. 처음에는 리셋 트랜지스터(Rx), 트랜스퍼 트랜지스터(Tx) 및 셀렉트 트랜지스터(Sx)를 온(on)시켜 단위화소를 리셋시킨다. 이때 포토다이오드(PD)는 공핍되기 시작하여 캐패시턴스 Cp는 전하축적(carrier charging)이 발생하고, 센싱영역의 캐패시턴스 Cf는 공급전압 VDD 전압까지 전하축전된다. 그리고 트랜스퍼 트랜지스터(Tx)를 오프시키고 셀렉트 트랜지스터(Sx)를 온시킨 다음 리셋트랜지스터(Rx)를 오프시킨다. 이와 같은 동작 상태에서 단위화소 출력단(Out)으로부터 출력전압 V1을 읽어 버퍼에 저장시키고 난 후, 트랜스퍼 트랜지스터(Tx)를 온시켜 빛의 세기에 따라 변화된 캐패시턴스 Cp의 캐리어들을 캐패시턴스 Cf로 이동시킨 다음, 다시 출력단(Out)에서 출력전압 V2를 읽어들여 V1 - V2에 대한 아날로그 데이터를 디지털 데이터로 변경시키므로 단위화소에 대한 한 동작주기가 완료된다.

도 2는 종래 기술에 따른 이미지 센서의 포토다이오드, 센싱영역 및 트랜스퍼 트랜지스터의 게이트 전극을 보이는 단면도로서, p형 실리콘 기판(20)에 필드산화막(21)을 형성하고, 게이트 절연막(도시하지 않음) 및 트랜스퍼 트랜지스터의 게이트 전극(22)을 형성한 다음, 선택적 이온주입 공정을 실시하여 p형 실리콘 기판(20) 내에 포토다이오드의 n형 불순물 영역(24)을 형성하고, 게이트 전극(22) 측벽에 절연막 스페이서(23)를 형성한 다음, 선택적 이온주입 공정을 각각 실시하여 센싱영역(floating diffusion)을 이루는 n형 불순물 영역(26)을 형성하고, n형 불순물 영역(24) 상의 실리콘 기판(20) 내에 형성되어 p형 실리콘 기판(20) 및 n형 불순물 영역(24)과 함께 PNP 포토다이오드를 이루는 p형 불순물 영역(25)을 형성한 것을 보이고 있다. 도 2에서 A-A'는 포토다이오드의 n형 불순물 영역(24) 내의 최대 농도지점을 표시한다.

도 2에 보이는 종래 이미지 센서에서는 전하용량을 증대시키고 단파장에 대한 광감도를 향상시키기 위해 NP 구조의 포토다이오드 상부에 p형 불순물 영역(25)을 형성시킴으로써 PNP 구조의 포토다이오드를 형성한다. 상부의 p형 불순물 영역(25)은 n형 불순물 영역(24)을 완전히 공핍시키며, 실리콘 기판(20) 표면의 격자 결함 등에 의해 발생하는 노이즈성 전자가 n형 불순물 영역(24)에 모이는 것을 방지한다. 이러한 p형 불순물 영역(25) 내의 p형 불순물이 후속 열공정 진행에 의해 확산되어 포토다이오드의 n형 불순물 영역(24)에서 트랜스퍼 트랜지스터의 게이트 전극(22)에 이르는 전자운송 통로(X)에 전위장벽을 형성하는 경우 전위장벽을 넘지 못하는 전자에 대해서는 신호처리가 되지 않기 때문에 광감도를 저하시키는 문제점이 있다.

전자운송효율에 기인하는 또 다른 인자는 포토다이오드 내부의 n형 불순물 영역(24)의 농도분포이다. 종래의 이온주입 방법에 의해 n형 불순물 영역(24)을 형성하면 트랜스퍼 트랜지스터의 게이트 전극(22)에 가까운 n형 불순물 표면의 농도가 내부에 비해 낮게 된다. 이 경우 수광을 위해 포토다이오드를 공핍시키면 n형 불순물 영역(24) 중 트랜스퍼 트랜지스터의 게이트 전극(22)에 가까운 부분은 낮은 전위에서 빨리 공핍되고, 불순물 농도가 높은 n형 불순물 영역(24)의 내부에는 높은 전위에서 공핍되어 포토다이오드 내부의 n형 불순물 영역(24)에 전위 우물(potential well)이 형성된다. 따라서 전자를 트랜스퍼 트랜지스터의 게이트 전극(22) 하부의 채널(도시하지 않음)을 통해 센싱영역(26)으로 완전히 전송하기 위해서는 n형 불순물 영역(24)에서 형성되는 전위우물에 의한 자체 전위장벽을 극복하여야 한다. 그런데 종래와 같이 n형 불순물 영역(24) 내의 최고농도를 갖는 지점(A-A')이 트랜스퍼 트랜지스터의 게이트 전극(22)에서 멀리 위치하는 경우에는 n형 불순물 영역(24)에 미치는 트랜스퍼 게이트 전극(22) 전위의 영향이 약해지기 때문에 n형 불순물 영역(24)에 전자전송에 유리한 전위구배를 형성시키는데 어려움이 있다.

상기와 같은 문제점을 해결하기 위한 본 발명은 포토다이오드의 n형 불순물 영역과 트랜스퍼 트랜지스터 게이트 전극 사이의 거리를 감소시켜 포토다이오드 내에 전자전송에 유리한 전위구배를 형성할 수 있으며, n형 불순물 영역 내의 최대광전하 농도층 높이와 트랜스퍼 트랜지스터의 채널 높이를 일치시켜 포토다이오드의 n형 불순물 영역으로부터 센싱영역으로 전자의 전송효율을 증가시킬 수 있는 이미지 센서 및 그 제조 방법을 제공하는데 목적이 있다.

도 1은 종래 기술에 따른 CMOS 이미지 센서의 단위화소 구조를 개략적으로 보이는 단면도,

도 2는 종래 기술에 따른 CMOS 이미지 센서의 포토다이오드 영역, 센싱영역 및 트랜스퍼 트랜지스터의 구조를 보이는 단면도,

도 3a 내지 도 3c는 본 발명의 실시예에 따른 CMOS 이미지 센서 제조 공정 단면도.

*도면의 주요부분에 대한 도면 부호의 설명*

31, 31a: 필드산화막 32: 게이트 전극

33: n형 불순물 영역 34: p형 불순물 영역

35: 스페이서 36: 센싱영역

상기와 같은 목적을 달성하기 위한 본 발명은, 제1 도전형의 반도체 기판, 상기 제1 도전형 반도체 기판 내에 형성된 제2 도전형의 제1 불순물 영역, 상기 제1 불순물 영역 상의 상기 반도체 기판 내에 형성된 제1 도전형의 제2 불순물 영역으로 이루어지는 포토다이오드, 상기 포토다이오드로부터 전하를 전달받는 제2 도전형의 센싱영역 및 상기 포토다이오드와 상기 센싱영역 사이의 상기 반도체 기판 상에 트랜스퍼 트랜지스터의 게이트 전극을 포함하는 이미지 센서에 있어서, 상기 제1 불순물 영역 내의 최대 광전하 농도층의 높이가 상기 트랜스퍼 트랜지스터의 채널 높이와 일치하는 것을 특징으로 하는 이미지 센서를 제공한다.

또한 상기 목적을 달성하기 위한 본 발명은, 제1 도전형의 반도체 기판; 상기 제1 도전형 반도체 기판 내에 형성된 제2 도전형의 제1 불순물 영역; 상기 제1 불순물 영역 상의 상기 반도체 기판 내에 형성되어, 상기 반도체 기판 및 상기 제1 불순물 영역과 함께 포토다이오드를 이루는 제1 도전형의 제2 불순물 영역; 상기 반도체 기판 내에 상기 포토다이오드와 이격되어 형성된 제2 도전형의 제3 불순물 영역으로 이루어지는 센싱영역; 및 상기 포토다이오드와 상기 센싱영역 사이의 상기 반도체 기판 상에 형성되며 그 하부의 상기 반도체 기판 내에 상기 포토다이오드의 최대 광전하 농도층 높이와 동일한 높이의 채널을 유기하는 게이트 전극을 포함하는 이미지 센서를 제공한다.

또한 상기 목적을 달성하기 위한 본 발명은, 제1 도전형의 반도체 기판에 소자분리를 위한 제1 절연막 패턴을 형성하면서 트랜스퍼 트랜지스터의 게이트 전극 영역에 제2 절연막 패턴을 형성하는 제1 단계; 상기 제2 절연막 패턴을 제거하여 상기 게이트 전극 영역의 상기 반도체 기판 표면에 함몰부를 형성하는 제2 단계; 상기 함몰부에 따라 그 저면이 정의되는 게이트 전극을 형성하는 제3 단계; 상기 게이트 전극 일단의 상기 반도체 기판 내에 제2 도전형의 제1 불순물 영역을 형성하는 제4 단계; 상기 제1 불순물 영역 상의 상기 반도체 기판 내에 형성되어, 상기 반도체 기판, 상기 제1 불순물 영역과 함께 포토다이오드를 이루며 그 표면의 높이가 상기 게이트 전극의 저면보다 높은 제1 도전형의 제2 불순물 영역을 형성하는 제5 단계; 및 상기 게이트 전극 타단의 상기 반도체 기판 내에 제2 도전형의 제3 불순물 영역으로 이루어지는 센싱영역을 형성하는 제6 단계를 포함하는 이미지 센서 제조 방법을 제공한다.

본 발명은 제1 도전형의 반도체 기판, 상기 제1 반도체 기판 내에 형성된 제2 도전형의 제1 불순물 영역, 상기 제1 불순물 영역 상의 상기 반도체 기판 내에 형성된 제1 도전형의 제2 불순물 영역으로 이루어지는 포토다이오드, 상기 포토다이오드로부터 전하를 전달받는 제2 도전형의 센싱영역 및 상기 포토다이오드와 상기 센싱영역 사이에 전자운송을 위한 트랜지스터의 게이트 전극을 포함하는 이미지센서에 있어서, 상기 제1 불순물 영역 내의 최대 광전하 농도층의 높이를 상기 트랜스퍼 트랜지스터의 채널 높이와 일치시키는데 그 특징이 있다. 즉, 소자 동작시 포토다이오드 내에 최후로 피닝(pinning)되는 지점의 높이가 상기 트랜스퍼 트랜지스터의 채널 높이와 일치되도록 한다.

또한 본 발명은, 트랜스퍼 트랜지스터의 게이트 전극과 중첩되는 반도체 기판 내에 함몰부를 형성하고, 상기 함몰부에 의해 트랜스퍼 트랜지스터의 게이트 전극의 저면이 상기 제2 불순물 영역의 표면 보다 낮은 높이에 위치하도록 함으로써, 포토다이오드의 상기 제1 불순물 영역과 트랜스퍼 트랜지스터의 게이트 전극 사이의 전자운송통로를 짧게 하는데 그 다른 특징이 있다.

본 발명에 의해 상기 제1 불순물 영역과 트랜스퍼 트랜지스터 게이트 사이의 전자운송통로에 형성되는 전위장벽으로 인한 전자운송 효율 저하를 방지하고, 상기 제1 불순물 영역의 내부와 표면간의 농도차에 의해 발생하는 자체 전위장벽에 미치는 트랜스퍼 트랜지스터의 게이트 전극 전위의 영향력을 증가시켜 제1 불순물 영역 내에 전자운송에 유리한 전위구배(fringing field)를 형성할 수 있다.

이하 첨부된 도면 도 3a 내지 도 3c를 참조하여 본 발명의 실시예에 따른 이미지 센서 제조 방법을 설명한다.

먼저 도 3a에 도시한 바와 같이, p형 실리콘 기판(30)의 소자분리 영역과 트랜스퍼 트랜지스터의 게이트 전극 영역에 각각 필드산화막(31, 31a)을 형성한다.

다음으로 도 3b에 보이는 바와 같이, 상기 트랜스퍼 트랜지스터의 게이트 전극 영역에 형성된 필드산화막(31a)을 제거하여 트랜스퍼 트랜지스터 게이트 전극 영역의 상기 실리콘 기판(30)에 함몰부를 형성하고, 게이트 절연막(도시하지 않음)을 형성한 다음, 상기 게이트 절연막 상에 상기 함몰부에 따라 그 저면 형상이 정의되는 게이트 전극(32)을 형성한다. 이어서, 순차적으로 선택적 이온주입 공정을 실시하여 실리콘 기판(30) 내에 n형 불순물 영역(33)을 형성하고, 상기 n형 불순물 영역(33) 상의 상기 실리콘 기판(30) 내에 p형 불순물 영역(34)을 형성한다. 상기 n형 불순물 영역(33) 형성시 최대 농도층의 높이가 트랜스퍼 트랜지스터의 채널에 일치할 수 있는 조건으로 이온주입 공정을 실시한다.

이어서 도 3c에 보이는 바와 같이, 전체 구조 상에 산화막을 증착하고 전면식각을 실시하여 트랜스퍼 트랜지스터의 게이트 전극(32) 측벽에 산화막 스페이서(35)를 형성한 다음, n형 불순물을 이온주입하여 센싱영역(36)을 형성한다.

전술한 과정에 따라, p형 실리콘 기판(30), 상기 n형 불순물 영역(33)과 상기 p형 불순물 영역(34)으로 이루어지는 포토다이오드의 상기 p형 불순물 영역(34) 표면의 높이보다 상기 트랜스퍼 트랜지스터의 게이트 전극(32) 저면이 낮게 형성되고, 그에 의해 포토다이오드의 n형 불순물 영역(33)과 트랜스퍼 트랜지스터의 게이트 전극(22) 사이의 전자운송통로가 보다 가까와진다. 따라서, n형 불순물 영역(33) 내의 최고농도를 갖는 지점(A-A')과 트랜스퍼 트랜지스터의 게이트 전극(32) 사이의 전자운송통로(X)가 p형 불순물 영역(34)으로부터 멀리 형성되도록 할 수 있고, 트랜스퍼 트랜지스터의 동작시 n형 불순물 영역(33)과 트랜스퍼 트랜지스터의 게이트 전극(22) 사이에서 발생되는 전위장벽은 전자운송 효율을 향상시킬 수 있도록 전위구배되어 n형 불순물 영역(33)의 전자는 트랜스퍼 트랜지스터 게이트 전극(22) 하부의 채널로 쉽게 운송될 수 있다. 또한, n형 불순물 영역(33)의 최대농도층의 높이와 트랜스퍼 트랜지스터의 채널 높이를 같게 함으로써 전자운송 효율을 보다 증가시킬 수 있다. 즉, 소자 동작시 포토다이오드 내에 최후로 피닝(pinning)되는 지점의 높이가 상기 트랜스퍼 트랜지스터의 채널 높이와 일치되도록 한다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

상기와 같이 이루어지는 본 발명은 트랜스퍼 트랜지스터 게이트 전극의 저면을 포토다이오드 표면 보다 낮게 형성함으로써, 포토다이오드 n형 불순물 영역의 최대 농도를 갖는 부분과 트랜스퍼 트랜지스터의 게이트 전극 사이의 전자운송통로를 감소시킬 수 있고, 트랜스퍼 트랜지스터의 동작시 게이트 전극 전위의 영향을 직접 포토다이오드의 n형 불순물 영역이 미치게 할 수 있어 그 내부의 전위구배를 전자운송 효율을 향상시키는 방향으로 발달시킬 수 있다. 또한, 전자운송 통로가 p형 불순물층과 떨어져서 형성되기 때문에 p형 불순물층에 의해 발생되는 전위장벽의 영향도 피할 수 있고, 포토다이오드 n형 불순물 영역의 최대 농도층과 트랜스퍼 트랜지스터의 채널이 같은 높이를 이루도록 할 수 있다. 이에 따라, 전자의 전송효율을 향상시킬 수 있다.

Claims (6)

1. 제1 도전형의 반도체 기판, 상기 제1 도전형 반도체 기판 내에 형성된 제2 도전형의 제1 불순물 영역, 상기 제1 불순물 영역 상의 상기 반도체 기판 내에 형성된 제1 도전형의 제2 불순물 영역으로 이루어지는 포토다이오드, 상기 포토다이오드로부터 전하를 전달받는 제2 도전형의 센싱영역 및 상기 포토다이오드와 상기 센싱영역 사이의 상기 반도체 기판 상에 트랜스퍼 트랜지스터의 게이트 전극을 포함하는 이미지 센서에 있어서,

   상기 제1 불순물 영역 내의 최대 광전하 농도층의 높이가 상기 트랜스퍼 트랜지스터의 채널 높이와 일치하는 것을 특징으로 하는 이미지 센서.
2. 제 1 항에 있어서,

   상기 트랜스퍼 트랜지스터의 게이트 전극의 저면은 상기 제2 불순물 영역의 표면 보다 낮은 높이에 위치하는 것을 특징으로 하는 이미지 센서.
3. 이미지 센서에 있어서,

   제1 도전형의 반도체 기판;

   상기 제1 도전형 반도체 기판 내에 형성된 제2 도전형의 제1 불순물 영역;

   상기 제1 불순물 영역 상의 상기 반도체 기판 내에 형성되어, 상기 반도체 기판 및 상기 제1 불순물 영역과 함께 포토다이오드를 이루는 제1 도전형의 제2 불순물 영역;

   상기 반도체 기판 내에 상기 포토다이오드와 이격되어 형성된 제2 도전형의 제3 불순물 영역으로 이루어지는 센싱영역; 및

   상기 포토다이오드와 상기 센싱영역 사이의 상기 반도체 기판 상에 형성되며 그 하부의 상기 반도체 기판 내에 상기 포토다이오드의 최대 광전하 농도층 높이와 동일한 높이의 채널을 유기하는 게이트 전극

   을 포함하는 이미지 센서.
4. 제 3 항에 있어서,

   상기 게이트 전극의 저면은 상기 제2 불순물 영역의 표면보다 낮은 것을 특징으로 하는 이미지 센서.
5. 이미지 센서 제조 방법에 있어서,

   제1 도전형의 반도체 기판에 소자분리를 위한 제1 절연막 패턴을 형성하면서 트랜스퍼 트랜지스터의 게이트 전극 영역에 제2 절연막 패턴을 형성하는 제1 단계;

   상기 제2 절연막 패턴을 제거하여 상기 게이트 전극 영역의 상기 반도체 기판 표면에 함몰부를 형성하는 제2 단계;

   상기 함몰부에 따라 그 저면이 정의되는 게이트 전극을 형성하는 제3 단계;

   상기 게이트 전극 일단의 상기 반도체 기판 내에 제2 도전형의 제1 불순물 영역을 형성하는 제4 단계;

   상기 제1 불순물 영역 상의 상기 반도체 기판 내에 형성되어, 상기 반도체 기판, 상기 제1 불순물 영역과 함께 포토다이오드를 이루며 그 표면의 높이가 상기 게이트 전극의 저면보다 높은 제1 도전형의 제2 불순물 영역을 형성하는 제5 단계; 및

   상기 게이트 전극 타단의 상기 반도체 기판 내에 제2 도전형의 제3 불순물 영역으로 이루어지는 센싱영역을 형성하는 제6 단계

   를 포함하는 이미지 센서 제조 방법.
6. 제 5 항에 있어서,

   상기 제4 단계에서,

   상기 제1 불순물 영역의 최대 농도층의 높이를 상기 게이트 전극 하부에 유기되는 채널층의 높이와 동일하게 형성하는 것을 특징으로 하는 이미지 센서 제조 방법.