KR100788213B1 - 전자소자 내장형 인쇄회로기판의 제조방법 - Google Patents

전자소자 내장형 인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR100788213B1
KR100788213B1 KR1020060115399A KR20060115399A KR100788213B1 KR 100788213 B1 KR100788213 B1 KR 100788213B1 KR 1020060115399 A KR1020060115399 A KR 1020060115399A KR 20060115399 A KR20060115399 A KR 20060115399A KR 100788213 B1 KR100788213 B1 KR 100788213B1
Authority
KR
South Korea
Prior art keywords
electronic device
hole
tape
manufacturing
core substrate
Prior art date
Application number
KR1020060115399A
Other languages
English (en)
Inventor
김승구
유제광
이두환
김문일
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060115399A priority Critical patent/KR100788213B1/ko
Priority to JP2007283566A priority patent/JP2008131039A/ja
Priority to US11/984,210 priority patent/US20080115349A1/en
Priority to CN2007101655867A priority patent/CN101188915B/zh
Application granted granted Critical
Publication of KR100788213B1 publication Critical patent/KR100788213B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68309—Auxiliary support including alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

전자소자 내장형 인쇄회로기판의 제조방법이 개시된다. (a) 표면에 회로패턴이 형성된 코어기판에 관통홀을 천공하는 단계, (b) 코어기판의 일측에 테이프를 부착하고, 전자소자를 관통홀의 노출된 테이프에 부착하는 단계, (c) 관통홀과 전자소자 사이의 일부 공극에 접착제를 충진하여 전자소자를 고정하는 단계, (d) 테이프를 제거하는 단계, 및 (e) 코어기판의 양측에 절연재를 일괄 적층하여 관통홀과 전자소자 사이의 나머지 공극을 절연재의 일부로 채우는 단계를 포함하는 전자소자 내장형 인쇄회로기판의 제조방법은 이종 재료를 최소한으로 사용하여 전자소자를 내장함으로써 인쇄회로기판의 휨을 방지할 수 있다.
공극, 테이프, 코어기판, 전자소자

Description

전자소자 내장형 인쇄회로기판의 제조방법{Manufacturing method of electronic components embedded PCB}
도 1은 본 발명의 바람직한 일 실시예에 따른 전자소자 내장형 인쇄회로기판의 제조방법의 순서도.
도 2는 본 발명의 바람직한 일 실시예에 따른 전자소자 내장형 인쇄회로기판의 제조방법의 공정도.
도 3과 4는 본 발명의 바람직한 일 실시예에 따른 전자소나 내장형 인쇄회로기판의 평면도.
<도면의 주요 부분에 대한 부호의 설명>
20: 코어기판 21a: 절연층
21: 회로패턴 22: 관통홀
23: 테이프 24: 전자소자
24a: 패드 25: 접착제
26: 절연재
본 발명은 전자소자 내장형 인쇄회로기판의 제조방법에 관한 것이다.
휴대용 전자기기의 소형화에 따라 전자 부품의 실장면적이 감소하고 있다. IC패키지에서는 수동소자와의 동시 실장을 통한 SIP(System In Package)로 모듈화되고 있으며 패키지의 고밀도화의 필요성에 의해 능동소자나 수동소자를 위로 쌓아 올리는 3D패키지가 실장면적 감소에 효과적이다.
그러나 표면 실장으로는 소형화에 한계가 있으므로 능동형이나 수동형 전자소자의 기판 내 내장을 통해 더 높은 소형 고밀도화를 구현할 수 있다. 전자소자 내장형 기판을 제조하는 대표적인 방법을 설명하면 다음과 같다.
우선 동박적층판에 전자소자가 내장될 위치에 관통홀을 천공한다. 이후 관통홀 일면을 테이프로 부착하고, 관통홀 내부에 노출된 테이프의 접착면에 전자소자를 부착한다. 다음으로 관통홀의 나머지 부분을 충진재로 충진하고, 충진재가 경화되면 테이프를 제거한다. 테이프가 제거된 면에는 전자소자의 전기 접점이 노출되는 데, 이러한 노출된 전기 접점과 회로 패턴을 연결하기 위해서 무전해 도금 및 전해 도금의 과정을 거친다. 무전해 도금은 충진재가 비전도성이기 때문에 추가되는 공정이다. 도금 공정이 끝나면 회로 패턴 형성공정이 진행된다.
그러나 상기 공정에서 관통홀에 전자소자를 삽입한 뒤 충진재로 관통홀을 채우는 방법은 이종의 물질이 서로 경계면에 접하고 있어, 물리적 환경 변화에 따라 기판이 휘는 등의 부작용이 발생한다.
본 발명은 이종 재료를 최소한으로 사용하여 전자소자를 내장하더라도 기판의 휨이 최소화 되는 전자소자 내장형 인쇄회로기판의 제조방법을 제공한다.
본 발명의 일 측면에 따르면, (a) 표면에 회로패턴이 형성된 코어기판에 관통홀을 천공하는 단계, (b) 코어기판의 일측에 테이프를 부착하고, 전자소자를 관통홀의 노출된 테이프에 부착하는 단계, (c) 관통홀과 전자소자 사이의 일부 공극에 접착제를 충진하여 전자소자를 고정하는 단계, (d) 테이프를 제거하는 단계, 및 (e) 코어기판의 양측에 절연재를 일괄 적층하여 관통홀과 전자소자 사이의 나머지 공극을 절연재의 일부로 채우는 단계를 포함하는 전자소자 내장형 인쇄회로기판의 제조방법이 제공된다.
상기 단계 (e) 이후에, 절연재 표면에 회로패턴을 형성하는 단계를 더 포함할 수 있다.
이하, 본 발명에 따른 전자소자 내장형 인쇄회로기판의 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 바람직한 일 실시예에 따른 전자소자 내장형 인쇄회로기판 의 제조방법의 순서도이며, 도 2는 본 발명의 바람직한 일 실시예에 따른 전자소자 내장형 인쇄회로기판의 제조방법의 공정도이다. 도 2를 참조하면, 코어기판(20), 절연층(21a), 회로패턴(21, 29), 관통홀(22), 테이프(23), 전자소자(24), 패드(24a), 접착제(25), 절연재(26)가 도시되어 있다.
도 1의 S11은 표면에 회로패턴(21)이 형성된 코어기판(20)에 관통홀(22)을 천공하는 단계로서, 도 2의 (a)는 이에 상응하는 공정이다. 코어기판(20)은 절연층(21a)의 표면에 회로패턴(21)이 형성된 형태이다. 회로패턴(21)은 서브트렉티브(subtractive), 세미 에디티브(semi-additive) 등과 같이 일반적인 공법으로 형성된다. 관통홀(22)은 코어기판(20)에 전자소자(24)가 실장될 위치를 선별하여 천공한다. 천공방법은 기계적인 드릴을 이용하는 것이 좋다.
도 1의 S12는 코어기판(20)의 일측에 테이프를 부착하고, 전자소자(24)를 관통홀(22)의 노출된 테이프(23)에 부착하는 단계로서, 도 2의 (b), (c)는 이에 상응하는 공정이다. 테이프(23)는 관통홀(22)의 일측을 차단한 뒤, 전자소자(24)가 접착제(25)에 의해서 고정되기전에 임시적으로 고정시키기 위한 재료이다. 전자소자(24)는 관통홀(22)로 삽입되는데, 이때 패드(24a)가 테이프(23)와 접촉되도록 삽입하는 것이 좋다.
도 1의 S13은 관통홀(22)과 전자소자(24) 사이의 일부 공극(27)에 접착제(25)를 충진하여 상기 전자소자(24)를 고정하는 단계이며, S14는 테이프(23)를 제거하는 단계로서, 도 2의 (d), (e)는 이에 상응하는 공정이다. 접착제(25)는 절연층(21a)의 재질과는 상이한 것으로서, 이종 재료는 열팽창 계수가 다르므로 외부 열에 노출될 경우 기판이 휠 수 있는 원인이 된다. 이는 제품의 신뢰성에 상당한 악영향을 미친다. 따라서, 이러한 이종 재료간의 접촉을 최소화하는 것이 중요하다. 본 공정의 접착제(25)는 전자소자(24)를 관통홀(22)에서 일정 시간만 고정하는 역할을 해주면 된다. 따라서, 전자소자(24)와 관통홀(22)의 공극을 모두 접착제(25)로 충진할 필요는 없고, 전자소자(24)가 임시적으로 고정될 정도만 사용되면 된다. 따라서, 일부 공극(27)에만 접착제(25)가 충진된다. 본 실시예와 같이 전자소자(24)를 고정할 경우 접착제(25)의 사용량이 작기 때문에 이종 재료간 발생할 수 있는 문제는 줄어든다. 도 3과 도 4는 각각 공극(27)의 2지점과 4지점에 접착제(25)를 충진하여 전자소자(24)를 고정하는 형태를 보여준다.
접착제(25)가 충분히 경화되면, 테이프(23)를 제거한다. 테이프(23)는 천공홀(22)에 전자소자(24)를 고정하기 위하여 사용되는 일시적인 재료로서 이후의 공정을 위하여 제거하는 것이 좋다.
도 1의 S15는 코어기판(20)의 양측에 절연재(26)를 일괄 적층하여 관통홀(22)과 전자소자(24) 사이의 나머지 공극(27)을 절연재(26)의 일부로 채우는 단계로서, 도 2의 (f), (g)는 이에 상응하는 공정이다. 또한, 절연재(26)는 비교적 흐름이 좋은 레진의 함량이 높은 것이 좋다. 따라서, 열을 가하여 압착할 경우 절연재(26)의 일부인 레진이 나머지 공극(27)으로 흘러 들어가 채우는 것이 좋다. 이후, 온도를 낮추면 절연층(26)은 경화되고, 공극(27)으로 흘러 들어간 레진도 경화되어 전자소자(24)는 안정적으로 고정된다.
이후, 도 2의 (h)와 같이 절연재(26)의 표면에 추가적으로 회로패턴(29)을 형성할 수 있다.
본 발명의 기술 사상이 상술한 실시예에 따라 구체적으로 기술되었으나, 상술한 실시예는 그 설명을 위한 것이지 그 제한을 위한 것이 아니며, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기와 같은 구성을 갖는 본 발명에 의하면, 전자소자를 인쇄회로기판에 내장할 때 최소한의 접착제를 이용하여 고정하기 때문에, 이종 재료를 사용하여 전자소자를 내장할 때 발생하는 기판의 휨(wrapage)를 방지할 수 있다.

Claims (2)

  1. (a) 표면에 회로패턴이 형성된 코어기판에 관통홀을 천공하는 단계:
    (b) 상기 코어기판의 일측에 테이프를 부착하고, 전자소자를 상기 관통홀의 노출된 상기 테이프에 부착하는 단계;
    (c) 상기 관통홀과 상기 전자소자 사이의 일부 공극에 접착제를 충진하여 상기 전자소자를 고정하는 단계;
    (d) 상기 테이프를 제거하는 단계; 및
    (e) 상기 코어기판의 양측에 절연재를 일괄 적층하여 상기 관통홀과 상기 전자소자 사이의 나머지 공극을 상기 절연재의 일부로 채우는 단계를 포함하는 전자소자 내장형 인쇄회로기판의 제조방법.
  2. 제 1항에 있어서,
    상기 단계 (e) 이후에, 상기 절연재 표면에 회로패턴을 형성하는 단계를 더 포함하는 전자소자 내장형 인쇄회로기판의 제조방법.
KR1020060115399A 2006-11-21 2006-11-21 전자소자 내장형 인쇄회로기판의 제조방법 KR100788213B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060115399A KR100788213B1 (ko) 2006-11-21 2006-11-21 전자소자 내장형 인쇄회로기판의 제조방법
JP2007283566A JP2008131039A (ja) 2006-11-21 2007-10-31 電子素子内蔵型印刷回路基板の製造方法
US11/984,210 US20080115349A1 (en) 2006-11-21 2007-11-14 Method of manufacturing a component-embedded printed circuit board
CN2007101655867A CN101188915B (zh) 2006-11-21 2007-11-19 制造元件嵌入式印刷电路板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060115399A KR100788213B1 (ko) 2006-11-21 2006-11-21 전자소자 내장형 인쇄회로기판의 제조방법

Publications (1)

Publication Number Publication Date
KR100788213B1 true KR100788213B1 (ko) 2007-12-26

Family

ID=39147865

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060115399A KR100788213B1 (ko) 2006-11-21 2006-11-21 전자소자 내장형 인쇄회로기판의 제조방법

Country Status (4)

Country Link
US (1) US20080115349A1 (ko)
JP (1) JP2008131039A (ko)
KR (1) KR100788213B1 (ko)
CN (1) CN101188915B (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100992664B1 (ko) 2009-03-03 2010-11-05 주식회사 코리아써키트 회로기판 제조방법
KR101084776B1 (ko) 2010-08-30 2011-11-21 삼성전기주식회사 전자소자 내장 기판 및 그 제조방법
KR101208378B1 (ko) 2010-03-31 2012-12-05 이비덴 가부시키가이샤 배선판 및 배선판의 제조 방법
US8466372B2 (en) 2008-09-30 2013-06-18 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
KR101440327B1 (ko) * 2013-02-19 2014-09-15 주식회사 심텍 칩 내장형 임베디드 인쇄회로기판 및 그 제조방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100969438B1 (ko) 2008-07-03 2010-07-14 삼성전기주식회사 전자소자 내장 인쇄회로기판의 제조방법
WO2010018708A1 (ja) * 2008-08-12 2010-02-18 株式会社村田製作所 部品内蔵モジュールの製造方法及び部品内蔵モジュール
KR101055471B1 (ko) * 2008-09-29 2011-08-08 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR101117155B1 (ko) * 2010-07-01 2012-03-07 삼성전기주식회사 임베디드 기판 제조방법
KR101075645B1 (ko) 2010-08-18 2011-10-21 삼성전기주식회사 임베디드 회로기판의 제조 방법
KR101283821B1 (ko) * 2011-05-03 2013-07-08 엘지이노텍 주식회사 인쇄회로기판의 제조 방법
JP2013074178A (ja) * 2011-09-28 2013-04-22 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法
US8957320B2 (en) 2011-10-11 2015-02-17 Ibiden Co., Ltd. Printed wiring board
US9281260B2 (en) * 2012-03-08 2016-03-08 Infineon Technologies Ag Semiconductor packages and methods of forming the same
CN103635028B (zh) * 2012-08-22 2017-02-08 健鼎（无锡）电子有限公司 埋入式元件电路板与其制作方法
KR102042033B1 (ko) * 2012-10-30 2019-11-08 엘지이노텍 주식회사 칩 실장형 인쇄회로기판 및 그 제조방법
JP2015015350A (ja) * 2013-07-04 2015-01-22 株式会社ジェイテクト 半導体装置
CN103491719B (zh) * 2013-09-22 2017-01-18 Tcl通讯（宁波）有限公司 一种pcb板及pcb板埋入被动元件的方法
JP2016111359A (ja) * 2014-12-05 2016-06-20 サムソン エレクトロ−メカニックス カンパニーリミテッド． 電子部品内蔵印刷回路基板及びその製造方法
KR102619466B1 (ko) 2016-06-13 2024-01-02 삼성전자주식회사 팬 아웃 패널 레벨 패키지의 제조 방법 및 그에 사용되는 캐리어 테이프 필름
CN112201652A (zh) * 2019-07-07 2021-01-08 深南电路股份有限公司 线路板及其制作方法
CN110461090B (zh) * 2019-08-05 2021-07-16 华为技术有限公司 电路组件以及电子设备
CN111330799B (zh) * 2020-03-03 2021-06-29 深圳市华成泰科技有限公司 一种智能柔性片式电感印刷生产线

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324958A (ja) 2001-04-25 2002-11-08 Sony Corp プリント配線板と、その製造方法
KR100498975B1 (ko) 2002-12-30 2005-07-01 삼성전기주식회사 인쇄회로기판 제조 공정 중에 비아홀 내에 ｅｍｃ가침입하지 않는 패키지 및 그 제조 방법
KR100643334B1 (ko) 2005-11-09 2006-11-10 삼성전기주식회사 소자 내장 인쇄회로기판 및 그 제조방법
KR100648971B1 (ko) 2005-10-05 2006-11-27 삼성전기주식회사 임베디드 인쇄회로기판의 제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0236037U (ko) * 1988-08-31 1990-03-08
US5094969A (en) * 1989-09-14 1992-03-10 Litton Systems, Inc. Method for making a stackable multilayer substrate for mounting integrated circuits
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
JP2001251056A (ja) * 2000-03-03 2001-09-14 Sony Corp プリント配線基板の製造方法
US7855342B2 (en) * 2000-09-25 2010-12-21 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
US20050155957A1 (en) * 2001-02-26 2005-07-21 John Gregory Method of forming an opening or cavity in a substrate for receiving an electronic component
JP2002329803A (ja) * 2001-04-27 2002-11-15 Mitsubishi Electric Corp 電子回路モジュールおよびその製造方法
FI115285B (fi) * 2002-01-31 2005-03-31 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja kontaktin muodostamiseksi
JP4167001B2 (ja) * 2002-04-15 2008-10-15 日本特殊陶業株式会社 配線基板の製造方法
KR100643935B1 (ko) * 2005-06-30 2006-11-10 삼성전기주식회사 병렬 칩 내장 인쇄회로기판 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324958A (ja) 2001-04-25 2002-11-08 Sony Corp プリント配線板と、その製造方法
KR100498975B1 (ko) 2002-12-30 2005-07-01 삼성전기주식회사 인쇄회로기판 제조 공정 중에 비아홀 내에 ｅｍｃ가침입하지 않는 패키지 및 그 제조 방법
KR100648971B1 (ko) 2005-10-05 2006-11-27 삼성전기주식회사 임베디드 인쇄회로기판의 제조방법
KR100643334B1 (ko) 2005-11-09 2006-11-10 삼성전기주식회사 소자 내장 인쇄회로기판 및 그 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8466372B2 (en) 2008-09-30 2013-06-18 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
KR100992664B1 (ko) 2009-03-03 2010-11-05 주식회사 코리아써키트 회로기판 제조방법
KR101208378B1 (ko) 2010-03-31 2012-12-05 이비덴 가부시키가이샤 배선판 및 배선판의 제조 방법
KR101084776B1 (ko) 2010-08-30 2011-11-21 삼성전기주식회사 전자소자 내장 기판 및 그 제조방법
KR101440327B1 (ko) * 2013-02-19 2014-09-15 주식회사 심텍 칩 내장형 임베디드 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
CN101188915A (zh) 2008-05-28
JP2008131039A (ja) 2008-06-05
CN101188915B (zh) 2012-03-28
US20080115349A1 (en) 2008-05-22

Similar Documents

Publication Publication Date Title
KR100788213B1 (ko) 전자소자 내장형 인쇄회로기판의 제조방법
KR100965339B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
US8261435B2 (en) Printed wiring board and method for manufacturing the same
KR101015704B1 (ko) 칩 내장 인쇄회로기판 및 그 제조방법
KR102163039B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
KR101601815B1 (ko) 임베디드 기판, 인쇄회로기판 및 그 제조 방법
JP5955023B2 (ja) 部品内蔵印刷配線板及びその製造方法
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
JP6795137B2 (ja) 電子素子内蔵型印刷回路基板の製造方法
KR100820633B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
KR100747022B1 (ko) 임베디드 인쇄회로기판 및 그 제작방법
US20160081191A1 (en) Printed circuit board and manufacturing method thereof
KR20160126290A (ko) 인쇄회로기판, 반도체 패키지 및 그 제조방법
KR20160090637A (ko) 인쇄회로기판 및 그 제조방법
KR20090096809A (ko) 반도체 부품 내장형 인쇄회로기판 제조 방법
EP2897447A1 (en) Method for manufacturing embedded component substrate, and embedded component substrate manufactured using this method
KR100648971B1 (ko) 임베디드 인쇄회로기판의 제조방법
KR100728748B1 (ko) 임베디드 인쇄회로기판 제조방법
JP2019067858A (ja) プリント配線板及びその製造方法
KR100972431B1 (ko) 임베디드 인쇄회로기판 및 그 제조방법
KR100699237B1 (ko) 임베디드 인쇄회로기판 제조방법
KR20160097801A (ko) 인쇄회로기판 및 그 제조방법
KR100725481B1 (ko) 전자 소자 내장형 인쇄회로기판 및 그 제조 방법
KR20140060517A (ko) 부품 내장 기판의 제조 방법 및 이를 이용한 부품 내장 기판
KR101609268B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee