KR100786970B1 - Method for forming buried contact electrode of semiconductor device having pn junction and optoelectronic semiconductor device using the same - Google Patents
Method for forming buried contact electrode of semiconductor device having pn junction and optoelectronic semiconductor device using the same Download PDFInfo
- Publication number
- KR100786970B1 KR100786970B1 KR20060092997A KR20060092997A KR100786970B1 KR 100786970 B1 KR100786970 B1 KR 100786970B1 KR 20060092997 A KR20060092997 A KR 20060092997A KR 20060092997 A KR20060092997 A KR 20060092997A KR 100786970 B1 KR100786970 B1 KR 100786970B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- semiconductor device
- optoelectronic semiconductor
- junction diode
- manufacturing
- Prior art date
Links
Images
Abstract
본 발명은 (a) p-n 접합 다이오드의 적어도 일측면(一側面)을 깊이 방향으로 식각 처리하여, 일정 배열을 갖는 연속적(continuous), 비연속적(isolated) 또는 이들의 혼합 형태의 전극 패턴 홈을 복수 개 형성하는 단계; (b) 상기 형성된 홈에 도전성 투명 입자(transparent conducting particle)가 포함된 도전성 잉크를 잉크젯(Inkjet)을 통해 충전(充塡)시킨 후 열처리하여 매립형 투명 전극을 형성하는 단계를 포함하는 p-n 접합 다이오드(p-n junction diode)를 구비하는 광전자 반도체 소자의 제조방법 및 상기 광전자 반도체 소자, 상기 광전자 반도체 소자를 제조하기 위한 제조장치를 제공한다. According to the present invention, (a) at least one side surface of a pn junction diode is etched in a depth direction, thereby forming a plurality of electrode pattern grooves in a continuous, discontinuous or mixed form having a predetermined arrangement. Forming a dog; (b) a pn junction diode comprising the step of filling a conductive ink including transparent conducting particles in the formed groove through an inkjet and then heat-treating to form a buried transparent electrode; A method of manufacturing an optoelectronic semiconductor device having a pn junction diode, and the optoelectronic semiconductor device, and a manufacturing apparatus for manufacturing the optoelectronic semiconductor device.
본 발명에서는 매립 투명 전극으로 인해 가림 손실이 유의적으로 감소하여 광전 변환 고효율을 구현할 수 있을 뿐만 아니라, 식각 공정과 전극 형성 공정의 단일화를 통해 제조 공정의 용이성 및 생산성 향상을 제공할 수 있다.In the present invention, the buried loss is significantly reduced due to the buried transparent electrode, thereby realizing photoelectric conversion high efficiency, and providing ease of manufacturing process and productivity through unification of the etching process and the electrode forming process.
p-n 반도체, 레이저, 매립 접촉, 잉크젯, 태양전지 p-n semiconductor, laser, buried contact, inkjet, solar cell
Description
도 1은 일반적인 p-n 접합 반도체 태양 전지의 개략도이다. 1 is a schematic diagram of a typical p-n junction semiconductor solar cell.
도 2a는 일반적인 매립 접촉 전극(상부 전극)을 구비하는 p-n 접합 반도체 태양 전지의 부분 단면도이며, 도 2b는 종래 스퀴지(squeezee)법에 의해 형성된 매립 접촉 전극(상부 전극)을 구비하는 p-n 접합 반도체 태양 전지의 부분 단면도이다.FIG. 2A is a partial cross-sectional view of a pn junction semiconductor solar cell having a general buried contact electrode (upper electrode), and FIG. 2B is a pn junction semiconductor embodiment having a buried contact electrode (upper electrode) formed by a conventional squeezee method. Partial cross section of the battery.
도 3은 동일 스테이지(stage) 상에 레이저 장치와 잉크젯 장치가 동시에 구성된 p-n 접합 반도체 태양 전지의 제조 공정 개념도이다.3 is a conceptual diagram illustrating a manufacturing process of a p-n junction semiconductor solar cell in which a laser device and an inkjet device are simultaneously configured on the same stage.
도 4은 종래 스퀴지(squeezee)법에 따라 기판의 일면 상에 형성된 홈을 채우는 공정을 나타내는 개념도이다. 4 is a conceptual diagram illustrating a process of filling a groove formed on one surface of a substrate by a conventional squeezee method.
도 5는 본 발명에 따라 잉크젯(Ink jet) 방법에 따라 기판의 일면 상에 형성된 홈을 채우는 공정을 나타내는 개념도이다. 5 is a conceptual diagram illustrating a process of filling a groove formed on one surface of a substrate by an ink jet method according to the present invention.
***도면의 주요부분에 대한 부호의 설명****** Explanation of symbols for main parts of drawing ***
11: 태양 전지 상부 전극 12: 반사방지막(AR 코팅층)11: solar cell upper electrode 12: antireflection film (AR coating layer)
13: n-형 반도체 14: p-형 반도체13: n-type semiconductor 14: p-type semiconductor
15: 후면 접촉전극 21: n-형 반도체15: back contact electrode 21: n-type semiconductor
22: 중 도핑된 n-형 반도체 23a: 잉크젯으로 형성된 상부 접촉전극22: heavy doped n-
23b: 스퀴지법으로 형성된 돌출된 상부 접촉전극 23b: protruding upper contact electrode formed by squeegee method
24: p-형 반도체 25: 후면 접촉전극24: p-type semiconductor 25: back contact electrode
본 발명은 p-n 반도체 소자의 전극 형성 방법에 대한 것으로서, 바람직하게는 태양전지, 발광다이오드 소자(light emitting diode: LED) 등과 같은 광전자 반도체 소자의 매립형 전극 형성 방법, 상기 방법에 의해 제조된 매립 투명 전극을 구비하는 광전자 반도체 소자 및 상기 광전자 반도체 소자를 제조하기 위한 제조 장치에 관한 것이다. The present invention relates to a method of forming an electrode of a pn semiconductor device, preferably a buried electrode forming method of an optoelectronic semiconductor device such as a solar cell, a light emitting diode (LED), etc., a buried transparent electrode manufactured by the method It relates to an optoelectronic semiconductor device having a and a manufacturing apparatus for manufacturing the optoelectronic semiconductor device.
태양전지(solar cell)는 태양 에너지를 전기에너지로 변환시키는 반도체 소자로서, 1839년 E. Becquerel이 최초로 광전 효과를 발견한 후 1870년 H.Hertz의 Se의 광전효과 연구를 통해 효율 1~2%의 셀레늄 전지(Se cell)를 사진기의 노출기에 사용한 것이 효시로 알려졌다. 이후 개발 초기인 1950년대 후반에는 위성의 동력원으로 사용되는 등 군사적 목적으로 사용되었으나, 1970년대 오일 쇼크의 영향으로 각국에서 대체 에너지로 사용하기 위하여 막대한 연구비를 쏟아 부으면서 상업화가 급진전되었다.A solar cell is a semiconductor device that converts solar energy into electrical energy.E. Becquerel discovered the first photoelectric effect in 1839, and then studied the photoelectric effect of H. Hertz's Se in 1870. It was known that the selenium cell (Se cell) of the camera was used for the exposure of a camera. Later, it was used for military purposes in the late 1950s, which was used as a power source for satellites in the early 1950s. However, due to the oil shock in the 1970s, commercialization was rapidly progressed by enormous research expenses for each country to use as alternative energy.
태양전지는 반도체의 광 기전력 효과를 이용한 것으로서, p형 반도체와 n형 반도체를 조합하여 만든다. p형 반도체와 n형 반도체가 접한 부분(p-n 접합부)에 빛이 들어오면, 빛 에너지에 의해 반도체 내부에서 마이너스의 전하(전자, electron)와 플러스의 전하(정공, hole)가 발생하게 되며, 이러한 전자와 정공은 에너지 장벽을 사이에 두고 분리되어 각각 n형 반도체 층과 p형 반도체 층으로 이동하여 양쪽의 전극부로 모아진다. 이러한 두개의 전극을 도선으로 연결하면 전류가 흐르므로, 외부에서 전력으로 이용할 수 있게 된다.The solar cell uses the photovoltaic effect of the semiconductor and is made by combining a p-type semiconductor and an n-type semiconductor. When light enters a portion where a p-type semiconductor and an n-type semiconductor are in contact (pn junction), negative charges (electrons) and positive charges (holes) are generated within the semiconductor by light energy. The electrons and holes are separated with an energy barrier between them and move to the n-type and p-type semiconductor layers, respectively, and are collected at both electrode portions. When these two electrodes are connected by wires, a current flows, so that they can be used as power from the outside.
도 1은 일반적인 태양전지의 구조를 나타내는 도이다. 태양전지 구조는 다이오드, LED 등에서 쉽게 볼 수 있는 p-타입(14)과 n-타입(13)의 반도체를 접합하는 p-n 접합 구조와 상·하부의 전극(11, 15) 및 빛의 반사 손실을 줄이기 위한 반사방지막(Anti reflection: AR층) (12)으로 이루어진다. 반도체의 특성상 광전 효과에 의하여 반도체가 빛(광자, photon)을 흡수하면 자유전자와 정공이 생기게 되며 일반적인 반도체에서는 이러한 자유전자와 정공이 다시 재결합(recombination)하면서 흡수한 포톤 에너지를 열과 같은 포논 에너지로 변환시키지만, 태양전지에서는 p-n 접합 주위에 있는 자유전자와 홀들이 p-n 접합 주위의 전자장으로 인해 서로의 위치가 바뀌게 되어 전기적 포텐셜이 형성되기 때문에, 태양전지 외부에 소자를 연결하게 되면 결과적으로 전류가 흐르게 되는 것이다.1 is a view showing the structure of a general solar cell. The solar cell structure has a pn junction structure that bonds p-type (14) and n-type (13) semiconductors, which are easily seen in diodes, LEDs, and the like, and upper and lower electrodes (11, 15) and reflection loss of light. Anti reflection (AR layer) 12 to reduce. Due to the characteristics of the semiconductor, when the semiconductor absorbs light (photon) due to the photoelectric effect, free electrons and holes are generated. In the solar cell, however, the free electrons and holes around the pn junction change their positions due to the electromagnetic field around the pn junction, which creates an electrical potential. Will be.
그러나 이러한 태양전지는 현재 효율이 낮을 뿐만 아니라 고가의 소자라는 문제점을 가지고 있는데, 실제로 태양전지의 상업화를 위해 가장 먼저 해결해야 할 문제는 태양전지의 효율을 높이는 것이다. 태양전지가 갖는 저효율 요인 중 하나는 태양전지의 상부 전극(11)에 의한 가림 손실이다. p-n 접합 구조를 갖는 태양전지는 상기 접합의 양면 상에 전극을 형성하기 위한 금속 접합을 하여야 하는데, 일반적으로 금속이 불투명한 물체이기 때문에 상기 접합부분은 빛이 투과하지 못하고, 결국 그만큼의 면적을 사용하지 못하여 효율이 낮아지게 된다. 만일 면적을 늘리기 위하여 일부분에만 금속 접합을 한다면 실제로 p-n 접합 다이오드용 기판으로 사용되는 실리콘 자체의 저항이 크기 때문에 저항이 증가하게 되며, 이러한 저항의 증가는 에너지 손실을 증가시키게 된다. 따라서, 매립 접합으로 전술한 문제점을 개선시킬 수 있다. However, these solar cells are not only low in efficiency but also have a problem of expensive devices. In fact, the first problem to be solved for the commercialization of solar cells is to increase the efficiency of the solar cells. One of the low efficiency factors of the solar cell is the cover loss caused by the
도 2a는 매립 접촉 태양 전지의 단면을 나타내는 도이다. 매립 접촉은 상기 태양전지 상부(21)에 레이저나 기계적 방법을 이용하여 직선의 홈을 판 후, 상기 홈에 금속 전극(23a)을 형성하는 것이다. 이와 같은 방법을 이용할 경우, 태양 전지의 접촉 저항과 가림 손실을 동시에 줄이는 장점을 가질 뿐만 아니라 부분적인 도핑을 통한 데드 셀의 감소 효과 및 단파장 대역의 광 응답특성 향상 등의 이득이 있다. 그러나 전술한 매립 접촉의 금속 접합 형성은 일반적으로 스퀴지(squeezee)법이나 전기 도금법을 사용하는데, 스퀴지법을 이용할 경우 금속 배선을 형성하기 위한 페이스트 양의 균일도에 문제가 있어 홈에 채워지는 금속 물질이 홈 밖으로 돌출(23b)되어서 일정한 선폭의 확보가 어려울 뿐만 아니라 심지어 금속 배선이 끊어지는 문제점이 있다(도 2b 참조). 또한, 전기 도금법을 사용할 경우 전기 도금전에 무전해 도금으로 seed 금속을 형성한 후 추가적으로 전기 도금을 진행해야 하므로 낮은 공정 효율성을 가질 뿐만 아니라 대량 생산의 경우 낮은 전착 속도에 의한 throughput 저하의 문제점을 나타내게 된다. 2A is a diagram showing a cross section of a buried contact solar cell. The buried contact is to form a straight groove on the solar cell
본 발명자들은 전술한 문제점을 고려하여, 미세 패터닝 구현이 가능한 식각 공정을 통해 태양 전지 상부에 일정 배열(array)을 갖는 하나 이상의 연속적, 비연속적 또는 이들의 혼합 형태의 전극 패턴 홈을 형성한 후, 상기 홈에 잉크젯을 이용하여 도전성 투명 입자로 채워 매립형 투명 전극을 형성함으로써, 전극 패턴 형성의 자유도(自由度) 향상 및 투명 전극으로 인한 유의적인 가림 손실 감소를 통해 광전자 반도체 소자의 고효율을 구현하고자 한다. 또한, 종래 전극 재료의 균일한 선폭 및 두께 구현이 용이하지 않은 스퀴지법과 도금을 위해 필수적으로 seed 전극을 삽입하여야 하는 전기 도금법의 문제점을 해결할 뿐만 아니라 제조 공정의 throughput 향상 및 효율 향상을 이루고자 한다. In view of the above-described problems, the inventors have formed an electrode pattern groove of at least one continuous, discontinuous, or a mixture thereof having an array on the top of a solar cell through an etching process capable of fine patterning. By filling the grooves with conductive transparent particles to form a buried transparent electrode by using inkjet, the high efficiency of the optoelectronic semiconductor device is realized by improving the degree of freedom of electrode pattern formation and the reduction of significant occlusion loss due to the transparent electrode. do. In addition, to solve the problems of the squeegee method, which is not easy to implement a uniform line width and thickness of the conventional electrode material, and the electroplating method of inserting the seed electrode essentially for plating, it is intended to improve the throughput and the efficiency of the manufacturing process.
이에, 본 발명은 고효율이 도모된 광전자 반도체 소자 및 이의 제조방법을 제공하는 것을 목적으로 한다.Accordingly, an object of the present invention is to provide an optoelectronic semiconductor device with high efficiency and a method of manufacturing the same.
또한, 본 발명은 식각 공정과 전극 형성 공정의 단일화를 통해 제조 공정의 용이성 및 생산성 향상을 도모할 수 있는 상기 광전자 반도체 소자의 제조장치를 제공하는 것을 또 다른 목적으로 한다.In addition, another object of the present invention is to provide an apparatus for manufacturing an optoelectronic semiconductor device capable of improving the ease and productivity of the manufacturing process through the unification of the etching process and the electrode forming process.
본 발명은 (a) p-n 접합 다이오드의 적어도 일측면(一側面)을 깊이 방향으로 식각 처리하여, 일정 배열을 갖는 연속적(continuous), 비연속적(isolated) 또는 이들의 혼합 형태의 전극 패턴 홈을 복수 개 형성하는 단계; (b) 상기 형성된 홈에 도전성 투명 입자(transparent conducting particle)가 포함된 도전성 잉크를 잉크젯(Inkjet)을 통해 충전(充塡)시킨 후 열처리하여 매립형 투명 전극을 형성하는 단계를 포함하는 p-n 접합 다이오드(p-n junction diode)를 구비하는 광전자 반도체 소자의 제조방법을 제공한다.According to the present invention, (a) at least one side surface of a pn junction diode is etched in a depth direction, thereby forming a plurality of electrode pattern grooves in a continuous, discontinuous or mixed form having a predetermined arrangement. Forming a dog; (b) a pn junction diode comprising the step of filling a conductive ink including transparent conducting particles in the formed groove through an inkjet and then heat-treating to form a buried transparent electrode; A method of manufacturing an optoelectronic semiconductor device having a pn junction diode) is provided.
또한, 본 발명은 (a) p-n 접합 다이오드; 및 (b) 상기 p-n 접합 다이오드의 광 입사면 일부를 식각하여 형성된 일정 배열을 갖는 복수 개의 오목부(recess) 내 위치하는 매립 전극을 구비하는 광전자 반도체 소자로서, 상기 전극은 입사되는 빛을 투광(投光)시키는 도전성 투명 산화물(transparent conducting oxide)로부터 형성된 투명 전극인 것이 특징인 광전자 반도체 소자, 바람직하게는 태양 전지를 제공한다.In addition, the present invention (a) p-n junction diode; And (b) a buried electrode positioned in a plurality of recesses having a predetermined array formed by etching a portion of the light incident surface of the pn junction diode, wherein the electrode transmits incident light. Provided are an optoelectronic semiconductor device, preferably a solar cell, characterized in that it is a transparent electrode formed from transparent conducting oxide.
나아가, 본 발명은 (a) p-n 접합 다이오드의 일면 또는 양면 상에 일정 배열을 갖는 하나 이상의 전극 패턴 홈을 형성할 수 있는 식각 장비; 및 (b) 상기 형성된 홈에 잉크젯(Ink jet)을 통해 도전성 물질을 채워 전극을 형성할 수 있는 잉크젯 장비가 하나의 스테이지 상에 장착됨으로써, 단일화된 제조공정에 의해 매립형 전극을 제조할 수 있는 것이 특징인 광전자 반도체 소자의 제조장치를 제공한다.Furthermore, the present invention provides a method for manufacturing a semiconductor device, comprising: (a) an etching apparatus capable of forming one or more electrode pattern grooves having a predetermined arrangement on one or both surfaces of a p-n junction diode; And (b) an inkjet device capable of forming an electrode by filling a conductive material through an ink jet in the formed groove on one stage, so that the embedded electrode can be manufactured by a single manufacturing process. An apparatus for manufacturing an optoelectronic semiconductor device is provided.
이하, 본 발명에 대하여 상세히 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, this invention is demonstrated in detail.
본 발명은 광전자 반도체 소자, 바람직하게는 매립 접촉형 태양전지(buried contact solar cell: BCSC)를 제공하되, 전기 도금법 등과 같은 종래 전극 형성 방법으로 형성하지 못하는 도전성 투명 입자(transparent conducting particle)을 이용한 투명 전극(transparent electrode)을 소자의 구성 요소로서 구비하는 것을 특 징으로 한다.The present invention provides an optoelectronic semiconductor device, preferably a buried contact solar cell (BCSC), but transparent using transparent conducting particles that can not be formed by conventional electrode formation methods such as electroplating, etc. It is characterized by including an electrode (transparent electrode) as a component of the device.
특히, 본 발명에서는 종래 매립 접촉 전극 형성 기술에서 식각 공정과 전극 형성 공정 간의 연관 관계의 중요성을 인식하여 본 발명을 완성하였으며, 이를 통해 제조 공정의 throughput 향상과 더불어 전극 배선 선폭의 신뢰성 및 전극 패턴의 자유도(自由度, degree of freedom) 향상, 균일성과 광전 변환 효율이 증대된 광전자 반도체 소자의 특성을 제공할 수 있다. In particular, the present invention has completed the present invention by recognizing the importance of the relationship between the etching process and the electrode forming process in the conventional buried contact electrode forming technology, thereby improving the throughput of the manufacturing process, reliability of the electrode wiring line width and electrode pattern It is possible to provide the characteristics of the optoelectronic semiconductor device having improved degree of freedom, improved uniformity and photoelectric conversion efficiency.
즉, 종래 매립 접촉 전극 기술은 일반적으로 p-n 접합 다이오드 상에 기형성된 홈을 스퀴지법이나 전기 도금법을 이용하여 채워 금속 접합, 즉 금속 전극을 형성하는 것이다. 스퀴지(squeezee)법을 사용할 경우, 도 2b에 도시된 바와 같이 금속 접합이 홈에 한정되는 것이 아니라 홈의 윗부분까지 돌출하게 되며, 또한 이를 방지하기 위해 스퀴지 양을 줄일 경우 금속 배선이 단락되는 문제점이 발생하게 된다. 또한 매립 접촉 기술 중 다른 하나로서 습식법인 전기 도금법을 사용할 경우 홈의 밑 부분에 도금을 위한 seed 전극 삽입이 필수로 요구될 뿐만 아니라 전착에 의한 금속 전극 형성에 장시간이 소요된다는 단점이 있다. In other words, the conventional buried contact electrode technology generally forms a metal junction, that is, a metal electrode, by filling a groove formed on the p-n junction diode using a squeegee method or an electroplating method. In the case of using the squeezee method, as shown in FIG. 2B, the metal junction is not limited to the groove but protrudes to the upper portion of the groove, and when the amount of squeegee is reduced to prevent the problem, the metal wiring is shorted. Will occur. In addition, when the electroplating method, which is a wet method, is used as another one of the buried contact technologies, seed electrode insertion for plating is required at the bottom of the groove, and a long time is required to form a metal electrode by electrodeposition.
이에 비해, 본 발명에서는 도전성 입자가 분산매에 분산된 도전성 잉크를 잉크젯(Inkjet)법을 통해 전극을 형성하도록 한다. 잉크젯법은 도전성 입자가 분산매에 분산된 도전성 잉크를 이미 식각 처리된 전극 패턴 홈에 분사시키는 방식으로 채워 전극을 형성하는 방법이다. 이때 도전성 잉크는 종래 쥐어짜는 스퀴즈 방법과는 달리 droplet 형태로 채우기 때문에 보다 좁은 선폭에 대한 잉크 채움이 용이할 뿐만 아니라 균일한 두께의 금속 배선을 얻을 수 있다는 장점이 있다. 또한, 전기 도금을 위한 seed 전극 형성이 불필요할 뿐만 아니라 종래 전기도금법에 의한 전착 속도보다 잉크젯에 의한 전극 형성 속도가 빠르다는 장점이 있다. 특히, 연속적인 페이스트 공급이 요하는 스퀴지법(도 4 참조)에 비해 비연속적인 패턴 구현이 가능하므로 비연속적(isolated) 전극 패턴을 형성할 수 있다(도 5 참조).In contrast, in the present invention, the conductive ink in which the conductive particles are dispersed in the dispersion medium is formed to form an electrode through the inkjet method. The inkjet method is a method of forming an electrode by filling the conductive pattern in which the conductive particles are dispersed in the dispersion medium into the electrode pattern grooves which have already been etched. In this case, unlike the conventional squeeze squeeze method, the conductive ink is filled in the form of droplets, so that the ink can be easily filled for narrower line widths, and metal wiring having a uniform thickness can be obtained. In addition, it is not only unnecessary to form a seed electrode for electroplating, but also has an advantage in that the electrode formation rate by inkjet is faster than the electrodeposition rate by the conventional electroplating method. In particular, since it is possible to implement a discontinuous pattern as compared to the squeegee method (see FIG. 4) that requires continuous paste supply, an isolated electrode pattern can be formed (see FIG. 5).
또한, 본 발명에서는 전술한 잉크젯법과 더불어 레이저 식각 장치를 이용하여 전극을 형성함으로써, 고도의 정밀도 및 전극 패턴의 자유도 향상을 구현할 수 있다. In addition, in the present invention, by forming an electrode using a laser etching apparatus in addition to the above-described inkjet method, it is possible to implement a high degree of precision and the degree of freedom of the electrode pattern.
즉, 종래 잉크젯법을 통해 균일한 선폭의 금속 배선을 얻을 수 있다 하더라도, 기형성된 전극 패턴 홈 자체가 균일하지 않거나 좁은 선폭을 재현성 있게 구현할 수 없다면, 최종 형성되는 전극의 신뢰도 역시 필수적으로 감소할 수 밖에 없는 것이다. 실제로, 종래에는 전극 패턴을 형성하는 식각 공정에 대한 특별한 인식 없이 전극 패턴 홈을 채우는 전극 형성 공정에만 단순히 치중하였으므로, 최종 전극 패턴의 자유도(degree of freedom), 균일한 선폭과 두께를 갖는 전극 형성 자체를 궁극적으로 도모하지 못하였다. That is, even if a metal line having a uniform line width can be obtained through a conventional inkjet method, if the preformed electrode pattern groove itself is not uniform or cannot reproduce a narrow line width reproducibly, the reliability of the finally formed electrode can also be necessarily reduced. There is only one. In fact, in the prior art, since the focus was merely on the electrode forming process of filling the electrode pattern groove without any special recognition of the etching process of forming the electrode pattern, the electrode having the degree of freedom, uniform line width and thickness of the final electrode pattern was formed. It ultimately failed to plan itself.
이에 본 발명에서는 미세 패터닝 공정에 적합한 레이저 식각 장치를 사용하여 일정 배열을 갖는 전극 패턴 홈을 형성한 후, droplet 형태의 도전성 투명 잉크를 채워 매립 투명 전극을 형성함으로써 높은 재현성 및 정밀도, 전극 패턴의 자유도가 최적으로 구현된 전극을 제공할 수 있다. Therefore, in the present invention, by forming an electrode pattern groove having a predetermined array using a laser etching device suitable for the fine patterning process, and filling the transparent transparent ink in the form of droplets to form a buried transparent electrode, high reproducibility and precision, the degree of freedom of the electrode pattern Can provide an optimally implemented electrode.
특히, 전술한 식각 공정과 잉크젯 공정 모두가 각각 별개의 장비를 필수적으로 요구하는 공정이므로, 종래에는 공정 중에 이들을 재배치하거나 사용하기 위해 제조 공정의 속도 및 생산성 면에서 불리할 수 밖에 없었다. 이에 비해, 본 발명에서는 도 3에 나타난 바와 같이, p-n 접합 다이오드의 일면 또는 양면 상에 일정 배열을 갖는 전극 패턴 홈을 파는 식각 장비, 예컨대 레이저(laser)와 형성된 홈에 금속 물질을 채워 전극을 형성하는 잉크젯 장비 모두가 동일 스테이지(stage) 상에 배치된 전극 제조 장치를 사용할 경우, 상기 두 가지 공정이 단일 제조 공정으로 동시에 수행 가능하여 제조 공정의 용이성, 공정 속도 및 생산성 향상을 도모할 수 있을 뿐만 아니라, 잉크젯 장치를 위한 추가 align 공정이 요구되지 않는다는 장점이 있다. In particular, since both the above-described etching process and inkjet process are essential processes that require separate equipment, conventionally, the process and the productivity of the manufacturing process have been disadvantageous in order to rearrange or use them during the process. In contrast, in the present invention, as shown in FIG. 3, an electrode is formed by filling a metal material into an etching apparatus, for example, a laser, which forms an electrode pattern groove having a predetermined arrangement on one or both surfaces of a pn junction diode. When both of the inkjet equipments use the electrode manufacturing apparatus arranged on the same stage, the two processes can be performed simultaneously in a single manufacturing process, thereby facilitating the manufacturing process, speed and productivity. Rather, there is an advantage that no additional align process for the inkjet device is required.
본 발명에 따른 광전자 반도체 소자, 바람직하게는 태양 전지는 전극 물질로서 도전성 투명 입자를 사용하여 미세 전극 패터닝 가능한 식각 공정과 잉크젯을 통한 전극 형성 공정을 연속적으로 또는 동시에 수행한다는 점을 제외하고는, 당 업계에 알려진 통상적인 방법에 따라 제조될 수 있다. 이의 일 실시예를 들면, 레이저를 통해 p-n 접합 다이오드의 일면 또는 양면 상에 일정 배열을 갖는 복수 개의 미세 전극 패턴 홈을 형성한 후, 상기 홈에 도전성 투명 입자가 분산된 도전성 잉크를 잉크젯을 통해 채워 매립형 투명 전극을 형성하고, 이후 전극을 각각 외부 소자에 연결하는 방식에 의하여 제조될 수 있다.The optoelectronic semiconductor device, preferably the solar cell, according to the present invention uses a conductive transparent particle as the electrode material, except that it performs the microelectrode patternable etching process and the electrode forming process through inkjet continuously or simultaneously. It may be prepared according to conventional methods known in the art. For example, after forming a plurality of fine electrode pattern grooves having a predetermined arrangement on one or both sides of the pn junction diode through a laser, the conductive ink in which conductive transparent particles are dispersed in the grooves is filled with an inkjet. It may be manufactured by forming a buried transparent electrode, and then connecting the electrodes to the external device, respectively.
이하, 본 발명의 일반적인 제조 공정 뿐만 아니라, 종래 기술과 가장 차별화되는 특징부, 예컨대 식각 단계 및 전극 형성 단계를 상세히 설명하고자 한다. Hereinafter, the general manufacturing process of the present invention, as well as features that are most differentiated from the prior art will be described in detail.
(1) p-n 접합 다이오드 형성 단계(1) p-n junction diode forming step
p-n 접합 다이오드는 당 업계에 잘 알려진 바와 같이 제 1 도전형 반도체층 (p형), p-n 접합층 및 제 2 도전형 반도체층 (n형)이 순차적으로 형성된 것이라면 특별한 제한 없이 사용할 수 있다. 바람직하게는 제 1 도전형 기판(substrate) 상에 pn 접합층 및 제 2 도전형 반도체층이 형성된 것이다. As is well known in the art, the p-n junction diode may be used without particular limitation as long as the first conductivity type semiconductor layer (p type), the p-n junction layer, and the second conductivity type semiconductor layer (n type) are sequentially formed. Preferably, the pn junction layer and the second conductivity type semiconductor layer are formed on the first conductivity type substrate.
제 1 도전형 기판(substrate)으로는 도전성과 제 1형(p형)을 갖기만 하면 특별한 제한이 없으며, 이의 비제한적인 예로는 실리콘 웨이퍼 (si wafer) 등이 있다. 상기 기판은 텍스처링(texturing)을 실시하여 일면 또는 양면상에 요철 구조가 형성된 것일 수 있으며, 또는 표면상에 이미 반사 방지막(Anti-reflection: AR층) 및/또는 패시베이션 층이 형성된 것일 수 있다. There is no particular limitation as long as the first conductivity type substrate has conductivity and the first type (p type), and non-limiting examples thereof include a silicon wafer. The substrate may be textured to form a concave-convex structure on one surface or both surfaces, or may have an anti-reflection (AR layer) and / or passivation layer already formed on the surface.
상기 p-n 접합층 및 제 2 도전형층 (예를 들면, n형층(13))은 당 업계에 알려진 통상적인 방법에 따라 제조될 수 있으며, 일례로 제 1 도전형 기판(14)의 전면(광 입사면) 전체에 걸쳐 n형 불순물을 주입 및 확산시켜 형성될 수 있다. 이때, n형 불순물은 당 업계에 알려진 통상적인 성분, 즉 전자의 농도를 증가시키는 물질을 제한 없이 사용할 수 있으며, 이의 구체적인 예를 들면 V 및/또는 VI족 성분을 사용할 수 있다. 바람직한 예로는 P, POCl3, P2O5, Te 등이 있다. The pn junction layer and the second conductivity type layer (eg, n-type layer 13) may be manufactured according to a conventional method known in the art, for example, the front surface of the first conductivity type substrate 14 (light incident Surface), and may be formed by implanting and diffusing n-type impurities throughout. In this case, the n-type impurity may be used without limitation, conventional components known in the art, that is, a material for increasing the concentration of electrons, and specific examples thereof may be used, for example, a V and / or VI component. Preferred examples include P, POCl 3 , P 2 O 5 , Te and the like.
(2) 도전성 잉크 제조(2) conductive ink manufacturing
형성된 홈을 채워 매립형 전극을 형성할 수 있는 물질로는 도전성(conductivity)과 투광성(投光性)을 동시에 갖는 물질이라면 특별한 제한 없이 사용 가능하다. 일례로 도전성 투명 산화물(transparent conducting oxide) 등이 있다. As a material capable of forming the buried electrode by filling the formed groove, any material having both conductivity and translucency may be used without particular limitation. One example is transparent conducting oxide.
즉, 종래 전극으로 사용되는 금속은 입사되는 빛의 일부를 반사시켜 광전 변환 효율 감소를 필수적으로 초래하는 반면, 본 발명에서 전극 성분으로 사용하는 도전성 투명 산화물(transparent conducting oxides)은 입사면으로 들어오는 빛의 전부를 투광(投光)시킴으로써 광전 변환 효율을 유의적으로 증대시킬 수 있다. 그러나 전술한 도전성 투명 산화물들은 전기 도금이 불가능하여 적용할 수 없었던 것에 비해, 본 발명에서는 전극 형성 방법으로서 잉크젯법을 도입함으로써 전술한 도전성 투명 산화물을 매립형 전극 성분으로 적용하여 종래 불투명한 금속 전극에 비해 가림 손실을 유의적으로 감소시켜 고효율을 구현할 수 있다. That is, the metal used as a conventional electrode reflects a part of the incident light, thereby inevitably reducing the photoelectric conversion efficiency, whereas the transparent conducting oxides used as the electrode component in the present invention are light entering the incident surface. The photoelectric conversion efficiency can be significantly increased by light-transmitting all of. However, the above-mentioned conductive transparent oxides cannot be applied due to the impossibility of electroplating. In the present invention, the above-described conductive transparent oxide is applied as a buried electrode component by introducing an inkjet method as an electrode forming method, compared with a conventional opaque metal electrode. High efficiency can be achieved by significantly reducing the occlusion loss.
사용 가능한 도전성 투명 산화물의 비제한적인 예로는 ITO(indium tin oxide), FTO(fluorine doped tin oxide), ZnOx, SnO2, TiO2 또는 이들의 혼합물 등이 있다. 그 외, 도전성과 투명성을 동시에 가져 전극으로 적용 가능한 성분 역시 본 발명의 범주에 속한다.Non-limiting examples of conductive transparent oxides that can be used include indium tin oxide (ITO), fluorine doped tin oxide (FTO), ZnO x , SnO 2 , TiO 2, or mixtures thereof. In addition, components which have conductivity and transparency at the same time and are applicable to the electrode also belong to the scope of the present invention.
상기 도전성 투명 입자의 크기(입경)는 특별한 제한은 없으며, 사용하고자 하는 잉크젯 장비의 노즐(nozzle) 크기에 의해 제한되는 것이 일반적이다. 현재 상업화되어 있는 잉크젯용 노즐 크기가 20 내지 수 백 ㎛ 범위인 관계로, 가능하면 도전성 투명 입자의 입경은 5nm 내지 50㎛ 범위인 것이 바람직하다. The size (particle diameter) of the conductive transparent particles is not particularly limited, and is generally limited by the nozzle size of the inkjet equipment to be used. With the nozzle sizes currently commercialized in the range of 20 to several hundred micrometers, the particle diameter of the conductive transparent particles is preferably in the range of 5 nm to 50 micrometers if possible.
또한, 상기 도전성 투명 입자는 분산매에 분산된 형태로서 도전성 잉크를 형성하게 되는데, 이때 분산매는 당 업계에 알려진 통상적인 수계 및/또는 유기 용매가 적용 가능하다. 제조된 도전성 잉크는 특별한 제한이 없으나, 도전성 입자가 분 산매에 고르게 분산되고 응집이 방지되는 콜로이드(colloid) 형태가 바람직하다. In addition, the conductive transparent particles form a conductive ink dispersed in a dispersion medium, wherein the dispersion medium is a conventional aqueous and / or organic solvent known in the art is applicable. The prepared conductive ink is not particularly limited, but a colloidal form in which conductive particles are evenly dispersed in a dispersion medium and aggregation is prevented is preferable.
본 발명의 도전성 잉크는 전도성 향상을 위해 당 업계에 알려진 통상적인 금속 성분을 추가로 포함할 수 있으며, 이의 비제한적인 예로는 Ag, Cu, Au, Ti, W, Ni, Cr, Mo, Pb, Pd, Pt 또는 이들의 혼합물 등이 있다. The conductive ink of the present invention may further include conventional metal components known in the art for improving conductivity, and non-limiting examples thereof include Ag, Cu, Au, Ti, W, Ni, Cr, Mo, Pb, Pd, Pt or mixtures thereof.
종래 매립형 전극 형성 기술은 일반적으로 p-n 접합 다이오드, 바람직하게는 상기 p-n 접합 다이오드의 제 1형 반도체층 (예를 들면, p형) 또는 제 2형 반도체층 상에 홈을 판 후 금속 입자를 채워 금속 전극을 채우는 것으로서, 이때 n형 불순물을 중도핑시켜 n++층을 형성시키는 것이 필수적으로 요구되었다. 그러나 본 발명에서는 전극을 형성하기 위한 도전성 투명 입자가 포함된 도전성 잉크에 당 업계에 알려진 통상적인 n형 불순물을 추가로 함유할 수 있으므로, n++ 형성 단계와 매립 전극 형성 단계를 하나의 공정으로 진행할 수 있으며, 이를 통해 제조 공정의 단순성 확보 및 대량 양산성을 구현할 수 있다는 이점이 있다.Conventional buried electrode formation techniques generally include pn junction diodes, preferably grooves on a first type semiconductor layer (e.g., a p type) or a second type semiconductor layer of the pn junction diode and then filled with metal particles to fill the metal As the electrode is filled, it is essential to form an n ++ layer by doping n-type impurities. However, in the present invention, since the conductive ink containing the conductive transparent particles for forming the electrode may further contain conventional n-type impurities known in the art, the n ++ forming step and the buried electrode forming step may be performed in one process. This has the advantage of ensuring the simplicity and mass production of the manufacturing process.
(3) 식각 단계 (3) etching step
다음, p-n 접합다이오드의 적어도 일측면, 바람직하게는 광 입사면의 일부 또는 전부를 부분적으로 식각하여 하나 이상의 임의의 전극 패턴 홈을 형성한다. Next, at least one side of the p-n junction diode, preferably part or all of the light incident surface, is partially etched to form one or more optional electrode pattern grooves.
전극 패턴이 형성되는 p-n 접합 다이오드 면(面)은 제 1 도전형 반도체층 (p형), pn 접합층 및 제 2 도전형 반도체층 (n형)이 순차적으로 형성된 p-n 접합 다이오드의 제 1 도전형 반도체층 또는 제 2 도전형 반도체층 면일 수 있으며, 바람직하게는 제 1 도전형 기판 상에 제 2 도전형 반도체층(n형층(13))이 형성된 광 입사면(光 入射面)이다. 또한, 식각에 의해 형성된 전극 패턴 홈은 일정 배열을 갖는 연속적(continuous), 비연속(isolated) 또는 이들의 혼합 형태일 수 있으나, 이에 의해 제한되는 것은 아니다. The pn junction diode surface on which the electrode pattern is formed is the first conductivity type of the pn junction diode in which the first conductivity type semiconductor layer (p type), the pn junction layer, and the second conductivity type semiconductor layer (n type) are sequentially formed. It may be a semiconductor layer or a second conductive semiconductor layer surface, and is preferably a light incident surface on which a second conductive semiconductor layer (n-type layer 13) is formed on a first conductive substrate. In addition, the electrode pattern grooves formed by etching may be continuous, isolated, or a mixture thereof having a predetermined arrangement, but is not limited thereto.
이때, 상기 홈을 형성하기 위한 식각 공정은 패턴 형성의 자유도(degree of freedom) 향상을 위해 레이저(laser)에 의한 식각이 바람직하나, 기타 당 업계에 알려진 통상적인 식각 방법, 예컨대 기계적 식각 방법 역시 적용 가능하다.In this case, the etching process for forming the groove is preferably an etching by a laser to improve the degree of freedom of pattern formation, but other conventional etching methods known in the art, such as mechanical etching also Applicable
상기 레이저(laser)는 엑시머(excimer), Nd:Yag 등의 단위 시간당 에너지가 높은 Pulse Laser 장치를 사용할 수 있으며, 레이저 광의 파장은 자외전(UV) 영역 파장인 것이 바람직하다. 또한 레이저의 파워와 초점거리의 조절을 통한 패턴의 폭 및 깊이의 조절이 용이하다는 장점이 있다. The laser may use a pulse laser device having a high energy per unit time such as excimer, Nd: Yag, and the like, and the wavelength of the laser light is an ultraviolet region (UV) wavelength. In addition, there is an advantage that it is easy to control the width and depth of the pattern by adjusting the power and focal length of the laser.
상기 p-n 접합 다이오드의 적어도 일측면 상에 주사된 레이저 빔은 p-n 접합 다이오드에 흡수되면서 소정의 에너지를 가하게 되며, 이러한 흡수된 에너지는 p-n 접합 다이오드 내의 분자 간 결합을 끊어지도록 함으로써 p-n 접합 다이오드의 표면의 일부가 식각 제거되는 것이다. 이와 같이 레이저 빔이 반복적으로 주사되는 경우 p-n 접합 다이오드 표면에 홈이 형성되면서 전극 배선이 패터닝된다. 이와 같이 일정 영역에 대한 식각 공정이 완료되면 x, y 축으로 미세 이동하게 되고, 이와 같은 이동이 완료되면 전술한 바와 같이 p-n 접합 다이오드에 대한 전극 패터닝이 진행된다. The laser beam scanned on at least one side of the pn junction diode exerts a predetermined energy while being absorbed by the pn junction diode, and the absorbed energy breaks the intermolecular bonds in the pn junction diode, thereby reducing the surface of the pn junction diode. Some are etched away. As described above, when the laser beam is repeatedly scanned, electrode wirings are patterned while grooves are formed on the surface of the p-n junction diode. As such, when the etching process for the predetermined region is completed, the microscopic movement is performed on the x and y axes. When the movement is completed, the electrode patterning for the p-n junction diode is performed as described above.
형성된 전극 패턴 홈의 깊이(depth)는 특별한 제한이 없으며, 깊이 방향으로의 전극 형성을 통해 광전자 반도체 소자의 가림 손실을 감소시키기 위해 가능하면 홈의 폭(width) 보다 큰 것이 바람직하다. 일례로 1㎛ 내지 수 십 ㎛ 범위일 수 있 다.The depth of the formed electrode pattern grooves is not particularly limited, and it is preferable that the depth of the formed electrode pattern grooves is larger than the width of the grooves if possible in order to reduce the occlusion loss of the optoelectronic semiconductor device. For example, it may range from 1 μm to several tens of μm.
(4) 매립 전극 형성(4) buried electrode formation
기제조된 도전성 잉크를 잉크젯 장비에 투입한 후, 잉크젯 장비의 노즐(nozzle)을 통해 토출시켜 p-n 접합 다이오드의 일면 또는 양면 상에 형성된 하나 이상의 전극 패턴 홈을 채우게 된다.The prepared conductive ink is introduced into the inkjet device, and then discharged through a nozzle of the inkjet device to fill one or more electrode pattern grooves formed on one or both surfaces of the p-n junction diode.
상기 잉크젯 장비는 분사 노즐을 통해 분사액, 예컨대 도전성 잉크를 분사시키는 장치를 지칭하는 것으로서, 이러한 역할을 수행할 수 있다면 이의 형태, 구성 요소 등에 특별한 제한이 없다. 가능하면 피에조(piezo) 소자를 이용한 잉크젯 헤드가 부착되고, 잉크젯 노즐의 직경(nozzle diameter)이 가능하면 20 내지 50㎛ 범위인 것이 바람직하다. 필요한 경우, 상기 전극 패턴 홈 내부에 도전성 잉크를 채우기 전, n형 불순물을 중도핑할 수도 있으며, 또는 n형 불순물을 포함하는 도전성 잉크를 사용하여 n++층 형성과 동시에 매립형 전극을 형성할 수도 있다. The inkjet equipment refers to a device for ejecting a jetting liquid, such as conductive ink, through a jetting nozzle. If the inkjet equipment can perform this role, there is no particular limitation on its shape, components, and the like. If possible, an inkjet head using a piezo element is attached, and if the nozzle diameter of the inkjet nozzle is possible, it is preferably in the range of 20 to 50 탆. If necessary, before filling the conductive ink in the electrode pattern groove, the n-type impurity may be doped or the buried electrode may be formed simultaneously with the formation of the n ++ layer using the conductive ink containing the n-type impurity.
잉크젯 노즐을 통해 도전성 투명 입자로 채워진 전극 패턴 홈에 열처리를 수행함으로써 매립형 전극이 완성된다. 이때, 열처리 온도 및 시간은 특별한 제한이 없으며, 당 업계에서 실시되는 통상적인 범위, 예컨대 졸 용액 용매가 증발에 의해 제거되는 온도 범위에서 수행하는 것이 바람직하다. 일례로 ITO와 같은 투명 전극의 경우는 졸 용액을 잉크로 사용하여 열처리함으로써 고상화시킬 수 있다. 또한, 은 나노 입자는 200℃ 미만의 온도에서 열처리하여도 충분히 비저항 특성을 나타낼 수 있다. A buried electrode is completed by performing heat treatment on an electrode pattern groove filled with conductive transparent particles through an inkjet nozzle. At this time, the heat treatment temperature and time is not particularly limited, it is preferable to carry out in a conventional range, such as a temperature range in which the sol solution solvent is removed by evaporation. For example, in the case of a transparent electrode such as ITO, the sol solution may be solidified by heat treatment using an sol solution as an ink. In addition, the silver nanoparticles may exhibit sufficient resistivity even when heat treated at a temperature of less than 200 ° C.
이와 같이 제조된 매립형 전극(상부 전극)이 제 2 도전형 반도체층(n형층) 면(面)의 일부 또는 전부와 접촉할 경우 제 2 전극이 되며, 제 1 도전형 반도체층(p형층)의 일부 또는 전부와 접촉할 경우 제 1 전극이 된다. When the buried electrode (upper electrode) manufactured as described above comes into contact with part or all of the surface of the second conductive semiconductor layer (n-type layer), the second electrode becomes a second electrode, and the first conductive semiconductor layer (p-type layer) When in contact with some or all, the first electrode.
전술한 도전성 잉크 제조 단계 (2)와 식각 단계 (3)은 필요에 따라 적절히 순서를 변경하여 수행할 수 있다. 또한, 식각 단계 (3) 및 매립 전극 형성 단계 (4)는 두 단계의 제조 공정에 의해 구성될 수 있으며, 또는 전술한 식각 장비와 잉크젯 장비가 하나의 스테이지 상에 장착된 제조 장치를 사용할 경우 단일화된 제조 공정을 통해 전극이 형성 가능하다는 장점이 있다.The above-described conductive ink manufacturing step (2) and etching step (3) can be performed by changing the order as appropriate. In addition, the etching step (3) and the buried electrode forming step (4) may be constituted by a two-step manufacturing process, or unified when using the manufacturing apparatus in which the above-described etching equipment and inkjet equipment are mounted on one stage. There is an advantage that the electrode can be formed through the prepared manufacturing process.
상기와 같이 매립형 전극이 형성된 광전자 반도체 소자는 이후 당 업계에 알려진 통상적인 방법에 따라 제조될 수 있다. 일례로, 상기 p-n 접합 다이오드의 광 입사면과 반대면, 즉 후면(後面)에 위치하는 도전형 반도체층의 일부 또는 전부와 접촉하는 후면 전극(예컨대, 제 1 전극 또는 제 2 전극)을 형성하는 단계를 포함할 수 있다. The optoelectronic semiconductor device in which the buried electrode is formed as described above may be manufactured according to conventional methods known in the art. For example, to form a rear electrode (eg, a first electrode or a second electrode) in contact with a part or all of the conductive semiconductor layer located on a surface opposite to the light incident surface of the pn junction diode, that is, a rear surface thereof. It may include a step.
이때, 후면 전극(後面電極)은 태양광이 입사하지 않아 전극 패턴 폭을 특별히 좁게 할 필요가 없으므로, 종래 전극 형성 기술을 이용하여도 무방하다. 따라서 당 업계에 알려진 통상적인 방법에 따라 실시 가능하며, 일례로 태양 전지의 후면에 위치하는 제 1 전극(또는 제 2 전극)은 스크린 프린팅, 무전해 도금법 및/또는 전기 도금법에 따라 도전성 금속, 예컨대 은 또는 구리 등을 이용하여 제조될 수 있다.At this time, since the back electrode does not need to narrow the width of the electrode pattern because sunlight does not enter, a conventional electrode formation technique may be used. Accordingly, the first electrode (or the second electrode) located at the rear of the solar cell may be implemented according to a conventional method known in the art, for example, a conductive metal such as, for example, screen printing, electroless plating, and / or electroplating. It may be prepared using silver or copper.
본 발명에서는 상기 p-n 접합 다이오드의 광 입사면(光 入射面) 상에 입사되는 광량 증가를 도모하기 위해, 반사 방지막(anti reflection layer: AR층), 패시 베이션층(passivation layer), 텍스쳐링(texturing), 도전성 투명 산화물층 중에서 선택된 하나 이상의 구성 요소를 형성하는 단계를 추가로 포함할 수 있다. In the present invention, in order to increase the amount of light incident on the light incident surface of the pn junction diode, an anti reflection layer (AR layer), a passivation layer, texturing (texturing) The method may further include forming at least one component selected from the conductive transparent oxide layer.
이와 같이 외부로부터 기판 내부로 입사하는 빛의 양을 증가시키기 위한 구성요소, 예컨대 반사 방지막(AR)은 당 업계에 알려진 통상적인 방법에 따라 제조 가능하며, 일례로 열저항이나 전자빔, 진공증착법, 스퍼터링법, 화학 기상 증착법 등을 이용하여 TiO2, MgF2, ZnS, SiNx 등을 형성시킬 수 있다. 또한, 상기 도전성 투명 산화물층을 구성하는 성분은 도전성과 투명성(transparency)을 가져 가림 손실을 감소시킬 수만 있다면, 이의 재질, 형태 또는 크기 등은 특별한 제한이 없다. 전술한 (2) 단계에 기재된 도전성 투명 산화물 입자와 동일할 수 있으나, 이에 한정되는 것은 아니다.As such, components for increasing the amount of light incident from the outside into the substrate, such as an anti-reflection film AR, may be manufactured according to conventional methods known in the art, and include, for example, thermal resistance, electron beam, vacuum deposition, and sputtering. TiO 2 , MgF 2 , ZnS, SiN x , and the like can be formed using a method, a chemical vapor deposition method, or the like. In addition, as long as the components constituting the conductive transparent oxide layer can have conductivity and transparency and can reduce the loss, the material, shape or size thereof is not particularly limited. It may be the same as the conductive transparent oxide particles described in step (2) described above, but is not limited thereto.
전술한 바와 같이 구성되는 본 발명의 광전자 반도체 소자는 광전자 반도체 소자의 내부, 즉 p-n 접합부에 빛이 들어오면 흡수된 광자(photon)는 한 쌍의 전자(electron)와 정공(hole)을 발생시키게 되며, 생성된 전자와 정공은 life time 동안 안정하게 존재하게 되는데, 이 사이에 각각 p-n 접합 다이오드 내부에 존재하는 전기장에 의해 전자와 정공이 각각 n형 반도체층과 p형 반도체 층으로 이동하게 된다. 이러한 두 층간에 발생되는 전위차(광기전력)를 각각의 전극 단자를 통해 도선으로 연결하면 전류(current)가 흐르게 되며, 이를 외부 전력으로 이용할 수 있게 된다. In the optoelectronic semiconductor device of the present invention configured as described above, when light enters the inside of the optoelectronic semiconductor device, that is, the pn junction, the absorbed photon generates a pair of electrons and holes. The generated electrons and holes are stably present during the life time, and the electrons and holes are moved to the n-type semiconductor layer and the p-type semiconductor layer by the electric field existing inside the pn junction diode. When the potential difference (photovoltaic power) generated between these two layers is connected to each other via a conductive wire, a current flows, which can be used as external power.
또한, 본 발명은 (a) p-n 접합 다이오드; 및 (b) 상기 p-n 접합 다이오드의 광 입사면 일부를 식각하여 형성된 일정 배열을 갖는 복수 개의 오목부(recess) 내 위치하는 매립 전극을 구비하는 광전자 반도체 소자로서, 상기 전극은 입사되는 빛을 투광(投光)시키는 도전성 투명 산화물(transparent conducting oxide)로부터 형성된 투명 전극인 것이 특징인 광전자 반도체 소자를 제공한다. In addition, the present invention (a) p-n junction diode; And (b) a buried electrode positioned in a plurality of recesses having a predetermined array formed by etching a portion of the light incident surface of the pn junction diode, wherein the electrode transmits incident light. Provided is an optoelectronic semiconductor device characterized in that it is a transparent electrode formed from transparent conducting oxide.
상기 투명 전극은 전술한 바와 같이 입사되는 빛을 투광시켜 전극 가림 손실 감소를 통한 광전 변환 효율 증대를 도모할 수 있다. 이때 상기 전극의 형태는 특별한 제한이 없으며, 일례로 연속적(continuous), 비연속적(isolated) 또는 이들의 혼합 형태를 가질 수 있다. 또한, 상기 투명 전극은 V족 및 VI족으로 구성된 군으로부터 선택된 1종 이상의 n형 성분을 추가로 포함할 수 있다. As described above, the transparent electrode transmits incident light, thereby increasing photoelectric conversion efficiency by reducing an electrode covering loss. In this case, the shape of the electrode is not particularly limited, and may be, for example, continuous, isolated, or a mixture thereof. In addition, the transparent electrode may further include at least one n-type component selected from the group consisting of Group V and Group VI.
상기 광전자 반도체 소자는 최종 광 입사면의 일부 또는 전부에 내부로 입사하는 빛의 양이나 양자 효율을 증가시키기 위한 구성 요소, 예컨대 반사 방지막(anti reflection layer: AR층), 패시베이션층(passivation layer), 텍스쳐링(texturing), 도전성 투명 산화물층(transparent conducting oxides layer) 중에서 선택된 하나 이상의 구성 요소를 포함할 수 있다. 상기 반사 방지막(anti reflection layer: AR층)은 표면 반사를 통해 태양광 손실을 최소화하여 광전 효율을 증가시키는 역할을 하며, 패시베이션층(passivation layer)은 누설 전류 및 소자의 손상을 방지하는 기능을 한다. 텍스쳐링(texturing)은 표면에 요철을 주어서 난반사를 형성시켜 반도체 소자 내부에 입사하는 빛의 양을 증가시키는 역할을 한다. 이중 광전 변환 효율 증대를 상승시킬 수 있는 도전성 투명 산화물층이 바람직하다. 이는 도전성 투명 산화물층이 두께 조절을 통해 종래 입사되는 광량 증가를 도모하는 반사 방지막(AR)의 역할과 더불어 전극의 보조적 역할을 동시에 수행할 수 있기 때문이다. 상기 도전성 투명 산화물층의 바람직한 두께 범위는 입사되는 빛의 파장(λ) 보다 1/4 정도인 두께(λ/4) 범위이나 이에 제한되지 않으며, 광전 변환 효율을 증대할 수 있는 범위 내에서 적절히 조절 가능하다. The optoelectronic semiconductor device may be a component for increasing the amount or quantum efficiency of light incident internally to a part or all of the final light incident surface, such as an anti reflection layer (AR layer), a passivation layer, It may include one or more components selected from texturing, transparent conducting oxides layer. The anti reflection layer (AR layer) serves to increase photoelectric efficiency by minimizing solar loss through surface reflection, and the passivation layer serves to prevent leakage current and damage to the device. . Texturing serves to increase the amount of light incident to the inside of the semiconductor device by forming irregular reflection by giving irregularities to the surface. The electroconductive transparent oxide layer which can raise the double photoelectric conversion efficiency increase is preferable. This is because the conductive transparent oxide layer may simultaneously play an auxiliary role of the electrode together with the role of the antireflection film AR, which aims at increasing the amount of incident light through the thickness control. A preferred thickness range of the conductive transparent oxide layer is a thickness (λ / 4) range that is about 1/4 of the wavelength (λ) of incident light, but is not limited thereto, and may be appropriately adjusted within a range capable of increasing photoelectric conversion efficiency. It is possible.
상기 광전자 반도체 소자 중 p-n 접합 다이오드(a)는 오목부 형성 이전에, 이미 광 입사면 상에 반사 방지막(AR)이 기형성된 것일 수 있다. 특히, 반사 방지막(AR)이 기형성된 p-n 접합 다이오드의 광 입사면 일부를 깊이 방향으로 식각하여 형성된 매립형 투명 전극의 전면(全面) 상에 도전성 투명 산화물층이 존재하는 경우, 광전 변환 효율을 현저히 상승시킬 수 있다. 이는 광 입사면 상에 존재하는 도전성 투명 산화물층과 반사 방지막(AR)의 병용(竝用)에 의해 입사되는 빛의 양이 유의적으로 증가하게 될 뿐만 아니라, 투명 전극과 도전성 보유로 인해 보조적 전극 역할을 수행할 수 있는 도전성 투명 산화물층의 병용(竝用)에 의해 통전(通電)되는 전류 단면적이 넓어져 저항성이 좋아지게 되기 때문이다. 이때 도전성 투명 산화물층의 굴절률은 제 1 형 기판, 예컨대 실리콘의 굴절률 보다 낮은 것이 바람직하다. Among the optoelectronic semiconductor devices, the p-n junction diode a may have a anti-reflection film AR already formed on the light incident surface before the recess is formed. In particular, when the conductive transparent oxide layer is present on the entire surface of the buried transparent electrode formed by etching a part of the light incident surface of the pn junction diode in which the anti-reflection film AR is already formed in the depth direction, the photoelectric conversion efficiency is significantly increased. You can. This not only increases the amount of light incident by the combination of the conductive transparent oxide layer and the anti-reflection film AR present on the light incident surface, but also the auxiliary electrode due to the transparent electrode and the conductive retention. This is because the current cross-sectional area which is energized by the use of the conductive transparent oxide layer which can play a role becomes wider and the resistance becomes good. At this time, the refractive index of the conductive transparent oxide layer is preferably lower than the refractive index of the first type substrate, for example, silicon.
상기 광전자 반도체 소자는 p-n 접합 반도체의 구성에만 한정된 것이 아니며, 예를 들면 태양전지와 발광다이오드 소자(LED) 등과 같이 금속 접합의 접합 조건에 의하여 반도체 소자의 효율이 변할 수 있는 구조, 즉 금속 접합의 구조에 의하여 발광부나 수광부의 유효 면적을 증가하여 소자의 효율이 변할 수 있는 구조에 모두 적용 가능하다. The optoelectronic semiconductor device is not limited to the configuration of the pn junction semiconductor, for example, a structure in which the efficiency of the semiconductor device may vary depending on the bonding conditions of the metal junction, such as a solar cell and a light emitting diode device (LED), that is, a metal junction The structure can be applied to any structure in which the efficiency of the device can be changed by increasing the effective area of the light emitting part or the light receiving part.
나아가, 본 발명은 (a) p-n 접합 다이오드의 일면 또는 양면 상에 일정 배열을 갖는 하나 이상의 전극 패턴 홈을 형성할 수 있는 식각 장비; 및 (b) 상기 형성된 홈에 잉크젯(Ink jet)을 통해 도전성 물질을 채워 전극을 형성할 수 있는 잉크젯 장비가 하나의 스테이지 상에 장착됨으로써, 단일화된 제조공정에 의해 매립형 전극을 제조할 수 있는 것이 특징인 광전자 반도체 소자의 제조장치를 제공한다.Furthermore, the present invention provides a method for manufacturing a semiconductor device, comprising: (a) an etching apparatus capable of forming one or more electrode pattern grooves having a predetermined arrangement on one or both surfaces of a p-n junction diode; And (b) an inkjet device capable of forming an electrode by filling a conductive material through an ink jet in the formed groove on one stage, so that the embedded electrode can be manufactured by a single manufacturing process. An apparatus for manufacturing an optoelectronic semiconductor device is provided.
상기 식각 장비는 전술한 바와 같이 레이저(Laser)인 것이 바람직하다. 이때 레이저는 높은 에너지를 발생하는 레이저 다이오드를 사용하거나, 외부의 레이저 장치에서 Optical fiber 등의 광 도파로를 사용하여 헤드(head) 크기를 줄일 수 있게 된다. 상기 잉크젯 장비 역시 특별한 제한이 없으나 분사 노즐을 갖는 잉크젯 프린터인 것이 바람직하다. The etching equipment is preferably a laser (Laser) as described above. In this case, the laser can reduce the head size by using a laser diode that generates high energy or by using an optical waveguide such as an optical fiber in an external laser device. The inkjet equipment is also not particularly limited but is preferably an inkjet printer having a spray nozzle.
상기 제시된 광전자 반도체 소자, 바람직하게는 태양 전지를 제조하는 방법의 실시예는 바람직한 제조예를 든 것에 불과하며, 이에 의해 본 발명이 제한되는 것은 아니다. The embodiment of the above-described method for manufacturing an optoelectronic semiconductor device, preferably a solar cell, is merely a preferred manufacturing example, and the present invention is not limited thereto.
상술한 바와 같이, 본 발명의 p-n 접합 광전자 반도체 소자는 전기 도금으로 형성이 어려웠던 투명 전극 산화물을 사용하여 매립형 투명 전극을 형성함으로써, 전극 가림 손실이 유의적으로 감소하여 고효율을 구현할 수 있으며, 기존의 스퀴지법에 의한 홈 채움 방법 보다 균일한 선폭과 두께의 금속 배선을 얻을 수 있어 비연속적인 패턴 구현이 가능하다. 또한, 전기 도금을 위한 seed 금속 형성 공정을 배제시킬 수 있으며, 레이저 grooving 이후에 동일 스테이지에서 잉크젯 공정을 진 행할 수 있으므로, 제조 공정의 throughput이 크다는 장점을 갖는다. As described above, the pn junction optoelectronic semiconductor device of the present invention forms a buried transparent electrode using a transparent electrode oxide, which has been difficult to form by electroplating, thereby significantly reducing the shielding loss of the electrode and realizing high efficiency. It is possible to obtain a non-continuous pattern by obtaining a metal wire with a uniform line width and thickness than the groove filling method by the squeegee method. In addition, the seed metal forming process for electroplating may be excluded, and the inkjet process may be performed at the same stage after laser grooving, and thus, the throughput of the manufacturing process is large.
Claims (20)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20060092997A KR100786970B1 (en) | 2005-09-27 | 2006-09-25 | Method for forming buried contact electrode of semiconductor device having pn junction and optoelectronic semiconductor device using the same |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050089670 | 2005-09-27 | ||
| KR20060092997A KR100786970B1 (en) | 2005-09-27 | 2006-09-25 | Method for forming buried contact electrode of semiconductor device having pn junction and optoelectronic semiconductor device using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070035433A KR20070035433A (en) | 2007-03-30 |
| KR100786970B1 true KR100786970B1 (en) | 2007-12-17 |
Family
ID=41628215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR20060092997A KR100786970B1 (en) | 2005-09-27 | 2006-09-25 | Method for forming buried contact electrode of semiconductor device having pn junction and optoelectronic semiconductor device using the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100786970B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101048350B1 (en) * | 2008-12-17 | 2011-07-14 | 한양대학교 산학협력단 | Method for fabricating hybrid heterostructure composites of nanoparticles, solar cell using hybrid heterostructure composites of nanoparticles and fabrication method thereof |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101665033B1 (en) * | 2015-04-06 | 2016-10-11 | 김용환 | Manufacturing apparatus of intenna |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040017183A (en) * | 2002-08-20 | 2004-02-26 | 삼성에스디아이 주식회사 | Solar cell with improved energy conversion efficiency and method for fabricating the same using metal particles |
| KR20040086601A (en) * | 2003-04-01 | 2004-10-11 | 세이코 엡슨 가부시키가이샤 | Method of forming thin film pattern and method of menufacturing device, electrooptical apparatus and electronic apparatus |
| KR20040099135A (en) * | 2003-05-16 | 2004-11-26 | 세이코 엡슨 가부시키가이샤 | Pattern formation method, pattern formation device, method of manufacturing device, electro-optical device, electronic device, and method of manufacturing active matrix substrate |
-
2006
- 2006-09-25 KR KR20060092997A patent/KR100786970B1/en not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040017183A (en) * | 2002-08-20 | 2004-02-26 | 삼성에스디아이 주식회사 | Solar cell with improved energy conversion efficiency and method for fabricating the same using metal particles |
| KR20040086601A (en) * | 2003-04-01 | 2004-10-11 | 세이코 엡슨 가부시키가이샤 | Method of forming thin film pattern and method of menufacturing device, electrooptical apparatus and electronic apparatus |
| KR20040099135A (en) * | 2003-05-16 | 2004-11-26 | 세이코 엡슨 가부시키가이샤 | Pattern formation method, pattern formation device, method of manufacturing device, electro-optical device, electronic device, and method of manufacturing active matrix substrate |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101048350B1 (en) * | 2008-12-17 | 2011-07-14 | 한양대학교 산학협력단 | Method for fabricating hybrid heterostructure composites of nanoparticles, solar cell using hybrid heterostructure composites of nanoparticles and fabrication method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070035433A (en) | 2007-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7576008B2 (en) | Method for forming buried contact electrode of semiconductor device having pn junction and optoelectronic semiconductor device using the same | |
| KR101579318B1 (en) | Solar cell and method for manufacturing the same | |
| JP6046661B2 (en) | SOLAR CELL, MANUFACTURING METHOD THEREOF, AND METHOD FOR FORMING IMPURITY PARTS | |
| US10090419B2 (en) | Solar cell and method for manufacturing the same | |
| KR101573934B1 (en) | Solar cell and manufacturing mehtod of the same | |
| JP5328363B2 (en) | Method for manufacturing solar cell element and solar cell element | |
| TWI643351B (en) | Solar cell metallisation and interconnection method | |
| KR101626162B1 (en) | Solar cell and method for manufacturing the same | |
| JP5746263B2 (en) | Solar cell and manufacturing method thereof | |
| US20110094573A1 (en) | Solar cell and method for fabricating the same | |
| KR101699312B1 (en) | Solar cell and manufacturing method thereof | |
| KR101621980B1 (en) | Solar cell and method for manufacturing the same | |
| KR100786970B1 (en) | Method for forming buried contact electrode of semiconductor device having pn junction and optoelectronic semiconductor device using the same | |
| KR101146737B1 (en) | Solar cell and method for manufacturing the same | |
| KR101128838B1 (en) | Solar cell and manufacturing method thereof | |
| KR101193021B1 (en) | Solar cell having dot type electrode and manufacturing method of the same | |
| KR20110124532A (en) | Solar cell and method for manufacturing the same | |
| EP3206233A1 (en) | Solar cell and method of manufacturing the same | |
| KR101303863B1 (en) | Solar cell using nano-structure and manufacturing method thereof | |
| CN114868256A (en) | Aligned metallization of solar cells | |
| KR20100013197A (en) | Method for preparing back point contact solar cell using ink-jet printing and back point contact solar cell using the same | |
| KR101642153B1 (en) | Solar cell and method for manufacturing the same | |
| KR101306436B1 (en) | Solar cell apparatus and method of fabricating the same | |
| KR20120084870A (en) | Solar cell and manufacturing method thereof | |
| KR20110119392A (en) | Solar cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |