KR101193021B1 - Solar cell having dot type electrode and manufacturing method of the same - Google Patents

Solar cell having dot type electrode and manufacturing method of the same Download PDF

Info

Publication number
KR101193021B1
KR101193021B1 KR1020110128208A KR20110128208A KR101193021B1 KR 101193021 B1 KR101193021 B1 KR 101193021B1 KR 1020110128208 A KR1020110128208 A KR 1020110128208A KR 20110128208 A KR20110128208 A KR 20110128208A KR 101193021 B1 KR101193021 B1 KR 101193021B1
Authority
KR
South Korea
Prior art keywords
electrode
dot
semiconductor substrate
solar cell
passivation film
Prior art date
Application number
KR1020110128208A
Other languages
Korean (ko)
Inventor
최장군
Original Assignee
주식회사 디씨티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 디씨티 filed Critical 주식회사 디씨티
Priority to KR1020110128208A priority Critical patent/KR101193021B1/en
Application granted granted Critical
Publication of KR101193021B1 publication Critical patent/KR101193021B1/en
Priority to PCT/KR2012/009913 priority patent/WO2013081329A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

PURPOSE: A high efficiency solar cell with a dot type electrode and a manufacturing method thereof are provided to improve workability by printing a dot electrode part on a bottom passivation layer using a printing process with low costs. CONSTITUTION: A top passivation layer(130) is laminated on the upper side of an emitter layer. An antireflection layer(140) is laminated on the upper side of the top passivation layer. A top electrode(150) is formed on the upper side of the antireflection layer. A bottom passivation layer(160) is laminated on the rear of the semiconductor substrate. A bottom electrode(170) is formed on the lower side of the bottom passivation layer.

Description

도트형 전극을 갖는 저가 양산의 고효율 태양전지 및 그 제조방법 { SOLAR CELL HAVING DOT TYPE ELECTRODE AND MANUFACTURING METHOD OF THE SAME }Low cost mass production high efficiency solar cell with dot type electrode and manufacturing method thereof {SOLAR CELL HAVING DOT TYPE ELECTRODE AND MANUFACTURING METHOD OF THE SAME}

본 발명은 태양전지 및 그 제조방법에 관한 것으로서, 특히 태양전지의 후면에 도트형 전극을 형성하여 효율을 증대시킬 수 있는 도트형 전극을 갖는 저가 양산의 고효율 태양전지 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a solar cell and a method of manufacturing the same, and more particularly, to a high-efficiency solar cell of a low-cost mass production having a dot-type electrode capable of increasing efficiency by forming a dot-type electrode on a rear surface of the solar cell.

태양 전지는 태양 에너지로부터 전기 에너지를 생성하는 전지로서, 친환경적이고 에너지원이 무한할 뿐만 아니라 수명이 길다는 장점이 있다. A solar cell is a battery that generates electrical energy from solar energy, which is advantageous in that it is environmentally friendly and has an infinite energy source and a long lifespan.

태양 전지는 태양 에너지로부터 전기 에너지를 생성하는 방식에 따라 반도체 태양 전지, 염료 감응 태양 전지 등으로 구분될 수 있다.Solar cells may be classified into semiconductor solar cells, dye-sensitized solar cells, and the like according to a method of generating electrical energy from solar energy.

이 중 반도체 태양 전지에서는 서로 다른 전도성 타입(conductive type)을 가지는 반도체 기판 및 이 반도체 기판의 전면에 형성되는 에미터에 의해 p-n 접합이 형성된다. Among the semiconductor solar cells, p-n junctions are formed by semiconductor substrates having different conductive types and emitters formed on the front surface of the semiconductor substrate.

종래의 태양전지는 전면의 n 타입 에미터 위에 전자를 수집하기 위한 전면 전극들이 그리드 형태로 형성되며, 후면에는 p 타입 반도체 기판에 정공을 수집하기 위해 Al 전극이 전체 면적에 형성된다.In the conventional solar cell, front electrodes for collecting electrons are formed in a grid shape on an n-type emitter in the front side, and an Al electrode is formed in an entire area on the rear to collect holes in a p-type semiconductor substrate.

이때, 후면 전극의 경우 Al 전극을 사용하는 데에는 p 타입 반도체 기판에 Al이 확산되어 p+ 전도층을 형성시켜 정공의 수집율을 증가시킬 수 있기 때문이다.In this case, the Al electrode is used for the rear electrode because Al may be diffused on the p-type semiconductor substrate to form a p + conductive layer to increase the collection rate of holes.

그리고 핵심적으로 종래의 태양전지 기술에는 태양전지의 전면에서 전자전공의 재결합율을 줄이기 위해 SiNx 패시베이션막을 사용한다. In addition, in the conventional solar cell technology, a SiNx passivation film is used to reduce the recombination rate of the electronic major at the front of the solar cell.

그러나 보다 높은 효율의 태양전지를 제작하기 위해선 후면에서의 전자전공의 재결합율도 함께 줄이는 기술이 필요하다. However, in order to manufacture higher efficiency solar cells, a technique for reducing the recombination rate of the electronic major at the back is required.

고효율 태양전지를 위해 후면에 패시베이션막을 적용할 경우 후면 Al 전극이 반도체 기판에 균일하게 접촉되면서 접촉 면적은 축소되어야 한다. When the passivation film is applied to the rear surface for high efficiency solar cell, the contact area should be reduced while the rear Al electrode is in uniform contact with the semiconductor substrate.

후면 패시베이션막은 후면 전극들이 형성되지 않은 부분에 형성되어 전자 전공의 재결합을 방지하는 역할을 한다.The back passivation layer is formed on a portion where the back electrodes are not formed to prevent recombination of the electron holes.

전하의 재결합의 효과를 최대화하기 위해서는 후면 패시베이션막의 면적을 증가시켜야 하며, 전극 자체의 저항을 줄여 전력 손실을 줄이기 위해서는 후면 전극의 체적을 증가시켜야 한다. In order to maximize the effect of charge recombination, the area of the rear passivation film should be increased, and the volume of the rear electrode should be increased to reduce the power loss by reducing the resistance of the electrode itself.

이에 따라 후면 전극들의 폭을 줄이고 후면 전극들 사이의 거리를 증가시켜 후면 패시베이션막의 면적을 확보하는 한편, 후면 전극들을 두껍게 형성하여 저항을 줄이는 방법이 반도체 태양 전지 기술 분야에서 적용되고 있다.Accordingly, a method of reducing the width of the rear electrodes and increasing the distance between the rear electrodes to secure the area of the rear passivation layer, and reducing the resistance by forming the rear electrodes thickly has been applied in the semiconductor solar cell technology.

그러나, 후면 전극들이 두꺼워지면, 전극을 형성하기 위한 제조 원가가 증가하고, 열처리 공정에서의 스트레스에 의해 반도체 기판이 손상될 수 있어 반도체 기판 또한 두껍게 형성해야 한다.However, when the back electrodes become thick, the manufacturing cost for forming the electrodes increases, and the semiconductor substrate may be damaged by the stress in the heat treatment process, so that the semiconductor substrate must also be formed thick.

따라서 태양 전지의 제조 원가에서 가장 큰 부분을 차지하는 반도체 기판에 대한 제조 원가 또한 증가한다. Therefore, manufacturing costs for semiconductor substrates, which account for the largest portion of the manufacturing cost of solar cells, also increase.

그리고 이러한 후면 전극들 및 반도체 기판의 두께 증가에 따라 태양 전지의 박형화가 어려워진다.As the thickness of the back electrodes and the semiconductor substrate increases, thinning of the solar cell becomes difficult.

이러한 문제점을 해결하기 위하여 공개특허공보 제10-2009-0075421호에는 도 1 및 도 2에 도시된 바와 같이 태양전지 구조가 게재되어 있다.In order to solve this problem, Korean Patent Publication No. 10-2009-0075421 discloses a solar cell structure as shown in FIGS. 1 and 2.

도 1은 종래 태양전지의 단면도이고, 도 2는 도 1에 도시된 종래 태양전지의 배면도이다.1 is a cross-sectional view of a conventional solar cell, Figure 2 is a rear view of the conventional solar cell shown in FIG.

도 1에 도시된 바와 같이 종래의 태양전지(100)는, 서로 반대되는 후면(12)과 전면(14)을 구비하는 반도체 기판(10), 이 반도체 기판(10)의 후면(12)에 전기적으로 연결되며 제1 전극부(32)와 제2 전극부(34)를 구비하는 후면 전극(30), 반도체 기판(10)의 전면(14) 부근에 형성되는 에미터(20), 이 에미터(20)에 전기적으로 연결되는 전면 전극(40)을 포함한다.As shown in FIG. 1, the conventional solar cell 100 includes a semiconductor substrate 10 having a rear surface 12 and a front surface 14 opposite to each other, and electrically connected to the rear surface 12 of the semiconductor substrate 10. A back electrode 30 having a first electrode portion 32 and a second electrode portion 34, an emitter 20 formed near the front surface 14 of the semiconductor substrate 10, the emitter And a front electrode 40 electrically connected to 20.

그리고, 반도체 기판(10)의 후면(12)에는 후면 패시베이션막(22)이 형성되고, 에미터(20) 위에 전면 패시베이션막(24) 및 반사 방지막(26)이 형성된다.The back passivation film 22 is formed on the back surface 12 of the semiconductor substrate 10, and the front passivation film 24 and the anti-reflection film 26 are formed on the emitter 20.

또한, 상기 후면전극(30)은, 반도체 기판(10)의 후면에 복수의 도트 형태로 형성된 제1전극부(32)와, 상기 제1전극부(32)를 덮는 제2전극부(34)로 이루어진다.In addition, the back electrode 30 may include a first electrode part 32 formed in a plurality of dot shapes on the back surface of the semiconductor substrate 10, and a second electrode part 34 covering the first electrode part 32. Is made of.

이때, 상기 제1전극부(32)는 마스크를 자석에 의해 반도체 기판(10)에 밀착시킨 후 진공 증착법 또는 스퍼터링 법 등을 수행하여 형성하거나, 레이져로 후면 패시베이션막(22)에 홈을 형성한 후 여기에 상기 제1전극부(32)를 충진하여 형성하였다.In this case, the first electrode part 32 is formed by attaching a mask to the semiconductor substrate 10 by a magnet and performing a vacuum deposition method or a sputtering method, or by forming a groove in the rear passivation film 22 with a laser. Thereafter, the first electrode part 32 was filled and formed therein.

그러나, 도트 형상의 상기 제1전극부(32)를 위와 같은 종래의 방법에 의해 형성할 경우에는, 작업시간이 오래 소요되어 생산성이 저하되고, 진공증착장치 및 레이져 등의 고가의 장비를 구입하여야 하는 단점이 있다. However, when the dot-shaped first electrode portion 32 is formed by the conventional method as described above, the work time is long, the productivity is lowered, and expensive equipment such as a vacuum deposition apparatus and a laser must be purchased. There is a disadvantage.

그리고 공개특허공보 제10-2009-0075421호에 나타나 있는 바와 같이 반도체기판(10)의 면적에 대한 상기 제1전극부(32)의 면적의 비율이 1~10%로 할 경우에는 그 효과가 불충분하다.As shown in Korean Patent Publication No. 10-2009-0075421, when the ratio of the area of the first electrode portion 32 to the area of the semiconductor substrate 10 is 1 to 10%, the effect is insufficient. Do.

본 발명은 전술한 문제점을 해결하기 위한 것으로써, 도트 형상의 전극을 저가의 양산용 인쇄방식으로 형성하여 작업시간을 단축시켜 생산성을 향상시키고 후속공정인 전극형성을 위한 고온 열처리공정에서 발생되는 패시베이션막의 손상을 보완하는 방법을 제공하여 고가의 레이져 등의 장비가 불필요한 도트형 전극을 갖는 저가 양산의 고효율 태양전지 및 그 제조방법을 제공하는데 그 목적이 있다.The present invention is to solve the above problems, by forming a dot-shaped electrode in a low-cost mass-produced printing method to shorten the working time to improve productivity and passivation generated in a high temperature heat treatment process for the formation of a subsequent electrode It is an object of the present invention to provide a low-cost mass-produced high-efficiency solar cell having a dot-type electrode that does not require expensive laser or other equipment by providing a method of compensating for damage to a film, and a method of manufacturing the same.

또한, 패시베이션의 효과를 극대화하고 저항손실을 최소화하여 고효율 태양전지 제작을 위한 도트형 전극의 최적면적비를 제공하는데 그 목적이 있다.In addition, the object of the present invention is to provide an optimal area ratio of a dot-type electrode for manufacturing a high efficiency solar cell by maximizing the effect of passivation and minimizing the resistance loss.

상기 목적을 달성하기 위하여 본 발명의 도트형 전극을 갖는 저가 양산의 고효율 태양전지는, 반도체기판과; 상기 반도체기판의 전면에 형성된 에미터층과; 상기 에미터층의 상부에 적층된 상부패시베이션막과; 상기 상부패시베이션막의 상부에 적층된 반사방지막과; 상기 반사방지막의 상부에 형성된 상부전극과; 상기 반도체기판의 후면에 적층된 하부패시베이션막과; 상기 하부패시베이션막의 하부에 형성된 하부전극으로 이루어지되, 상기 상부전극은 하부가 상기 반사방지막과 상부패시베이션막을 관통하여 상기 에미터층에 접하고, 상기 하부전극은, 상부가 상기 하부패시베이션막을 관통하여 상기 반도체기판에 접하는 단위도트전극이 상호 이격되게 다수개로 구성된 도트전극부와; 상기 도트전극부 및 하부패시베이션막을 덮고 있는 메탈패드로 이루어지며, 상기 도트전극부는 양산용 인쇄공정에 의해 상기 하부패시베이션막에 도포되는 것을 특징으로 한다.In order to achieve the above object, a low-cost mass production high efficiency solar cell having a dot-type electrode of the present invention comprises a semiconductor substrate; An emitter layer formed on the front surface of the semiconductor substrate; An upper passivation film stacked on the emitter layer; An anti-reflection film stacked on the upper passivation film; An upper electrode formed on the anti-reflection film; A lower passivation film stacked on the back side of the semiconductor substrate; The lower electrode is formed under the lower passivation layer, wherein the upper electrode is in contact with the emitter layer through the anti-reflection film and the upper passivation film, the lower electrode, the upper electrode through the lower passivation film A dot electrode unit having a plurality of unit dot electrodes in contact with each other; It is made of a metal pad covering the dot electrode portion and the lower passivation film, characterized in that the dot electrode portion is applied to the lower passivation film by a mass production printing process.

상기 상부패시베이션막 및 하부패시베이션막 각각의 두께는 10~80㎚이고, 상기 단위도트전극은 상기 반도체기판에 접하는 크기는 10-250㎛이며, 상기 도트전극부 전체가 상기 반도체기판에 접하는 면적은 상기 반도체기판의 면적에 대하여 0.01~1%가 되도록 한다.Each of the upper passivation film and the lower passivation film has a thickness of 10 to 80 nm, the unit dot electrode has a size in contact with the semiconductor substrate of 10-250 μm, and the area of the dot electrode portion in contact with the semiconductor substrate is 0.01 to 1% of the area of the semiconductor substrate.

상기 도트전극부는, 어느 하나의 단위도트전극을 중심으로 이웃한 다수개의 단위도트전극이 상호간에 동일한 거리로 이격되면서 6각 형태를 취하도록 배치됨이 바람직하다.The dot electrode unit may be arranged such that a plurality of neighboring unit dot electrodes centering around one unit dot electrode takes a hexagonal shape while being spaced at the same distance from each other.

또한, 상기 목적을 달성하기 위하여 본 발명의 도트형 전극을 갖는 저가 양산의 고효율 태양전지의 제조방법은, 반도체기판을 준비하는 준비단계와; 상기 반도체기판의 전면을 다수개의 피라미드 형상으로 형성하는 텍스쳐링단계와; 상기 반도체기판 전체에 에미터층을 형성하는 에미터층형성단계와; 상기 반도체기판의 측면과 후면에 형성된 에미터층을 제거하는 에미터층제거단계와; 상면에 상기 에미터층이 형성된 반도체기판의 전면과 후면을 포함하여 패시베이션막을 형성하는 피막층형성단계와; 상기 반도체기판의 전면에 형성된 상부패시베이션막의 상부에 반사방지막을 형성하는 반사방지막형성단계와; 상기 반사방지막의 상부에 상부전극을 인쇄하는 상부전극형성단계와; 상기 반도체기판의 후면에 형성된 하부패시베이션막의 하부에 다수개의 단위도트전극을 상호 이격되게 인쇄하는 도트전극형성단계와; 상기 상부전극의 하부가 상기 반사방지막과 상부패시베이션막을 녹여 상기 에미터층에 접하고, 상기 단위도트전극의 상부가 상기 하부패시베이션막을 녹이면서 확산되어 상기 반도체기판의 후면과 접하여 로컬 BSF(Back Surface Field)층을 형성되도록 가열하는 열처리단계와; 상기 단위도트전극이 형성된 상기 반도체기판의 후면을 메탈패드가 덮도록 형성하는 메탈패드형성단계를 포함하여 이루어지되, 상기 메탈패드형성단계는 상기 열처리단계의 이전 또는 이후에 이루어지고, 상기 도트전극형성단계에서는 양산용 인쇄공정을 통해 상기 하부패시베이션막의 하부에 다수개의 상기 단위도트전극를 인쇄하여 형성하는 것을 특징으로 한다.In addition, in order to achieve the above object, a method for manufacturing a low-cost mass-produced high efficiency solar cell having a dot-type electrode of the present invention comprises the steps of preparing a semiconductor substrate; A texturing step of forming a front surface of the semiconductor substrate into a plurality of pyramid shapes; An emitter layer forming step of forming an emitter layer on the entire semiconductor substrate; An emitter layer removing step of removing emitter layers formed on side and rear surfaces of the semiconductor substrate; A film layer forming step of forming a passivation film including a front surface and a rear surface of a semiconductor substrate having the emitter layer formed on an upper surface thereof; An anti-reflection film forming step of forming an anti-reflection film on the upper passivation film formed on the entire surface of the semiconductor substrate; An upper electrode forming step of printing an upper electrode on the anti-reflection film; A dot electrode forming step of printing a plurality of unit dot electrodes spaced apart from each other on a lower portion of a lower passivation film formed on a rear surface of the semiconductor substrate; A lower portion of the upper electrode melts the anti-reflection film and the upper passivation layer to contact the emitter layer, and an upper portion of the unit dot electrode melts to diffuse the lower passivation layer to contact the rear surface of the semiconductor substrate to contact a local back surface field (BSF) layer. A heat treatment step of heating to form a; And a metal pad forming step of forming a metal pad to cover a rear surface of the semiconductor substrate on which the unit dot electrode is formed, wherein the metal pad forming step is performed before or after the heat treatment step, and the dot electrode is formed. In the step, a plurality of unit dot electrodes are printed and formed on the lower portion of the lower passivation film through a mass production printing process.

상기 에미터층제거단계에서는, 산(酸,acid)을 이용하여 상기 반도체기판의 측면과 후면에 형성된 에미터층을 에칭과정을 통해 제거하고, 클리닝용액을 이용하여 중화 및 세정한다.In the emitter layer removing step, the emitter layer formed on the side and the rear surface of the semiconductor substrate using an acid is removed through an etching process and neutralized and cleaned using a cleaning solution.

상기 도트전극형성단계에서는, 어느 하나의 단위도트전극을 중심으로 이웃한 다수개의 단위도트전극이 상호간에 동일한 거리로 이격되면서 6각 형태를 취하도록 배치되게 형성함이 바람직하다.In the dot electrode forming step, it is preferable that a plurality of neighboring unit dot electrodes are formed to have a hexagonal shape while being spaced apart from each other by the same distance.

상기 열처리단계 이후에 태양전지에 수소를 첨가하는 수소화(Hydrogenation)단계를 더 포함하여 이루어진다.After the heat treatment step further comprises a hydrogenation (Hydrogenation) step of adding hydrogen to the solar cell.

이상에서 설명한 바와 같은 본 발명의 도트형 전극을 갖는 저가 양산의 고효율 태양전지 및 그 제조방법에 따르면 다음과 같은 효과가 있다.According to the low-cost mass-produced high-efficiency solar cell having the dot-type electrode of the present invention as described above and a method of manufacturing the same, the following effects are obtained.

상기 도트전극부를 대량생산에 적용되는 저가의 양산용 인쇄공정에 의해 상기 하부패시베이션막에 인쇄되기 때문에, 고가의 장비없이 용이하게 도트전극을 형성할 수 있어 생산성 및 작업성을 향상시켜 대량생산이 가능하다.Since the dot electrode part is printed on the lower passivation film by a low-volume production process applied to mass production, the dot electrode can be easily formed without expensive equipment, thereby improving productivity and workability, thereby enabling mass production. Do.

또한, 패시베이션의 효과를 극대화하고 저항손실을 최소화하여 고효율 태양전지 제작을 위한 도트형 전극의 최적 면적비(단위도트전극의 반도체기판에 접하는 크기가 10~250㎛이고, 도트전극부 전체가 반도체기판에 접하는 면적이 반도체기판의 면적에 대하여 0.01~1%인 것)를 제공함으로써, 대량 생산 환경에 알맞은 전극 설계를 용이하게 구성할 수 있다.In addition, the maximum area ratio of the dot type electrode for the production of high efficiency solar cells by maximizing the effect of passivation and minimizing the resistance loss (the size of contact with the semiconductor substrate of the unit dot electrode is 10 ~ 250㎛, the entire dot electrode portion is By providing a contact area of 0.01 to 1% of the area of the semiconductor substrate), an electrode design suitable for a mass production environment can be easily configured.

또한, 상기 수소화단계에 의서 수소를 첨가함으로써, 반도체기판의 계면에 형성되어 있는 댕글링본드(Dangling bond)를 수소로 처리하는 결함을 보완할 수 있고, 상기 수소화단계가 상기 열처리단계보다 뒤에 이루어짐으로써 상기 열처리단계에서 상기 도트전극부의 접합 및 확산이 이루어질 때 고온으로 가열되어 손상될 수 있는 상기 패시베이션막을 복원시켜 그 효과를 회복 및 극대화시킬 수 있게 된다.Further, by adding hydrogen in the hydrogenation step, it is possible to compensate for the defect of treating dangling bonds formed at the interface of the semiconductor substrate with hydrogen, and the hydrogenation step is performed after the heat treatment step. When the bonding and diffusion of the dot electrode part is performed in the heat treatment step, the passivation film, which may be heated and damaged at high temperature, may be restored to restore and maximize its effect.

도 1은 종래 태양전지의 단면도,
도 2는 도 1에 도시된 종래 태양전지의 배면도,
도 3은 본 발명의 실시예에 따른 태양전지의 단면구조도,
도 4는 본 발명의 실시예에 따른 태양전지의 배면도,
도 5는 본 발명의 실시예에 따른 태양전지 제조방법의 순서도,
도 6은 본 발명의 실시예에 따른 태양전지의 제조방법의 각 단계를 도시한 단면도,
도 7은 본 발명의 실시예에 따른 단위도트전극의 배열에 따라 전하수집율을 설명하기 위한 도면,
도 8은 본 발명의 수소화단계를 수행함에 따른 반송자수명(Carrier Lifetime)을 도시한 그래프.1 is a cross-sectional view of a conventional solar cell,
2 is a rear view of the conventional solar cell shown in FIG.
3 is a cross-sectional structure diagram of a solar cell according to an embodiment of the present invention;
4 is a rear view of a solar cell according to an embodiment of the present invention;
5 is a flow chart of a solar cell manufacturing method according to an embodiment of the present invention,
6 is a cross-sectional view showing each step of the manufacturing method of the solar cell according to the embodiment of the present invention;
7 is a view for explaining the charge collection rate according to the arrangement of the unit dot electrode according to an embodiment of the present invention;
FIG. 8 is a graph illustrating carrier lifetime according to the hydrogenation step of the present invention. FIG.

도 3은 본 발명의 실시예에 따른 태양전지의 단면구조도이고, 도 4는 본 발명의 실시예에 따른 태양전지의 배면도이다.3 is a cross-sectional view of a solar cell according to an embodiment of the present invention, Figure 4 is a rear view of the solar cell according to an embodiment of the present invention.

도 3에 도시된 바와 같이, 본 발명의 도트형 전극을 갖는 저가 양산의 고효율 태양전지는, 반도체기판(110)과, 에미터층(120)과, 상부패시베이션막(130)과, 반사방지막(140)과, 상부전극(150)과, 하부패시베이션막(160)과, 하부전극(170) 등을 포함하여 이루어진다.As shown in FIG. 3, the low-cost mass-produced high-efficiency solar cell having the dot-type electrode of the present invention includes a semiconductor substrate 110, an emitter layer 120, an upper passivation film 130, and an anti-reflection film 140. ), An upper electrode 150, a lower passivation film 160, a lower electrode 170, and the like.

상기 반도체기판(110)은 P형 또는 N형의 결정질 실리콘으로 이루어진다.The semiconductor substrate 110 is made of P-type or N-type crystalline silicon.

상기 에미터(Emitter)층(120)은 상기 반도체기판(110)의 전면(前面)에 형성된다.The emitter layer 120 is formed on the front surface of the semiconductor substrate 110.

상기 반도체기판(110)의 전면은 도 3에서 상면을 의미하고, 상기 반도체기판(110)의 후면은 하면을 의미한다.The front surface of the semiconductor substrate 110 means an upper surface in FIG. 3, and the rear surface of the semiconductor substrate 110 means a lower surface.

본 실시예에서 상기 반도체기판(110)은 P형 결정질 실리콘으로 이루어져 있고, 상기 에미터층(120)은 N형으로 이루어져 있으나, 이에 한정하지는 않는다.In the present embodiment, the semiconductor substrate 110 is made of P-type crystalline silicon, and the emitter layer 120 is made of N-type, but is not limited thereto.

이러한 에미터층(120)은 불순물인 인(P), 비소(As) 등이 상기 반도체기판(110)의 전면에서 확산되어 형성된다.The emitter layer 120 is formed by dispersing impurities (P), arsenic (As), and the like on the entire surface of the semiconductor substrate 110.

패시베이션막은 상기 반도체기판(110)의 표면에 얇게 적층 형성되어 상기 반도체기판(110)의 표면에서 전하의 재결합이 이루어지는 것을 방지하기 위한 것으로써, SiO2 등으로 이루어진다.The passivation film is thinly stacked on the surface of the semiconductor substrate 110 to prevent recombination of charges on the surface of the semiconductor substrate 110.

이러한 패시베이션막은 상기 에미터층(120)의 상부에 적층되는 상기 상부패시베이션막(130)과, 상기 반도체기판(110)의 후면에 적층되는 상기 하부패시베이션막(160)으로 이루어진다.The passivation layer includes the upper passivation layer 130 stacked on the emitter layer 120 and the lower passivation layer 160 stacked on the back surface of the semiconductor substrate 110.

상기 상부패시베이션막(130) 및 하부패시베이션막(160) 각각의 두께는 10~80㎚정도가 되도록 함이 바람직하다.The thickness of each of the upper passivation film 130 and the lower passivation film 160 is preferably about 10 to 80 nm.

일반적으로 문헌상 패시베이션막의 두께가 10nm 미만으로 작아지게 되면 반도체기판과 하부메탈패드 간에 터널링 효과에 의해 전기적으로 패시베이션이 이루어지지 않으며, 80nm보다 두꺼워지면 하부패시베이션막(160)의 경우 본 발명에서 구현하고자 하는 고온에 의한 도트전극접합과 Al-BSF 형성이 불균일해지고 상부패시베이션막(130)의 경우 굴절률의 차이에 의한 반사방지 효과가 감소된다.In general, when the thickness of the passivation film becomes smaller than 10 nm, the passivation is not performed electrically by the tunneling effect between the semiconductor substrate and the lower metal pad, and when the passivation film is thicker than 80 nm, the lower passivation film 160 is to be implemented in the present invention. The dot electrode bonding due to the high temperature and the Al-BSF formation are uneven, and in the case of the upper passivation film 130, the antireflection effect due to the difference in refractive index is reduced.

상기 반사방지막(140)은 상기 상부패시베이션막(130)의 상부에 적층되어, 태양전지의 내부로 입사될 광이 반사되어 손실되는 것을 방지하는 역할을 한다.The anti-reflection film 140 is stacked on the upper passivation film 130 to prevent the light incident to the inside of the solar cell from being reflected and lost.

이러한 상기 반사방지막(140)은 박막 증착장비인 PECVD(Plasma Enhanced Chemical Vapor Deposition)를 이용하여 SiNx 등을 75~85nm정도의 두께로 증착하여 형성되나, 이에 한정하지는 않는다.The anti-reflection film 140 is formed by depositing SiNx to a thickness of about 75 to 85 nm using PECVD (Plasma Enhanced Chemical Vapor Deposition), which is a thin film deposition apparatus, but is not limited thereto.

이로 인해, 상기 반사방지막(140)은 상기 하부패시베이션막(160)의 두께와 합하여 반사방지 효과를 극대화할 수 있다.For this reason, the anti-reflection film 140 may maximize the anti-reflection effect by adding to the thickness of the lower passivation film 160.

상기 상부전극(150)은 상기 반사방지막(140)의 상부에 형성된다.The upper electrode 150 is formed on the anti-reflection film 140.

이러한 상기 상부전극(150)은 하부가 고온의 열처리공정에 의해 상기 반사방지막(140)과 상부패시베이션막(130)을 관통하여 상기 에미터층(120)에 접한다.The upper electrode 150 is in contact with the emitter layer 120 through the anti-reflection film 140 and the upper passivation film 130 by a high temperature heat treatment process.

상기 상부전극(150)은 상기 에미터층(120)의 광기전력 효과에 의해 분리된 전자를 수집하기 위하여 은 페이스트(Ag paste) 재질 등으로 이루어져 빛을 최대한 가리지 않고 낮은 저항을 가지도록 전극을 설계하여 저가의 양산용 인쇄과정을 통해 인쇄한 후 건조되어 형성된다.The upper electrode 150 is made of silver paste or the like to collect electrons separated by the photovoltaic effect of the emitter layer 120 to design an electrode to have a low resistance without covering light as much as possible. It is formed by printing after printing through low cost mass production printing process.

상술한 저가의 양산용 인쇄과정은, 일반적으로 인쇄작업에서 저가 양산용으로 널리 알려진, 롤러 등에 의한 인쇄, 실크스크린인쇄 등을 활용하면 충분하다.The low cost mass production printing process described above is sufficient to utilize printing by a roller or the like, silkscreen printing or the like, which is generally known for low cost mass production in print jobs.

상기 하부전극(170)은 상기 하부패시베이션막(160)의 하부에 형성된다.The lower electrode 170 is formed under the lower passivation layer 160.

상기 하부전극(170)은, 도트전극부(171)와 메탈패드(173)로 이루어진다.The lower electrode 170 includes a dot electrode part 171 and a metal pad 173.

상기 도트전극부(171)의 도트 모양과 형태는 원형이 바람직하나, 형성방법에 따라 모양과 형태의 변형이 가능하기에 이에 국한하지는 않는다.The dot shape and shape of the dot electrode portion 171 is preferably a circular shape, but is not limited thereto, since the shape and shape of the dot electrode part 171 may be modified.

상기 도트전극부(171)는 상부가 고온의 열처리공정에 의해 상기 하부패시베이션막(160)을 관통하여 상기 반도체기판(110)에 접하는 단위도트전극(172)이 상호 이격되게 다수개로 구성되어 이루어진다.The dot electrode unit 171 is formed of a plurality of unit dots electrodes 172 contacting the semiconductor substrate 110 to penetrate the lower passivation layer 160 by a high temperature heat treatment process.

상기 도트전극부(171)는 상기 반도체기판(110)에서 분리된 정공을 후면에서 보다 잘 수납하기 위하여 P+ 필드인 로컬 BSF(Back Surface Field)층을 형성할 수 있는 알루미늄 페이스트 등의 소재로 이루어지나, 이에 한정하지는 않는다.The dot electrode part 171 is made of a material such as aluminum paste that can form a local BSF (Back Surface Field) layer, which is a P + field, in order to better accommodate holes separated from the semiconductor substrate 110 from the rear side. It is not limited to this.

이러한 상기 도트전극부(171)는 알루미늄 페이스트 등을 저가의 양산용 인쇄공정을 통해 인쇄한 후 건조하여 형성된다.The dot electrode unit 171 is formed by printing an aluminum paste or the like through a low-cost mass production printing process and then drying it.

상기 도트전극부(171)를 이루는 상기 단위도트전극(172)은 상기 반도체기판(110)에 접하는 면적크기가 약 10-250㎛이며, 상기 도트전극부(171) 전체가 상기 반도체기판(110)에 접하는 면적은 상기 반도체기판(110)의 면적에 대하여 0.01~1%가 되도록 한다.The unit dot electrode 172 forming the dot electrode portion 171 has an area size of about 10-250 μm in contact with the semiconductor substrate 110, and the entire dot electrode portion 171 is formed on the semiconductor substrate 110. The area in contact with the semiconductor substrate may be 0.01 to 1% of the area of the semiconductor substrate 110.

Figure 112011095939315-pat00001
Figure 112011095939315-pat00001

위 그래프를 보면, 도트전극부가 반도체기판에 접하는 면적(Contact Coverage)이 1%이하에서부터 SRV(Surface Recomination Velocity)가 거의 일정하게 감소하는 것을 알 수 있으며, 0.01%보다 더 작아 질 경우 단위면적당 직렬저항(Series Resistance)의 값이 1000mΩcm2 이상이 되어 전기적 특성이 나빠지게 되므로, 본 발명에서와 같이 상기 도트전극부(171) 전체가 상기 반도체기판(110)에 접하는 면적은 상기 반도체기판(110)의 면적에 대하여 0.01~1%가 되도록 함이 바람직하다.In the graph above, the surface contact velocity (SRV) of the dot electrode portion in contact with the semiconductor substrate decreases from about 1% or less, and when it is smaller than 0.01%, the series resistance per unit area is reduced. (Series Resistance) value is 1000mΩcm 2 or more, so that the electrical characteristics deteriorate. As shown in the present invention, the area where the entire dot electrode portion 171 is in contact with the semiconductor substrate 110 is the area of the semiconductor substrate 110. It is preferable to make it 0.01 to 1% with respect to area.

또한 상기 단위도트전극(172)의 크기가 10㎛보다 작아질 경우 양산용 장비에서의 균일한 인쇄 결과를 담보하기가 어려우며, 250㎛보다 클 경우 상술한 상기 도트전극부(171) 전체의 면적비율이 0.01~1%가 되도록 한 수치한정 1%에서 단위면적당 직렬저항의 값이 1000mΩcm2 이상이 되어 전기적 특성이 나빠지게 되므로 단위도트전극(172)의 크기는 약 10-250㎛가 바람직하다.In addition, when the size of the unit dot electrode 172 is smaller than 10㎛, it is difficult to ensure a uniform printing result in the mass production equipment, and when larger than 250㎛, the area ratio of the entire dot electrode portion 171 described above The series resistance per unit area is 1000 mΩcm 2 at 1% Since the electrical properties become worse due to the above, the size of the unit dot electrode 172 is preferably about 10-250 μm.

상기 도트전극부(171)는, 도 4(a)에 도시된 바와 같이 상호간의 간격이 동일한 격자형태로 배치될 수도 있으나, 도 4(b)에 도시된 바와 같이 어느 하나의 단위도트전극(172)을 중심으로 이웃한 다수개의 단위도트전극(172)이 상호간에 동일한 거리로 이격되면서 6각 형태를 취하도록 배치됨이 바람직하다.The dot electrode unit 171 may be arranged in a lattice form with the same spacing therebetween as shown in FIG. 4A, but as shown in FIG. 4B, one unit dot electrode 172 is provided. The plurality of neighboring unit dot electrodes 172 are preferably arranged to take a hexagonal shape while being spaced apart from each other by the same distance.

상기 메탈패드(173)는 상기 도트전극부(171) 및 하부패시베이션막(160)의 하부를 덮어 수십에서 수백만의 단위도트전극(172)에서 수집된 전하를 상기 메탈패드(173)를 통해 수집할 수 있다.The metal pad 173 covers lower portions of the dot electrode unit 171 and the lower passivation layer 160 to collect charges collected from tens or millions of unit dot electrodes 172 through the metal pad 173. Can be.

상기 메탈패드(173)는 상기 도트전극부(171)에서 수집된 전하를 전기적 손실 없이 수집할 수 있는 금속 재료인 은, 금, 백금, 구리, 알루미늄, 아연 등으로 이루어지나, 이에 한정하지는 않는다.
The metal pad 173 is made of silver, gold, platinum, copper, aluminum, zinc, or the like, which is a metal material capable of collecting charges collected from the dot electrode unit 171 without electrical loss, but is not limited thereto.

위와 같은 구조로 이루어진 본 발명의 태양전지는 아래와 같은 방법을 통해 제조된다.The solar cell of the present invention having the above structure is manufactured by the following method.

도 5는 본 발명의 실시예에 따른 태양전지 제조방법의 순서도이고, 도 6은 본 발명의 실시예에 따른 태양전지의 제조방법의 각 단계를 도시한 단면도이다.5 is a flowchart of a solar cell manufacturing method according to an embodiment of the present invention, Figure 6 is a cross-sectional view showing each step of the solar cell manufacturing method according to an embodiment of the present invention.

도 6에서는 실제 태양전지를 이루는 각 층의 두께와 달리 잘 보이도록 하기 위해 두께가 얇은 층의 경우에도 그 두께를 두껍게 도시하였다.In FIG. 6, the thickness of the thin layer is shown to be thick so as to be different from the thickness of each layer constituting the actual solar cell.

도 5에 도시된 바와 같이, 본 발명인 전극을 갖는 태양전지의 제조방법은, 준비단계(S10)와, 텍스쳐링단계(S20)와, 에미터층형성단계(S30)와, 에미터층제거단계(S40)와, 피막층형성단계(S50)와, 반사방지막형성단계(S60)와, 상부전극형성단계(S70)와, 도트전극형성단계(S80)와, 열처리단계(S90)와, 메탈패드형성단계(S100)를 포함하여 이루어진다.As shown in FIG. 5, the method of manufacturing a solar cell having an electrode according to the present invention includes a preparation step (S10), a texturing step (S20), an emitter layer forming step (S30), and an emitter layer removing step (S40). And, the film layer forming step (S50), the anti-reflection film forming step (S60), the upper electrode forming step (S70), the dot electrode forming step (S80), the heat treatment step (S90), the metal pad forming step (S100) )

상기 준비단계(S10)는 도 6(a)에 도시된 바와 같이 태양전기를 제작하기 위한 P타입의 반도체기판(110)을 준비하는 단계이다.The preparation step (S10) is a step of preparing a P-type semiconductor substrate 110 for manufacturing a solar electric, as shown in Figure 6 (a).

상기 텍스쳐링단계(S20)는 도 6(b)에 도시된 바와 같이 상기 반도체기판(110)의 전면의 표면적을 넓혀 태양빛을 보다 많이 흡수할 수 있도록 하기 위해, 상기 반도체기판(110)의 전면을 다수개의 피라미드 형상으로 형성하는 단계이다.The texturing step (S20) is to increase the surface area of the front surface of the semiconductor substrate 110, as shown in Figure 6 (b) to absorb more of the sunlight, the front surface of the semiconductor substrate 110 Forming a plurality of pyramid shapes.

상기 에미터층형성단계(S30)는 도 6(c)에 도시된 바와 같이 상기 반도체기판(110) 표면전체에 에미터층(120)을 형성하는 단계이다.The emitter layer forming step S30 is a step of forming the emitter layer 120 on the entire surface of the semiconductor substrate 110 as shown in FIG.

상기 에미터층형성단계(S30)는 상기 반도체기판(110)에 흡수된 빛이 광전효과에 의해 전자와 정공 쌍이 형성되고 형성된 전자 정공 쌍을 광기전력 효과에 의해 분리하기 위하여, 상기 반도체기판(110)의 표면에 N형 특성을 가지는 인(P) 등의 불순물을 고온에서 증착하는 단계이다.In the emitter layer forming step (S30), the light is absorbed by the semiconductor substrate 110, the electron and hole pair is formed by the photoelectric effect, and in order to separate the formed electron hole pair by the photovoltaic effect, the semiconductor substrate 110 It is a step of depositing impurities such as phosphorus (P) having an N-type property on the surface of the high temperature.

상기 에미터층형성단계(S30)는 에미터층의 형성 이후 표면에 형성되는 불필요한 층인 PSG(Phosphorus Silicate Glass)를 HF용액 또는 HF를 함유한 용액으로 제거하는 단계를 포함한다.The emitter layer forming step (S30) includes removing a PSG (Phosphorus Silicate Glass), which is an unnecessary layer formed on the surface after formation of the emitter layer, with a HF solution or a solution containing HF.

상기 에미터층제거단계(S40)는 도 6(d)에 도시된 바와 같이 상기 반도체기판(110)의 측면과 후면에 형성된 상기 에미터층(120)을 제거하는 단계이다.The emitter layer removing step (S40) is a step of removing the emitter layer 120 formed on the side and rear surfaces of the semiconductor substrate 110 as shown in FIG. 6 (d).

이러한 상기 에미터층제거단계(S40)에서는, 산(酸,acid)을 이용하여 상기 반도체기판(110)의 측면과 후면에 형성된 상기 에미터층(120)을 에칭과정을 통해 제거하고, 클리닝용액을 이용하여 중화 및 세정한다.In the emitter layer removing step (S40), the emitter layer 120 formed on the side and the rear surface of the semiconductor substrate 110 using an acid is removed through an etching process, and a cleaning solution is used. Neutralize and wash.

상기 반도체기판(110)의 측면과 후면에 형성된 상기 에미터층(120)을 제거하는 산용액은 'HF'와 'HNO3 또는 H3PO4'를 포함한 용액으로 이루어짐이 바람직하다.Acid solutions for removing the emitter layer 120 formed on the side and back of the semiconductor substrate 110 are 'HF' and 'HNO 3 Or H 3 PO 4 ′.

또한, 클리닝용액은 "H2O2+NH4OH+H2O"를 포함한 용액으로 이루어져 중화 및 세정을 하도록 함이 바람직하다.In addition, the cleaning solution is preferably made of a solution containing "H 2 O 2 + NH 4 OH + H 2 O" to neutralize and wash.

위와 같은 상기 에미터층제거단계(S40)에 의해, 상기 반도체기판(110)의 전면에 형성된 상기 에미터층(120)과 상기 하부전극(170)이 상호 연결되지 않도록 함으로써, 상기 에미터층(120)에서 수집된 전자와 상기 하부전극(170)에서 수집된 정공이 태양전지의 측면부위에서 재결합하는 것을 방지할 수 있다.By the emitter layer removing step (S40) as described above, the emitter layer 120 and the lower electrode 170 formed on the front surface of the semiconductor substrate 110 is not connected to each other, in the emitter layer 120 The collected electrons and holes collected from the lower electrode 170 may be prevented from recombining at the side portion of the solar cell.

상기 피막층형성단계(S50)는 도 6(e)에 도시된 바와 같이, 전면에 상기 에미터층(120)이 형성된 반도체기판(110)의 전면과 후면을 포함하여 표면에 패시베이션(Passivation)막을 형성하는 단계이다.As shown in FIG. 6E, the film layer forming step S50 includes a front surface and a rear surface of the semiconductor substrate 110 on which the emitter layer 120 is formed, to form a passivation film on the surface. Step.

이러한 상기 피막층형성단계(S50)에서는 상기 에미터층(120)의 상부와 상기 반도체기판(110)의 후면에만 패시베이션막을 형성될 수도 있고, 전면과 후면 모두에 패시베이션막을 형성할 수도 있다.In the coating layer forming step (S50), a passivation film may be formed only on the upper part of the emitter layer 120 and the rear surface of the semiconductor substrate 110, or a passivation film may be formed on both the front and rear surfaces.

도 6(e)에서는 패시베이션막인 상기 상부패시베이션막(130)과 하부패시베이션막(160)이 형성되어 도시되어 있다.In FIG. 6E, the upper passivation film 130 and the lower passivation film 160, which are passivation films, are formed.

상기 반사방지막형성단계(S60)는, 도 6(f)에 도시된 바와 같이 상기 반도체기판(110)의 전면에 형성된 상부패시베이션막(130)의 상부에 상기 반사방지막(140)을 증착하여 형성하는 단계이다.The anti-reflection film forming step (S60) is formed by depositing the anti-reflection film 140 on the upper passivation film 130 formed on the entire surface of the semiconductor substrate 110, as shown in FIG. 6 (f). Step.

이러한 상기 반사방지막(140)은 상기 패시베이션막(130,160)의 두께를 감하여 증착하도록 함이 바람직하나, 상기 상부패시베이션막(130)이 충분히 두꺼워 그 자체로 반사방지 효과가 있을 경우에는 이를 생략할 수도 있다.The anti-reflection film 140 is preferably deposited to reduce the thickness of the passivation film (130,160), but may be omitted if the upper passivation film (130) is thick enough to have an anti-reflection effect by itself. .

상기 상부전극형성단계(S70)는 도 6(g)에 도시된 바와 같이 상기 반사방지막(140)의 상부에 은 페이스트 등의 소재를 인쇄하여 상기 상부전극(150)을 형성하는 단계이다.The upper electrode forming step (S70) is a step of forming the upper electrode 150 by printing a material such as silver paste on the anti-reflection film 140 as shown in FIG. 6 (g).

상기 도트전극형성단계(S80)는 도 6(h)에 도시된 바와 같이 상기 반도체기판(110)의 후면에 형성된 상기 하부패시베이션막(160)의 하부에, 알루미늄 페이스트(Al paste, 182) 등을 소재로 하는 다수개의 상기 단위도트전극(172)을 상호 이격되게 인쇄하는 형성하는 단계이다.In the dot electrode forming step S80, as shown in FIG. 6 (h), an aluminum paste (Al paste, 182), or the like is disposed under the lower passivation layer 160 formed on the rear surface of the semiconductor substrate 110. A plurality of unit dot electrodes 172 made of a material are formed to be spaced apart from each other.

위와 같이 상기 하부전극(170)을 도트(Dot)형태로 인쇄하여 형성하는 것은 전극 접촉 면적비를 최소화하여 상기 하부패시베이션막(160)의 패시베이션효과를 극대화하기 위함이다.Printing the lower electrode 170 in a dot form as described above is to maximize the passivation effect of the lower passivation layer 160 by minimizing the electrode contact area ratio.

상기 도트전극형성단계(S80)에서 상기 도트전극부(171)를 형성하는 방법으로는, 예를 들어 저가의 양산방법인 롤러 등에 의한 인쇄, 실크스크린인쇄 등을 사용하면 충분하다.As the method for forming the dot electrode portion 171 in the dot electrode forming step (S80), for example, printing by a roller or the like, silk screen printing, etc., which is a low-cost mass production method, is sufficient.

위와 같이 상기 도트전극부(171)를 이루는 다수개의 단위도트전극(172)을 대량생산에 적용되는 저가의 양산용 인쇄공정을 통해 형성함으로써, 종래와 같이 레이져, 마스크 등을 사용할 필요가 없고, 다수개의 상기 단위도트전극(172)을 연속적으로 생성할 수 있기 때문에 생산성이 향상되고 제작시간을 단축시켜 대량생산이 가능하도록 할 수 있다.As described above, by forming a plurality of unit dot electrodes 172 constituting the dot electrode unit 171 through a low-cost mass production printing process applied to mass production, there is no need to use a laser, a mask, etc. as in the prior art. Since the unit dot electrodes 172 can be generated continuously, productivity can be improved and manufacturing time can be shortened to allow mass production.

이러한 다수개의 단위도트전극(172)은 도 4(a)에 도시된 바와 같이 상호 일정한 거리를 갖는 4각 형태의 격자배열로 배치될 수도 있으나, 도 4(b)에 도시된 바와 같이 어느 하나의 단위도트전극(172)을 중심으로 이웃한 다수개의 단위도트전극(172)이 상호간에 동일한 거리로 이격되면서 6각 형태를 취하도록 배치되게 형성함이 바람직하다.The plurality of unit dot electrodes 172 may be arranged in a grid arrangement having a quadrangular shape having a predetermined distance from each other as shown in FIG. 4 (a), but as shown in FIG. The plurality of adjacent unit dot electrodes 172 around the unit dot electrode 172 may be formed to have a hexagonal shape while being spaced at the same distance from each other.

위와 같이 상기 단위도트전극(172)을 격자배열이 아닌 6각의 허니컴구조로 배열함으로써, 전하의 수집율을 향상시킬 수 있다.As described above, by arranging the unit dot electrodes 172 in a hexagonal honeycomb structure instead of a lattice arrangement, charge collection rates may be improved.

도 7은 본 발명의 실시예에 따른 단위도트전극(172)의 배열에 따라 전하수집율을 설명하기 위한 도면으로써, 단위도트전극(172)의 둘레에 표시된 원형은 전하수집영역(B)을 표시한 것이다.7 is a view for explaining the charge collection rate according to the arrangement of the unit dot electrode 172 according to an embodiment of the present invention, the circle shown around the unit dot electrode 172 indicates the charge collection region (B). It is.

도 7에 도시된 바와 같이 격자간격의 거리로 전하가 이동하여 상기 단위도트전극(172)을 통해 수집된다고 가정하면, 도 7(a)의 격자배열의 4각 구조의 경우 전체 면적 대비 수집되는 면적비가 약 78.54%로 수집되지만, 도 7(b)에 도시된 6각의 허니컴구조의 경우에는 전체 면적 대비 수집되는 면적비가 약 90.68%가 되어, 도 7(a)에 도시된 4각 구조에 의해 전하의 수집율보다 약 12.14% 만큼 더 향상될 수 있다.As shown in FIG. 7, it is assumed that charge is moved at a distance of a lattice interval and collected through the unit dot electrode 172. In the case of the quadrangular structure of the lattice array of FIG. Although the ratio is collected at about 78.54%, in the case of the hexagonal honeycomb structure shown in FIG. It can be improved by about 12.14% more than the charge collection rate.

따라서, 본 발명과 같이 상기 도트전극부(171)는 6각의 허니컴구조로 이루어짐이 바람직하다.Therefore, as shown in the present invention, the dot electrode portion 171 is preferably formed of a hexagonal honeycomb structure.

상기 열처리단계(Co-Firing, S90)는 도 6(i)에 도시된 바와 같이, 상기 상부전극(150)의 하부가 상기 반사방지막(140)과 상부패시베이션막(130)을 녹여 상기 에미터층(120)에 접하고, 상기 단위도트전극(172)의 상부가 상기 하부패시베이션막(160)을 녹임과 동시에 확산되어 상기 반도체기판(110)의 후면과 접촉하여 로컬 BSF층을 형성하도록 고온으로 가열하는 단계이다.In the heat treatment step (Co-Firing, S90), as shown in FIG. 6 (i), the lower part of the upper electrode 150 melts the anti-reflection film 140 and the upper passivation film 130 to form the emitter layer ( 120 and heating the upper portion of the unit dot electrode 172 to a high temperature so as to melt and disperse the lower passivation layer 160 so as to contact the rear surface of the semiconductor substrate 110 to form a local BSF layer. to be.

일반적으로 고효율을 위한 종래기술에서는 하부패시베이션막을 사용하여 양산성이 없는 고가의 레이져, 마스크 등의 공정으로 도트 구멍을 형성한 후 메탈패드를 덮어 열처리하였으나, 본 발명은 종래기술과 달리 양산 가능한 인쇄공정으로 후면에 형성된 도트전극부(171)가 열처리단계에 의해 자체적으로 도트 구멍을 만들면서 반도체기판(110)의 후면에 확산되어 Local BSF층을 형성할 수 있다.In general, in the prior art for high efficiency, using a lower passivation film to form a dot hole by a process such as an expensive laser, a mask, etc., which is not mass-produced, and then heat-treated by covering the metal pad, the present invention is a mass-produced printing process As a result, the dot electrode portion 171 formed on the rear surface may be diffused on the rear surface of the semiconductor substrate 110 by forming a dot hole by the heat treatment step to form a local BSF layer.

상기 메탈패드형성단계(S100)는 도 6(j)에 도시된 바와 같이, 상기 단위도트전극(172)이 형성된 상기 반도체기판(110)의 후면을 금속으로 이루어진 메탈패드(173)가 덮도록 형성하는 단계이다.The metal pad forming step (S100) is formed such that the metal pad 173 made of metal covers the rear surface of the semiconductor substrate 110 on which the unit dot electrode 172 is formed, as shown in FIG. 6 (j). It's a step.

도 5 및 도 6에서는 상기 메탈패드형성단계(S100)가 상기 열처리단계(S90) 이후에 진행된 것으로 도시되어 있으나, 상기 메탈패드형성단계(S100)는 상기 열처리단계(S90) 이전 또는 이후에 진행할 수 있고, 상기 메탈패드(173)가 상기 도트전극부(171) 및 하부패시베이션막(160)의 하부를 덮어 수십에서 수백만의 단위도트전극(172)에서 수집된 전하가 상기 메탈패드(173)를 통해 수집되게 된다.5 and 6, the metal pad forming step S100 is shown after the heat treatment step S90, but the metal pad forming step S100 may be performed before or after the heat treatment step S90. The metal pad 173 covers lower portions of the dot electrode part 171 and the lower passivation layer 160, and charges collected from tens or millions of unit dot electrodes 172 are transferred through the metal pad 173. Will be collected.

한편, 상기 열처리단계(S90) 이후에는 태양전지에 수소를 첨가하는 수소화(Hydrogenation)단계(S110)를 더 포함하여 이루어질 수 있다.On the other hand, after the heat treatment step (S90) may further comprise a hydrogenation (Hydrogenation) step (S110) for adding hydrogen to the solar cell.

종래의 일반적인 태양전지 제조방법에 의할 경우에는, 상기 패시베이션막(130,160)이 전극형성을 위한 고온의 열처리단계(S90)에 의해 손상될 수 있다.In the case of the conventional general solar cell manufacturing method, the passivation film (130,160) may be damaged by a high temperature heat treatment step (S90) for forming the electrode.

그러나, 본 발명에서는 상기 열처리단계(S90)에 의해 손상된 패시베이션막(130,160)을 상기 열처리단계(S90) 이후에 이루어지는 상기 수소화단계(S110)에 의해 태양전지에 수소를 첨가함으로써, 상기 패시베이션막(130,160)을 복원시켜 그 효과를 회복 및 극대화시킬 수 있고 이로 인해 태양전지의 고효율을 달성시킬 수 있다.However, in the present invention, by adding hydrogen to the solar cell by the hydrogenation step (S110) made after the heat treatment step (S90) of the passivation film (130,160) damaged by the heat treatment step (S90), the passivation film (130,160) ) Can be recovered and maximized, thereby achieving high efficiency of the solar cell.

도 8은 본 발명의 수소화단계를 수행함에 따른 반송자수명(Carrier Lifetime)을 도시한 그래프이다.8 is a graph illustrating a carrier life according to the hydrogenation step of the present invention.

도 8에 도시된 바와 같이, 고온의 상기 열처리단계(S90)에서 단위도트전극(172)이 반도체기판(110)과 고온 접합하면서 하부 및 상부패시베이션막(130,160)과 반도체기판(110)의 계면이 고온으로 가열되므로 계면에 형성될 수 있는 결함부위인 댕글링본드(Dangling bond)가 형성되어 반송자 수명(Carrier Lifetime)이 감소된다.As shown in FIG. 8, the interface between the lower and upper passivation layers 130 and 160 and the semiconductor substrate 110 is formed while the unit dot electrode 172 is bonded to the semiconductor substrate 110 at a high temperature in the heat treatment step S90 at a high temperature. Since it is heated to a high temperature, a dangling bond, which is a defect portion that may be formed at an interface, is formed, thereby reducing carrier life.

그러나, 상기 수소화단계(S110)를 통하여 수소를 첨가함으로써, 계면 결함부위인 댕글링본드(Dangling bond)를 수소로 처리하여 Carrier Lifetime이 크게 증가됨을 알 수 있다.However, by adding hydrogen through the hydrogenation step (S110), it can be seen that Carrier Lifetime is greatly increased by treating the interface defects with dangling bonds with hydrogen.

이렇게 함으로 상기 패시베이션막(130,160)을 복원시켜 그 효과를 회복 및 극대화시킬 수 있게 된다.By doing so, the passivation films 130 and 160 can be restored to restore and maximize their effects.

본 발명인 도트형 전극을 갖는 저가 양산의 고효율 태양전지 및 그 제조방법은 전술한 실시예에 국한하지 않고, 본 발명의 기술 사상이 허용되는 범위 내에서 다양하게 변형하여 실시할 수 있다.The low-cost mass-produced high-efficiency solar cell having a dot-shaped electrode of the present invention and a method of manufacturing the same are not limited to the above-described embodiments, and can be modified in various ways within the allowable technical spirit of the present invention.

110 : 반도체기판, 120 : 에미터층, 130 : 상부패시베이션막, 140 : 반사방지막, 150 : 상부전극, 160 : 하부패시베이션막, 170 : 하부전극, 171 : 도트전극부, 172 : 단위도트전극, 173 : 메탈패드,
S10 : 준비단계, S20 : 텍스쳐링단계, S30 : 에미터층형성단계, S40 : 에미터층제거단계, S50 : 피막층형성단계, S60 : 반사방지막형성단계, S70 : 상부전극형성단계, S80 : 도트전극형성단계, S90 : 열처리단계와, S100 : 메탈패드형성단계, S110 : 수소화단계,110: semiconductor substrate, 120: emitter layer, 130: upper passivation film, 140: antireflection film, 150: upper electrode, 160: lower passivation film, 170: lower electrode, 171: dot electrode portion, 172: unit dot electrode, 173 : Metal pad,
S10: preparation step, S20: texturing step, S30: emitter layer forming step, S40: emitter layer removing step, S50: coating layer forming step, S60: antireflection film forming step, S70: upper electrode forming step, S80: dot electrode forming step , S90: heat treatment step, S100: metal pad forming step, S110: hydrogenation step,

Claims (7)

반도체기판과;
상기 반도체기판의 전면에 형성된 에미터층과;
상기 에미터층의 상부에 적층된 상부패시베이션막과;
상기 상부패시베이션막의 상부에 적층된 반사방지막과;
상기 반사방지막의 상부에 형성된 상부전극과;
상기 반도체기판의 후면에 적층된 하부패시베이션막과;
상기 하부패시베이션막의 하부에 형성된 하부전극으로 이루어지되,
상기 상부전극은 하부가 상기 반사방지막과 상부패시베이션막을 관통하여 상기 에미터층에 접하고,
상기 하부전극은,
상부가 상기 하부패시베이션막을 관통하여 상기 반도체기판에 접하는 단위도트전극이 상호 이격되게 다수개로 구성된 도트전극부와;
상기 도트전극부 및 하부패시베이션막을 덮고 있는 메탈패드로 이루어지며,
상기 도트전극부는 양산용 인쇄공정에 의해 상기 하부패시베이션막의 하부에 다수개의 단위도트전극이 인쇄된 후 고온의 열처리공정에 의해 형성되는 것을 특징으로 하는 도트형 전극을 갖는 저가 양산의 고효율 태양전지.A semiconductor substrate;
An emitter layer formed on the front surface of the semiconductor substrate;
An upper passivation film stacked on the emitter layer;
An anti-reflection film stacked on the upper passivation film;
An upper electrode formed on the anti-reflection film;
A lower passivation film stacked on the back side of the semiconductor substrate;
Consists of a lower electrode formed under the lower passivation film,
The upper electrode has a lower portion penetrating the antireflection film and the upper passivation film to contact the emitter layer,
The lower electrode,
A dot electrode portion having a plurality of dot electrodes formed therebetween so as to be spaced apart from each other by penetrating the lower passivation layer to be in contact with the semiconductor substrate;
A metal pad covering the dot electrode part and the lower passivation layer;
The dot electrode unit is a low-volume high-efficiency solar cell having a dot-type electrode, characterized in that formed by a high temperature heat treatment process after a plurality of unit dot electrode is printed on the lower portion of the lower passivation film by a mass production printing process. 청구항1에 있어서,
상기 상부패시베이션막 및 하부패시베이션막 각각의 두께는 10~80㎚이고,
상기 단위도트전극은 상기 반도체기판에 접하는 크기는 10-250㎛이며,
상기 도트전극부 전체가 상기 반도체기판에 접하는 면적은 상기 반도체기판의 면적에 대하여 0.01~1%인 것을 특징으로 하는 도트형 전극을 갖는 저가 양산의 고효율 태양전지.The method according to claim 1,
The thickness of each of the upper passivation film and the lower passivation film is 10 ~ 80nm,
The unit dot electrode has a size in contact with the semiconductor substrate is 10-250㎛,
A low-cost mass production high efficiency solar cell having a dot-type electrode, wherein the entire area of the dot electrode portion is in contact with the semiconductor substrate is 0.01 to 1% of the area of the semiconductor substrate. 청구항1에 있어서,
상기 도트전극부는,
어느 하나의 단위도트전극을 중심으로 이웃한 다수개의 단위도트전극이 상호간에 동일한 거리로 이격되면서 6각 형태를 취하도록 배치된 것을 특징으로 하는 도트형 전극을 갖는 저가 양산의 고효율 태양전지.The method according to claim 1,
The dot electrode unit,
A low-cost mass-produced high-efficiency solar cell with a dot-type electrode, wherein a plurality of neighboring unit dot electrodes are arranged to take a hexagonal shape while being spaced apart from each other by the same distance. 반도체기판을 준비하는 준비단계와;
상기 반도체기판의 전면을 다수개의 피라미드 형상으로 형성하는 텍스쳐링단계와;
상기 반도체기판 전체에 에미터층을 형성하는 에미터층형성단계와;
상기 반도체기판의 측면과 후면에 형성된 에미터층을 제거하는 에미터층제거단계와;
전면에 상기 에미터층이 형성된 반도체기판의 전면과 후면을 포함하여 패시베이션막을 형성하는 피막층형성단계와;
상기 반도체기판의 전면에 형성된 상부패시베이션막의 상부에 반사방지막을 형성하는 반사방지막형성단계와;
상기 반사방지막의 상부에 상부전극을 인쇄하는 상부전극형성단계와;
상기 반도체기판의 후면에 형성된 하부패시베이션막의 하부에 다수개의 단위도트전극을 상호 이격되게 인쇄하는 도트전극형성단계와;
상기 상부전극의 하부가 상기 반사방지막과 상부패시베이션막을 녹여 상기 에미터층에 접하고, 상기 단위도트전극의 상부가 상기 하부패시베이션막을 녹이면서 확산되어 상기 반도체기판의 후면과 접하여 로컬 BSF(Back Surface Field)층을 형성되도록 가열하는 열처리단계와;
상기 단위도트전극이 형성된 상기 반도체기판의 후면을 메탈패드가 덮도록 형성하는 메탈패드형성단계를 포함하여 이루어지되,
상기 메탈패드형성단계는 상기 열처리단계의 이전 또는 이후에 이루어지고,
상기 도트전극형성단계에서는 양산용 인쇄공정을 통해 상기 하부패시베이션막의 하부에 다수개의 상기 단위도트전극을 상호 이격되게 인쇄하여 형성하는 것을 특징으로 하는 도트형 전극을 갖는 저가 양산의 고효율 태양전지의 제조방법.Preparing a semiconductor substrate;
A texturing step of forming a front surface of the semiconductor substrate into a plurality of pyramid shapes;
An emitter layer forming step of forming an emitter layer on the entire semiconductor substrate;
An emitter layer removing step of removing emitter layers formed on side and rear surfaces of the semiconductor substrate;
A film layer forming step of forming a passivation film including a front surface and a rear surface of a semiconductor substrate having the emitter layer formed on a front surface thereof;
An anti-reflection film forming step of forming an anti-reflection film on the upper passivation film formed on the entire surface of the semiconductor substrate;
An upper electrode forming step of printing an upper electrode on the anti-reflection film;
A dot electrode forming step of printing a plurality of unit dot electrodes spaced apart from each other on a lower portion of a lower passivation film formed on a rear surface of the semiconductor substrate;
A lower portion of the upper electrode melts the anti-reflection film and the upper passivation layer to contact the emitter layer, and an upper portion of the unit dot electrode melts to diffuse the lower passivation layer to contact the rear surface of the semiconductor substrate to contact a local back surface field (BSF) layer. A heat treatment step of heating to form a;
And a metal pad forming step of forming a metal pad to cover a rear surface of the semiconductor substrate on which the unit dot electrode is formed.
The metal pad forming step is performed before or after the heat treatment step,
In the dot electrode forming step, a method for manufacturing a low-cost mass-efficient solar cell having a dot-type electrode, which is formed by printing a plurality of unit dot electrodes at a lower portion of the lower passivation film through a mass production printing process. . 청구항4에 있어서,
상기 에미터층제거단계에서는,
산(酸,acid)을 이용하여 상기 반도체기판의 측면과 후면에 형성된 에미터층을 에칭과정을 통해 제거하고, 클리닝용액을 이용하여 중화 및 세정하는 것을 특징으로 하는 도트형 전극을 갖는 저가 양산의 고효율 태양전지의 제조방법.The method of claim 4,
In the emitter layer removal step,
High efficiency of low-cost mass production with dot-type electrode, characterized in that the emitter layer formed on the side and the back side of the semiconductor substrate is removed using an acid and neutralized and cleaned using a cleaning solution. Manufacturing method of solar cell. 청구항4에 있어서,
상기 도트전극형성단계에서는,
어느 하나의 단위도트전극을 중심으로 이웃한 다수개의 단위도트전극이 상호간에 동일한 거리로 이격되면서 6각 형태를 취하도록 배치되게 형성하는 것을 특징으로 하는 도트형 전극을 갖는 저가 양산의 고효율 태양전지의 제조방법.The method of claim 4,
In the dot electrode forming step,
The low-cost mass-efficiency high efficiency solar cell with a dot-type electrode, characterized in that the plurality of neighboring unit dot electrodes are formed so as to take a hexagonal shape while being spaced apart from each other at the same distance. Manufacturing method. 청구항4에 있어서,
상기 열처리단계 이후에 태양전지에 수소를 첨가하는 수소화(Hydrogenation)단계를 더 포함하여 이루어진 것을 특징으로 하는 도트형 전극을 갖는 저가 양산의 고효율 태양전지의 제조방법.The method of claim 4,
And a hydrogenation step of adding hydrogen to the solar cell after the heat treatment step.
KR1020110128208A 2011-12-02 2011-12-02 Solar cell having dot type electrode and manufacturing method of the same KR101193021B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110128208A KR101193021B1 (en) 2011-12-02 2011-12-02 Solar cell having dot type electrode and manufacturing method of the same
PCT/KR2012/009913 WO2013081329A1 (en) 2011-12-02 2012-11-22 Low-cost, mass-produced, high-efficiency solar cell having a do- type electrode and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110128208A KR101193021B1 (en) 2011-12-02 2011-12-02 Solar cell having dot type electrode and manufacturing method of the same

Publications (1)

Publication Number Publication Date
KR101193021B1 true KR101193021B1 (en) 2012-10-22

Family

ID=47288349

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110128208A KR101193021B1 (en) 2011-12-02 2011-12-02 Solar cell having dot type electrode and manufacturing method of the same

Country Status (2)

Country Link
KR (1) KR101193021B1 (en)
WO (1) WO2013081329A1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140136555A (en) * 2013-05-20 2014-12-01 현대중공업 주식회사 PERL type bi-facial solar cell and method for the same
WO2018088789A1 (en) * 2016-11-11 2018-05-17 고려대학교 산학협력단 Front electrode of solar cell
WO2018105971A3 (en) * 2016-12-06 2018-07-26 Lg Electronics Inc. Compound semiconductor solar cell

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010016074A (en) * 2008-07-02 2010-01-21 Sharp Corp Solar cell module, and its manufacturing method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100976454B1 (en) * 2008-03-04 2010-08-17 삼성에스디아이 주식회사 Solar cell and manufacturing method of the same
KR101122054B1 (en) * 2009-06-22 2012-03-12 주식회사 효성 Method for making of back contact in solar cell
KR101144810B1 (en) * 2009-07-06 2012-05-11 엘지전자 주식회사 Electrode paste for solar cell, solar cell using the paste, and manufacturing method of the solar cell
KR20110129228A (en) * 2010-05-25 2011-12-01 한국기술교육대학교 산학협력단 Method of making the solar cell

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010016074A (en) * 2008-07-02 2010-01-21 Sharp Corp Solar cell module, and its manufacturing method

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140136555A (en) * 2013-05-20 2014-12-01 현대중공업 주식회사 PERL type bi-facial solar cell and method for the same
WO2018088789A1 (en) * 2016-11-11 2018-05-17 고려대학교 산학협력단 Front electrode of solar cell
KR20180052971A (en) * 2016-11-11 2018-05-21 고려대학교 산학협력단 Front electrode of solar cell
KR101884087B1 (en) * 2016-11-11 2018-07-31 고려대학교 산학협력단 Front electrode of solar cell
WO2018105971A3 (en) * 2016-12-06 2018-07-26 Lg Electronics Inc. Compound semiconductor solar cell
US10872994B2 (en) 2016-12-06 2020-12-22 Lg Electronics Inc. Compound semiconductor solar cell

Also Published As

Publication number Publication date
WO2013081329A1 (en) 2013-06-06

Similar Documents

Publication Publication Date Title
JP5289625B1 (en) Solar cell module
US8569614B2 (en) Solar cell and method of manufacturing the same
KR101387718B1 (en) Solar cell and method for manufactruing the same
JP7023975B2 (en) P-type PERC double-sided solar cell and its module, system and manufacturing method
EP2937910A1 (en) Solar cell and method for producing same
JP5241961B2 (en) SOLAR CELL DEVICE, ITS MANUFACTURING METHOD, AND SOLAR CELL MODULE
JP7023974B2 (en) P-type PERC double-sided solar cell and its module, system and manufacturing method
JP7023976B2 (en) Manufacturing method of P-type PERC double-sided solar cell
JP2016122749A (en) Solar battery element and solar battery module
JPWO2011132707A1 (en) Solar cell element and solar cell module using the same
JP2013048126A (en) Photovoltaic device and manufacturing method thereof
US20200176623A1 (en) Solar cell element and solar cell module
KR20110048792A (en) Solar cell and method for manufacturing the same
KR101193021B1 (en) Solar cell having dot type electrode and manufacturing method of the same
KR101038967B1 (en) Solar cell and method for manufacturing the same
US9761752B2 (en) Solar cell, solar cell module, method for manufacturing solar cell, and method for manufacturing solar cell module
KR101045859B1 (en) Solar cell and manufacturing method thereof
TWI415272B (en) Method of fabricating rear surface point contact of solar cells
KR101198430B1 (en) Bifacial Photovoltaic Localized Emitter Solar Cell and Method for Manufacturing Thereof
CN110634962A (en) Solar cell and preparation method thereof
JP4467337B2 (en) Solar cell module
JP6430842B2 (en) Method for manufacturing solar cell element and method for manufacturing solar cell module
KR100322708B1 (en) Method for fabricating self-voltage applying solar cell
JP6125042B2 (en) Method for manufacturing solar battery cell
CN111524982A (en) Solar cell

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151015

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160726

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee