KR101573934B1 - Solar cell and manufacturing mehtod of the same - Google Patents

Solar cell and manufacturing mehtod of the same Download PDF

Info

Publication number
KR101573934B1
KR101573934B1 KR1020090017737A KR20090017737A KR101573934B1 KR 101573934 B1 KR101573934 B1 KR 101573934B1 KR 1020090017737 A KR1020090017737 A KR 1020090017737A KR 20090017737 A KR20090017737 A KR 20090017737A KR 101573934 B1 KR101573934 B1 KR 101573934B1
Authority
KR
South Korea
Prior art keywords
substrate
via hole
electrode
bus bar
emitter
Prior art date
Application number
KR1020090017737A
Other languages
Korean (ko)
Other versions
KR20100098993A (en
Inventor
강주완
고지훈
윤주환
김종환
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020090017737A priority Critical patent/KR101573934B1/en
Priority to US12/649,039 priority patent/US8569614B2/en
Priority to CN200980138575.7A priority patent/CN102171838B/en
Priority to EP09841212.5A priority patent/EP2404328A4/en
Priority to PCT/KR2009/007865 priority patent/WO2010101350A2/en
Publication of KR20100098993A publication Critical patent/KR20100098993A/en
Application granted granted Critical
Publication of KR101573934B1 publication Critical patent/KR101573934B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H01L31/022458—Electrode arrangements specially adapted for back-contact solar cells for emitter wrap-through [EWT] type solar cells, e.g. interdigitated emitter-base back-contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Abstract

본 발명은 태양 전지에 관한 것으로, 태양 전지는 적어도 하나의 비아 홀을 구비한 제1 도전성 타입의 기판, 상기 기판에 형성되어 있고 상기 제1 도전성 타입과 반대인 제2 도전성 타입의 에미터부, 상기 에미터부 위에 형성되어 있는 적어도 하나의 제1 전극, 상기 기판을 중심으로 상기 제1 전극의 반대편에 위치하고, 상기 비아 홀을 통해 상기 제1 전극과 연결되어 있는 적어도 하나의 버스 바, 그리고 상기 버스 바와 이격되고, 상기 기판과 연결되어 있는 적어도 하나의 제2 전극을 포함한다. 상기 비아 홀에 복수의 요철이 형성되어 있다. 이로 인해, 비아 홀 내에서 버스 바의 접촉력은 향상된다.A solar cell includes a substrate of a first conductivity type having at least one via hole, an emitter of a second conductivity type formed on the substrate and opposite to the first conductivity type, At least one first electrode formed on the emitter portion, at least one bus bar located opposite the first electrode with respect to the substrate, the bus bar being connected to the first electrode through the via hole, And at least one second electrode spaced apart and connected to the substrate. A plurality of irregularities are formed in the via hole. As a result, the contact force of the bus bar in the via hole is improved.

MWT, 태양전지, 비아홀, 버스바, 표면텍스처링, 요철, 표면조직화 MWT, solar cell, via hole, bus bar, surface texturing, irregularities, surface organization

Description

태양 전지 및 그 제조 방법{SOLAR CELL AND MANUFACTURING MEHTOD OF THE SAME}SOLAR CELL AND MANUFACTURING METHOD OF THE SAME

본 발명은 태양 전지 및 그 제조 방법에 관한 것이다. The present invention relates to a solar cell and a manufacturing method thereof.

최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양 전지는 태양 에너지로부터 전기 에너지를 생성하는 전지로서, 친환경적이고 에너지원인 태양 에너지가 무한할 뿐만 아니라 수명이 길다는 장점이 있다.With the recent depletion of existing energy resources such as oil and coal, interest in alternative energy to replace them is increasing. Among them, solar cells generate electric energy from solar energy, and they are environmentally friendly and have an advantage of long life as well as infinite solar energy.

태양전지는 원료 물질에 따라 크게 실리콘 태양 전지(silicon solar cell), 화합물 반도체 태양 전지(compound semiconductor solar cell) 및 적층형 태양 전지(tandem solar cell)로 구분되며, 실리콘 태양 전지가 주류를 이루고 있다.Solar cells are divided into silicon solar cell, compound semiconductor solar cell and tandem solar cell according to the raw material, and silicon solar cell is mainstream.

일반적인 실리콘 태양 전지는 p형과 n형처럼 서로 다른 도전성 타입(conductive type)을 가지는 반도체로 이루어진 기판(substrate) 및 에미터부(emitter layer), 그리고 기판과 에미터부 위에 각각 형성된 전극을 구비한다. 이때, 기판과 에미터부의 계면에는 p-n 접합이 형성되어 있다.A typical silicon solar cell has a substrate and an emitter layer made of semiconductors having different conductive types such as p-type and n-type, and electrodes formed on the substrate and the emitter, respectively. At this time, a p-n junction is formed at the interface between the substrate and the emitter.

이러한 태양 전지에 태양 광이 입사되면, 광기전력 효과(photovoltaic effect)에 의해 n형 또는 p형의 불순물이 도핑된 실리콘 반도체에서 전자와 정공이 발생한다. 예를 들어, n형 실리콘 반도체로 이루어진 n형 에미터부에서는 전자가 다수 캐리어(carrier)로 발생되고, p형 실리콘 반도체로 이루어진 p형 기판에서는 정공이 다수 캐리어로 발생된다. 광기전력 효과에 의해 발생된 캐리어인 전자와 전공은 각각 n형 반도체인 에미터부와 p형 반도체인 기판 쪽으로 끌어 당겨져 각각 기판 및 에미터부와 전기적으로 연결된 전극으로 이동하며, 이 전극들을 전선으로 연결하여 전력을 얻는다.When sunlight enters the solar cell, electrons and holes are generated in a silicon semiconductor doped with an n-type or p-type impurity by a photovoltaic effect. For example, electrons are generated in a majority carrier in an n-type emitter portion made of an n-type silicon semiconductor, and holes are generated in a majority carrier in a p-type substrate made of a p-type silicon semiconductor. Electrons and electrons, which are carriers generated by the photovoltaic effect, are attracted toward the substrate, which is an n-type semiconductor emitter and a p-type semiconductor, respectively, and are moved to electrodes electrically connected to the substrate and the emitter, respectively. Power is obtained.

이때, 에미터부와 반도체 기판 위 각각에는, 에미터부와 반도체 기판 위에 형성된 전극에 연결된 적어도 하나의 버스 바(bus bar)를 위치시켜, 해당 전극에서 수집된 캐리어가 인접한 버스 바를 통해 외부에 연결된 부하로 용이하게 이동할 수 있도록 한다.At this time, at least one bus bar connected to the emitter and the electrode formed on the semiconductor substrate is placed on each of the emitter and the semiconductor substrate, and the carrier collected from the electrode is connected to the load connected to the outside through the adjacent bus bar So that it can be easily moved.

하지만, 이 경우, 빛이 입사되지 않은 반도체 기판 위뿐만 아니라 빛이 입사되는 에미터부 위에도 버스 바가 위치하므로, 버스 바로 인해 빛의 입사 면적이 감소하여 태양 전지의 효율이 떨어진다.However, in this case, since the bus bar is located not only on the semiconductor substrate where no light is incident but also on the emitter portion where the light is incident, the incidence area of the light is reduced due to the bus bus, thereby reducing the efficiency of the solar cell.

버스 바로 인한 태양 전지의 효율 감소를 줄이기 위해, 에미터부와 연결되는 버스 바를 빛이 입사되지 않은 반도체 기판 쪽에 위치시킨 금속 포장 투과형(metal wrap through, MWT) 태양 전지가 개발되어 있다.A metal wrap through (MWT) solar cell has been developed to reduce the efficiency of the solar cell due to the bus bar, in which a bus bar connected to the emitter is positioned on a semiconductor substrate where no light is incident.

본 발명이 이루고자 하는 기술적 과제는 태양 전지의 효율을 향상시키는 것 이다. SUMMARY OF THE INVENTION The present invention has been made in an effort to improve the efficiency of a solar cell.

본 발명의 한 특징에 따른 태양 전지는, 적어도 하나의 비아 홀을 구비한 제1 도전성 타입의 기판, 상기 기판에 형성되어 있고 상기 제1 도전성 타입과 반대인 제2 도전성 타입의 에미터부, 상기 에미터부 위에 형성되어 있는 적어도 하나의 제1 전극, 상기 기판을 중심으로 상기 제1 전극의 반대편에 위치하고, 상기 비아 홀을 통해 상기 제1 전극과 연결되어 있는 적어도 하나의 버스 바, 그리고 상기 버스 바와 이격되고, 상기 기판과 연결되어 있는 적어도 하나의 제2 전극을 포함하고, 상기 비아 홀에 복수의 요철이 형성되어 있다.A solar cell according to one aspect of the present invention includes a substrate of a first conductivity type having at least one via hole, an emitter section of a second conductivity type formed in the substrate and opposite to the first conductivity type, At least one first electrode formed on the substrate, at least one bus bar located on the opposite side of the first electrode with respect to the substrate and connected to the first electrode via the via hole, And at least one second electrode connected to the substrate, wherein a plurality of irregularities are formed in the via hole.

상기 기판의 적어도 한 면에 복수의 요철이 형성되어 있는 것이 좋다.It is preferable that a plurality of irregularities are formed on at least one surface of the substrate.

상기 비아 홀에 형성된 요철의 높이는 상기 기판에 형성된 요철의 높이와 다른 것이 좋다. The height of the irregularities formed in the via holes may be different from the height of the irregularities formed in the substrate.

상기 비아 홀에 형성된 요철의 높이가 상기 기판에 형성된 요철의 높이보다 높을 수 있다.The height of the concavities and convexities formed in the via holes may be higher than the height of the concave and convex portions formed on the substrate.

상기 기판에 형성된 요철의 높이는 약 5㎛ 내지 10㎛이고, 상기 비아 홀에 형성된 요철의 높이는 약 10㎛ 내지 50㎛일 수 있다.The height of the concavities and convexities formed on the substrate may be about 5 탆 to 10 탆, and the height of the concavities and convexities formed on the via holes may be about 10 탆 to 50 탆.

상기 기판의 수광면에 형성된 상기 비아 홀의 직경은 상기 기판의 후면부에 형성된 상기 비아 홀의 직경보다 작은 것이 바람직하다.The diameter of the via hole formed on the light receiving surface of the substrate is preferably smaller than the diameter of the via hole formed in the rear portion of the substrate.

상기 비아 홀의 직경은 상기 기판의 수광면에서 후면부로 갈수록 넓어질 수 있다. The diameter of the via-hole may become wider from the light-receiving surface of the substrate toward the rear surface.

본 발명의 다른 특징에 따른 태양 전지는, 적어도 하나의 비아 홀을 구비한 제1 도전성 타입의 기판, 상기 기판에 형성되어 있고 상기 제1 도전성 타입과 반대인 제2 도전성 타입의 에미터부, 상기 에미터부 위에 형성되어 있는 적어도 하나의 제1 전극, 상기 기판을 중심으로 상기 제1 전극의 반대편에 위치하고, 상기 비아 홀을 통해 상기 제1 전극과 연결되어 있는 적어도 하나의 버스 바, 그리고 상기 버스 바와 이격되고, 상기 기판과 연결되어 있는 적어도 하나의 제2 전극을 포함하고, 빛이 입사되는 상기 기판의 전면부에 형성된 상기 비아 홀의 직경은 상기 전면부와 대향하는 상기 기판의 후면부에 형성된 상기 비아 홀의 직경과 서로 다르다.A solar cell according to another aspect of the present invention includes a substrate of a first conductivity type having at least one via hole, an emitter section of a second conductivity type formed on the substrate and opposite to the first conductivity type, At least one first electrode formed on the substrate, at least one bus bar located on the opposite side of the first electrode with respect to the substrate and connected to the first electrode via the via hole, Wherein a diameter of the via hole formed in a front surface portion of the substrate on which light is incident is smaller than a diameter of the via hole formed in a rear surface portion of the substrate facing the front surface portion, .

상기 기판의 전면부에 형성된 상기 비아 홀의 직경이 상기 기판의 후면부에 형성된 상기 비아 홀의 직경보다 작은 것이 좋다. The diameter of the via hole formed in the front surface portion of the substrate may be smaller than the diameter of the via hole formed in the rear surface portion of the substrate.

상기 비아 홀의 직경 크기는 상기 후면부에서 상기 전면부쪽으로 갈수록 줄어드는 것이 좋다.The diameter of the via-hole may be reduced from the rear portion toward the front portion.

상기 비아 홀의 최장폭과 최단폭의 비율은 약 1: 0.1 내지 0.9일 수 있다. The ratio of the longest width to the shortest width of the via hole may be about 1: 0.1 to 0.9.

상기 특징에 따른 태양 전지는 상기 기판의 전면부에 위치한 에미터부 위에 형성되어 있는 반사 방지막을 더 포함할 수 있다. The solar cell may further include an anti-reflection layer formed on the emitter portion located on the front surface of the substrate.

상기 특징에 따른 태양 전지는 상기 제2 전극과 상기 기판 사이에 위치하고, 상기 기판보다 더 높은 불순물 농도를 가지며 제1 도전성 타입을 갖는 후면 전계부를 더 포함할 수 있다.The solar cell according to the above feature may further include a back electric field portion positioned between the second electrode and the substrate and having a higher impurity concentration than the substrate and having a first conductivity type.

상기 기판은 단결정 또는 다결정 실리콘으로 이루어질 수 있다. The substrate may be made of single crystal or polycrystalline silicon.

상기 비아 홀은 복수의 요철을 구비하는 것이 좋다.It is preferable that the via hole has a plurality of irregularities.

본 발명의 또 다른 특징에 따른 태양 전지의 제조 방법은, 제1 도전성 타입의 기판에 적어도 하나의 비아 홀을 형성하는 단계, 상기 비아 홀의 표면을 텍스처링하여 상기 비아 홀의 표면에 복수의 요철을 형성하는 단계, 상기 기판에 에미터부를 형성하는 단계, 그리고 상기 에미터부에 연결되는 전면 전극, 상기 비아 홀을 통해 상기 전면 전극에 연결되는 버스 바, 그리고 상기 버스 바와 이격되고 상기 기판에 연결되는 후면 전극을 형성하는 단계를 포함하다.According to another aspect of the present invention, there is provided a method of manufacturing a solar cell, comprising: forming at least one via hole in a substrate of a first conductivity type; forming a plurality of projections and depressions on a surface of the via hole by texturing the surface of the via hole Forming an emitter portion on the substrate, a front electrode connected to the emitter portion, a bus bar connected to the front electrode through the via hole, and a rear electrode spaced from the bus bar and connected to the substrate, .

상기 복수의 요철 형성 단계는 상기 비아 홀의 표면에 상기 요철을 형성할 때, 상기 비아 홀의 손상 부분을 제거하는 것이 좋다.It is preferable that the plurality of unevenness forming steps remove damaged portions of the via-holes when forming the unevenness on the surface of the via-hole.

상기 복수의 요철 형성 단계는 상기 비아 홀의 표면에 상기 요철을 형성할 때, 상기 기판의 표면에도 복수의 요철을 형성할 수 있다.The plurality of unevenness forming steps may form a plurality of unevenness on the surface of the substrate when the unevenness is formed on the surface of the via hole.

상기 복수의 요철 형성 단계는 식각액에 초음파 진동을 주입하여 상기 비아 홀이 형성되어 있지 않은 상기 기판 표면 및 상기 비아 홀 내부의 기판 표면에서 행해질 수 있다.The plurality of concavity and convexity forming steps may be performed on the surface of the substrate where the via hole is not formed and the surface of the substrate inside the via hole by injecting ultrasonic vibration into the etching liquid.

상기 기판의 수광부에 형성되는 상기 비아 홀의 직경과 상기 수광부에 대향하는 상기 기판의 후면부에서 형성되는 상기 비아 홀의 직경은 서로 다른 것이 좋다. The diameter of the via hole formed in the light receiving portion of the substrate and the diameter of the via hole formed in the rear portion of the substrate facing the light receiving portion may be different from each other.

상기 전면 전극, 상기 버스 바 및 상기 후면 전극 형성 단계는 상기 비아 홀과 상기 기판의 후면부에 위치한 상기 비아 홀 주변의 에미터부 위에 제1 도전 물질을 포함한 제1 페이스트를 도포하는 단계, 상기 기판의 전면부에 상기 비아 홀을 통해 드러나 상기 제1 페이스트 및 상기 기판의 전면부에 위치한 상기 비아홀 주변 의 기판 위에 제2 도전 물질을 포함한 제2 페이스트를 도포하는 단계, 상기 기판의 후면부에 상기 제1 페이스트와 이격되게 제3 도전 물질을 포함한 제3 페이스트를 도포하는 단계, 그리고 상기 제1 내지 제3 페이스트가 도포된 상기 기판을 열처리하여 상기 제1 페이스트를 상기 버스 바로 형성하고, 상기 제2 페이스트를 상기 전면 전극으로 형성하며, 상기 제3 페이스트를 상기 후면 전극을 각각 형성하는 단계를 포함할 수 있다.Wherein the step of forming the front electrode, the bus bar and the back electrode comprises: applying a first paste containing a first conductive material on the via hole and the emitter portion around the via hole located on the rear portion of the substrate; Applying a second paste containing a second conductive material on the first paste and the substrate around the via hole exposed at the front portion of the substrate through the via hole, Applying a third paste containing a third conductive material so as to separate the first paste and the second paste from each other, and heat treating the substrate to which the first to third pastes are applied to form the first paste on the bus bar, And forming the third paste on the rear electrode, respectively.

상기 비아 홀 형성 단계는 레이저 드릴링에 의해 형성되고, 레이저가 입사되는 상기 기판의 입사면에 형성되는 상기 비아 홀의 직경은 상기 입사면과 대향하는 상기 기판의 후면부에 형성되는 상기 비아 홀의 직경보다 크게 형성될 수 있다.Wherein the via hole forming step is formed by laser drilling and the diameter of the via hole formed in the incident surface of the substrate on which the laser is incident is larger than the diameter of the via hole formed in the rear surface portion of the substrate facing the incident surface .

상기 특징에 따른 태양 전지의 제조 방법은 상기 기판의 측면에 형성된 에미터부 일부 및 상기 후면 전극과 상기 버스 바 사이의 에미터부 일부를 제거하는 단계를 더 포함할 수 있다.The manufacturing method of the solar cell may further include removing a portion of the emitter portion formed on the side surface of the substrate and a portion of the emitter portion between the rear electrode and the bus bar.

이러한 특징에 따라, 비아 홀 내의 기판 단면적이 증가로 접촉 저항이 감소하여 비아 홀 내에서 버스 바와 접촉력이 증가하며, 버스 바의 전송 효율이 향상된다. 또한, 기판의 수광면과 후면부에 형성된 비아 홀의 직경을 다르게 하므로, 빛의 입사 영역이 증가하고, 비아 홀 내에서 버스 바의 접촉력은 더욱더 향상된다. According to this feature, as the cross-sectional area of the substrate in the via-hole is increased, the contact resistance is decreased, the contact force of the bus bar is increased in the via-hole, and the transfer efficiency of the bus bar is improved. Further, since the diameter of the via hole formed in the light receiving surface and the rear surface portion of the substrate are made different, the incident area of the light increases, and the contact force of the bus bar in the via hole is further improved.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상 세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In order to clearly illustrate the present invention, parts not related to the description are omitted, and similar parts are denoted by like reference characters throughout the specification.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한 어떤 부분이 다른 부분 위에 "전체적"으로 형성되어 있다고 할 때에는 다른 부분의 전체 면(또는 전면)에 형성되어 있는 것뿐만 아니라 가장 자리 일부에는 형성되지 않은 것을 뜻한다.In the drawings, the thickness is enlarged to clearly represent the layers and regions. Like parts are designated with like reference numerals throughout the specification. When a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the case directly above another portion but also the case where there is another portion in between. Conversely, when a part is "directly over" another part, it means that there is no other part in the middle. Also, when a part is formed as "whole" on the other part, it means not only that it is formed on the entire surface (or the front surface) of the other part but also not on the edge part.

그러면 첨부한 도면을 참고로 하여 본 발명의 한 실시예에 따른 태양 전지에 대하여 설명한다.Hereinafter, a solar cell according to an embodiment of the present invention will be described with reference to the accompanying drawings.

먼저, 도 1, 도 2a 및 도 2b, 그리고 도 3a 및 도 3b를 참고로 하여 본 발명의 한 실시예에 따른 태양 전지에 대하여 상세하게 설명한다.First, a solar cell according to an embodiment of the present invention will be described in detail with reference to FIGS. 1, 2A and 2B, and FIGS. 3A and 3B.

도 1은 본 발명의 한 실시예에 따른 태양 전지의 일부 단면도이다.1 is a partial cross-sectional view of a solar cell according to an embodiment of the present invention.

도 2a는 본 발명의 한 실시예에 따라 형성된 비아 홀의 단면도이고, 도 2b는 도 2a에 도시한 비아 홀의 부분 확대도이다. FIG. 2A is a cross-sectional view of a via hole formed according to an embodiment of the present invention, and FIG. 2B is a partial enlarged view of a via hole shown in FIG. 2A.

도 1을 참고로 하면, 본 발명의 한 실시예에 따른 태양 전지(1)는 복수의 비 아 홀(via hole)(181)을 구비하고 있는 기판(110), 기판(110)에 위치하고 있는 에미터부(emitter layer)(120), 빛이 입사되는 방향의 기판((110)(이하, '전면부(front portion)'라 함)에 형성된 에미터부(120) 위에 위치하는 반사 방지막(antireflection coating layer)(130), 각 비아 홀(181)과 비아홀(181) 주변에 위치한 에미터부(120)에 위치하는 복수의 버스 바(bus bar)(140), 기판(110)의 전면부에서 반사 방지막(130)이 위치하지 않고 노출된 에미터부(120) 위에 위치한 복수의 제1 전극인 복수의 전면 전극(front electrode)(150), 복수의 버스 바(140)와 이격되어 있고, 빛이 입사되지 않고 전면부와 마주보고 있는 기판(110)(이하, '후면부(rear portion)'라 함)에 위치하는 복수의 제2 전극인 복수의 후면 전극(rear electrode)(160), 그리고 각 후면 전극(160)과 그 하부의 기판(110) 사이에 위치하는 복수의 후면 전계(back surface field, BSF)부(170)를 구비한다.1, a solar cell 1 according to an embodiment of the present invention includes a substrate 110 having a plurality of via holes 181, an emitter An emitter layer 120 and an antireflection coating layer 130 disposed on the emitter layer 120 formed on the substrate 110 in a direction in which light is incident (hereinafter, referred to as a 'front portion' A plurality of bus bars 140 positioned in the emitter section 120 located around the via holes 181 and the via holes 181, A plurality of front electrodes 150 which are a plurality of first electrodes located on the exposed emitter section 120 without being positioned on the first substrate 110 and a plurality of bus bars 140, A plurality of rear electrodes 160, which are a plurality of second electrodes located on a substrate 110 (hereinafter referred to as a 'rear portion') facing the front portion, and And a back electrode 160 and the lower portion of the substrate 110, a plurality of rear electric field (back surface field, BSF) 170 positioned between.

기판(110)은 제1 도전성 타입, 예를 들어, p형의 불순물이 도핑되어 p형의 도전성 타입을 갖는 단결정 실리콘이나 다결정 실리콘과 같은 반도체로 이루어진다. 기판(110)이 p형의 도전성 타입을 가질 경우, 붕소(B), 갈륨, 인듐 등과 같은 3가 원소의 불순물을 함유한다. 하지만 이와는 달리, 기판(110)은 n형의 도전성 타입을 가질 수 있고, 실리콘 이외의 다른 반도체 물질로 이루어질 수도 있다. 기판(110)이 n형의 도전성 타입을 가질 경우, 기판(110)은 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 함유할 수 있다.The substrate 110 is made of a semiconductor such as monocrystalline silicon or polycrystalline silicon doped with a first conductivity type, for example, a p-type impurity and having a p-type conductivity type. When the substrate 110 has a p-type conductivity type, it contains an impurity of a trivalent element such as boron (B), gallium, indium, or the like. Alternatively, however, the substrate 110 may have an n-type conductivity type and may be made of a semiconductor material other than silicon. When the substrate 110 has an n-type conductivity type, the substrate 110 may contain impurities of pentavalent elements such as phosphorus (P), arsenic (As), antimony (Sb), and the like.

이러한 기판(110)은 자신을 관통하는 복수의 복수의 비아 홀(181)을 구비하고 있고, 텍스처링(texturing)되어 복수 개의 요철(101, 102)을 구비한 텍스처링 표면(texturing surface)을 갖는다.The substrate 110 has a plurality of via holes 181 penetrating through the substrate 110 and is textured to have a texturing surface having a plurality of irregularities 101 and 102.

본 실시예에서, 기판(110)의 텍스처링 상태는 반도체 기판(110)의 위치에 따라 달라진다. 예를 들어, 비아 홀(181)이 형성된 부분의 기판 표면과 비아 홀(181)이 형성되지 않은 부분의 기판 표면의 텍스처링 상태가 상이하다. 본 실시예의 경우, 비아 홀(181)이 형성된 부분. 즉 비아 홀(181) 내부의 기판 텍스처링 표면은 약 10㎛ 내지 50㎛의 높이를 갖는 요철(102)을 구비하고, 비아 홀(181)이 형성되지 않은 부분의 기판 텍스처링 표면은 약 5㎛ 내지 10㎛의 높이를 갖는 요철(101)을 구비한다.In this embodiment, the textured state of the substrate 110 is different depending on the position of the semiconductor substrate 110. For example, the textured state of the substrate surface at the portion where the via hole 181 is formed and the surface of the substrate at the portion where the via hole 181 is not formed are different. In the case of this embodiment, the portion where the via hole 181 is formed. The substrate texturing surface inside the via hole 181 has irregularities 102 having a height of about 10 μm to 50 μm and the substrate texturing surface of the portion where the via holes 181 are not formed has a thickness of about 5 μm to 10 μm And has irregularities 101 having a height of 탆.

이와 같이, 비아 홀(181)이 형성된 부분의 기판 표면이 텍스처링됨에 따라, 비아 홀(181) 내부의 표면 상태가 양호해진다. 예를 들어, 레이저를 이용하여 비아 홀(181)을 형성할 경우, 레이저 빔 조사 등으로 인한 충격이나 열로 인해 비아 홀(181) 부분의 기판(110)이 깨지거나 탄 손상 부분이 발생하게 된다. 하지만, 본 실시예와 같이, 비아 홀(181) 내부의 기판 표면이 텍스처링됨에 따라, 표면(110)의 표면 일부를 제거하여 기판 표면에 요철(101, 102)을 형성할 때, 충격이나 열로 인한 손상 부분도 함께 제거된다[도 2의 (a) 및 (b)]. 이로 인해, 비아 홀(181) 내부의 기판은 손상 부분이 제거된 텍스처링 표면을 갖게 된다.As the substrate surface of the portion where the via hole 181 is formed is textured in this way, the surface state inside the via hole 181 becomes good. For example, when the via hole 181 is formed using a laser, the substrate 110 in the via hole 181 is broken or a damaged portion is generated due to impact or heat due to laser beam irradiation or the like. However, when the surface of the substrate in the via hole 181 is textured, as in the present embodiment, when the surface of the surface 110 is removed to form the irregularities 101 and 102 on the surface of the substrate, The damaged portion is also removed (Figs. 2 (a) and (b)). As a result, the substrate inside the via hole 181 has a textured surface from which the damaged portion is removed.

에미터부(120)는 기판(110)의 도전성 타입과 반대인 제2 도전성 타입, 예를 들어, n형의 도전성 타입을 구비하고 있는 불순물부로서, 제2 도전성 타입에 의해 반도체 기판(110)과 p-n 접합을 이룬다. 에미터부(120)가 n형일 경우, 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 반도체의 기판(110)에 도핑하 여, 에미터부(120)를 형성할 수 있다. The emitter portion 120 is an impurity portion having a second conductivity type opposite to the conductivity type of the substrate 110, for example, an n-type conductivity type. The second conductivity type is a semiconductor substrate 110, pn junction. When the emitter section 120 is n-type, impurities of pentavalent elements such as phosphorus (P), arsenic (As), and antimony (Sb) are doped into the semiconductor substrate 110 to form the emitter section 120 can do.

반도체의 기판(110)에 빛이 입사됨에 따라 생성된 전하인 전자-정공 쌍은 p-n 접합에 의한 내부 전위차(built-in potential difference)에 의해 전자와 정공으로 분리되어 전자는 n형 쪽으로 이동하고 정공은 p형 쪽으로 이동한다. 따라서, 기판(110)이 p형이고 에미터부(120)가 n형일 경우, 분리된 정공은 기판(110)쪽으로 이동하고 분리된 전자는 에미터부(120)쪽으로 이동하여, 반도체 기판(110)에서 정공은 다수 캐리어가 되며, 에미터부(120)에서 전자는 다수 캐리어가 된다.Electron-hole pairs, which are generated as light enters the semiconductor substrate 110, are separated into electrons and holes by a built-in potential difference due to the pn junction, electrons move toward the n-type, Moves toward the p-type. Therefore, when the substrate 110 is p-type and the emitter section 120 is n-type, the separated holes move toward the substrate 110, and the separated electrons move toward the emitter section 120, The holes become majority carriers, and the electrons in the emitter section 120 become the majority carriers.

에미터부(120)는 기판(110)과 p-n접합을 형성하므로, 본 실시예와 달리, 기판(110)이 n형의 도전성 타입을 가질 경우, 에미터부(120)는 p형의 도전성 타입을 가진다. 이 경우, 분리된 전자는 기판(110)쪽으로 이동하고 분리된 정공은 에미터부(120)쪽으로 이동한다.Since the emitter layer 120 forms a pn junction with the substrate 110, when the substrate 110 has an n-type conductivity type, the emitter layer 120 has a p-type conductivity type . In this case, the separated electrons move toward the substrate 110 and the separated holes move toward the emitter part 120.

기판(110) 전면부의 에미터부(120) 위에 실리콘 질화물(SiNx)이나 실리콘 산화물(SiO2) 등으로 이루어진 반사 방지막(130)이 형성되어 있다. 반사 방지막(130)은 태양 전지(1)로 입사되는 빛의 반사도를 낮춰 태양 전자(1)의 효율을 높인다. 이러한 반사 방지막(130)은 약 70㎚ 내지 80㎚ 의 두께를 가질 수 있다. 반사 방지막(130)은 필요에 따라 생략될 수 있다.An antireflection film 130 made of silicon nitride (SiNx) or silicon oxide (SiO 2 ) is formed on the emitter portion 120 of the front portion of the substrate 110. The antireflection film 130 lowers the reflectivity of light incident on the solar cell 1, thereby enhancing the efficiency of the solar cell 1. The antireflection film 130 may have a thickness of about 70 nm to 80 nm. The antireflection film 130 may be omitted if necessary.

에미터부(120)는 기판(110) 후면부 일부를 노출하는 복수의 노출구(182)를 구비하고 있다. 이들 노출구(182)에 의해 전자를 이동시키고 수집하는 에미터부(120)와 전면 전극(150) 그리고 정공을 수집하는 후면 전극(160) 간의 전기적인 연결이 끊어져 전자와 정공이 이동이 원활하게 이루어진다. 도 1에 도시하지 않았지만, 기판(110)의 측면 분리(edge isolation)를 위해 반사 방지막(130)과 그 하부의 에미터부(120)는 기판(110)의 전면부 일부를 노출하는 복수의 노출구를 더 구비한다.The emitter section 120 includes a plurality of exposure ports 182 for exposing a part of the rear surface of the substrate 110. Electrons and positive holes are smoothly moved by the electrical connection between the emitter 120 and the front electrode 150 for collecting and collecting electrons and the rear electrode 160 for collecting holes by the exposure ports 182 . Although not shown in FIG. 1, the anti-reflective layer 130 and the emitter layer 120 at the lower portion thereof for edge isolation of the substrate 110 may include a plurality of exposed portions Respectively.

복수의 전면 전극(150)은 적어도 하나의 도전성 물질로 이루어져 있고, 어느 한 방향으로 뻗어 있다. 이들 도전성 금속 물질의 예는 니켈(Ni), 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나일 수 있지만, 이외의 다른 도전성 금속 물질로 이루어질 수 있다. The plurality of front electrodes 150 are made of at least one conductive material and extend in either direction. Examples of these conductive metal materials include metals such as Ni, Cu, Ag, Al, Sn, Zn, In, Ti, ), And combinations thereof, but may be made of other conductive metal materials.

각 전면 전극(150)은 에미터부(120)와 전기적으로 연결되어 있으므로, 적어도 하나의 비아 홀(181)을 덮으며 기판(110)의 전면부에 한 방향으로 뻗어 있다. 즉, 각 전면 전극(150)을 따라 적어도 하나의 비아 홀(181)이 기판(110)에 형성되어 있다.   Each of the front electrodes 150 is electrically connected to the emitter section 120 and thus covers at least one via hole 181 and extends in one direction on the front surface of the substrate 110. That is, at least one via hole 181 is formed in the substrate 110 along each front electrode 150.

각 전면 전극(150)은 에미터부(120)쪽으로 이동한 캐리어, 예를 들면 전자를 수집하여 비아 홀(181)을 통해 전기적으로 연결되어 있는 해당 버스 바(140)로 전달한다. Each front electrode 150 collects a carrier, for example, electrons, which has migrated toward the emitter section 120, and transfers the carrier to the corresponding bus bar 140 electrically connected through the via hole 181.

비아 홀(181) 내부와 기판(110)의 후면부 일부에는 복수의 버스 바(140)가 위치하고 있다. A plurality of bus bars 140 are disposed in the via hole 181 and a part of the rear surface of the substrate 110.

복수의 버스 바(140) 또한 적어도 하나의 도전성 물질로 이루어져 있고, 비아 홀(181)을 통해 전면 전극(150)과 전기적으로 연결되어 있다. 이들 도전성 금 속 물질의 예는 니켈(Ni), 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나일 수 있지만, 이외의 다른 도전성 금속 물질로 이루어질 수 있다. 본 실시예에서, 복수의 버스 바(140)는 전면 전극(150)과 동일한 물질로 이루어진다.The plurality of bus bars 140 are also made of at least one conductive material and are electrically connected to the front electrodes 150 through the via holes 181. Examples of these conductive metal materials include metals such as nickel (Ni), copper (Cu), silver (Ag), aluminum (Al), tin (Sn), zinc (Zn), indium (In), titanium Au), and combinations thereof, but may be made of other conductive metal materials. In this embodiment, the plurality of bus bars 140 are made of the same material as the front electrode 150.

각 버스 바(140)는 대응하는 전면 전극(150)과 마주하며, 기판(110)의 후면부에 전면 전극(150)과 거의 동일한 방향으로 연장되어 있다.Each bus bar 140 faces the corresponding front electrode 150 and extends in substantially the same direction as the front electrode 150 on the rear surface of the substrate 110.

각 버스 바(140)는 전기적으로 연결된 전면 전극(150)으로부터 전달되는 캐리어, 예를 들어 전자를 외부 장치로 출력한다.Each bus bar 140 outputs a carrier, for example, electrons, which is transmitted from a front electrode 150 electrically connected thereto, to an external device.

본 실시예에서, 빛이 입사되지 않은 기판(110) 후면부에 전면 전극(150)과 연결되는 복수의 버스 바(140)가 형성되므로, 버스 바(140)가 위치함에 따라 감소하는 빛 입사 면적이 늘어난다. Since the plurality of bus bars 140 connected to the front electrodes 150 are formed on the rear surface of the substrate 110 in which no light is incident, the light incident area decreases as the bus bars 140 are positioned .

복수의 후면 전극(160)은 적어도 하나의 도전성 물질로 이루어져 있다. 도전성 물질은 니켈(Ni), 구리(Cu), 은(Ag), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나일 수 있지만, 이외의 다른 도전성 금속 물질로 이루어질 수 있다.The plurality of rear electrodes 160 are made of at least one conductive material. The conductive material may be at least one selected from the group consisting of Ni, Cu, Ag, Al, Sn, Zn, In, Ti, Au, And combinations thereof, but may be made of other conductive metal materials.

각 후면 전극(160)은 각 버스 바(140)와 이격되어 있고, 버스 바(140)와 거의 평행하게 연장되어 있다. 본 실시예에서, 후면 전극(160)과 버스 바(140)는 교대로 배치되어 있다. Each rear electrode 160 is spaced apart from each bus bar 140 and extends substantially parallel to the bus bar 140. In the present embodiment, the rear electrode 160 and the bus bar 140 are arranged alternately.

각 후면 전극(160)은 반도체의 기판(110)쪽으로 이동한 캐리어 중 하나, 예를 들어 정공을 수집하여 외부 장치로 출력한다. 각 후면 전극(160)의 일부에는 은(Ag)과 같이 전도도가 양호한 도전 물질이 부착되어 외부 장치와의 접촉력을 향상시킬 수 있다.Each of the rear electrodes 160 collects one of carriers, for example, holes, which have migrated toward the semiconductor substrate 110, and outputs the collected holes to an external device. A conductive material having a good conductivity, such as silver (Ag), is attached to a part of each of the rear electrodes 160 to improve the contact force with an external device.

복수의 후면 전극(160)과 기판(110) 사이에 복수의 후면 전계부(170)가 위치한다. 복수의 후면 전계부(170)는 기판(110)과 동일한 도전성 타입의 불순물이 기판(110)보다 고농도로 도핑된 영역, 예를 들면, n+ 영역이다. A plurality of rear electric fields 170 are positioned between the plurality of rear electrodes 160 and the substrate 110. The plurality of rear electric field portions 170 are regions in which impurities of the same conductivity type as that of the substrate 110 are doped at a higher concentration than the substrate 110, for example, n + regions.

기판(110)과 후면 전계부(170)와의 불순물 농도 차이로 인해 전위 장벽이 형성되어 기판(110)의 후면부쪽으로 정공의 이동이 방해되어, 기판(110) 후면부에서 전자와 정공이 재결합하여 소멸되는 것이 방지한다.A potential barrier is formed due to a difference in impurity concentration between the substrate 110 and the rear electric field portion 170 and the movement of the holes to the rear portion of the substrate 110 is interrupted to recombine electrons and holes at the rear portion of the substrate 110, Prevent.

이와 같은 구조를 갖는 본 실시예에 따른 태양 전지(1)는 전면 전극(150)과 연결되는 버스 바(140)를 빛이 입사되지 않은 기판(110)의 후면부에 위치시킨 MWT 태양 전지로서, 그 동작은 다음과 같다.The solar cell 1 according to this embodiment having such a structure is an MWT solar cell in which a bus bar 140 connected to the front electrode 150 is placed on a rear surface of a substrate 110 to which no light is incident, The operation is as follows.

태양 전지(1)로 빛이 조사되어 반사 방지막(130)과 에미터부(120)를 통해 반도체의 기판(110)으로 입사되면 빛 에너지에 의해 반도체의 기판(110)에서 전자-정공 쌍이 발생한다. 이때, 기판(110)의 표면이 복수의 요철(101)을 갖는 텍스처링 표면이므로 기판(110)의 전면부에서의 빛 반사도가 감소하고, 요철 구조에서 복수 번의 입사와 반사 동작이 행해져 태양 전지 내부에 빛이 갇히게 되고 이로 인해 빛의 흡수율이 증가되므로, 태양 전지의 효율이 향상된다. 이어 더하여, 반사 방지막(130)에 의해 기판(110)으로 입사되는 빛의 반사 손실이 줄어들어 기판(110)으로 입사되는 빛의 양은 더욱더 증가한다. When light is irradiated to the solar cell 1 and enters the semiconductor substrate 110 through the antireflection film 130 and the emitter section 120, electron-hole pairs are generated in the semiconductor substrate 110 by light energy. At this time, since the surface of the substrate 110 is a textured surface having a plurality of projections / depressions 101, the light reflection at the front portion of the substrate 110 is reduced, and the incidence and reflection operations are performed a plurality of times in the concave- The light is confined and the absorption rate of light is increased, so that the efficiency of the solar cell is improved. In addition, the reflection loss of light incident on the substrate 110 is reduced by the anti-reflection film 130, and the amount of light incident on the substrate 110 is further increased.

이들 전자-정공 쌍은 기판(110)과 에미터부(120)의 p-n접합에 의해 서로 분 리되어 전자는 n형의 도전성 타입을 갖는 에미터부(120)쪽으로 이동하고, 정공은 p형의 도전성 타입을 갖는 기판(110)쪽으로 이동한다. 이처럼, 에미터부(120)쪽으로 이동한 전자는 전면 전극(150)에 의해 수집되어 비아 홀(181)을 통해 전기적으로 연결된 버스 바(140)로 이동하고, 기판(110)쪽으로 이동한 정공은 인접한 후면 전계부(170)를 통해 해당 후면 전극(170)에 의해 수집되어 후면 전극(170)을 따라 이동한다. 이러한 버스 바(140)와 후면 전극(170)을 도선으로 연결하면 전류가 흐르게 되고, 이를 외부에서 전력으로 이용하게 된다. These electron-hole pairs are separated from each other by the pn junction of the substrate 110 and the emitter section 120, so that the electrons move toward the emitter section 120 having the n-type conductivity type, and the holes become the p- To the substrate 110 having the first electrode 110a. Electrons migrating toward the emitter section 120 are collected by the front electrode 150 and moved to the bus bar 140 electrically connected through the via hole 181. Holes moved toward the substrate 110 are transferred to the adjacent And is collected by the rear electrode 170 through the rear electric 170 to move along the rear electrode 170. When the bus bar 140 and the rear electrode 170 are connected to each other by a wire, a current flows and is used as electric power from the outside.

본 실시예의 경우, 비아 홀(181) 내부의 기판(110) 표면이 텍스처링 되어 복수의 요철(102)을 구비하고 있다. 따라서 비아 홀(181) 내 기판(110)의 단면적이 증가하여, 비아 홀(181) 내의 에미터부(120)와 버스 바(140)와의 접촉 면적이 늘어난다. 이로 인해, 접촉 저항이 감소하여 버스 바(140)의 전도도가 향상되므로 전면 전극(150)에서 전달되는 캐리어의 전송 효율이 좋아진다.In this embodiment, the surface of the substrate 110 in the via hole 181 is textured to have a plurality of irregularities 102. The cross sectional area of the substrate 110 in the via hole 181 increases and the contact area between the emitter portion 120 and the bus bar 140 in the via hole 181 increases. As a result, the contact resistance is reduced and the conductivity of the bus bar 140 is improved, so that the transfer efficiency of the carriers transferred from the front electrode 150 is improved.

또한, 비아 홀(181) 내부의 기판 텍스처링으로 인해, 비아 홀(181)을 형성할 때 인가되는 충격이나 열 등으로 인한 손상 부분이 제거되어 버스 바(140)와 비아 홀(181) 내 에미터부(120)와의 접촉력이 좋아진다. 이로 인해, 에미터부(120)을 통한 캐리어의 전도도가 더욱 좋아져 캐리어의 전송 효율은 더욱더 증가한다. In addition, due to the substrate texturing inside the via hole 181, the damaged portion due to the impact or heat applied when forming the via hole 181 is removed, so that the bus bar 140 and the emitter portion The contact force with the contact surface 120 is improved. As a result, the conductivity of the carrier through the emitter portion 120 is further improved, and the transfer efficiency of the carrier is further increased.

더욱이, 비아 홀(181) 내부에 형성되는 요철(102)의 높이가 비아 홀(181)이 형성되지 않은 기판 표면에 형성되는 요철(101)의 높이보다 높으므로, 바이 홀 내부의 단면적이 증가하여 접촉 저항이 낮아진다.The height of the unevenness 102 formed in the via hole 181 is higher than the height of the unevenness 101 formed on the surface of the substrate where the via hole 181 is not formed, The contact resistance is lowered.

이러한 버스 바(140)와 후면 전극(160)을 도선으로 연결하면 전류가 흐르게 되고, 이를 외부에서 전력으로 이용하게 된다.When the bus bar 140 and the rear electrode 160 are connected to each other by a wire, a current flows and the external power is used.

다음, 도 3a 내지 도 3h를 참고로 하여 본 발명의 한 실시예에 따른 태양 전지(1)의 제조 방법에 대하여 설명한다.Next, a method of manufacturing the solar cell 1 according to one embodiment of the present invention will be described with reference to FIGS. 3A to 3H. FIG.

도 3a 내지 도 3h는 본 발명의 한 실시예에 따른 태양 전지의 제조 방법을 순차적으로 나타낸 공정도이다.3A to 3H are process diagrams sequentially illustrating a method of manufacturing a solar cell according to an embodiment of the present invention.

도 3a에 도시한 것처럼, 먼저, p형 단결정 또는 다결정 실리콘으로 이루어진기판(110)에 복수의 비아 홀(181)을 형성한다. 이때, 비아 홀(181)은 레이저 빔을 조사하여 형성하는 레이저 드릴링(laser drilling)에 의해 형성되지만, 이에 한정되지 않는다.As shown in FIG. 3A, first, a plurality of via holes 181 are formed in a substrate 110 made of p-type single crystal or polycrystalline silicon. At this time, the via hole 181 is formed by laser drilling which is formed by irradiating a laser beam, but is not limited thereto.

다음, 도 3b에 도시한 것처럼, 기판(110)의 전면을 테스처링하여, 복수의 요철(101, 102)을 형성한다. 기판(110)이 단결정 실리콘으로 이루어질 경우, KOH, NaOH, TMAH 등의 염기 용액을 사용하여 기판(110)의 표면을 텍스처링한다. 반면, 기판(110)이 다결정 실리콘으로 이루어질 경우, HF나 HNO3와 같은 산 용액을 사용한다. Next, as shown in FIG. 3B, the front surface of the substrate 110 is tested to form a plurality of projections and depressions 101, 102. When the substrate 110 is made of monocrystalline silicon, the surface of the substrate 110 is textured using a base solution such as KOH, NaOH, TMAH, or the like. On the other hand, when the substrate 110 is made of polycrystalline silicon, an acid solution such as HF or HNO 3 is used.

본 실시예의 경우, 기판(110)의 전면을 텍스처링할 때, 정해진 크기의 주파수를 갖는 초음파를 텍스처링용 식각액에 인가하여, 식각액에 초음파 진동을 발생시킨다. 이로 인해, 식각액은 비아 홀(181) 내부까지 용이하게 침투한다.In this embodiment, when texturing the entire surface of the substrate 110, ultrasonic waves having a predetermined frequency are applied to the etchant for texturing to generate ultrasonic vibrations in the etchant. As a result, the etchant easily penetrates into the via hole 181.

종래의 경우, 비아 홀(181)의 크기가 약 30㎛ 내지 100㎛로 작기 때문에 비아 홀 내부로 식각액이 침투가 용이하지 않고, 또한 식각액이 비아 홀 내부로 침투 하더라고 비아 홀(181) 전면에 골고루 침투되는 것이 아니라 부분적으로 침투하였다. 이로 인해, 비아 홀(181) 내부의 기판 표면은 식각되지 않거나 부분적으로 식각되어 비아 홀(181) 형성 시 진동이나 열 등으로 인한 손상 부분이 그대로 남게 되어 버스 바(140) 등의 동작 효율에 악영향을 미친다.In the conventional case, since the size of the via hole 181 is as small as about 30 占 퐉 to 100 占 퐉, the etching solution does not easily penetrate into the via hole, and even though the etching solution penetrates into the via hole, It penetrated partially, not penetrated. Therefore, the surface of the substrate in the via hole 181 is not etched or partially etched to leave damaged portions due to vibration or heat when the via hole 181 is formed, thereby adversely affecting the operation efficiency of the bus bar 140 .

하지만 본 실시예의 경우, 초음파 진동에 의해 식각액이 비아 홀(181) 내부까지 용이하게 침투하여, 기판(110)의 전면부 및 후면부뿐만 아니라 비아 홀(181) 내부까지 골고루 식각이 행해진다. 이로 인해, 기판(1110)의 전면부, 후면부 및 비아 홀(181) 내부의 기판 표면이 식각되어 복수의 요철(101, 102)이 형성된다. 이때, 비아 홀(181) 내부의 기판 식각 동작에 의해 손상 부분도 제거되고, 비아 홀(181) 내부의 기판(110)에 형성된 요철(102)로 인해, 비아 홀(181) 내의 기판 단면적이 증가한다. 이때, 이미 비아 홀(181) 내부는 레이저 빔의 조사로 인해, 손상 부분이 발생하므로, 손상되지 않은 부분에 비해, 손상 부분으로의 식각액 침투가 용이하게, 비아 홀(181)이 형성되지 않은 부분에 형성된 요철(101)의 높이보다 비아 홀(181) 내부에 형성된 요철(102)의 높이가 더 높게 된다. 본 실시예에서, 요철(101)의 높이는 약 5㎛ 내지 10㎛이고, 요철(102)의 높이는 약 10㎛ 내지 50㎛일 수 있다.However, in the case of this embodiment, the etching liquid easily penetrates into the via hole 181 by the ultrasonic vibration, so that the etching is uniformly performed not only in the front surface and the rear surface of the substrate 110 but also inside the via hole 181. As a result, the front surface and rear surface of the substrate 1110 and the substrate surface in the via hole 181 are etched to form a plurality of irregularities 101 and 102. At this time, the damaged portion is also removed by etching the substrate inside the via hole 181, and the substrate cross-sectional area in the via hole 181 is increased due to the unevenness 102 formed in the substrate 110 inside the via hole 181 do. At this time, since the damaged portion is generated in the via hole 181 due to the irradiation of the laser beam, penetration of the etchant into the damaged portion is facilitated, and the portion where the via hole 181 is not formed The height of the unevenness 102 formed in the via hole 181 becomes higher than the height of the unevenness 101 formed in the via hole 181. In this embodiment, the height of the concavities and convexities 101 may be about 5 占 퐉 to 10 占 퐉, and the height of the concavities and convexities 102 may be about 10 占 퐉 to 50 占 퐉.

다음, 도 3c에 도시한 것처럼, 기판(110)에 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소의 불순물을 포함하는 물질, 예를 들어, POCl3이나 H3PO4 등을 고온에서 열처리하여 5가 원소의 불순물을 기판(110)에 확산시켜 기판(110) 전체면, 즉 전면부, 후면부, 비아 홀(181)의 내부면 및 측면부에 에미터부(120)를 형성한다. 본 실시예와 달리, 기판(110)의 도전성 타입이 n형일 경우, 3가 원소의 불순물을 포함하는 물질, 예를 들어, B2H6를 고온에서 열처리하거나 적층하여 기판(110) 전면에 p형의 에미터부를 형성할 수 있다. 그런 다음, p형 불순물 또는 n형 불순물이 기판(110) 내부로 확산됨에 따라 생성된 인을 포함하는 산화물(phosphorous silicate glass, PSG)이나 붕소를 포함하는 산화물(boron silicate glass, BSG)을 식각 공정을 통해 제거한다.Next, as shown in FIG. 3C, a substance including an impurity of a pentavalent element such as phosphorus (P), arsenic (As), antimony (Sb) or the like, for example, POCl 3 or H 3 PO 4 are heated at a high temperature to diffuse impurities of the pentavalent element into the substrate 110 to form emitter portions 120 on the entire surface of the substrate 110, that is, the front surface, the rear surface, the inner surface of the via hole 181, . When the conductive type of the substrate 110 is n-type, unlike the present embodiment, a material containing an impurity of a trivalent element, for example, B 2 H 6 , is heat-treated or laminated at a high temperature to form p Type emitter portion can be formed. Then, a phosphorus silicate glass (PSG) or a boron silicate glass (BSG) containing phosphorus, which is generated as the p-type impurity or n-type impurity diffuses into the substrate 110, Lt; / RTI >

다음, 도 3d에 도시한 것처럼, 플라즈마 화학 기상 증착법(plasma enhanced chemical vapor deposition, PECVD)와 같은 화학 기상 증착법(chemical vapor deposition, CVD)을 이용하여 기판(110)의 전면부에 반사 방지막(130)을 형성한다. 이때, 반사 방지막(130)은 비아 홀(181) 내부에도 형성될 수 있다. 3D, an antireflection film 130 is formed on the front surface of the substrate 110 using a chemical vapor deposition (CVD) process such as plasma enhanced chemical vapor deposition (PECVD) . At this time, the anti-reflection film 130 may also be formed in the via hole 181.

다음, 도3e에 도시한 것처럼, 스크린 인쇄(screen printing)법을 이용하여, 원하는 부분에 은(Ag)을 포함한 버스바용 페이스트(141)를 도포한 후, 약 170℃에서 건조시킨다. 버스바용 페이스트(141)는 비아 홀(181)의 내부를 채우게 된다. 버스바용 페이스트(141)는 은(Ag) 대신 니켈(Ni), 구리(Cu), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다. Next, as shown in Fig. 3E, a bus bar paste 141 containing silver (Ag) is applied to a desired portion using a screen printing method, and then dried at about 170 캜. The bus bar paste 141 fills the inside of the via hole 181. The bus bar paste 141 may be formed of a metal such as Ni, Cu, Al, Sn, Zn, In, Ti, ), And a combination thereof.

다음, 도 3f에 도시한 것처럼, 스크린 인쇄법을 이용하여, 비아 홀(181)에 채워진 버스바용 페이스트(141)와 접촉하고 정해진 한 방향으로 거의 일직선으로 연장하게 은(Ag)을 포함한 전면 전극용 페이스트(151)를 해당 부분에 도포한 후 약 170℃에서 건조시킨다. 대안적인 실시예에서, 전면 전극용 페이스트(151)는 은(Ag) 대신 니켈(Ni), 구리(Cu), 알루미늄(Al), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다. Next, as shown in FIG. 3F, the paste for bus electrodes 141 filled in the via hole 181 is contacted with the paste 141 for the front electrode including silver (Ag) so as to extend substantially straight in a predetermined direction, The paste 151 is applied to the corresponding portion and dried at about 170 캜. In an alternative embodiment, the front electrode paste 151 may be formed of a metal such as nickel (Ni), copper (Cu), aluminum (Al), tin (Sn), zinc (Zn), indium (Ti), gold (Au), and combinations thereof.

그런 다음, 도 3g에 도시한 것처럼, 버스바용 페이스트(141)와 이격되고, 버스바용 페이스트(141)와 거의 평행하게 연장하는 후면 전극용 페이스트(161)를 해당 부분에 도포한 후, 약 170℃에서 건조시킨다. 이때, 후면 전극용 페이스트(161)는 알루미늄(Al)을 포함하지만, 이와는 달리, 은(Ag), 니켈(Ni), 구리(Cu), 주석(Sn), 아연(Zn), 인듐(In), 티타늄(Ti), 금(Au) 및 이들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 도전 물질을 포함할 수 있다. 3G, a rear electrode paste 161 spaced apart from the bus bar paste 141 and extending substantially parallel to the bus bar paste 141 is applied to the corresponding portion, Lt; / RTI > In this case, the rear electrode paste 161 includes aluminum (Al), but may be formed of a material such as silver (Ag), nickel (Ni), copper (Cu), tin (Sn), zinc (Zn) , Titanium (Ti), gold (Au), and combinations thereof.

다음, 약 750℃ 내지 800℃의 온도에서 기판(110)을 소성(sinter)하여, 복수의 전면 전극(150), 복수의 전면 전극(150)와 연결된 복수의 버스 바(140), 복수의 후면 전극(160) 및 복수의 후면 전계부(170)을 형성한다(도 3h).Next, the substrate 110 is sintered at a temperature of about 750 ° C. to 800 ° C. to form a plurality of front electrodes 150, a plurality of bus bars 140 connected to the plurality of front electrodes 150, An electrode 160 and a plurality of rear electric sections 170 are formed (FIG. 3H).

대안적인 실시예에서, 스크린 인쇄법 대신 화학 기상 증착법 등을 이용하여 원하는 부분에 버스바(140), 전면 전극(150) 및 후면 전극(160)을 형성할 수 있다. 이 경우, 건조와 소성 동작 등이 생략될 수 있다.In an alternative embodiment, a bus bar 140, a front electrode 150, and a back electrode 160 may be formed at desired portions using a chemical vapor deposition method instead of the screen printing method. In this case, drying and firing operations and the like may be omitted.

그런 다음, 레이저를 이용하여 기판(110) 후면부에 형성된 에미터부(120) 부분과 그 하부 기판(110)에 복수의 노출구(182)를 형성하여 태양 전지(1)를 완성한다(도 1). 이때, 노출구(182)의 형성 위치는 후면 전극(170)과 버스 바(140) 사이 이고, 이로 인해, 후면 전극(160)과 전면 전극(150)이 전기적으로 분리된다. 복수의 노출구(182)를 형성할 때, 기판(110)의 측면에 형성된 에미터부(120) 부분에 노출구(도시하지 않음)를 형성하여 측면 분리(edge isolation)를 실시한다. 대안적으로 복수의 노출구(182)의 형성과 측면 분리는 레이저 대신 PECVD법 등을 이용하여 행해질 수 있다.The solar cell 1 is completed by forming a plurality of exposed holes 182 in the emitter portion 120 formed on the rear surface of the substrate 110 and the lower substrate 110 using a laser (FIG. 1) . At this time, the position of the exposing port 182 is formed between the rear electrode 170 and the bus bar 140, thereby electrically separating the rear electrode 160 and the front electrode 150 from each other. When forming the plurality of exposure holes 182, an exposure hole (not shown) is formed in a portion of the emitter 120 formed on the side surface of the substrate 110 to perform edge isolation. Alternatively, the formation of the plurality of exposure openings 182 and the lateral separation can be performed by using a PECVD method instead of the laser.

다음, 도 4 내지 도 6을 참고로 하여 본 발명의 다른 실시예에 대하여 설명한다.Next, another embodiment of the present invention will be described with reference to Figs. 4 to 6. Fig.

도 4는 본 발명의 다른 실시예에 따른 태양 전지의 일부 단면도이고, 도 5는 본 발명의 다른 실시예에 따라 형성된 비아 홀의 단면도이다. 도 6은 본 발명의 또 다른 실시예에 따른 태양 전지의 일부 단면도이다.FIG. 4 is a partial cross-sectional view of a solar cell according to another embodiment of the present invention, and FIG. 5 is a cross-sectional view of a via hole formed according to another embodiment of the present invention. 6 is a partial cross-sectional view of a solar cell according to another embodiment of the present invention.

도 1과 비교할 때, 동일한 기능을 수행하는 부분에 대해서는 같은 도면 부호를 부여하고, 그에 대한 자세한 설명도 생략한다. 1, the same reference numerals are assigned to those parts that perform the same function, and a detailed description thereof will be omitted.

도 4를 참고로 하면, 본 실시예에 따른 태양 전지(10)는 도 1과 동일하게 복수의 비아 홀(181a)을 구비하고 있는 기판(110), 기판(110)에 위치하고 있는 에미터부(120), 에미터부(120) 위에 위치하는 반사 방지막(130), 각 비아 홀(181a)과 비아 홀(181a) 주변에 위치한 에미터부(120)에 연결되어 있고, 기판(110)의 후면부에서 위치하는 복수의 버스 바(bus bar)(140), 기판(110) 전면부 위의 에미터부(120) 위에 위치하고 버스 바(181a)와 연결되어 있는 복수의 전면 전극(150), 복수의 버스 바(140)와 이격되어 있고 기판(110)의 후면부 위에 위치하는 복수의 후면 전극(160), 그리고 각 후면 전극(160)과 그 하부의 기판(110) 사이에 위치하는 복수의 후면 전계부(170)를 구비한다.4, the solar cell 10 according to the present embodiment includes a substrate 110 having a plurality of via holes 181a, an emitter section 120 disposed on the substrate 110, An antireflection film 130 located on the emitter section 120 and an emitter section 120 disposed around the via hole 181a and the via hole 181a and disposed on the rear surface of the substrate 110 A plurality of bus bars 140, a plurality of front electrodes 150 positioned on the emitter section 120 on the front surface of the substrate 110 and connected to the bus bars 181a, A plurality of backside electrodes 160 spaced apart from the backside electrodes 160 and positioned on the backside of the substrate 110 and a plurality of backside electrical parts 170 positioned between the respective backside electrodes 160 and the underlying substrate 110, Respectively.

하지만, 도 1과는 달리, 도 4에 도시한 태양 전지(10)의 각 비아 홀(181a)은 경사진 형상(tapered-shape)을 갖고 있고, 이때, 비아 홀(181a)의 폭은 기판(110)의 후면부 부분이 기판(110)의 전면부 부분보다 더 크다. 본 실시예에서, 비아 홀(181a)의 최장폭(d1)과 최단폭(d2)의 비율은 약 1: 0.1 내지 0.9이고, 바람직하게는 약 1: 0.4 내지 0.9이다. 또한, 기판(110)의 전면부에 대한 비아 홀(181a)의 경사각은 약 45˚ 내지 85˚일 수 있다. However, unlike FIG. 1, each via hole 181a of the solar cell 10 shown in FIG. 4 has a tapered shape. At this time, the width of the via hole 181a is smaller than the width of the substrate 110 are larger than the front portion of the substrate 110. [ In this embodiment, the ratio of the longest width d1 to the shortest width d2 of the via hole 181a is about 1: 0.1 to 0.9, preferably about 1: 0.4 to 0.9. The inclination angle of the via hole 181a with respect to the front surface of the substrate 110 may be about 45 degrees to 85 degrees.

또한, 도 1과 비교할 때, 도 4에 도시한 태양 전지(10)는 비아 홀(181a) 내부의 기판(110) 표면이 텍스처링 되어 있지 않다. 1, the surface of the substrate 110 inside the via hole 181a is not textured in the solar cell 10 shown in FIG.

이와 같이, 도 5에 도시한 것처럼, 각 비아 홀(181a)의 형상이 경사진 경우, 비아 홀(181a)의 폭은 위치에 무관하게 거의 동일하지 않고 위치에 따라 가변하여, 기판(110)의 전면부쪽으로 갈수록 점차적으로 좁아짐으로 빛의 수광 면적이 증가하고 전면 전극(150)의 전송 효율이 향상된다. 즉, 기판(110)의 후면부쪽에서 빛이 입사되는 기판(110)의 전면부쪽으로 갈수록 비아 홀(181a)의 폭(지름)이 좁아져 비아 홀(181a)이 크기가 줄어든다. 따라서 비아 홀(181a) 형성으로 인한 수광 면적 감소가 줄어들고, 전면 전극(150) 내에 형성되는 비아 홀(181a)의 폭이 줄어들어 비아 홀(181a) 형성으로 인한 전면 전극(150)의 손실율이 또한 감소하여 전면 전극(150)의 전송 효율이 역시 좋아진다.5, when the shape of each via hole 181a is inclined, the width of the via hole 181a is not substantially the same regardless of the position, but varies depending on the position, The light receiving area is increased and the transmission efficiency of the front electrode 150 is improved by gradually narrowing toward the front side. That is, the width (diameter) of the via hole 181a becomes narrower toward the front side of the substrate 110 on which light is incident from the rear side of the substrate 110, and the size of the via hole 181a is reduced. The reduction of the light receiving area due to the formation of the via hole 181a is reduced and the width of the via hole 181a formed in the front electrode 150 is reduced so that the loss ratio of the front electrode 150 due to the formation of the via hole 181a is also reduced The transmission efficiency of the front electrode 150 is also improved.

또한, 기판(110)의 후면부에 버스 바(140)를 형성할 때, 비아 홀(181a)의 폭이 갈수록 좁아지므로, 비아 홀(181a) 내에 버스 바(140)의 형성이 용이하다. 특 히, 버스 바(140) 형성을 위해, 스크린 인쇄법으로 버스바용 페이스트를 인쇄할 때, 경사진 비아홀(181a) 형상으로 인해, 비아 홀(181a) 내부에 페이스트가 용이하게 채워져, 전면 전극(150)과 버스 바(140)의 접속 효율이 향상된다.When the bus bar 140 is formed on the rear surface of the substrate 110, since the width of the via hole 181a becomes narrower, it is easy to form the bus bar 140 in the via hole 181a. Particularly, when the bus bar paste is printed by the screen printing method for forming the bus bar 140, the paste is easily filled in the via hole 181a due to the shape of the inclined via hole 181a, 150 and the bus bar 140 is improved.

이러한 태양 전지(10)를 제조하기 위한 방법은 도 3a 내지 도 3h에 도시한 제조 방법 중 복수의 비아 홀(181a)을 형성하기 위한 단계와 기판(110) 표면을 텍스처링하는 단계를 제외하면 도 3c 내지 도 3h에 도시한 제조 방법과 동일하므로, 그에 대한 자세한 설명은 생략한다. The method for manufacturing such a solar cell 10 includes the steps of forming a plurality of via holes 181a in the manufacturing method shown in FIGS. 3A to 3H and texturing the surface of the substrate 110, 3H, a detailed description thereof will be omitted.

즉, 기판(110)에 복수의 비아 홀(181a)을 형성하기 위해 기판(110)에 레이저를 조사하는 단계(도 3a)에서, 본 실시예에 따른 제조 방법은 시간에 따라 레이저의 에너지를 다르게 한다, 예를 들어 시간이 경과할수록 조사되는 레이저의 에너지를 점차적으로 감소시킨다. That is, in the step of irradiating the substrate 110 with a laser to form a plurality of via holes 181a on the substrate 110 (Fig. 3A), the manufacturing method according to this embodiment differs in energy For example, the energy of the laser being irradiated is gradually decreased with time.

이때, 경사진 비아 홀(181a)의 형성하기 위해 조사되는 레이저 빔의 조사 횟수, 조사 시간 또는 레이저 빔의 조사 에너지는 기판(110)의 종류나 비아 홀(181a)의 크기 등에 따라 변한다. 또한, 본 실시예에서, 레이저 빔의 조사 에너지(세기)는 시간이나 조사 횟수가 증가할 수록 감소한다. 본 실시예에서, 약 355nm 파장을 갖는 레이저를 이용하여 비아 홀(181a)을 형성할 경우, 레이저 빔 에너지는 약 1W 내지 5W의 범위를 가질 수 있고, 약 532m 파장을 갖는 레이저를 이용할 경우, 레이저 빔 에너지는 약 5W 내지 10W의 범위를 가질 수 있으며, 약 1064nm 파장을 갖는 레이저를 이용할 경우, 레이저 빔 에너지는 약 10W 내지 20W의 범위를 가질 수 있다. At this time, the number of irradiation times, irradiation time, or irradiation energy of the laser beam irradiated to form the inclined via hole 181a varies depending on the type of the substrate 110, the size of the via hole 181a, and the like. Further, in this embodiment, the irradiation energy (intensity) of the laser beam decreases as the time or the number of times of irradiation increases. In the present embodiment, when the via hole 181a is formed using a laser having a wavelength of about 355 nm, the laser beam energy may have a range of about 1 W to 5 W, and when a laser having a wavelength of about 532 m is used, The beam energy can range from about 5W to 10W, and when using a laser having a wavelength of about 1064nm, the laser beam energy can range from about 10W to 20W.

하지만, 이와는 달리, 비아 홀(181a)을 형성하기 위해 조사되는 레이저 빔의 초점 위치를 조사 시간이나 조사 횟수 등에 따라 변경하여 경사진 비아 홀(181a)을 형성할수 있다.However, the inclined via hole 181a can be formed by changing the focal position of the laser beam irradiated to form the via hole 181a in accordance with the irradiation time, the number of times of irradiation, and the like.

또한, 본 실시예에 따른 태양 전지(10)를 제조할 경우, 도 3b에 도시한 것과는 달리, 경사진 비아 홀(181a) 내부의 기판 표면을 텍스처링하기 위한 초음파 진동을 이용하지 않는다.In addition, in manufacturing the solar cell 10 according to the present embodiment, ultrasonic vibration for texturing the substrate surface inside the inclined via hole 181a is not used unlike the case shown in Fig. 3B.

하지만, 도 6에 도시한 것처럼, 본 발명의 또 다른 실시예에 따른 태양 전지(10a)는 도 4에 도시한 것과 같이, 경사진 비아 홀(181b)을 구비하고, 도 1과 같이 기판(110) 표면을 텍스처링할 경우 초음파 진동을 이용하여 비아 홀(181b) 내부의 기판 표면을 텍스처링하여 비아 홀(181b)이 형성되지 않은 부분뿐만 아니라 비아 홀(181b) 내부에도 복수의 요철(101, 102)을 형성한다. 이러한 태양 전지(10a)는 도 3a 내지 도 3h 및 도 4를 참고로 하여 설명한 것과 동일한 방법으로 제조되므로, 이에 대한 자세한 설명은 생략한다.6, the solar cell 10a according to another embodiment of the present invention includes a tapered via hole 181b, as shown in FIG. 4, The surface of the substrate in the via hole 181b is textured by ultrasonic vibration to form a plurality of irregularities 101 and 102 in the via hole 181b as well as the portion where the via hole 181b is not formed, . Such a solar cell 10a is manufactured in the same manner as described with reference to Figs. 3A to 3H and Fig. 4, and a detailed description thereof will be omitted.

이로 인해, 도 6에 도시한 태양 전지(10a)는 도 1 및 도 4을 참고로 하여 기재한 장점을 모두 얻게 되므로, 도 1 및 도 4에 도시한 태양 전지(1, 10)보다 태양 전지(10a)의 효율은 더욱 향상된다. Therefore, the solar cell 10a shown in Fig. 6 obtains all of the advantages described with reference to Figs. 1 and 4. Therefore, the solar cell 10a shown in Fig. 6 differs from the solar cell 1, 10 shown in Figs. 10a is further improved.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, It belongs to the scope of right.

도 1은 본 발명의 한 실시예에 따른 태양 전지의 일부 단면도이다.1 is a partial cross-sectional view of a solar cell according to an embodiment of the present invention.

도 2a는 본 발명의 한 실시예에 따라 형성된 비아 홀의 단면도이다.2A is a cross-sectional view of a via hole formed according to an embodiment of the present invention.

도 2b는 도 2a에 도시한 비아 홀의 부분 확대도이다. 2B is a partial enlarged view of the via hole shown in FIG. 2A.

도 3a 내지 도 3h는 본 발명의 한 실시예에 따른 태양 전지의 제조 방법을 순차적으로 나타낸 공정도이다.3A to 3H are process diagrams sequentially illustrating a method of manufacturing a solar cell according to an embodiment of the present invention.

도 4는 본 발명의 다른 실시예에 따른 태양 전지의 일부 단면도이다4 is a partial cross-sectional view of a solar cell according to another embodiment of the present invention

도 5는 본 발명의 다른 실시예에 따라 형성된 비아 홀의 단면도이다.5 is a cross-sectional view of a via hole formed in accordance with another embodiment of the present invention.

도 6은 본 발명의 또 다른 실시예에 따른 태양 전지의 일부 단면도이다.  6 is a partial cross-sectional view of a solar cell according to another embodiment of the present invention.

Claims (23)

적어도 하나의 비아 홀을 구비한 제1 도전성 타입의 기판,A substrate of a first conductivity type having at least one via hole, 상기 기판에 형성되어 있고 상기 제1 도전성 타입과 반대인 제2 도전성 타입의 에미터부,An emitter portion of the second conductivity type formed on the substrate and opposite to the first conductivity type, 상기 에미터부 위에 형성되어 있는 적어도 하나의 제1 전극,At least one first electrode formed on the emitter, 상기 기판을 중심으로 상기 제1 전극의 반대편에 위치하고, 상기 비아 홀을 통해 상기 제1 전극과 연결되어 있는 적어도 하나의 버스 바, 그리고At least one bus bar located on the opposite side of the first electrode with respect to the substrate and connected to the first electrode through the via hole, 상기 버스 바와 이격되고, 상기 기판과 연결되어 있는 적어도 하나의 제2 전극At least one second electrode spaced apart from the bus bar and connected to the substrate, 을 포함하고,/ RTI > 상기 비아 홀에 복수의 요철이 형성되어 있고,A plurality of concavities and convexities are formed in the via hole, 상기 제1 전극 및 상기 버스 바는 동일한 물질로 이루어지고,Wherein the first electrode and the bus bar are made of the same material, 상기 비아 홀에 형성된 상기 요철의 높이가 상기 기판에 형성된 상기 요철의 높이보다 높고,The height of the irregularities formed in the via holes is higher than the height of the irregularities formed on the substrate, 상기 기판에 형성된 요철의 높이는 5㎛ 내지 10㎛이고, 상기 비아 홀에 형성된 요철의 높이는 10㎛ 내지 50㎛인The height of the irregularities formed on the substrate is 5 占 퐉 to 10 占 퐉, and the height of the irregularities formed in the via holes is 10 占 퐉 to 50 占 퐉 태양 전지.Solar cells. 제1항에서,The method of claim 1, 상기 기판의 적어도 한 면에 복수의 요철이 형성되어 있는 태양 전지.Wherein a plurality of projections and depressions are formed on at least one surface of the substrate. 제2항에서,3. The method of claim 2, 상기 비아 홀에 형성된 요철의 높이는 상기 기판에 형성된 요철의 높이와 다른 태양 전지The height of the concavities and convexities formed in the via-holes may be different from the height of the concavo- 삭제delete 삭제delete 제1항에서,The method of claim 1, 상기 기판의 수광면에 형성된 상기 비아 홀의 직경은 상기 기판의 후면부에 형성된 상기 비아 홀의 직경보다 작은 태양 전지.Wherein the diameter of the via hole formed in the light receiving surface of the substrate is smaller than the diameter of the via hole formed in the rear surface portion of the substrate. 제1항에서,The method of claim 1, 상기 비아 홀의 직경은 상기 기판의 수광면에서 후면부로 갈수록 넓어지는 태양 전지.Wherein a diameter of the via hole is increased from a light receiving surface of the substrate toward a rear surface. 적어도 하나의 비아 홀을 구비한 제1 도전성 타입의 기판,A substrate of a first conductivity type having at least one via hole, 상기 기판에 형성되어 있고 상기 제1 도전성 타입과 반대인 제2 도전성 타입의 에미터부,An emitter portion of the second conductivity type formed on the substrate and opposite to the first conductivity type, 상기 에미터부 위에 형성되어 있는 적어도 하나의 제1 전극,At least one first electrode formed on the emitter, 상기 기판을 중심으로 상기 제1 전극의 반대편에 위치하고, 상기 비아 홀을 통해 상기 제1 전극과 연결되어 있는 적어도 하나의 버스 바, 그리고At least one bus bar located on the opposite side of the first electrode with respect to the substrate and connected to the first electrode through the via hole, 상기 버스 바와 이격되고, 상기 기판과 연결되어 있는 적어도 하나의 제2 전극At least one second electrode spaced apart from the bus bar and connected to the substrate, 을 포함하고,/ RTI > 빛이 입사되는 상기 기판의 전면부에 형성된 상기 비아 홀의 직경은 상기 전면부와 대향하는 상기 기판의 후면부에 형성된 상기 비아 홀의 직경과 서로 다르고,The diameter of the via hole formed in the front surface portion of the substrate on which the light is incident is different from the diameter of the via hole formed in the rear surface portion of the substrate facing the front surface portion, 상기 제1 전극 및 상기 버스 바는 동일한 물질로 이루어지고,Wherein the first electrode and the bus bar are made of the same material, 상기 기판에 형성된 요철의 높이는 5㎛ 내지 10㎛이고, 상기 비아 홀에 형성된 요철의 높이는 10㎛ 내지 50㎛이고,The height of the unevenness formed on the substrate is 5 占 퐉 to 10 占 퐉, the height of the unevenness formed on the via hole is 10 占 퐉 to 50 占 퐉, 상기 비아 홀의 최장폭과 최단폭의 비율은 1: 0.1 내지 0.9인 태양 전지.Wherein the ratio of the longest width to the shortest width of the via hole is 1: 0.1 to 0.9. 제8항에서,9. The method of claim 8, 상기 기판의 전면부에 형성된 상기 비아 홀의 직경이 상기 기판의 후면부에 형성된 상기 비아 홀의 직경보다 작은 태양 전지.Wherein a diameter of the via hole formed in a front surface portion of the substrate is smaller than a diameter of the via hole formed in a rear surface portion of the substrate. 제9항에서,The method of claim 9, 상기 비아 홀의 직경 크기는 상기 후면부에서 상기 전면부쪽으로 갈수록 줄어드는 태양 전지.And the diameter of the via hole decreases from the rear portion toward the front portion. 삭제delete 제1항 또는 제8항에서,9. The method according to claim 1 or 8, 상기 기판의 전면부에 위치한 에미터부 위에 형성되어 있는 반사 방지막을 더 포함하는 태양 전지.And an antireflection film formed on the emitter portion located on the front surface of the substrate. 제1항 또는 제8항에서,9. The method according to claim 1 or 8, 상기 제2 전극과 상기 기판 사이에 위치하고, 상기 기판보다 더 높은 불순물 농도를 가지며 제1 도전성 타입을 갖는 후면 전계부를 더 포함하는 태양 전지.And a back electric field portion located between the second electrode and the substrate and having a higher impurity concentration than the substrate and having a first conductivity type. 제1항 또는 제8항에서,9. The method according to claim 1 or 8, 상기 기판은 단결정 또는 다결정 실리콘으로 이루어진 태양 전지.Wherein the substrate is made of single crystal or polycrystalline silicon. 제8항에서,9. The method of claim 8, 상기 비아 홀은 복수의 요철을 구비한 태양 전지. Wherein the via hole has a plurality of projections and depressions. 제1 도전성 타입의 기판에 적어도 하나의 비아 홀을 형성하는 단계,Forming at least one via hole in the substrate of the first conductivity type, 상기 비아 홀의 표면을 텍스처링하여 상기 비아 홀의 표면에 복수의 요철을 형성하는 단계,Forming a plurality of irregularities on a surface of the via hole by texturing the surface of the via hole, 상기 기판의 전체면에 에미터부를 형성하는 단계, 그리고Forming an emitter portion on the entire surface of the substrate, and 상기 에미터부에 연결되는 전면 전극, 상기 비아 홀을 통해 상기 전면 전극에 연결되는 버스 바, 그리고 상기 버스 바와 이격되어 있고 상기 기판에 연결되는 후면 전극을 형성하는 단계를 포함하고,Forming a front electrode connected to the emitter portion, a bus bar connected to the front electrode through the via hole, and a rear electrode spaced apart from the bus bar and connected to the substrate, 상기 복수의 요철 형성 단계는 식각액에 초음파 진동을 주입하여 상기 비아 홀이 형성되어 있지 않은 상기 기판 표면 및 상기 비아 홀 내부의 기판 표면에서 행해지고,Wherein the plurality of concavity and convexity forming steps are performed on the surface of the substrate on which the via hole is not formed and the surface of the substrate inside the via hole by injecting ultrasonic vibration into the etching liquid, 상기 복수의 요철 형성 단계는 상기 비아 홀의 표면에 상기 요철을 형성할 때, 상기 비아 홀의 손상 부분을 함께 제거하고,Wherein the plurality of recesses and protrusions are formed by removing the damaged portion of the via hole when the recesses and protrusions are formed on the surface of the via hole, 상기 전면 전극 및 상기 버스 바는 동일한 물질로 이루어지고,Wherein the front electrode and the bus bar are made of the same material, 상기 기판에 형성된 요철의 높이는 5㎛ 내지 10㎛이고, 상기 비아 홀에 형성된 요철의 높이는 10㎛ 내지 50㎛인 태양 전지의 제조 방법.The height of the unevenness formed on the substrate is 5 占 퐉 to 10 占 퐉, and the height of the unevenness formed on the via hole is 10 占 퐉 to 50 占 퐉. 삭제delete 제16항에서,17. The method of claim 16, 상기 복수의 요철 형성 단계는 상기 비아 홀의 표면에 상기 요철을 형성할 때, 상기 기판의 표면에도 복수의 요철을 형성하는 태양 전지의 제조 방법.Wherein the plurality of concavity and convexity forming steps form a plurality of projections and depressions on the surface of the substrate when the concavities and convexities are formed on the surface of the via hole. 삭제delete 제16항에서,17. The method of claim 16, 상기 기판의 수광부에 형성되는 상기 비아 홀의 직경과 상기 수광부에 대향하는 상기 기판의 후면부에서 형성되는 상기 비아 홀의 직경은 서로 다른 태양 전지의 제조 방법.Wherein a diameter of the via hole formed in the light receiving portion of the substrate is different from a diameter of the via hole formed in the rear portion of the substrate facing the light receiving portion. 제16항에서,17. The method of claim 16, 상기 전면 전극, 상기 버스 바 및 상기 후면 전극 형성 단계는,The forming of the front electrode, the bus bar, 상기 비아 홀과 상기 기판의 후면부에 위치한 상기 비아 홀 주변의 에미터부 위에 제1 도전 물질을 포함한 제1 페이스트를 도포하는 단계,Applying a first paste containing a first conductive material on the via hole and the emitter portion around the via hole located on the back surface of the substrate, 상기 기판의 전면부에 상기 비아 홀을 통해 드러나 상기 제1 페이스트 및 상기 기판의 전면부에 위치한 상기 비아홀 주변의 기판 위에 제2 도전 물질을 포함한 제2 페이스트를 도포하는 단계, Applying a second paste containing a second conductive material on the substrate exposed on the front surface of the substrate through the via hole and surrounding the first paste and the front surface of the substrate; 상기 기판의 후면부에 상기 제1 페이스트와 이격되게 제3 도전 물질을 포함한 제3 페이스트를 도포하는 단계, 그리고Applying a third paste containing a third conductive material on the rear surface of the substrate so as to be spaced apart from the first paste, and 상기 제1 내지 제3 페이스트가 도포된 상기 기판을 열처리하여 상기 제1 페이스트를 상기 버스 바로 형성하고, 상기 제2 페이스트를 상기 전면 전극으로 형성하며, 상기 제3 페이스트를 상기 후면 전극을 각각 형성하는 단계The first paste is formed into the front electrode, the first paste is formed into the front electrode, the second paste is formed into the front electrode, and the third paste is formed into the rear electrode step 를 포함하는 태양 전지의 제조 방법.Wherein the method comprises the steps of: 제16항에서,17. The method of claim 16, 상기 비아 홀 형성 단계는 레이저 드릴링에 의해 형성되고, 레이저가 입사되는 상기 기판의 입사면에 형성되는 상기 비아 홀의 직경은 상기 입사면과 대향하는 상기 기판의 후면부에 형성되는 상기 비아 홀의 직경보다 크게 형성되는 태양 전지의 제조 방법.Wherein the via hole forming step is formed by laser drilling and the diameter of the via hole formed in the incident surface of the substrate on which the laser is incident is larger than the diameter of the via hole formed in the rear surface portion of the substrate facing the incident surface Wherein the method comprises the steps of: 제16항에서,17. The method of claim 16, 상기 기판의 측면부에 형성된 에미터부 일부 및 상기 후면 전극과 상기 버스 바 사이의 상기 기판의 후면부에 형성된 에미터부 일부를 제거하여 상기 기판의 측면부 및 상기 기판의 후면부에 복수의 노출구를 형성하는 단계를 더 포함하는 태양 전지의 제조 방법.Removing a portion of an emitter portion formed on a side surface portion of the substrate and a portion of an emitter portion formed on a rear surface portion of the substrate between the rear electrode and the bus bar to form a plurality of exposure holes on a side surface portion of the substrate and a rear surface portion of the substrate ≪ / RTI >
KR1020090017737A 2009-03-02 2009-03-02 Solar cell and manufacturing mehtod of the same KR101573934B1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020090017737A KR101573934B1 (en) 2009-03-02 2009-03-02 Solar cell and manufacturing mehtod of the same
US12/649,039 US8569614B2 (en) 2009-03-02 2009-12-29 Solar cell and method of manufacturing the same
CN200980138575.7A CN102171838B (en) 2009-03-02 2009-12-29 Solar cell and method of manufacturing the same
EP09841212.5A EP2404328A4 (en) 2009-03-02 2009-12-29 Solar cell and method of manufacturing the same
PCT/KR2009/007865 WO2010101350A2 (en) 2009-03-02 2009-12-29 Solar cell and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090017737A KR101573934B1 (en) 2009-03-02 2009-03-02 Solar cell and manufacturing mehtod of the same

Publications (2)

Publication Number Publication Date
KR20100098993A KR20100098993A (en) 2010-09-10
KR101573934B1 true KR101573934B1 (en) 2015-12-11

Family

ID=42666478

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090017737A KR101573934B1 (en) 2009-03-02 2009-03-02 Solar cell and manufacturing mehtod of the same

Country Status (5)

Country Link
US (1) US8569614B2 (en)
EP (1) EP2404328A4 (en)
KR (1) KR101573934B1 (en)
CN (1) CN102171838B (en)
WO (1) WO2010101350A2 (en)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100218821A1 (en) * 2009-03-02 2010-09-02 Sunyoung Kim Solar cell and method for manufacturing the same
KR101135589B1 (en) * 2010-02-01 2012-04-17 엘지전자 주식회사 Solar Cell
TWI405344B (en) * 2010-04-01 2013-08-11 Motech Ind Inc Structure of solar cell
KR101661768B1 (en) * 2010-09-03 2016-09-30 엘지전자 주식회사 Solar cell and manufacturing method thereof
CN102386254A (en) * 2010-09-06 2012-03-21 无锡尚德太阳能电力有限公司 Metal wrap through (MWT) back contact solar cell, preparation method and assembly thereof
US20130284248A1 (en) * 2010-12-21 2013-10-31 Indian Institute Of Technology, Bombay Solar cell having three dimensional junctions and a method of forming the same
KR20120091629A (en) * 2011-02-09 2012-08-20 엘지전자 주식회사 Solar cell
US20130074916A1 (en) * 2011-03-24 2013-03-28 E. I. Du Pont De Nemours And Company Process for the production of a mwt silicon solar cell
US20130074917A1 (en) * 2011-03-24 2013-03-28 E. I. Du Pont De Nemours And Company Process for the production of a mwt silicon solar cell
CN102800740B (en) * 2011-05-27 2014-12-31 苏州阿特斯阳光电力科技有限公司 Manufacturing method of back contact crystalline silicon solar cell
US9153713B2 (en) 2011-04-02 2015-10-06 Csi Cells Co., Ltd Solar cell modules and methods of manufacturing the same
CN102800743B (en) * 2011-05-27 2015-12-02 苏州阿特斯阳光电力科技有限公司 Back contacts crystal silicon solar cell sheet manufacture method
CN102760777A (en) * 2011-04-29 2012-10-31 无锡尚德太阳能电力有限公司 Solar cell, solar cell module and preparation method thereof
WO2012145863A1 (en) * 2011-04-29 2012-11-01 无锡尚德太阳能电力有限公司 Solar cell, solar cell module and manufacture method thereof
US8916410B2 (en) 2011-05-27 2014-12-23 Csi Cells Co., Ltd Methods of manufacturing light to current converter devices
NL1038916C2 (en) * 2011-07-01 2013-01-07 Stichting Energie Photovoltaic cell with wrap through connections.
KR20130057285A (en) * 2011-11-23 2013-05-31 삼성에스디아이 주식회사 Photovoltaic device and manufacturing method for the same
CN102709336A (en) * 2012-04-27 2012-10-03 苏州阿特斯阳光电力科技有限公司 Back electrode structure of back contact solar cell
KR20130128946A (en) * 2012-05-18 2013-11-27 한화케미칼 주식회사 Semiconductor substrate for back-contact type solar cell and method of preparing the same
CN102709389B (en) * 2012-05-27 2015-04-22 苏州阿特斯阳光电力科技有限公司 Method for preparing double-faced back contact solar cell
KR101363103B1 (en) * 2012-06-29 2014-02-18 주식회사 신성솔라에너지 Solar cell and method of manufacturing the same
US9209164B2 (en) 2012-11-13 2015-12-08 Delta Electronics, Inc. Interconnection structure of package structure and method of forming the same
US9159699B2 (en) * 2012-11-13 2015-10-13 Delta Electronics, Inc. Interconnection structure having a via structure
NL2010941C2 (en) * 2013-06-07 2014-12-09 Stichting Energie Photovoltaic cell and method for manufacturing such a photovoltaic cell.
KR20150004488A (en) * 2013-07-02 2015-01-13 한화케미칼 주식회사 Method of preparing the emitter wrap-through type solar cell
CN104576771A (en) * 2013-10-18 2015-04-29 台湾茂矽电子股份有限公司 Solar cell and manufacture method thereof
KR200476683Y1 (en) * 2014-02-27 2015-03-23 주식회사 비츠로셀 Printed circuit board including bus bar
CN103985771A (en) * 2014-03-31 2014-08-13 南通大学 Two-sided electrode type solar cell and solar cell array
US20150349159A1 (en) * 2014-05-28 2015-12-03 National Tsing Hua University Bendable solar cell capable of optimizing thickness and conversion efficiency
CN106415853B (en) 2014-06-27 2018-12-11 英特尔公司 Photovoltaic cell based on through silicon via
US9601410B2 (en) 2015-01-07 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10734538B2 (en) 2015-12-15 2020-08-04 Flisom Ag Structuring of a photovoltaic apparatus
WO2017103664A1 (en) * 2015-12-15 2017-06-22 Flisom Ag Solar module busbar
WO2017118905A1 (en) 2016-01-06 2017-07-13 Flisom Ag Flexible photovoltaic apparatus
US9680035B1 (en) * 2016-05-27 2017-06-13 Solar Junction Corporation Surface mount solar cell with integrated coverglass
CN110872729B (en) * 2018-08-30 2021-07-20 比亚迪股份有限公司 Texturing and hole digging additive, texturing and silver sinking hole digging liquid, silicon wafer and solar cell of diamond wire cutting polycrystalline silicon wafer
CN109175896B (en) * 2018-09-12 2020-06-05 广东正业科技股份有限公司 Ultrasonic processing method and system for hard and brittle material
EP4053920A1 (en) * 2021-03-02 2022-09-07 AZUR SPACE Solar Power GmbH Solar cell contact arrangement
CN116936658A (en) * 2022-06-21 2023-10-24 浙江晶科能源有限公司 Back contact solar cell and photovoltaic module

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150929A (en) 1998-11-10 2000-05-30 Canon Inc Photovoltaic element and manufacture thereof
JP2002500825A (en) 1997-05-30 2002-01-08 アンテルユニヴェルシテール・ミクロ−エレクトロニカ・サントリュム・ヴェー・ゼッド・ドゥブルヴェ Solar cell and method of manufacturing the same
WO2008078771A1 (en) * 2006-12-26 2008-07-03 Kyocera Corporation Solar cell element and solar cell element manufacturing method

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61292379A (en) 1985-06-19 1986-12-23 Sharp Corp Wraparound contact cell
JPS6482570A (en) 1987-09-24 1989-03-28 Mitsubishi Electric Corp Manufacture of photoelectric conversion device
JP3103737B2 (en) * 1994-12-26 2000-10-30 京セラ株式会社 Solar cell element
JP3722326B2 (en) 1996-12-20 2005-11-30 三菱電機株式会社 Manufacturing method of solar cell
DE10021440A1 (en) * 2000-05-03 2001-11-15 Univ Konstanz Process for producing a solar cell and solar cell produced by this process
US6613973B2 (en) * 2000-06-27 2003-09-02 Canon Kabushiki Kaisha Photovoltaic element, producing method therefor, and solar cell modules
US6524880B2 (en) * 2001-04-23 2003-02-25 Samsung Sdi Co., Ltd. Solar cell and method for fabricating the same
JP2004193350A (en) * 2002-12-11 2004-07-08 Sharp Corp Solar battery cell and its manufacturing method
US7170001B2 (en) * 2003-06-26 2007-01-30 Advent Solar, Inc. Fabrication of back-contacted silicon solar cells using thermomigration to create conductive vias
US20070186971A1 (en) * 2005-01-20 2007-08-16 Nanosolar, Inc. High-efficiency solar cell with insulated vias
DE102005040871A1 (en) * 2005-04-16 2006-10-19 Institut Für Solarenergieforschung Gmbh Back contacted solar cell and process for its production
US20080185038A1 (en) * 2007-02-02 2008-08-07 Emcore Corporation Inverted metamorphic solar cell with via for backside contacts
JP2009135338A (en) * 2007-11-30 2009-06-18 Sanyo Electric Co Ltd Solar cell, and manufacturing method of solar cell
EP2068369A1 (en) * 2007-12-03 2009-06-10 Interuniversitair Microelektronica Centrum (IMEC) Photovoltaic cells having metal wrap through and improved passivation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002500825A (en) 1997-05-30 2002-01-08 アンテルユニヴェルシテール・ミクロ−エレクトロニカ・サントリュム・ヴェー・ゼッド・ドゥブルヴェ Solar cell and method of manufacturing the same
JP2000150929A (en) 1998-11-10 2000-05-30 Canon Inc Photovoltaic element and manufacture thereof
WO2008078771A1 (en) * 2006-12-26 2008-07-03 Kyocera Corporation Solar cell element and solar cell element manufacturing method

Also Published As

Publication number Publication date
KR20100098993A (en) 2010-09-10
EP2404328A4 (en) 2013-08-14
WO2010101350A3 (en) 2010-10-28
US20100218818A1 (en) 2010-09-02
EP2404328A2 (en) 2012-01-11
US8569614B2 (en) 2013-10-29
WO2010101350A2 (en) 2010-09-10
CN102171838B (en) 2013-09-04
CN102171838A (en) 2011-08-31

Similar Documents

Publication Publication Date Title
KR101573934B1 (en) Solar cell and manufacturing mehtod of the same
KR101002282B1 (en) Solar cell and manufacturing method thereof
JP5524978B2 (en) Solar cell and manufacturing method thereof
KR101561682B1 (en) Deep grooved rear contact photovoltaic solar cells
EP2662903B1 (en) Solar cell and method for manufacturing the same
KR101057124B1 (en) Solar cell and manufacturing method thereof
KR101699312B1 (en) Solar cell and manufacturing method thereof
JP5882573B2 (en) Solar cell and manufacturing method thereof
KR101714779B1 (en) Solar cell and manufacturing method thereof
KR101146737B1 (en) Solar cell and method for manufacturing the same
KR101038967B1 (en) Solar cell and method for manufacturing the same
KR101045859B1 (en) Solar cell and manufacturing method thereof
KR101198430B1 (en) Bifacial Photovoltaic Localized Emitter Solar Cell and Method for Manufacturing Thereof
KR101729311B1 (en) Solar cell and method for manufacturing the same
KR101588458B1 (en) Solar cell and manufacturing mehtod of the same
KR101680384B1 (en) Method for manufacturing solar cell
KR101181625B1 (en) Localized Emitter Solar Cell and Method for Manufacturing Thereof
KR101743716B1 (en) Solar cell and method for manufacturing the same
KR101199213B1 (en) Bifacial Photovoltaic Localized Emitter Solar Cell and Method for Manufacturing Thereof
KR101690333B1 (en) Solar cell and method for manufacturing the same
KR101114198B1 (en) Localized emitter solar cell and method for manufacturing thereof
KR101199649B1 (en) Localized Emitter Solar Cell and Method for Manufacturing Thereof
KR101199214B1 (en) Bifacial Photovoltaic Localized Emitter Solar Cell and Method for Manufacturing Thereof
KR101173399B1 (en) Localized Emitter Solar Cell and Method for Manufacturing Thereof
KR101736960B1 (en) Solar cell and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee