KR100785678B1 - 박막 디바이스 - Google Patents

박막 디바이스 Download PDF

Info

Publication number
KR100785678B1
KR100785678B1 KR1020060029156A KR20060029156A KR100785678B1 KR 100785678 B1 KR100785678 B1 KR 100785678B1 KR 1020060029156 A KR1020060029156 A KR 1020060029156A KR 20060029156 A KR20060029156 A KR 20060029156A KR 100785678 B1 KR100785678 B1 KR 100785678B1
Authority
KR
South Korea
Prior art keywords
coil
thin film
cross
parasitic capacitance
inductor
Prior art date
Application number
KR1020060029156A
Other languages
English (en)
Other versions
KR20060105612A (ko
Inventor
도시야스 후지와라
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20060105612A publication Critical patent/KR20060105612A/ko
Application granted granted Critical
Publication of KR100785678B1 publication Critical patent/KR100785678B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/12—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys
    • H01F10/14—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys containing iron or nickel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/18—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being compounds
    • H01F10/20—Ferrites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/046—Printed circuit coils structurally combined with ferromagnetic material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Magnetic Heads (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

과제
기생 용량을 가능한 한 감소시키는 것이 가능한 박막 디바이스를 제공한다.
해결 수단
하부 자성막 (12) 및 상부 자성막 (17) 사이에 절연되도록 코일 (16) 이 형성되어 있는 경우에, 그들 하부 자성막 (12) 및 상부 자성막 (17) 에 가장 가까운 끝가장자리에 있어서 단면 (16M) 이 최소폭을 갖도록 코일 (16) 을 구성한다. 코일 (16) 과 하부 자성막 (12) 및 상부 자성막 (17) 사이에 발생하는 기생 용량이 감소함과 함께, 그 코일 (16) 의 각 권선 사이에 발생하는 기생 용량도 더불어 감소한다.
박막 디바이스, 자성막, 코일

Description

박막 디바이스{THIN FILM DEVICE}
도 1 은 본 발명의 제 1 실시형태에 관련된 박막 디바이스의 평면 구성을 나타내는 평면도.
도 2 는 도 1 에 나타낸 II-II 선을 따른 박막 디바이스의 단면 구성을 나타내는 단면도.
도 3 은 도 2 에 나타낸 박막 디바이스 중의 코일의 단면 구성을 확대하여 나타내는 단면도.
도 4 는 본 발명의 제 1 실시형태에 관련된 박막 디바이스에 대한 비교예로서의 박막 디바이스의 단면 구성을 나타내는 단면도.
도 5 는 도 4 에 나타낸 박막 디바이스 중의 코일의 단면 구성을 확대하여 나타내는 단면도.
도 6 은 본 발명의 제 1 실시형태에 관련된 박막 디바이스 중의 코일의 구성에 관한 변형예를 나타내는 단면도.
도 7 은 본 발명의 제 1 실시형태에 관련된 박막 디바이스 중의 코일의 구성에 관한 다른 변형예를 나타내는 단면도.
도 8 은 본 발명의 제 1 실시형태에 관련된 박막 디바이스 중의 코일의 구성에 관한 또 다른 변형예를 나타내는 단면도.
도 9 는 본 발명의 제 2 실시형태에 관련된 박막 디바이스의 평면 구성을 나타내는 평면도.
도 10 은 도 9 에 나타낸 X-X 선을 따른 박막 디바이스의 단면 구성을 나타내는 단면도.
도 11 은 도 9 에 나타낸 박막 디바이스 중의 코일의 단면 구성을 확대하여 나타내는 단면도.
도 12 는 본 발명의 제 2 실시형태에 관련된 박막 디바이스에 대한 비교예로서의 박막 디바이스의 단면 구성을 나타내는 단면도.
도 13 은 본 발명의 제 2 실시형태에 관련된 박막 디바이스 중의 코일의 구성에 관한 변형예를 나타내는 단면도.
도 14 는 본 발명의 제 2 실시형태에 관련된 박막 디바이스 중의 코일의 구성에 관한 다른 변형예를 나타내는 단면도.
도 15 는 본 발명의 제 3 실시형태에 관련된 박막 디바이스의 평면 구성을 나타내는 평면도.
도 16 은 도 15 에 나타낸 XVI-XVI 선을 따른 박막 디바이스의 단면 구성을 나타내는 단면도.
도 17 은 본 발명의 제 3 실시형태에 관련된 박막 디바이스에 대한 비교예로서의 박막 디바이스의 단면 구성을 나타내는 단면도.
도 18 은 실시예 1 및 비교예 1 의 박막 인덕터의 주파수 특성을 나타내는 도면.
도 19 는 실시예 2 및 비교예 2 의 박막 인덕터의 주파수 특성을 나타내는 도면.
도 20 은 실시예 3 및 비교예 3 의 박막 인덕터의 주파수 특성을 나타내는 도면.
*도면의 주요 부분에 대한 부호의 설명*
10, 20, 30: 박막 인덕터
11: 기판
12: 하부 자성막
13: 하부 절연막
14: 중간 절연막
15: 상부 절연막
16, 26: 코일
16M, 16MA, 16MB, 16MC, 26M, 26MA, 26MB: 단면
16T1, 16T2, 26T1, 26T2: 단자
31: 반도체 기판
C11, C12, C13, C21, C23, C31, C33: 기생 용량
D: 간격
E11, E21: 하단 가장자리
E12, E22: 상단 가장자리
E13R, E13L, E14R, E14L, E23R, E23L: 측단 가장자리
H11, H21: 높이
L11, L12, L13R, L13L, L14R, L14L, L21, L22, L23R, L23L: 길이
W13, W14, W15, W23: 폭
(특허 문헌 1) 일본 공개특허공보 평06-132131호
(특허 문헌 2) 일본 공개특허공보 평06-084644호
(특허 문헌 3) 일본 공개특허공보 평08-172015호
(특허 문헌 4) 일본 공개특허공보 2004-342864호
본 발명은, 코일을 구비한 박막 디바이스에 관한 것이다.
최근, 각종 용도의 전자 기기 분야에 있어서, 도전성을 갖는 기체 (基體) 에 그 기체로부터 절연되도록 코일이 형성된 박막 디바이스가 널리 이용되고 있다. 이 종류의 박막 디바이스의 일례로는, 상기한 도전성을 갖는 기체로서 자성체 (자성막) 를 구비하고, 그 자성막의 표면을 따라 코일이 권회된 구조를 갖는 박막 인덕터를 들 수 있다. 이 박막 인덕터는, 인덕턴스를 갖는 회로 소자이다.
이 박막 인덕터로 대표되는 박막 디바이스에 관해서는, 그 박막 디바이스가 탑재되는 전자 기기의 소형화에 따라서, 저배화가 요망되고 있다. 이 박막 디바이스의 저배화를 실현하기 위해서는, 코일과 자성막 사이의 간격을 좁히면 되지 만, 그 간격을 좁히면, 코일 및 자성막이 서로 가까워지기 때문에, 이들 코일과 자성막 사이에 발생하는 기생 용량이 증가하기 쉬워진다. 이 기생 용량이 증가하면, 공진 주파수가 저하하기 때문에, 박막 디바이스의 동작 주파수로서 사용 가능한 주파수 대역이 저하하게 된다.
또, 상기한 주파수 대역의 저하를 초래하는 기생 용량으로는, 코일과 자성막 사이에 발생하는 기생 용량 외에, 또한, 인접하는 코일의 권선 사이에 발생하는 기생 용량도 들 수 있다. 이 종류의 기생 용량에 관해서는, 그 기생 용량을 감소시키기 위하여 코일의 권수를 유지하면서 권선 사이의 간격을 확대하고, 즉 코일의 단면적을 작게 하면, 권선 사이에 발생하는 기생 용량이 감소하는 한편, 코일의 저항이 증가하게 된다.
상기한 기생 용량에 기인하는 박막 디바이스의 문제를 개선하는 기술로는, 이미 몇 가지의 기술이 제안되어 있다.
구체적으로는, 코일을 사이에 두고 상하에 자성막이 배치된 박막 디바이스에 관하여, 코일과 각 자성막 사이에 발생하는 기생 용량을 감소시키기 위하여, 각 자성막에 슬릿을 형성하여 분할하는 기술이 알려져 있다 (예를 들어, 특허 문헌 1∼3 참조). 그러나, 이 종류의 박막 디바이스에서는, 기생 용량이 감소함과 함께, 인덕턴스도 더불어 저하하게 된다.
또한, 도전성을 갖는 기체 대신에 절연성을 갖는 기체 (절연성 기판) 를 구비한 박막 디바이스에 관하여, 인접하는 코일의 권선 사이에 발생하는 기생 용량을 감소시키기 위하여, 그 코일에 테이퍼를 형성하는 기술이 알려져 있다 (예를 들어, 특허 문헌 4 참조).
그러나, 박막 디바이스의 성능을 향상시키기 위해서는, 기생 용량을 가능한 한 감소시킬 필요가 있다. 특히, 박막 디바이스를 고주파 용도의 박막 인덕터 등에 적용하는 경우에는, 그 박막 인덕터의 동작 주파수를 높게 설정하기 위하여, 기생 용량을 감소시킴으로써 공진 주파수를 상승시키는 것이 매우 중요하다. 그러나, 종래의 박막 디바이스에서는, 기생 용량을 감소시키는 관점에 있어서 아직 충분하다고는 할 수 없기 때문에, 개선의 여지가 있다.
본 발명은 이러한 문제점을 감안하여 이루어진 것으로, 그 목적은, 기생 용량을 가능한 한 감소시키는 것이 가능한 박막 디바이스를 제공하는 것에 있다.
과제를 해결하기 위한 수단
본 발명에 관련된 박막 디바이스는, 도전성을 갖는 기체에 그 기체로부터 절연되도록 코일이 형성되어 있고, 코일의 단면이 기체에 가장 가까운 끝가장자리에 있어서 최소폭을 갖고 있는 것이다.
본 발명에 관련된 박막 디바이스에서는, 도전성을 갖는 기체에 그 기체로부터 절연되도록 코일이 형성되어 있는 경우에, 그 도전성을 갖는 기체에 가장 가까운 끝가장자리에 있어서 단면이 최소폭을 갖도록 코일이 구성되어 있다. 이 경우에는, 도전성을 갖는 기체에 가장 가까운 끝가장자리에 있어서 단면이 최소폭을 갖도록 코일이 구성되어 있지 않은 경우와 비교하여, 코일과 기체 사이에 발생하는 기생 용량이 감소함과 함께, 그 코일의 각 권선 사이에 발생하는 기생 용량도 더불어 감소한다.
본 발명에 관련된 박막 디바이스에서는, 기체가 코일의 일방측에 1 개 배치되어 있어도 된다. 이 경우에는, 코일의 단면이 사다리꼴형상 및 사다리꼴과 직사각형을 조합한 육각형상을 포함하는 군 중 어느 하나의 형상을 갖고 있는 것이 바람직하다.
또한, 본 발명에 관련된 박막 디바이스에서는, 기체가 코일의 일방측 및 타방측에 2 개 배치되어 있어도 된다. 이 경우에는, 코일의 단면이 육각형상 및 십자형상을 포함하는 군 중 어느 하나의 형상을 갖고 있는 것이 바람직하다.
또, 본 발명에 관련된 박막 디바이스에서는, 기체가 자성체이어도 된다.
발명을 실시하기 위한 최선의 형태
이하, 본 발명의 실시형태에 관하여, 도면을 참조하여 상세하게 설명한다.
[제 1 실시형태]
도 1∼도 3 은, 본 발명의 제 1 실시형태에 관련된 박막 디바이스로서의 박막 인덕터 (10) 의 구성을 나타내고 있고, 도 1 은 평면 구성을 나타내고, 도 2 는 도 1 에 나타낸 II-II 선을 따른 단면 구성을 나타내고, 도 3 은 도 2 에 나타낸 주요부 (코일 (16)) 의 단면 구성을 확대하여 나타내고 있다.
이 박막 인덕터 (10) 는, 도전성을 갖는 기체에, 그 기체로부터 절연되도록 코일이 형성된 구조를 갖고 있고, 예를 들어, 도 1 및 도 2 에 나타낸 바와 같이, 하부 자성막 (12) 및 상부 자성막 (17) 에, 하부 절연막 (13), 중간 절연막 (14) 및 상부 절연막 (15) 에 의해 매설되도록 코일 (16) 이 형성된 구조를 갖고 있다. 보다 구체적으로는, 박막 인덕터 (10) 는, 기판 (11) 상에, 하부 자성막 (12) 과, 하부 절연막 (13), 중간 절연막 (14) 및 상부 절연막 (15) 에 의해 매설된 코일 (16) 과, 상부 자성막 (17) 이 이 순서로 적층된 적층 구조를 갖고 있다.
기판 (11) 은, 박막 인덕터 (10) 전체를 지지하는 것으로, 예를 들어, 유리, 규소 (Si), 산화알루미늄 (Al2O3 ; 이른바 알루미나), 세라믹스, 반도체 또는 수지 등에 의해 구성되어 있다. 또, 기판 (11) 의 구성 재료는, 반드시 상기한 일련의 재료에 한정되는 것은 아니고, 자유롭게 선정 가능하다.
하부 자성막 (12) 및 상부 자성막 (17) 은, 모두 도전성을 갖는 기체 (자성체) 로, 박막 인덕터 (10) 의 인덕턴스를 높이기 위한 것이다. 특히, 하부 자성막 (12) 및 상부 자성막 (17) 은, 코일 (16) 을 사이에 두고 서로 대향 배치되어 있고, 즉 하부 자성막 (12) 은 코일 (16) 의 일방측 (하측) 에 배치되고, 상부 자성막 (17) 은 코일 (16) 의 타방측 (상측) 에 배치되어 있다. 이들 하부 자성막 (12) 및 상부 자성막 (17) 은, 예를 들어, 모두 코발트 (Co) 계 합금, 철 (Fe) 계 합금 또는 니켈철 합금 (NiFe ; 이른바 퍼멀로이) 등의 도전성 자성 재료로 구성되어 있다. 이 중, 코발트계 합금으로는, 예를 들어, 박막 인덕터 (10) 의 실용상의 관점에서, 코발트지르코늄탄탈 (CoZrTa) 계 합금 또는 코발트지르코늄니오브 (CoZrNb) 계 합금 등이 바람직하다.
하부 절연막 (13), 중간 절연막 (14) 및 상부 절연막 (15) 은, 코일 (16) 을 주변으로부터 전기적으로 분리하는 것으로, 예를 들어, 모두 산화규소 (SiO2) 등의 절연성 재료로 구성되어 있다. 또, 여기서는 코일 (16) 을 매설하는 절연막이 3 개의 부분 (하부 절연막 (13), 중간 절연막 (14), 상부 절연막 (15)) 에 의해 분할 구성되어 있지만, 반드시 이에 한정되는 것은 아니고, 그 절연막의 구성은 자유롭게 설정 가능하다. 또한, 여기서는 하부 절연막 (13), 중간 절연막 (14) 및 상부 절연막 (15) 이 모두 동일한 재료에 의해 구성되어 있지만, 반드시 이에 한정되는 것은 아니고, 그들 하부 절연막 (13), 중간 절연막 (14) 및 상부 절연막 (15) 의 구성 재료는 개별로 자유롭게 선정 가능하다. 일례를 들면, 하부 절연막 (13) 은, 산화규소 대신에, 페라이트 등의 자성을 갖는 절연성 재료에 의해 구성되어 있어도 된다.
코일 (16) 은, 일단 (단자 (16T1)) 과 타단 (단자 (16T2)) 사이에 인덕터를 구성하는 것으로, 예를 들어, 구리 (Cu) 등의 도전성 재료에 의해 구성되어 있다. 이 코일 (16) 은, 예를 들어, 하부 자성막 (12) 및 상부 자성막 (17) 의 각각의 표면을 따라, 단자 (16T1, 16T2) 가 모두 외부로 도출되도록 권회된 스파이럴형 구조를 갖고 있다. 또, 도 2 에서는, 도시 내용을 간략화하기 위하여, 코일 (16) 중의 단자 (16T2) 에 통하는 부분의 도시를 생략하고 있다. 확인차 설명해 두면, 코일 (16) 중의 단자 (16T2) 에 통하는 부분은, 예를 들어, 코일 (16) 중의 단자 (16T1) 에 통하는 부분을 포함하는 권회 부분과 접촉하지 않고 외부로 도출되도록, 그 권회 부분보다도 하측의 계층에 배치되어 있다.
특히, 코일 (16) 의 단면 (16M) 은, 도 2 및 도 3 에 나타낸 바와 같이, 하부 자성막 (12) 및 상부 자성막 (17) 에 가장 가까운 끝가장자리에 있어서 최소폭을 갖고 있다. 보다 구체적으로는, 단면 (16M) 은, 예를 들어, 하부 자성막 (12) 에 가장 가까운 측에 위치하는 하단 가장자리 (E11 ; 길이 (L11)) 와, 상부 자성막 (17) 에 가장 가까운 측에 위치하는 상단 가장자리 (E12 ; 길이 (L12)) 와, 하단 가장자리 (E11) 의 양단 (우단, 좌단) 에 접하는 2 개의 측단 가장자리 (E13R ; 길이 (L13R), E13L ; 길이 (L13L)) 와, 상단 가장자리 (E12) 의 양단 (우단, 좌단) 에 접함과 함께 측단 가장자리 (E13R, E13L) 에 접하는 2 개의 측단 가장자리 (E14R ; 길이 (L14R), E14L ; 길이 (L14L)) 에 의해 구획 분리되어 있고, 즉 6 개의 끝가장자리 (하단 가장자리 (E11), 상단 가장자리 (E12), 측단 가장자리 (E13R, E13L, E14R, E14L)) 에 의해 구획 분리된 육각형상을 갖고 있다. 또, 도 3 에서는, 도 2 에 나타낸 복수의 단면 (16M) 중, 서로 인접하는 2 개의 단면 (16M) 만을 발췌하여 나타내고 있다. 이 2 개의 단면 (16M) 사이의 간격 (코일 (16) 중의 서로 인접하는 2 개의 권선 사이의 간격 ; D) 은, 자유롭게 설정 가능하다.
여기서는, 예를 들어, (1) 하단 가장자리 (E11), 상단 가장자리 (E12) 및 측단 가장자리 (E13R, E13L, E14R, E14L) 가 모두 직선형상이고 (만곡되어 있지 않고), (2) 측단 가장자리 (E13R, E13L) 에 의해 규정되는 단면 (16M) 의 폭 (W13) 이 하단 가장자리 (E11) 에 가까워짐에 따라서 점차 좁아지고 있고, (3) 측단 가장자리 (E14R, E14L) 에 의해 규정되는 단면 (16M) 의 폭 (W14) 이 상단 가장자리 (E12) 에 가까워짐에 따라서 점차 좁아지고 있음으로써, 단면 (16M) 은, 예를 들어, 상하 대칭 또한 좌우 대칭의 육각형상을 갖고 있다. 또, 단면 (16M) 의 폭 (최대폭 ; W15) 및 높이 (최대 높이 ; H11) 는, 자유롭게 설정 가능하다.
또, 단면 (16M) 의 구성에 관하여 상기한 「하부 자성막 (12) 에 가장 가까운 끝가장자리에 있어서 최소폭을 갖고 있다」 란, 단면 (16M) 중의 하반분 (폭 (W15) 을 나타내는 선분을 경계로 하였을 때의 하반분) 의 단면 (16MA) 에 있어서만 폭 (W13) 에 주목한 경우에, 그 폭 (W13) 이 하단 가장자리 (E11) 에 있어서 최소로 되어 있는 것 (폭 (W13) = 길이 (L11)) 을 의미하고 있다. 또한, 「상부 자성막 (17) 에 가장 가까운 끝가장자리에 있어서 최소폭을 갖고 있다」 란, 단면 (16M) 중의 상반분 (폭 (W15) 을 나타내는 선분을 경계로 하였을 때의 상반분) 의 단면 (16MB) 에 있어서만 폭 (W14) 에 착목한 경우에, 그 폭 (W14) 이 상단 가장자리 (E12) 에 있어서 최소로 되어 있는 것 (폭 (W14) = 길이 (L12)) 을 의미하고 있다. 즉, 단면 (16M) 의 폭 (W13, W14) 에 관하여 상기한 2 개의 이유가 성립하고 있는 한, 「하부 자성막 (12) 및 상부 자성막 (17) 에 가장 가까운 끝가장자리에 있어서 최소폭을 갖고 있다」 란, 반드시 하단 가장자리 (E11) 의 길이 (L11) 와 상단 가장자리 (E12) 의 길이 (L12) 가 서로 동일하게 되어 있는 경우 (L11 = L12) 에 한정되지는 않고, 하단 가장자리 (E11) 의 길이 (L11) 와 상단 가장자리 (E12) 의 길이 (L12) 가 서로 상이한 경우 (L11 ≠ L12) 도 포함하는 이유이다.
본 실시형태에 관련된 박막 디바이스에서는, 하부 자성막 (12) 및 상부 자성막 (17) 사이에 절연되도록 코일 (16) 이 형성되어 있는 경우에, 그 코일 (16) 의 단면 (16M) 이 상하 대칭 또한 좌우 대칭의 육각형상을 갖고, 즉 단면 (16M) 이 하부 자성막 (12) 및 상부 자성막 (17) 에 가장 가까운 끝가장자리에 있어서 최소폭을 갖도록 박막 인덕터 (10) 를 구성하였기 때문에, 이하의 이유에 의해, 기생 용량을 가능한 한 감소시킬 수 있다.
도 4 및 도 5 는, 본 실시형태에 관련된 박막 인덕터 (10) 에 대한 비교예로서의 박막 인덕터 (110) 의 구성을 나타내고 있고, 각각 도 2 및 도 3 에 대응하고 있다. 이 비교예의 박막 인덕터 (110) 는, 코일 (16) 대신에 코일 (116) 을 구비하는 점을 제외하고, 본 실시형태에 관련된 박막 인덕터 (10 ; 도 1∼도 3 참조) 와 동일한 구성을 갖고 있다. 이 코일 (116) 의 단면 (116M) 은, 도 4 및 도 5 에 나타낸 바와 같이, 일정 폭을 갖고 있다. 즉, 단면 (116M) 은, 하부 자성막 (12) 에 가장 가까운 측에 위치하는 하단 가장자리 (E111 ; 길이 (L111)) 와, 상부 자성막 (17) 에 가장 가까운 측에 위치하는 상단 가장자리 (E112 ; 길이 (L112)) 와, 그들 하단 가장자리 (E111) 및 상단 가장자리 (E112) 의 양단 (우단, 좌단) 에 접하는 2 개의 측단 가장자리 (E113R ; 길이 (L113R), E113L ; 길이 (L113L)) 에 의해 구획 분리되어 있고, 즉 4 개의 끝가장자리 (하단 가장자리 (E111), 상단 가장자리 (E112), 측단 가장자리 (E113R, E113L)) 에 의해 구획 분리된 사각형상을 갖고 있다. 보다 구체적으로는, (1) 하단 가장자리 (E111), 상단 가장자리 (E112) 및 측단 가장자리 (E113R, E113L) 가 모두 직선형상이고 (만곡되어 있지 않고), (2) 측단 가장자리 (E113R, E113L) 에 의해 규정되는 단면 (116M) 의 폭 (W113) 이 일정함으로써, 단면 (116M) 은, 상하 대칭 또한 좌우 대칭의 사각형상 (직사각형상) 을 갖고 있다. 또, 단면 (116M) 의 폭 (W113) 및 높이 (H111) 는, 본 실시형태에 관련된 박막 인덕터 (10 ; 코일 (16) 의 단면 (16M)) 중의 폭 (W15) 및 높이 (H11) 에 각각 대응하고 있다 (W113 = W15, H111 = H11).
비교예의 박막 인덕터 (110 ; 도 4 및 도 5 참조) 에서는, 코일 (116) 의 단면 (116M) 이 상하 대칭 또한 좌우 대칭의 사각형을 갖고 있기 때문에, 하단 가장자리 (E111) 의 길이 (L111) 및 상단 가장자리 (E112) 의 길이 (L112) 가 모두 단면 (116M) 의 폭 (W113) 과 동등해진다 (L111, L112 = W113). 이 경우에는, 코일 (116) 의 저항을 작게 하기 위하여 단면 (116M) 의 폭 (W113) 을 크게 설정하면, 그 폭 (W113) 의 설정에 따라서 길이 (L111, L112) 가 커지기 때문에, 코일 (116) 과 하부 자성막 (12) 사이에 발생하는 기생 용량 (C111) 및 코일 (116) 과 상부 자성막 (17) 사이에 발생하는 기생 용량 (C112) 이 모두 증가하게 된다. 왜냐하면, 기생 용량 (C111) 의 크기는, 길이 (L111) 를 바탕으로 결정되는 코일 (116) 과 하부 자성막 (12) 사이의 대향 면적에 의존하고, 한편, 기생 용량 (C112) 의 크기는, 길이 (L112) 를 바탕으로 결정되는 코일 (116) 과 상부 자성막 (17) 사이의 대향 면적에 의존하는 점으로부터, 그들 대향 면적이 커질수록 기생 용량 (C111, C112) 이 증가하기 때문이다.
게다가, 코일 (116) 의 단면 (116M) 이 상하 대칭 또한 좌우 대칭의 사각형상을 갖고 있으면, 측단 가장자리 (E113R, E113L) 의 길이 (L113R, L113L) 가 모두 단면 (116M) 의 높이 (H111) 와 동등해짐과 함께 (L113R, L113L = H111), 각 권선 사이에 있어서 서로 인접하는 2 개의 측단 가장자리 (E113R, E113L) 가 서로 평행 해진다. 이 경우에는, 코일 (116) 의 저항을 작게 하기 위하여 단면 (116M) 의 높이 (H111) 를 크게 설정하면, 그 높이 (H111) 의 설정에 따라서 길이 (L113R, L113L) 가 커지기 때문에, 각 권선 사이에 발생하는 기생 용량 (C113) 이 증가하여 버린다. 왜냐하면, 기생 용량 (C113) 의 크기는, 길이 (L113R, L113L) 를 바탕으로 결정되는 각 권선 사이의 대향 면적에 의존하는 점으로부터, 그 대향 면적이 커질수록 기생 용량 (C113) 이 증가하기 때문이다.
이로써, 비교예의 박막 인덕터 (110) 에서는, 코일 (116) 과 하부 자성막 (12) 및 상부 자성막 (17) 사이에 발생하는 기생 용량 (C111, C112) 이 증가함과 함께, 그 코일 (116) 의 각 권선 사이에 발생하는 기생 용량 (C113) 도 더불어 증가하기 때문에, 전체의 기생 용량을 가능한 한 감소시키는 것이 곤란하다.
이에 대하여, 본 실시형태에 관련된 박막 인덕터 (10 ; 도 1∼도 3 참조) 에서는, 코일 (16) 의 단면 (16M) 이 상하 대칭 또한 좌우 대칭의 육각형상을 갖고 있기 때문에, 하단 가장자리 (E11) 의 길이 (L11) 및 상단 가장자리 (E12) 의 길이 (L12) 가 모두 단면 (16M) 의 폭 (W15) 보다도 작아진다 (W11, W12<W15). 이 경우에는, 코일 (16) 의 저항을 작게 하기 위하여 단면 (16M) 의 폭 (W15) 을 크게 설정하여도, 그 폭 (W15) 의 설정에 따라서 길이 (L11, L12) 가 커지지 않고, 즉 폭 (W15) 의 설정과는 별개로 길이 (L11, L12) 가 작게 설정되기 때문에, 코일 (16) 과 하부 자성막 (12) 사이에 발생하는 기생 용량 (C11) 및 코일 (16) 과 상부 자성막 (17) 사이에 발생하는 기생 용량 (C12) 이 모두 감소한다.
게다가, 코일 (16) 의 단면 (16M) 이 상하 대칭 또한 좌우 대칭의 육각형상 을 갖고 있으면, 각 권선 사이에 있어서 서로 인접하는 2 세트의 측단 가장자리군 (측단 가장자리 (E13R, E14R) 및 측단 가장자리 (E13L, E14L)) 이 서로 평행해지지 않는다. 이 경우에는, 코일 (16) 의 저항을 작게 하기 위하여 단면 (16M) 의 높이 (H11) 를 크게 설정하여도, 상기한 2 세트의 측단 가장자리군이 각 권선 사이에 발생하는 기생 용량 (C13) 에 기여하지 않기 때문에, 그 기생 용량 (C13) 이 감소한다.
따라서, 본 실시형태에 관련된 박막 인덕터 (10) 에서는, 코일 (16) 과 하부 자성막 (12) 및 상부 자성막 (17) 사이에 발생하는 기생 용량 (C11, C12) 이 감소함과 함께, 그 코일 (16) 의 각 권선 사이에 발생하는 기생 용량 (C13) 도 더불어 감소하기 때문에, 전체의 기생 용량을 가능한 한 감소시킬 수 있는 것이다.
특히, 본 실시형태에서는, 하부 자성막 (12) 및 상부 자성막 (17) 을 구비한 경우에 있어서도, 상기한 바와 같이 기생 용량이 감소하기 때문에, 그들 하부 자성막 (12) 및 상부 자성막 (17) 을 이용하여 박막 인덕터 (10) 의 인덕턴스를 높이면서, 기생 용량을 감소시킬 수 있다.
단, 이 경우에는, 하부 자성막 (12) 과 코일 (16) 사이의 거리 (여기서는 예를 들어 하부 절연막 (13) 의 두께) 및 상부 자성막 (17) 과 코일 (16) 사이의 거리 (여기서는 예를 들어 상부 절연막 (15) 의 두께) 가 작아지면, 인덕터가 폐자로 (閉磁路) 에 가까워지기 때문에 인덕턴스가 현저하게 증가하지만, 기생 용량이 증가하기 때문에 공진 주파수가 저하하여 버린다. 한편, 하부 자성막 (12) 과 코일 (16) 사이의 거리 및 상부 자성막 (17) 과 코일 (16) 사이의 거리가 커지면, 기 생 용량이 감소하기 때문에 공진 주파수가 상승하지만, 인덕턴스가 저하하여 버린다. 이로부터, 인덕턴스와 기생 용량을 바탕으로 하는 공진 주파수는 서로 트레이드 오프의 관계에 있기 때문에, 하부 자성막 (12) 과 코일 (16) 사이의 거리 및 상부 자성막 (17) 과 코일 (16) 사이의 거리를 설정하는 경우에는, 인덕턴스와 기생 용량을 바탕으로 하는 공진 주파수 사이의 밸런스를 고려하면서 설정하는 것이 바람직하다.
또한, 이 경우에는, 코일 (16) 에 흐르는 전류의 크기에 의존하여 직류 중첩 특성이 열화될 가능성이 있어, 이 점이 실용상의 문제점으로서 우려된다. 이 「직류 중첩 특성의 열화」 란, 일반적으로, 코일에 흐르는 전류량이 작은 경우에는, 인덕턴스가 증가하지만, 그 전류량이 큰 경우에는, 자성막에 있어서 자기 포화가 발생하기 때문에, 인덕턴스가 저하되는 현상이다. 이 점에 관하여, 본 실시형태에서는, 코일 (16) 의 일방측 (하측) 및 타방측 (상측) 에 2 개의 자성막 (하부 자성막 (12) 및 상부 자성막 (17)) 을 구비하기 때문에, 코일의 (16) 의 일방측 또는 타방측에 1 개의 자성막만을 구비하는 경우와 비교하여, 코일 (16) 로부터 발생한 자속의 수용량 (자성막 중에 자속을 수용할 수 있는 양) 이 증가한다. 이로써, 자성막에 수용되는 자속의 수용 상태 (자속의 분포 상태) 가 변화하고, 즉 자성막 중에 있어서 자기 포화가 잘 발생하지 않게 되기 때문에, 직류 중첩 특성을 개선할 수 있다.
또한, 본 실시형태에서는, 상기한 바와 같이, 코일 (16) 의 단면 (16M) 이 하부 자성막 (12) 및 상부 자성막 (17) 에 가장 가까운 끝가장자리에 있어서 최소 폭을 갖도록 함으로써, 기생 용량을 가능한 한 감소시키는 것이 가능하기 때문에, 그 박막 인덕터 (10) 의 박형화에 기여할 수도 있다. 구체적으로는, 최근의 박막 디바이스의 박형화에 관한 요청에 따라서, 박막 인덕터 (10) 의 박형화도 요망되고 있다. 이 박막 인덕터 (10) 의 박형화에 관해서는, 예를 들어, 백그라인드 기술이나 박형 저왜 (低歪) 기판의 제조 기술의 진보에 따라서, 기판 (11) 의 두께를 매우 얇게 하는 것이 가능해지고 있음과 함께, 막형성 두께를 제어함으로써, 코일 (16) 이나 절연막 (여기서는 예를 들어 하부 절연막 (13), 중간 절연막 (14) 및 상부 절연막 (15)) 의 두께를 매우 얇게 하는 것이 가능하다. 이 경우에는, 예를 들어, 하부 절연막 (13) 및 상부 절연막 (15) 의 두께가 작아지면, 코일 (16) 이 하부 자성막 (12) 및 상부 자성막 (17) 에 근접하기 때문에, 코일 (16) 과 하부 자성막 (12) 사이에 발생하는 기생 용량 및 코일 (16) 과 상부 자성막 (17) 사이에 발생하는 기생 용량이 증가하기 쉬워진다. 이 점에 관하여, 본 실시형태에서는, 단면 (16M) 이 하부 자성막 (12) 및 상부 자성막 (17) 에 가장 가까운 끝가장자리에 있어서 최소폭을 갖도록 코일 (16) 을 구성함으로써 기생 용량을 감소시키는 것이 가능하기 때문에, 단면 (16M) 이 하부 자성막 (12) 및 상부 자성막 (17) 에 가장 가까운 끝가장자리에 있어서 최소폭을 갖지 않도록 코일 (16) 을 구성한 경우와 비교하여, 하부 절연막 (13) 및 상부 절연막 (15) 의 두께를 작게 한 경우에 있어서도 기생 용량이 작아진다. 따라서, 본 실시형태에서는, 기생 용량을 감소시키면서, 박막 인덕터 (10) 를 박형화할 수 있는 것이다.
또, 본 실시형태에서는, 도 3 에 나타낸 바와 같이, 코일 (16) 의 단면 (16M) 이 상하 대칭 또한 좌우 대칭의 육각형상을 갖도록 하였지만, 반드시 이에 한정되는 것은 아니고, 단면 (16M) 이 육각형상을 갖는 한, 상하 대칭 또한 좌우 비대칭이어도 되고, 상하 비대칭 또한 좌우 대칭이어도 되고, 또는 상하 비대칭 또한 좌우 비대칭이어도 된다. 이들 경우에 있어서도, 상기 실시형태와 동일한 효과를 얻을 수 있다.
또한, 본 실시형태에서는, 도 3 을 참조하여 설명한 바와 같이, 하단 가장자리 (E11), 상단 가장자리 (E12) 및 측단 가장자리 (E13R, E13L, E14R, E14L) 가 모두 직선형상이 되도록 하였지만, 반드시 이에 한정되는 것은 아니고, 그들 하단 가장자리 (E11), 상단 가장자리 (E12) 및 측단 가장자리 (E13R, E13L, E14R, E14L) 의 일부 또는 모두가 만곡하도록 해도 된다. 이 경우에 있어서도, 상기 실시형태와 동일한 효과를 얻을 수 있다.
또한, 본 실시형태에서는, 도 3 에 나타낸 바와 같이, 코일 (16) 의 단면 (16M) 이 육각형상을 갖도록 하였지만, 반드시 이에 한정되는 것은 아니고, 코일 (16) 의 단면 (16M) 이 하부 자성막 (12) 및 상부 자성막 (17) 에 가장 가까운 끝가장자리에 있어서 최소폭을 갖는 한, 그 단면 (16M) 의 형상은 자유롭게 설정 가능하다. 구체적으로 일례를 들면, 도 3 에 대응하는 도 6∼도 8 에 나타낸 바와 같이, 단면 (16M) 이, 협폭의 직사각형상의 단면 (16MA) 과, 광폭의 직사각형상의 단면 (16MB) 과, 협폭의 직사각형상의 단면 (16MC) 이 조합된 십자형상을 갖도록 해도 되고 (도 6 참조), 마름모꼴형상을 갖도록 해도 되고 (도 7 참조), 또는 대략 타원형상 (직사각형의 각부가 둥그스름한 형상) 을 갖도록 해도 된다 (도 8 참조). 물론, 도 6∼도 8 에 나타낸 경우에 있어서도, 단면 (16M) 의 형상에 관하여 대칭성 (상하 대칭성 및 좌우 대칭성) 및 각 끝가장자리의 상태 (직선형상 또는 만곡형상) 를 자유롭게 설정 가능하다. 이들 경우에 있어서도, 상기 실시형태와 동일한 효과를 얻을 수 있다. 참고로 설명하여 두면, 코일 (16) 의 단면 (16M) 의 형상을 설정하는 경우에는, 상기한 기생 용량 (C11∼C13) 과 코일 (16) 의 저항 사이의 밸런스를 고려하여 형상을 결정할 필요가 있다.
[제 2 실시형태]
다음으로, 본 발명의 제 2 실시형태에 관하여 설명한다.
도 9∼도 11 은, 본 발명의 제 2 실시형태에 관련된 박막 디바이스로서의 박막 인덕터 (20) 의 구성을 나타내고 있고, 도 9 는 평면 구성을 나타내고, 도 10 은 도 9 에 나타낸 X-X 선을 따른 단면 구성을 나타내고, 도 11 은 도 10 에 나타낸 주요부 (코일 (26)) 의 단면 구성을 확대하여 나타내고 있다. 이들 도 9∼도 11 은, 각각 상기 제 1 실시형태에 있어서 나타낸 도 1∼도 3 에 대응하고 있다. 또, 도 9∼도 11 에서는, 상기 제 1 실시형태에 있어서 설명한 구성 요소와 동일한 구성 요소에 동일한 부호를 부여하고 있다.
이 박막 인덕터 (20) 는, 코일 (16) 대신에 코일 (26) 을 구비함과 함께, 상부 자성막 (17) 을 구비하지 않고 하부 자성막 (12) 만을 구비하는 점을 제외하고, 상기 제 1 실시형태에 있어서 설명한 박막 인덕터 (10) 와 동일한 구성을 갖고 있다. 즉, 박막 인덕터 (20) 는, 예를 들어, 도 9 및 도 10 에 나타낸 바와 같이, 기판 (11) 상에, 하부 자성막 (12) 과, 하부 절연막 (13), 중간 절연막 (14) 및 상부 절연막 (15) 에 의해 매설된 코일 (26) 이 이 순서로 적층된 적층 구조를 갖고 있다.
코일 (26) 은, 예를 들어, 하부 자성막 (12) 의 표면을 따라, 일단 (단자 (26T1)) 및 타단 (26T2) 이 모두 외부로 도출되도록 권회된 스파이럴형 구조를 갖고 있다. 이 코일 (26) 의 구성 재료는, 코일 (16) 의 구성 재료와 동일하다.
특히, 코일 (26) 의 단면 (26M) 은, 도 9 및 도 10 에 나타낸 바와 같이, 하부 자성막 (12) 에 가장 가까운 끝가장자리에 있어서 최소폭을 갖고 있다. 보다 구체적으로는, 단면 (26M) 은, 예를 들어, 하부 자성막 (12) 에 가장 가까운 측에 위치하는 하단 가장자리 (E21 ; 길이 (L21)) 와, 하부 자성막 (12) 으로부터 가장 먼 측에 위치하는 상단 가장자리 (E22 ; 길이 (L22)) 와, 그들 하단 가장자리 (E21) 및 상단 가장자리 (E22) 의 양단 (우단, 좌단) 에 접하는 2 개의 측단 가장자리 (E23R ; 길이 (L23R), E23L ; 길이 (L23L)) 에 의해 구획 분리되어 있고, 즉 4 개의 끝가장자리 (하단 가장자리 (E21), 상단 가장자리 (E22), 측단 가장자리 (E23R, E23L)) 에 의해 구획 분리된 사다리꼴형상 (역사다리꼴형상) 을 갖고 있다.
여기서는, 예를 들어, (1) 하단 가장자리 (E21), 상단 가장자리 (E22) 및 측단 가장자리 (E23R, E23L) 가 모두 직선형상이고 (만곡되어 있지 않고), (2) 측단 가장자리 (E23R, E23L) 에 의해 규정되는 단면 (26M) 의 길이 (W23) 가 하단 가장자리 (E21) 에 가까워짐에 따라서 점차 좁아지고 있음으로써, 단면 (26M) 은, 예를 들어, 좌우 대칭의 사다리꼴형상을 갖고 있다. 특히, 코일 (26) 의 단면 (26M) 과 코일 (16) 의 단면 (16M) 사이의 관계로서는, 예를 들어, 하단 가장자리 (E21) 의 길이 (L21) 가 하단 가장자리 (E11) 의 길이 (L11) 및 상단 가장자리 (E12) 의 길이 (L12) 에 대응하고 있고 (L21 = L11, L12), 상단 가장자리 (E22) 의 길이 (L22) 가 폭 (W15) 에 대응하고 있다 (L22 = W15). 또, 단면 (26M) 의 높이 (최대 높이 ; H21) 는, 자유롭게 설정 가능하다.
본 실시형태에 관련된 박막 디바이스에서는, 하부 자성막 (12) 에 절연되도록 코일 (26) 이 형성되어 있는 경우에, 그 코일 (26) 의 단면 (26M) 이 좌우 대칭의 사다리꼴형상을 갖고, 즉 단면 (26M) 이 하부 자성막 (12) 에 가장 가까운 끝가장자리에 있어서 최소폭을 갖도록 박막 인덕터 (20) 를 구성하였기 때문에, 이하의 이유에 의해, 기생 용량을 가능한 한 감소시킬 수 있다.
도 12 는, 본 실시형태에 관련된 박막 인덕터 (20) 에 대한 비교예로서의 박막 인덕터 (120) 의 구성을 나타내고 있고, 도 10 에 대응하고 있다. 이 비교예의 박막 인덕터 (120) 는, 코일 (26) 대신에, 상기 제 1 실시형태에 있어서 비교예로서 설명한 코일 (116 ; 도 5 참조) 을 구비하는 점을 제외하고, 본 실시형태에 관련된 박막 인덕터 (20 ; 도 9∼도 11 참조) 와 동일한 구성을 갖고 있다.
비교예의 박막 인덕터 (120 ; 도 5 및 도 12 참조) 에서는, 코일 (116) 의 단면 (116M) 이 상하 대칭 또한 좌우 대칭의 사각형상을 갖고 있기 때문에, 상기 제 1 실시형태에 있어서 비교예의 박막 인덕터 (110) 에 관하여 설명한 바와 같이, 코일 (116) 의 저항을 작게 하기 위하여 단면 (116M) 의 폭 (W113) 을 크게 설정하면, 그 코일 (116) 과 하부 자성막 (12) 사이에 발생하는 기생 용량 (C121) 이 증가함과 함께, 코일 (116) 의 저항을 작게 하기 위하여 단면 (116M) 의 높이 (H111) 를 크게 설정하면, 각 권선 사이에 발생하는 기생 용량 (C123) 도 더불어 증가하게 된다.
이에 대하여, 본 실시형태에 관련된 박막 인덕터 (20 ; 도 9∼도 11 참조) 에서는, 코일 (26) 의 단면 (26M) 이 좌우 대칭의 사다리꼴형상을 갖고 있기 때문에, 상기 제 1 실시형태에 있어서 박막 인덕터 (10) 에 관하여 설명한 바와 같이, 코일 (26) 의 저항을 작게 하기 위하여 단면 (26M) 의 폭 (W23) 을 충분히 크게 설정하여도, 그 코일 (26) 과 하부 자성막 (12) 사이에 발생하는 기생 용량 (C21) 이 감소함과 함께, 마찬가지로 코일 (26) 의 저항을 작게 하기 위하여 단면 (26M) 의 높이 (H21) 를 크게 설정하여도, 각 권선 사이에 발생하는 기생 용량 (C23) 이 감소한다. 따라서, 본 실시형태에 관련된 박막 인덕터 (20) 에서는, 기생 용량 (C21, C23) 이 모두 감소하기 때문에, 전체의 기생 용량을 가능한 한 감소시킬 수 있는 것이다.
또, 본 실시형태에서는, 도 11 에 나타낸 바와 같이, 코일 (26) 의 단면 (26M) 이 좌우 대칭의 사다리꼴형상을 갖도록 하였지만, 반드시 이에 한정되는 것은 아니고, 단면 (26M) 이 사다리꼴형상을 갖는 한, 좌우 비대칭이어도 된다. 이 경우에 있어서도, 상기 실시형태와 동일한 효과를 얻을 수 있다.
여기서, 코일 (26) 의 단면 (26M) 이 좌우 비대칭의 사다리꼴형상인 경우에 있어서의 본 발명의 박막 디바이스의 구조적 특징에 관하여 보충하여 둔다. 즉, 상기한 「배경 기술」 에 있어서 설명한 바와 같이, 코일에 테이퍼를 형성하는 기술에서는, 코일의 일방측에만 테이퍼가 형성됨으로써, 그 코일의 단면이 좌우 비 대칭의 사다리꼴형상을 갖고 있다. 그러나, 이 기술에서는, 절연성을 갖는 기체 (코일과의 사이에 기생 용량을 발생시킬 수 없는 절연성 기판) 에 코일이 형성되어 있기 때문에, 도전성을 갖는 기체 (코일 (26) 과의 사이에 기생 용량을 발생시킬 수 있는 하부 자성막 (12)) 에 코일 (26) 이 형성되어 있는 본 발명의 박막 디바이스와는 구성적으로 분명히 다르다. 게다가, 상기한 기술에서는, 가령 기체가 도전성을 갖는 것이었다고 해도, 코일의 단면이 기체에 가장 가까운 끝가장자리에 있어서 최대폭을 갖고 있기 때문에, 코일 (26) 의 단면 (26M) 이 하부 자성막 (12) 에 가장 가까운 끝가장자리에 있어서 최소폭을 갖고 있는 본 발명의 박막 디바이스와는 역시 구성적으로 분명히 다르다.
또한, 본 실시형태에서는, 도 11 에 나타낸 바와 같이, 코일 (26) 의 단면 (26M) 이 사다리꼴형상을 갖도록 하였지만, 반드시 이에 한정되는 것은 아니고, 코일 (26) 의 단면 (26M) 이 하부 자성막 (12) 에 가장 가까운 끝가장자리에 있어서 최소폭을 갖는 한, 그 단면 (26M) 의 형상은 자유롭게 설정 가능하다. 구체적으로 일례를 들면, 도 11 에 대응하는 도 13 및 도 14 에 나타낸 바와 같이, 단면 (26M) 이, 사다리꼴형상 (역사다리꼴형상) 의 단면 (26MA) 과, 직사각형상의 단면 (26MB) 이 조합된 육각형상을 갖도록 하여도 되고 (도 13 참조), 또는 협폭의 직사각형상의 단면 (26MA) 과, 광폭의 직사각형상의 단면 (26MB) 이 조합된 볼록형상을 갖도록 하여도 된다 (도 14 참조). 물론, 도 13 및 도 14 에 나타낸 경우에 있어서도, 단면 (26M) 의 형상에 관하여 대칭성 (상하 대칭성 및 좌우 대칭성) 및 각 끝가장자리의 상태 (직선형상 또는 만곡형상) 를 자유롭게 설정 가능하다. 이 들 경우에 있어서도, 상기 실시형태와 동일한 효과를 얻을 수 있다.
또, 본 실시형태에 관련된 박막 인덕터 (20) 에 관한 상기 이외의 구성, 작용, 효과 및 변형은, 상기 제 1 실시형태에 있어서 설명한 박막 인덕터 (10) 와 동일하다.
[제 3 실시형태]
다음으로, 본 발명의 제 3 실시형태에 관하여 설명한다.
도 15 및 도 16 은, 본 발명의 제 3 실시형태에 관련된 박막 디바이스로서의 박막 인덕터 (30) 의 구성을 나타내고 있고, 도 15 는 평면 구성을 나타내고, 도 16 은 도 15 에 나타낸 XVI-XVI 선을 따른 단면 구성을 나타내고 있다. 이들 도 15 및 도 16 은, 각각 상기 제 2 실시형태에 있어서 나타낸 도 9 및 도 10 에 대응하고 있다. 또, 도 15 및 도 16 에서는, 상기 제 2 실시형태에 있어서 설명한 구성 요소와 동일한 구성 요소에 동일한 부호를 부여하고 있다.
이 박막 인덕터 (30) 는, 기판 (11) 및 하부 자성막 (12) 대신에 반도체 기판 (31) 을 구비하는 점을 제외하고, 상기 제 2 실시형태에 있어서 설명한 박막 인덕터 (20) 와 동일한 구성을 갖고 있다. 즉, 박막 인덕터 (30) 는, 예를 들어, 도 15 및 도 16 에 나타낸 바와 같이, 반도체 기판 (31) 상에, 하부 절연막 (13), 중간 절연막 (14) 및 상부 절연막 (15) 에 의해 매설된 코일 (26) 이 형성된 구조를 갖고 있다.
반도체 기판 (31) 은, 도전성을 갖는 기체이고, 박막 인덕터 (30) 전체를 지지하는 것이다. 이 반도체 기판 (31) 은, 예를 들어, 규소 (Si) 등의 반도체 재료에 의해 구성되어 있다. 참고로, 반도체 기판 (31) 이 규소에 의해 구성되어 있는 경우에는, 그 반도체 기판 (31) 에 인접하고 있는 하부 절연막 (13) 은, 예를 들어, 규소의 표면이 열 산화됨으로써 형성된 열 산화막 (SiO2) 이어도 된다. 또, 반도체 기판 (31) 의 구성 재료는, 반드시 상기한 규소에 한정되지는 않고, 자유롭게 선정 가능하다.
본 실시형태에 관련된 박막 디바이스에서는, 반도체 기판 (31) 에 절연되도록 코일 (26) 이 형성되어 있는 경우에, 그 코일 (26) 의 단면 (26M) 이 좌우 대칭의 사다리꼴형상을 갖고, 즉 단면 (26M) 이 반도체 기판 (31) 에 가장 가까운 끝가장자리에 있어서 최소폭을 갖도록 박막 인덕터 (30) 를 구성하였기 때문에, 이하의 이유에 의해, 기생 용량을 가능한 한 감소시킬 수 있다.
도 17 은, 본 실시형태에 관련된 박막 인덕터 (30) 에 대한 비교예로서의 박막 인덕터 (130) 의 구성을 나타내고 있고, 도 16 에 대응하고 있다. 이 비교예의 박막 인덕터 (130) 는, 코일 (26) 대신에, 상기 제 1 실시형태에 있어서 비교예로서 설명한 코일 (116 ; 도 5 참조) 을 구비하는 점을 제외하고, 본 실시형태에 관련된 박막 인덕터 (30 ; 도 15 및 도 16 참조) 와 동일한 구성을 갖고 있다.
비교예의 박막 인덕터 (130 ; 도 5 및 도 17 참조) 에서는, 코일 (116) 의 단면 (116M) 이 상하 대칭 또한 좌우 대칭의 사각형상을 갖고 있기 때문에, 상기 제 1 실시형태에 있어서 비교예의 박막 인덕터 (110) 에 관하여 설명한 바와 같이, 코일 (116) 의 저항을 작게 하기 위하여 단면 (116M) 의 폭 (W113) 을 크게 설정하 면, 그 코일 (116) 과 반도체 기판 (31) 사이에 발생하는 기생 용량 (C131) 이 증가함과 함께, 코일 (116) 의 저항을 작게 하기 위하여 단면 (116M) 의 높이 (H111) 를 크게 설정하면, 각 권선 사이에 발생하는 기생 용량 (C133) 도 더불어 증가하여 버린다.
이에 대하여, 본 실시형태에 관련된 박막 인덕터 (30 ; 도 11, 도 15 및 도 16 참조) 에서는, 코일 (26) 의 단면 (26M) 이 좌우 대칭의 사다리꼴형상을 갖고 있기 때문에, 상기 제 2 실시형태에 있어서 박막 인덕터 (20) 에 관하여 설명한 바와 같이, 코일 (26) 의 저항을 작게 하기 위하여 단면 (26M) 의 폭 (W23) 을 크게 설정하여도, 그 코일 (26) 과 반도체 기판 (31) 사이에 발생하는 기생 용량 (C31) 이 감소함과 함께, 마찬가지로 코일 (26) 의 저항을 작게 하기 위하여 단면 (26M) 의 높이 (H21) 를 크게 설정하여도, 각 권선 사이에 발생하는 기생 용량 (C33) 이 감소한다. 따라서, 본 실시형태에 관련된 박막 인덕터 (30) 에서는, 기생 용량 (C31, C33) 이 모두 감소하기 때문에, 전체의 기생 용량을 가능한 한 감소시킬 수 있는 것이다.
특히, 본 실시형태에서는, 반도체 기판 (31) 을 구비한 경우에 있어서도, 상기한 바와 같이 기생 용량이 감소하기 때문에, 그 반도체 기판 (31) 을 이용하여 박막 인덕터 (30) 가 주변으로부터 전기적인 악영향을 받는 것을 방지하면서, 기생 용량을 감소시킬 수 있다. 이 전기적인 악영향의 방지로서는, 예를 들어, 박막 인덕터 (30) 에 노이즈가 잘 미치지 않게 함과 함께, 박막 인덕터 (30) 에 있어서 전자 유도가 잘 발생하지 않게 할 수 있다.
또, 본 실시형태에 관련된 박막 인덕터 (30) 에 관한 상기 이외의 구성, 작용, 효과 및 변형은, 상기 제 1 및 제 2 실시형태에 있어서 설명한 박막 인덕터 (10, 20) 와 마찬가지이다.
실시예
다음으로, 본 발명에 관한 실시예에 관하여 설명한다.
먼저, 박막 디바이스로서, 상기 각 실시형태에 있어서 설명한 일련의 박막 인덕터를 제조하였다.
(실시예 1)
이하의 순서를 거침으로써, 상기 제 1 실시형태에 있어서 설명한 박막 인덕터를 제조하였다. 즉, 기판으로서 규소 기판을 준비한 후, 먼저, 스퍼터링법을 사용하여 코발트지르코늄니오브 합금 (CoZrNb) 을 막형성함으로써, 기판 상에 10㎛ 의 두께가 되도록 하부 자성막 (비(比)투자율 μ = 1000) 을 형성하였다. 계속해서, 화학 증착 (CVD ; chemical vapor deposition) 법을 사용하여 산화규소 (SiO2) 를 막형성함으로써, 하부 자성막 상에 1㎛ 의 두께가 되도록 하부 절연막 (비유전율 ε = 4) 을 형성한 후, 스퍼터링법을 사용하여 티탄 (Ti) 을 막형성함으로써, 하부 절연막 상에 시드막을 300nm 의 두께가 되도록 형성하였다. 계속해서, 시드막의 표면에 포지티브형 포토레지스트를 도포하여 포토레지스트막을 형성한 후, 포토리소그래피 처리를 사용하여 포토레지스트막을 패터닝 (노광·현상) 함으로써, 시드막 상에 30㎛ 의 두께가 되도록 포토레지스트 패턴을 형성하였다. 이 포토레지스트 패턴을 형성할 때에는, 노광 범위 및 노광량을 조정함으로써, 코일의 단면 형상에 대응한 개구 형상을 갖는 개구를 형성하였다. 보다 구체적으로는, 포토리소그래피 처리에 있어서, 코일의 평면 형상 (스파이럴형 구조) 에 대응한 패턴 형상을 가짐과 함께 노광용 빛을 투과시키지 않는 차광부와, 그 차광부의 주위에 배치됨과 함께 노광용 빛을 투과시키는 투광부가 형성된 포토마스크를 사용하고, 특히, 차광부 중, 코일의 중심에 대응하는 위치에 가까운 측 및 먼 (떨어진) 측에, 그들의 가까운 측 및 먼 측을 향하여 광투과량을 점차 적게 하는 광량 조정부가 형성된 것을 사용하였다. 계속해서, 포토레지스트 패턴을 사용하여 시드막을 전극막으로 하여 구리 (Cu) 의 도금막을 성장시킴으로써, 그 시드막 상에 20㎛ 의 두께가 되도록 코일을 형성하였다. 이 코일을 형성할 때에는, 스파이럴형 구조 (권수 = 21) 를 가짐과 함께, 단면이 상하 대칭 또한 좌우 대칭의 육각형상 (L11, L12 = 20㎛, W15 = 60㎛, H11 = 20㎛) 을 갖도록 하였다 (도 3 참조). 계속해서, 사용 완료의 포토레지스트 패턴을 제거하여 시드막을 부분적으로 노출시킨 후, 에칭액을 사용하여 시드막을 습식 에칭함으로써, 그 시드막 중의 노출 부분을 부분적으로 제거하였다. 계속해서, CVD 법을 사용하여 산화규소를 막형성함으로써, 코일 및 그 주변의 하부 절연막을 덮도록 중간 절연막 (비유전율 ε = 4) 을 형성한 후, 계속해서 CVD 법을 사용하여 산화규소를 막형성함으로써, 중간 절연막 상에 상부 절연막 (비유전율 ε = 4) 을 1㎛ 의 두께가 되도록 형성하였다. 마지막으로, 스퍼터링법을 사용하여 코발트지르코늄니오브 합금 (CoZrNb) 을 막형성함으로써, 상부 절연막 상에 상부 자성막 (비투자율 μ = 1000) 을 10㎛ 의 두께 가 되도록 형성하였다. 이로써, 상기 제 1 실시형태에 있어서 설명한 박막 인덕터가 완성되었다 (도 1∼도 3 참조).
(실시예 2)
코일을 형성할 때에 단면이 좌우 대칭의 사다리꼴형상 (L21 = 20㎛, L22 = 60㎛, H21 = 20㎛) 을 갖도록 함과 함께 (도 11 참조), 상부 절연막 상에 상부 자성막을 형성하지 않은 점을 제외하고, 실시예 1 의 제조 순서와 동일한 순서를 거침으로써, 상기 제 2 실시형태에 있어서 설명한 박막 인덕터를 제조하였다 (도 9∼도 11 참조).
(실시예 3)
기판 및 하부 자성막 대신에 반도체 기판으로서 규소기판을 사용하고, 그 반도체 기판 상에 하부 절연막을 형성한 점을 제외하고, 실시예 2 의 제조 순서와 동일한 순서를 거침으로써, 상기 제 3 실시형태에 있어서 설명한 박막 인덕터를 제조하였다 (도 11, 도 15 및 도 16 참조).
(비교예 1)
코일을 형성할 때에 단면이 상하 대칭 또한 좌우 대칭의 사각형상을 갖도록 한 점을 제외하고, 실시예 1 의 제조 순서와 동일한 순서를 거침으로써, 상기 제 1 실시형태에 있어서 비교예로서 설명한 박막 인덕터를 제조하였다 (도 4 및 도 5 참조). 또, 코일을 형성할 때에는, 실시예 1 과 저항을 동등하게 하기 (코일의 단면적을 일치시키기) 위하여, L111, L112 = 40㎛, H111 = 20㎛ 가 되도록 코일의 단면의 치수를 설정하였다.
(비교예 2)
코일을 형성할 때에 단면이 상하 대칭 또한 좌우 대칭의 사각형상을 갖도록 한 점을 제외하고, 실시예 2 의 제조 순서와 동일한 순서를 거침으로써, 상기 제 2 실시형태에 있어서 비교예로서 설명한 박막 인덕터를 제조하였다 (도 5 및 도 12 참조). 또, 코일을 형성할 때에는, 실시예 2 와 저항을 동등하게 하기 위하여, L111, L112 = 40㎛, H111 = 20㎛ 가 되도록 코일의 단면의 치수를 설정하였다.
(비교예 3)
코일을 형성할 때에 단면이 상하 대칭 또한 좌우 대칭의 사각형상을 갖도록 한 점을 제외하고, 실시예 3 의 제조 순서와 동일한 순서를 거침으로써, 상기 제 3 실시형태에 있어서 비교예로서 설명한 박막 인덕터를 제조하였다 (도 5 및 도 17 참조). 또, 코일을 형성할 때에는, 비교예 2 와 동일하게 코일의 단면의 치수를 설정하였다.
상기한 실시예 1∼3 및 비교예 1∼3 의 박막 인덕터의 동작 특성을 조사한 결과, 이하의 일련의 결과가 얻어졌다.
먼저, 실시예 1 및 비교예 1 의 박막 인덕터의 주파수 특성을 조사한 결과, 도 18 에 나타낸 결과가 얻어졌다. 도 18 은, 실시예 1 및 비교예 1 의 박막 인덕터의 주파수 특성을 나타내고 있고, 「횡축」 은 주파수 F (MHz) 를 나타내고, 「종축」 은 인덕턴스 L (μH) 을 나타내고 있다. 도 18 중의 「18A (실선)」 은 실시예 1 의 박막 인덕터를 나타내고, 「18B (파선)」 은 비교예 1 의 박막 인덕터를 나타내고 있다.
도 18 에 나타낸 결과로부터 알 수 있듯이, 실시예 1 의 박막 인덕터 (18A) 의 공진 주파수는, 비교예 1 의 박막 인덕터 (18B) 의 공진 주파수보다도 높아졌다. 이로부터, 본 발명의 박막 인덕터에서는, 하부 자성막 및 상부 자성막 사이에 절연되도록 코일이 형성되어 있는 경우에, 그 코일의 단면을 상하 대칭 또한 좌우 대칭의 육각형상으로 함으로써, 공진 주파수를 상승시키는 것이 가능함이 확인되었다.
여기서, 실시예 1 및 비교예 1 의 박막 인덕터의 여러 특성을 구체적으로 조사한 결과, 표 1 에 나타낸 결과가 얻어졌다. 표 1 은, 실시예 1 및 비교예 1 의 박막 인덕터의 여러 특성을 나타내고 있고, 그 여러 특성으로서 「인덕턴스 Ls (μH)」, 「기생 용량 Cp (pF)」 및 「공진 주파수 Fr (MHz)」 을 나타내고 있다. 또, 박막 인덕터의 여러 특성을 조사할 때에는, 유한 요소법을 이용한 전자계 해석을 사용하여 인덕턴스 Ls 및 기생 용량 Cp 를 산출함과 함께, 그들 인덕턴스 Ls 및 기생 용량 Cp 와 공진 주파수 Fr 사이의 관계식 (Fr = (1/2π) (Ls·Cp)-1/2) 을 이용하여 공진 주파수 Fr 을 산출하였다.
[표 1]
인덕턴스 Ls (μH) 기생 용량 Cp (pF) 공진 주파수 Fr (MHz)
실시예 1 8.26 38.1 8.98
비교예 1 8.26 65.1 6.87
표 1 에 나타낸 결과로부터 알 수 있듯이, 실시예 1 의 박막 인덕터에서는, 인덕턴스 Ls = 8.26μH, 기생 용량 Cp = 38.1pF, 공진 주파수 Fr = 8.98MHz 이었던데 비하여, 비교예 1 의 박막 인덕터에서는, 인덕턴스 Ls = 8.26μH, 기생 용량 Cp = 65.1pF, 공진 주파수 Fr = 6.87MHz 이었다. 이것은, 실시예 1 의 박막 인덕터에서는, 비교예 1 의 박막 인덕터와 비교하여, 인덕턴스 Ls 가 동등해지는 한편, 코일의 단면의 형상 (상하 대칭 또한 좌우 대칭의 육각형상) 을 바탕으로 기생 용량 Cp 가 감소하기 때문에, 공진 주파수 Fr 이 상승하는 것을 나타내고 있다. 이로부터, 본 발명의 박막 인덕터에서는, 기생 용량을 감소시켜 공진 주파수를 상승시킴으로써, 동작 주파수로서 사용 가능한 주파수 대역을 높게 설정하는 것이 가능함이 확인되었다.
계속해서, 실시예 2 및 비교예 2 의 박막 인덕터의 주파수 특성을 조사한 결과, 도 19 에 나타낸 결과가 얻어졌다. 도 19 는, 실시예 2 및 비교예 2 의 박막 인덕터의 주파수 특성을 나타내고 있고, 도 18 에 나타낸 주파수 특성에 대응하고 있다. 도 19 중의 「19A (실선)」 은 실시예 2 의 박막 인덕터를 나타내고, 「19B (파선)」 은 비교예 2 의 박막 인덕터를 나타내고 있다.
도 19 에 나타낸 결과로부터 알 수 있듯이, 실시예 2 의 박막 인덕터 (19A) 의 공진 주파수는, 비교예 2 의 박막 인덕터 (19B) 의 공진 주파수보다도 높아졌다. 이로부터, 본 발명의 박막 인덕터에서는, 하부 자성막에 절연되도록 코일이 형성되어 있는 경우에, 그 코일의 단면을 좌우 대칭의 사다리꼴형상으로 함으로써, 공진 주파수를 상승시키는 것이 가능함이 확인되었다.
여기서, 실시예 2 및 비교예 2 의 박막 인덕터의 여러 특성을 구체적으로 조사한 결과, 표 2 에 나타낸 결과가 얻어졌다. 표 2 는, 실시예 2 및 비교예 2 의 박막 인덕터의 여러 특성을 나타내고 있고, 표 1 에 나타낸 여러 특성에 대응하 고 있다.
[표 2]
인덕턴스 Ls (μH) 기생 용량 Cp (pF) 공진 주파수 Fr (MHz)
실시예 2 2.36 17.7 24.6
비교예 2 2.36 32.8 18.1
표 2 에 나타낸 결과로부터 알 수 있듯이, 실시예 2 의 박막 인덕터에서는, 인덕턴스 Ls = 2.36μH, 기생 용량 Cp = 17.7pF, 공진 주파수 Fr = 24.6MHz 이었던 데 비하여, 비교예 2 의 박막 인덕터에서는, 인덕턴스 Ls = 2.36μH, 기생 용량 Cp = 32.8pF, 공진 주파수 Fr = 18.1MHz 이었다. 이것은, 실시예 2 의 박막 인덕터에서는, 비교예 2 의 박막 인덕터와 비교하여, 인덕턴스 Ls 가 동등해지는 한편, 코일의 단면의 형상 (좌우 대칭의 사다리꼴형상) 을 바탕으로 기생 용량 Cp 가 감소하기 때문에, 공진 주파수 Fr 이 상승하는 것을 나타내고 있다. 이로부터, 본 발명의 박막 인덕터에서는, 역시 기생 용량을 감소시켜 공진 주파수를 상승시킴으로써, 동작 주파수로서 사용 가능한 주파수 대역을 높게 설정하는 것이 가능함이 확인되었다.
마지막으로, 실시예 3 및 비교예 3 의 박막 인덕터의 주파수 특성을 조사한 결과, 도 20 에 나타낸 결과가 얻어졌다. 도 20 은, 실시예 3 및 비교예 3 의 박막 인덕터의 주파수 특성을 나타내고 있고, 도 18 에 나타낸 주파수 특성에 대응하고 있다. 도 20 중의 「20A (실선)」 은 실시예 3 의 박막 인덕터를 나타내고, 「20B (파선)」 은 비교예 3 의 박막 인덕터를 나타내고 있다.
도 20 에 나타낸 결과로부터 알 수 있듯이, 실시예 3 의 박막 인덕터 (20A) 의 공진 주파수는, 비교예 3 의 박막 인덕터 (20B) 의 공진 주파수보다도 높아졌다. 이로부터, 본 발명의 박막 인덕터에서는, 반도체 기판에 절연되도록 코일이 형성되어 있는 경우에, 그 코일의 단면을 좌우 대칭의 사다리꼴형상으로 함으로써, 공진 주파수를 상승시키는 것이 가능함이 확인되었다.
여기서, 실시예 3 및 비교예 3 의 박막 인덕터의 여러 특성을 구체적으로 조사한 결과, 표 3 에 나타낸 결과가 얻어졌다. 표 3 은, 실시예 3 및 비교예 3 의 박막 인덕터의 여러 특성을 나타내고 있고, 표 1 에 나타낸 여러 특성에 대응하고 있다.
[표 3]
인덕턴스 Ls (μH) 기생 용량 Cp (pF) 공진 주파수 Fr (MHz)
실시예 3 1.58 17.7 30.1
비교예 3 1.58 32.8 22.1
표 3 에 나타낸 결과로부터 알 수 있듯이, 실시예 3 의 박막 인덕터에서는, 인덕턴스 Ls = 1.58μH, 기생 용량 Cp = 17.7pF, 공진 주파수 Fr = 30.1MHz 이었던 데 비하여, 비교예 3 의 박막 인덕터에서는, 인덕턴스 Ls = 1.58μH, 기생 용량 Cp = 32.8pF, 공진 주파수 Fr = 22.1MHz 이었다. 이것은, 실시예 3 의 박막 인덕터에서는, 비교예 3 의 박막 인덕터와 비교하여, 인덕턴스 Ls 가 동등해지는 한편, 코일의 단면의 형상 (좌우 대칭의 사다리꼴형상) 을 바탕으로 기생 용량 Cp 가 감소하기 때문에, 공진 주파수 Fr 이 상승하는 것을 나타내고 있다. 이로부터, 본 발명의 박막 인덕터에서는, 역시 기생 용량을 감소시켜 공진 주파수를 상승시킴으로써, 동작 주파수로서 사용 가능한 주파수 대역을 높게 설정하는 것이 가능함이 확인되었다. 이 경우에는, 특히, 공진 주파수 Fr 이 30MHz 를 초과하기 때문에, 박막 인덕터의 동작 주파수를 매우 높게 설정하는 것이 가능하다.
이상, 몇 가지의 실시형태 및 실시예를 들어 본 발명을 설명하였지만, 본 발명은 상기 각 실시형태 및 실시예에 한정되지 않고, 다양한 변형이 가능하다. 구체적으로는, 예를 들어, 상기 각 실시형태 및 실시예에서는, 코일의 단면 형상으로서, 하부 자성막 및 상부 자성막 사이에 절연되도록 코일이 형성되는 경우에 관하여 육각형상, 십자형상, 마름모꼴형상 및 대략 타원형상을 설명함과 함께, 하부 자성막 또는 반도체 기판에 절연되도록 코일이 형성되어 있는 경우에 관하여 사다리꼴형상, 사다리꼴과 직사각형이 조합된 육각형상 및 볼록형상을 설명하였지만, 반드시 이에 한정되는 것은 아니다. 즉, 코일의 단면 형상은, 하부 자성막, 상부 자성막 또는 반도체 기판 등의 도전성을 갖는 기체에 가장 가까운 끝가장자리에 있어서 최소폭을 갖는 한, 자유롭게 설정 가능하다. 물론, 도전성을 갖는 기체도 마찬가지로, 반드시 하부 자성막, 상부 자성막 또는 반도체 기판에 한정되지는 않고, 도전성을 갖는 한, 자유롭게 설정 가능하다.
또한, 상기 각 실시형태 및 실시예에서는, 코일이 스파이럴형 구조를 갖도록 하였지만, 반드시 이에 한정되는 것은 아니고, 코일이 스파이럴형 구조 이외의 다른 구조를 가져도 된다. 이 「다른 구조」 로는, 예를 들어, 미안더형 구조, 헬리컬형 구조 또는 솔레노이드형 구조 등을 들 수 있다. 이들 어느 경우에 있어서나, 상기 각 실시형태 및 실시예와 동일한 효과를 얻을 수 있다.
또한, 상기 각 실시형태 및 실시예에서는, 본 발명의 박막 디바이스를 박막 인덕터에 적용하는 경우에 관하여 설명하였지만, 반드시 이에 한정되는 것은 아니고, 예를 들어, 본 발명의 박막 디바이스를 박막 인덕터 이외의 다른 디바이스에 적용해도 된다. 이 「다른 디바이스」 로는, 예를 들어, 박막 트랜스 또는 MEMS (micro electro mechanical systems) 나, 박막 인덕터, 박막 트랜스 또는 MEMS 를 포함한 필터 또는 모듈 등을 들 수 있다. 이들 다른 디바이스에 본 발명의 박막 디바이스를 적용한 경우에 있어서도, 상기 각 실시형태 및 실시예와 동일한 효과를 얻을 수 있다.
본 발명에 관련된 박막 디바이스는, 예를 들어 박막 인덕터, 박막 트랜스 또는 MEMS 나, 그것들을 포함한 필터 또는 모듈 등에 적용하는 것이 가능하다.
본 발명에 관련된 박막 디바이스에 의하면, 도전성을 갖는 기체에 그 기체로부터 절연되도록 코일이 형성되어 있는 경우에, 그 코일의 단면이 기체에 가장 가까운 끝가장자리에 있어서 최소폭을 갖는 구조적 특징을 바탕으로, 코일과 기체 사이에 발생하는 기생 용량이 감소함과 함께, 코일의 각 권선 사이에 발생하는 기생 용량도 더불어 감소하기 때문에, 기생 용량을 가능한 한 감소시킬 수 있다.

Claims (6)

  1. 도전성을 갖는 기체 (基體) 에, 상기 기체로부터 절연되도록 코일이 형성되어 있고,
    상기 코일의 단면 중 상기 기체에 가장 가까운 끝가장자리에서 상기 코일의 단면이 최소폭을 갖는 것을 특징으로 하는 박막 디바이스.
  2. 제 1 항에 있어서,
    상기 기체가, 상기 코일의 일방측에 1 개 배치되어 있는 것을 특징으로 하는 박막 디바이스.
  3. 제 2 항에 있어서,
    상기 코일의 단면이, 사다리꼴형상 및 사다리꼴과 직사각형을 조합한 육각형상을 포함하는 군 중 어느 하나의 형상을 갖고 있는 것을 특징으로 하는 박막 디바이스.
  4. 제 1 항에 있어서,
    상기 기체가, 상기 코일의 일방측 및 타방측에 2 개 배치되어 있는 것을 특징으로 하는 박막 디바이스.
  5. 제 4 항에 있어서,
    상기 코일의 단면이, 육각형상 및 십자형상을 포함하는 군 중 어느 하나의 형상을 갖고 있는 것을 특징으로 하는 박막 디바이스.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 기체가, 자성체인 것을 특징으로 하는 박막 디바이스.
KR1020060029156A 2005-03-31 2006-03-30 박막 디바이스 KR100785678B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005104864A JP2006286931A (ja) 2005-03-31 2005-03-31 薄膜デバイス
JPJP-P-2005-00104864 2005-03-31

Publications (2)

Publication Number Publication Date
KR20060105612A KR20060105612A (ko) 2006-10-11
KR100785678B1 true KR100785678B1 (ko) 2007-12-17

Family

ID=36586115

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060029156A KR100785678B1 (ko) 2005-03-31 2006-03-30 박막 디바이스

Country Status (6)

Country Link
US (1) US20060220776A1 (ko)
EP (1) EP1708210A2 (ko)
JP (1) JP2006286931A (ko)
KR (1) KR100785678B1 (ko)
CN (1) CN1841580A (ko)
TW (1) TW200703379A (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010084794A1 (ja) * 2009-01-22 2010-07-29 株式会社村田製作所 電子部品及びその製造方法
CN102986138B (zh) * 2010-05-28 2015-07-01 日本碍子株式会社 阻抗匹配元件
US8928450B2 (en) * 2010-06-10 2015-01-06 General Electric Company Transformer assembly for a magnetic resonance imaging system
KR101514499B1 (ko) * 2012-03-15 2015-04-22 삼성전기주식회사 공통모드필터 제조방법 및 공통모드필터
US9009951B2 (en) * 2012-04-24 2015-04-21 Cyntec Co., Ltd. Method of fabricating an electromagnetic component
CN103022018B (zh) * 2012-12-07 2015-04-15 中国电子科技集团公司第五十五研究所 电流调谐的集成磁膜微电感的制作方法和电感调谐方法
TWI513960B (zh) * 2013-05-20 2015-12-21 Nat Univ Tsing Hua 具有微電感結構之感測晶片
JP6170790B2 (ja) * 2013-09-13 2017-07-26 新光電気工業株式会社 配線基板及びその製造方法
CN103795347B (zh) * 2013-12-27 2017-01-04 中国电子科技集团公司第五十五研究所 一种电流调谐的集成磁膜单片混频器
CN104485507B (zh) * 2014-12-05 2018-02-13 广州丰谱信息技术有限公司 一种可控的宽频磁波波束形成装置与方法
CN105896985A (zh) * 2015-01-26 2016-08-24 台达电子工业股份有限公司 电源装置、磁性元件及其绕组单元
US20160217906A1 (en) * 2015-01-27 2016-07-28 Seung Wook Park Coil component
KR101730232B1 (ko) * 2015-04-01 2017-04-25 삼성전기주식회사 적층 전자부품 및 그 제조방법
KR20170003199A (ko) * 2015-06-30 2017-01-09 삼성전기주식회사 박막형 코일 부품 및 그 제조방법
US10593449B2 (en) * 2017-03-30 2020-03-17 International Business Machines Corporation Magnetic inductor with multiple magnetic layer thicknesses
US10597769B2 (en) 2017-04-05 2020-03-24 International Business Machines Corporation Method of fabricating a magnetic stack arrangement of a laminated magnetic inductor
US10347411B2 (en) 2017-05-19 2019-07-09 International Business Machines Corporation Stress management scheme for fabricating thick magnetic films of an inductor yoke arrangement
CN107481833B (zh) * 2017-07-12 2020-12-15 华为机器有限公司 一种薄膜耦合电感和电源转换电路
WO2019099011A1 (en) 2017-11-16 2019-05-23 Georgia Tech Research Corporation Substrate-compatible inductors with magnetic layers
JP6760247B2 (ja) * 2017-12-05 2020-09-23 株式会社村田製作所 コイル部品

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000008247A (ko) * 1998-07-10 2000-02-07 구자홍 인덕터 및 그 제조방법
JP2002222711A (ja) * 2001-01-24 2002-08-09 Kawasaki Steel Corp 平面磁気素子
JP2003017322A (ja) * 2001-06-29 2003-01-17 Kawasaki Steel Corp 平面磁気素子
JP2003234216A (ja) * 2001-12-06 2003-08-22 Jfe Steel Kk 平面磁気素子
JP2003249408A (ja) * 2002-02-26 2003-09-05 Hitachi Ltd 磁性薄膜インダクタ
JP2003347123A (ja) * 2002-05-29 2003-12-05 Taiyo Yuden Co Ltd 薄膜インダクタ及びそれを利用した電子機器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3348183A (en) * 1966-05-02 1967-10-17 Gen Electric Electrical coils and methods for producing same
US4512387A (en) * 1982-05-28 1985-04-23 Rodriguez Larry A Power transformer waste heat recovery system
JP2677415B2 (ja) * 1989-05-17 1997-11-17 ティーディーケイ株式会社 薄膜磁気ヘッド
GB9120053D0 (en) * 1991-09-19 1991-11-06 Razedge Ltd Induction heating apparatus
US5396212A (en) * 1992-04-27 1995-03-07 Cooper Industries, Inc. Transformer winding
JPH07268610A (ja) * 1994-03-28 1995-10-17 Alps Electric Co Ltd 軟磁性合金薄膜
US6087916A (en) * 1996-07-30 2000-07-11 Soft Switching Technologies, Inc. Cooling of coaxial winding transformers in high power applications
JP3149851B2 (ja) * 1998-07-10 2001-03-26 日立金属株式会社 薄膜磁気ヘッド
FR2790328B1 (fr) * 1999-02-26 2001-04-20 Memscap Composant inductif, transformateur integre, notamment destines a etre incorpores dans un circuit radiofrequence,et circuit integre associe avec un tel composant inductif ou transformateur integre
KR100335050B1 (ko) * 1999-07-06 2002-05-02 구자홍 다기능 전자레인지
US6909349B1 (en) * 1999-11-17 2005-06-21 Trexco, Llc Apparatus and method for cooling power transformers
JP2001244123A (ja) * 2000-02-28 2001-09-07 Kawatetsu Mining Co Ltd 表面実装型平面磁気素子及びその製造方法
JP3724405B2 (ja) * 2001-10-23 2005-12-07 株式会社村田製作所 コモンモードチョークコイル
JP2003217922A (ja) * 2002-01-21 2003-07-31 Goto Denshi Kk コイルの端末リード線保護構造
JP4293603B2 (ja) * 2004-02-25 2009-07-08 Ｔｄｋ株式会社 コイル部品及びその製造方法
US20050257439A1 (en) * 2004-04-29 2005-11-24 Abb Technology Ag Ventilated transformer enclosure
JP4012526B2 (ja) * 2004-07-01 2007-11-21 Ｔｄｋ株式会社 薄膜コイルおよびその製造方法、ならびにコイル構造体およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000008247A (ko) * 1998-07-10 2000-02-07 구자홍 인덕터 및 그 제조방법
JP2002222711A (ja) * 2001-01-24 2002-08-09 Kawasaki Steel Corp 平面磁気素子
JP2003017322A (ja) * 2001-06-29 2003-01-17 Kawasaki Steel Corp 平面磁気素子
JP2003234216A (ja) * 2001-12-06 2003-08-22 Jfe Steel Kk 平面磁気素子
JP2003249408A (ja) * 2002-02-26 2003-09-05 Hitachi Ltd 磁性薄膜インダクタ
JP2003347123A (ja) * 2002-05-29 2003-12-05 Taiyo Yuden Co Ltd 薄膜インダクタ及びそれを利用した電子機器

Also Published As

Publication number Publication date
EP1708210A2 (en) 2006-10-04
TW200703379A (en) 2007-01-16
JP2006286931A (ja) 2006-10-19
KR20060105612A (ko) 2006-10-11
CN1841580A (zh) 2006-10-04
US20060220776A1 (en) 2006-10-05

Similar Documents

Publication Publication Date Title
KR100785678B1 (ko) 박막 디바이스
US6429764B1 (en) Microcomponents of the microinductor or microtransformer type and process for fabricating such microcomponents
KR101777719B1 (ko) 집적 회로에 사용되는 자기 코어, 그러한 자기 코어를 포함하는 집적 회로, 집적 회로의 일부로서 제조되는 변압기 및 인덕터
US7791837B2 (en) Thin film device having thin film coil wound on magnetic film
US10978235B2 (en) Inductor
JP2007266105A (ja) 薄膜デバイス
US20240186052A1 (en) Nanomagnetic inductor cores, inductors and devices incorporating such cores, and associated manufacturing methods
CN109036798B (zh) 用于磁芯的通孔以及相关***和方法
US8722443B2 (en) Inductor structures for integrated circuit devices
CN101071679A (zh) 薄膜器件
KR100461536B1 (ko) 품질 계수가 개선된 인덕터 및 그를 위한 단위 인덕터배열법
JP2007128928A (ja) コイル素子
EP2337063B1 (en) On chip integrated inductor and manufacturing method therefor
US20070230049A1 (en) Thin film device
JP3538326B2 (ja) 磁性薄膜を有する誘導性要素を含む物品
JPH0935937A (ja) インダクタンス素子
JP2000507051A (ja) 一体化されたコイルを具えた装置
JP2022502864A (ja) 回路、回路を製造する方法、及び装置
US7250841B1 (en) Saucer-shaped half-loop MEMS inductor with very low resistance
JP4736902B2 (ja) 薄膜デバイス
JPH0786507A (ja) 半導体装置及びその製造方法
JP2002050520A (ja) マイクロインダクタあるいはマイクロトランスタイプのマイクロ要素
Shirakawa et al. Thin film inductor with multilayer magnetic core
CN107946323B (zh) 一种偏置器及制作方法
WO2001001513A1 (en) Micro-strip circuit for loss reduction

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
LAPS Lapse due to unpaid annual fee