KR20030037878A - 씨모스 이미지 센서의 제조방법 - Google Patents
씨모스 이미지 센서의 제조방법 Download PDFInfo
- Publication number
- KR20030037878A KR20030037878A KR1020010068971A KR20010068971A KR20030037878A KR 20030037878 A KR20030037878 A KR 20030037878A KR 1020010068971 A KR1020010068971 A KR 1020010068971A KR 20010068971 A KR20010068971 A KR 20010068971A KR 20030037878 A KR20030037878 A KR 20030037878A
- Authority
- KR
- South Korea
- Prior art keywords
- pixel array
- film
- transistor
- region
- array region
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 230000002093 peripheral effect Effects 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 230000004888 barrier function Effects 0.000 claims abstract description 6
- 229910021341 titanium silicide Inorganic materials 0.000 claims abstract description 6
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 7
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 5
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 230000002265 prevention Effects 0.000 claims description 3
- 230000010354 integration Effects 0.000 abstract description 6
- 230000008569 process Effects 0.000 description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 고집적화에 따른 속도저하를 방지하면서 화소 어레이 영역에서 소자의 동작을 원활하게 수행할 수 있도록 하는 CMOS 이미지 센서의 제조방법을 제공한다. 본 발명에 따른 CMOS 이미지 센서의 제조방법은 필드 절연막에 의해 주변회로 영역 및 화소 어레이 영역이 정의되고, 주변회로 영역에는 트랜지스터가 형성되며, 화소 어레이 영역에는 트랜지스터 및 수광소자가 형성된 반도체 기판을 준비하는 단계; 기판 상에 상기 주변회로 영역은 노출시키고 화소 어레이 영역을 마스킹하는 샐리사이드 방지막을 형성하는 단계; 노출된 주변회로 영역의 상기 트랜지스터에만 선택적으로 티타늄 실리사이드막을 형성하는 단계; 및 샐리사이드 방지막을 제거하는 단계를 포함한다. 여기서, 샐리사이드 방지막은 산화막으로 1000 내지 2000Å의 두께로 형성하고, 트랜지스터의 게이트를 폴리실리콘막과 텅스텐 실리사이드막의 적층막으로 이루어진 폴리사이드 구조로 형성한다.
Description
본 발명은 CMOS 이미지 센서 기술에 관한 것으로, 특히 고집적화에 따른 속도저하를 방지하면서 화소 어레이 영역에서 소자의 동작을 원활하게 수행할 수 있도록 하는 CMOS 이미지 센서의 제조방법에 관한 것이다.
일반적으로, CMOS 이미지 센서는 광학 영상(optical image)을 전기 신호로 변환시키는 반도체 소자로서, 빛을 감지하는 광감지 부분과 감지된 빛을 전기적 신호로 처리하여 데이터화하는 로직회로 부분으로 구성되어 있으며, CMOS 기술을 이용하여 화소수만큼 MOS 트랜지스터를 만들고 이것을 이용하여 차례차례 출력을 검출하는 스위칭 방식을 채용한다.
한편, 소자의 고집적화에 따른 채널저항 대비 기생저항 성분의 증가로 인한 속도저하를 방지하기 위하여, CMOS 이미지 센서에서도 게이트 및 소오스/드레인 영역에 자기정렬실리사이드(self-aligned silicide; 이하, 샐리사이드(salicide)) 공정을 적용하여 면저항 및 접촉저항을 감소시킨다.
그러나, CMOS 이미지 센서의 경우에는 화소 어레이 영역에 수광소자인 포토다이오드가 존재하기 때문에, 상술한 샐리사이드 공정을 전면 적용하게 되면 포토다이오드 상의 샐리사이드층에 의해 입사광이 차단되어 센싱(sensing)이 불가능하게 되는 문제가 발생한다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위한 것으로서, 고집적화에 따른 속도저하를 방지하면서 화소 어레이 영역에서 소자의 동작을 원활하게 수행할 수 있도록 하는 CMOS 이미지 센서의 제조방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1e는 본 발명의 실시예에 따른 CMOS 이미지 센서의 제조방법을 설명하기 위한 단면도.
※ 도면의 주요부분에 대한 부호의 설명
A : 주변회로 영역 B : 화소 어레이 영역
10 : 반도체 기판 11 : 필드 절연막
12 : 게이트 절연막 13 : 폴리실리콘막
14 : 텅스텐 실리사이드막 15 : 절연막
16 : 딥 N- 영역 17 : 스페이서
18 : P0 영역 19-1, 19-2, 19-3 : N+ 영역
20 : 산화막 21 : 티타늄막
22 : 티타늄 실리사이드막 G1, G2 : 게이트
상기 본 발명의 목적을 달성하기 위하여, 본 발명에 따른 CMOS 이미지 센서의 제조방법은 필드 절연막에 의해 주변회로 영역 및 화소 어레이 영역이 정의되고, 주변회로 영역에는 트랜지스터가 형성되며, 화소 어레이 영역에는 트랜지스터 및 수광소자가 형성된 반도체 기판을 준비하는 단계; 기판 상에 상기 주변회로 영역은 노출시키고 화소 어레이 영역을 마스킹하는 샐리사이드 방지막을 형성하는 단계; 노출된 주변회로 영역의 상기 트랜지스터에만 선택적으로 티타늄 실리사이드막을 형성하는 단계; 및 상기 샐리사이드 방지막을 제거하는 단계를 포함한다.
여기서, 샐리사이드 방지막은 산화막으로 1000 내지 2000Å의 두께로 형성하고, 트랜지스터의 게이트를 폴리실리콘막과 텅스텐 실리사이드막의 적층막으로 이루어진 폴리사이드 구조로 형성한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
도 1a 내지 도 1e는 본 발명의 실시예에 따른 CMOS 이미지 센서의 제조방법을 설명하기 위한 단면도이다.
도 1a를 참조하면, 필드 절연막(11)에 의해 주변회로 영역(A) 및 화소 어레이 영역(B)이 정의된 반도체 기판(10) 상에 게이트 절연막(12)을 형성하고, 게이트절연막(12) 상부에 폴리실리콘막(13), 텅스텐 실리사이드막(14) 및 하드 마스크용 절연막(15)을 순차적으로 형성한다. 여기서, 폴리실리콘막(13)과 텅스텐 실리사이드막(14)은 각각 1000 내지 2000Å의 두께로 형성하고, 텅스텐 실리사이드막(14) 대신 티타늄 실리사이드막 이나 탄탈륨 실리사이드막 등을 이용할 수 있다. 또한, 절연막(15)은 TEOS 막으로 1000 내지 2000Å의 두께로 형성한다. 그 다음, 포토리소그라피로 절연막(15) 상부에 게이트의 형태로 포토레지스트 패턴(16)을 형성한다.
도 1b를 참조하면, 포토레지스트 패턴(16)을 식각 마스크로 하여 절연막(15)을 식각하고, 절연막(15)을 마스크로하여 텅스텐 실리사이드막(14), 폴리실리콘막(13) 및 게이트 절연막(12)을 식각하여, 주변회로 영역(A) 및 화소 어레이 영역(B)에 폴리사이드 구조의 게이트(G1, G2)를 각각 형성한 후, 공지된 방법으로 포토레지스트 패턴(16)을 제거한다. 여기서, 게이트(G2)는 트랜스퍼 트랜지스터의 게이트를 나타낸다. 그 다음, 딥 N- 이온주입 공정으로 화소 어레이 영역의 게이트(G2) 일측의 기판(10)에 딥 N- 영역(16)을 형성하고, 게이트(G1, G2)의 양측에 절연막으로 이루어진 스페이서(17)를 형성한다.
그리고 나서, P0 이온주입공정으로 딥 N-영역(16)에 P0 영역(18)을 형성하여 수광소자로서 작용하는 배리드 포토다이오드를 형성한 후, N+ 이온주입공정으로 주변회로 영역(A) 및 화소 어레이 영역(B)에 N+ 영역(19-1, 19-2, 19-3)을 형성한다. 여기서, 주변회로 영역(A)의 N+ 영역(19-1, 19-2)는 소오스 및 드레인으로서 작용하고, 화소 어레이 영역(B)의 N+ 영역(19-3)은 플로팅 접합영역으로서 작용한다.
그 다음, 도 1b의 구조 상에 산화막(20)을 증착하고, 포토리소그라피 및 식각공정으로 주변회로 영역(A)은 노출시키고 화소 어레이 영역(B)은 마스킹하도록 패터닝한다. 여기서, 산화막(20)은 이후 샐리사이드 공정시 화소 어레이 영역(B)의 샐리사이드를 방지하기 위한 샐리사이드 방지막으로서 작용하며, 바람직하게 1000 내지 2000Å의 두께로 형성한다.
도 1d를 참조하면, 산화막(20)에 의해 화소 어레이 영역(B)이 마스킹된 상태에서, 기판 전면 상에 샐리사이드용 금속막으로서 티타늄막(21)을 약 400Å의 두께로 형성한다. 그 후, 열처리를 수행하여 티타늄과 실리콘을 반응시켜, 도 1e에 도시된 바와 같이, 주변회로 영역(A)의 소오스/드레인 영역인 N+ 영역(19-1, 19-2) 상에 티타늄 실리사이드막(22)을 형성한다. 그리고 나서, 미반응 티타늄막을 제거한 다음, 산화막(21)을 제거한다.
이상에서 설명한 바와 같이, 본 발명에 의하면, 샐리사이드 공정을 수행하기 전에 화소 어레이 영역에 샐리사이드 형성 방지막으로서 산화막을 적용하여 주변 회로 영역에만 선택적으로 샐리사이드층을 형성함으로써, 화소 어레이 영역의 포토다이오드의 동작이 원활하게 수행될 수 있다. 또한, 게이트를 폴리사이드 구조로 형성함으로써 RC 딜레이를 최소화하여 고집적화에 따른 속도저하를 방지할 수 있는 효과를 얻을 수 있다.
본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.
전술한 본 발명은 고집적화에 따른 속도저하를 방지하면서 화소 어레이 영역에서 소자의 동작을 원활하게 수행할 수 있도록 하는 효과가 있다.
Claims (6)
- 필드 절연막에 의해 주변회로 영역 및 화소 어레이 영역이 정의되고, 상기 주변회로 영역에는 트랜지스터가 형성되며, 상기 화소 어레이 영역에는 트랜지스터 및 수광소자가 형성된 반도체 기판을 준비하는 단계;상기 기판 상에 상기 주변회로 영역은 노출시키고 상기 화소 어레이 영역을 마스킹하는 샐리사이드 방지막을 형성하는 단계;상기 노출된 주변회로 영역의 상기 트랜지스터에만 선택적으로 금속 실리사이드막을 형성하는 단계; 및상기 샐리사이드 방지막을 제거하는 단계를 포함하는 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.
- 제 1 항에 있어서,상기 샐리사이드 방지막은 산화막으로 형성하는 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.
- 제 2 항에 있어서,상기 산화막은 1000 내지 2000Å의 두께로 형성하는 것을 특징으로 하는CMOS 이미지 센서의 제조방법.
- 제 1 항에 있어서,상기 트랜지스터는 폴리사이드 구조의 게이트를 갖도록 형성하는 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.
- 제 4 항에 있어서,상기 게이트는 폴리실리콘막과 텅스텐 실리사이드막의 적층막으로 형성하는 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.
- 제 1 항에 있어서,상기 금속 실리사이드막은 티타늄 실리사이드막으로 형성하는 것을 특징으로 하는 CMOS 이미지 센서의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010068971A KR100790234B1 (ko) | 2001-11-06 | 2001-11-06 | 씨모스 이미지 센서의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010068971A KR100790234B1 (ko) | 2001-11-06 | 2001-11-06 | 씨모스 이미지 센서의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030037878A true KR20030037878A (ko) | 2003-05-16 |
| KR100790234B1 KR100790234B1 (ko) | 2008-01-02 |
Family
ID=29568242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010068971A KR100790234B1 (ko) | 2001-11-06 | 2001-11-06 | 씨모스 이미지 센서의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100790234B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100725366B1 (ko) * | 2005-09-27 | 2007-06-07 | 삼성전자주식회사 | 듀얼 게이트 패턴을 갖는 이미지 센서 및 그 제조 방법 |
| KR100776126B1 (ko) * | 2006-12-22 | 2007-11-15 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조 방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR980012414A (ko) * | 1996-07-29 | 1998-04-30 | 김광호 | 반도체 장치의 게이트 전극 형성 방법 |
| JP3782297B2 (ja) * | 2000-03-28 | 2006-06-07 | 株式会社東芝 | 固体撮像装置及びその製造方法 |
| JP3664939B2 (ja) * | 2000-04-14 | 2005-06-29 | 富士通株式会社 | Ｃｍｏｓイメージセンサ及びその製造方法 |
-
2001
- 2001-11-06 KR KR1020010068971A patent/KR100790234B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100725366B1 (ko) * | 2005-09-27 | 2007-06-07 | 삼성전자주식회사 | 듀얼 게이트 패턴을 갖는 이미지 센서 및 그 제조 방법 |
| KR100776126B1 (ko) * | 2006-12-22 | 2007-11-15 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100790234B1 (ko) | 2008-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006165568A (ja) | Ｃｍｏｓイメージセンサ及びその形成方法 | |
| JP2004080030A (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| EP1575093B1 (en) | Semiconductor device and method for manufacturing the same | |
| WO2005045892A3 (en) | Confined spacers for double gate transistor semiconductor fabrication process | |
| EP1691416B1 (en) | Salicide process for image sensor | |
| KR100672713B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| EP1691417B1 (en) | Salicide process using CMP for image sensor | |
| KR100790234B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| US5874331A (en) | Method of manufacturing CMOS semiconductor devices by forming a salicide structure | |
| KR20050029874A (ko) | 씨모스 이미지 센서의 제조방법 | |
| US7005312B2 (en) | Method of manufacturing CMOS image sensor by means of double masking process | |
| US6509235B2 (en) | Method for making an embedded memory MOS | |
| KR100521966B1 (ko) | 씨모스 이미지센서의 제조방법 | |
| KR100399893B1 (ko) | 아날로그 소자의 제조 방법 | |
| KR100356472B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100713349B1 (ko) | Ｃｍｏｓ 이미지 센서의 제조 방법 | |
| US20020132428A1 (en) | Method for fabricating a MOS transistor of an embedded memory | |
| KR100459932B1 (ko) | 반도체장치의 제조방법 | |
| KR100399926B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR20000073372A (ko) | 반도체 소자의 제조방법 | |
| KR100876859B1 (ko) | 씨모스 이미지 센서 소자의 실리사이드 형성 방법 | |
| KR100550910B1 (ko) | 시모스 이미지 센서의 제조방법 | |
| KR100984927B1 (ko) | 씨모스 이미지센서의 제조방법 | |
| KR100628218B1 (ko) | 반도체 소자의 제조방법 | |
| KR20050014078A (ko) | 고감도 이미지 센서 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20111129 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20121129 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |