KR100770190B1 - 무산소석출 초크랄스키 실리콘 웨이퍼 - Google Patents

무산소석출 초크랄스키 실리콘 웨이퍼 Download PDF

Info

Publication number
KR100770190B1
KR100770190B1 KR1020017002599A KR20017002599A KR100770190B1 KR 100770190 B1 KR100770190 B1 KR 100770190B1 KR 1020017002599 A KR1020017002599 A KR 1020017002599A KR 20017002599 A KR20017002599 A KR 20017002599A KR 100770190 B1 KR100770190 B1 KR 100770190B1
Authority
KR
South Korea
Prior art keywords
wafer
temperature
oxygen
heat
cooled
Prior art date
Application number
KR1020017002599A
Other languages
English (en)
Other versions
KR20010073067A (ko
Inventor
팔스떼르로베르뜨제이
Original Assignee
엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 filed Critical 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드
Publication of KR20010073067A publication Critical patent/KR20010073067A/ko
Application granted granted Critical
Publication of KR100770190B1 publication Critical patent/KR100770190B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/206—Controlling or regulating the thermal history of growing the ingot
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은, 초크랄스키 단결정 실리콘 웨이퍼를 처리하여 존재하는 산소 클러스터와 석출물을 용해시키는 공정에 관한 것이다. 이러한 공정은, (ⅰ) 1000ppma 이상의 산소 농도를 갖는 분위기에서 약 1150℃ 이상의 온도로 급속 열적 어닐링기에서 웨이퍼를 열처리하는 단계, 또는 (ⅱ) 약 1150℃ 이상의 온도로 급속 열적 어닐링기에서 웨이퍼를 열처리하여, 단결정 실리콘에서의 빈격자점의 수밀도를 감소시키기 위해 빈격자점이 상대적으로 유동적인 온도 범위에 걸쳐 열처리하는 동안에 이룩된 최대 온도로부터, 웨이퍼가 계속적으로 산소 석출 열처리를 거친다면, 산소 석출물이 형성되지 않는 값까지의 냉각 속도를 제어하는 단계를 포함한다.
급속 열적 어닐링기, 산소 클러스터, 빈격자점

Description

무산소석출 초크랄스키 실리콘 웨이퍼{NON-OXYGEN PRECIPITATING CZOCHRALSKI SILICON WAFERS}
발명의 배경
본 발명은 일반적으로 반도체 재료 기판들 특히, 전자 부품들의 제조에 사용되는 실리콘 웨이퍼의 제조에 관한 것이다. 특히, 본 발명은 초크랄스키 단결정 실리콘 웨이퍼 처리 공정에 관한 것으로서, 존재하는 산소 클러스터와 석출물을 용해시켜 후속 산소 석출 열처리 공정에서 산소 클러스터와 그 석출물이 형성되는 것을 방지하기 위한 것이다.
반도체 전자 부품들의 제조에 있어서의 대부분의 공정에 관한 출발 물질인 단결정 실리콘은, 흔히 단일 시드 결정이 용융된 실리콘에 잠긴 후 저속으로 추출됨으로써 성장되는, 소위 초크랄스키 공정으로 제조된다. 용융된 실리콘이 석영 도가니에 담겨지면서 다양한 불순물로 오염되며, 이들은 주로 산소이다. 실리콘 용융체의 온도에서, 산소는, 용융체의 온도에서 실리콘에서의 산소 용해도와 응고된 실리콘에서의 산소의 실제 편석 계수에 의해 결정되는 농도에 도달할 때까지 결정 격자로 들어온다. 이러한 농도는, 전자 장치 제조 공정에 있어서의 통상의 온도들에서의 고체 실리콘에서의 산소의 용해도보다 높다. 그러므로, 결정이 용융체로부터 성장하고 냉각할 때, 그 내부의 산소 용해도는 급속히 감소하고, 따라서 그 결과 슬라이스 또는 웨이퍼에서 산소가 과포화 농도로 존재하게 된다.
전자 장치들의 제조에서 전형적으로 이용되는 열처리 사이클 동안에, 산소 석출 핵형성 중심이 형성되어 궁극적으로, 큰 산소 클러스터나 석출물로 성장한다. 웨이퍼의 능동 소자 영역에서 이러한 석출물의 존재는 장치의 동작을 악화시킬 수 있다. 종래에는 이 문제를 중점적으로 다루기 위해, 전자 장치 제조 공정은 산소 석출물이 없는 웨이퍼 표면 부근의 구역이나 영역(통상, "디누드 구역(denuded zone)" 또는 "무석출물 구역"이라고 부름)을 가진 실리콘을 제조하기 위해 고안되었던 일련의 단계들을 포함하였다. 디누드 구역들은 예컨대, (a) 불활성 분위기 중에서 약 4시간 이상 고온(>1100℃)에서의 산소 외부확산 열처리, (b) 저온(600~750℃)에서의 산소 석출 핵 형성 및 (c) 고온(1000~1150℃)에서의 산소(SiO2) 석출물의 성장과 같은 고-저-고 열 시퀀스에서 형성될 수 있다. 예컨대, 1989년에 California San Diego 소재 Academic Press, Inc.,에서 발간된 F.Shimura의 Semiconductor Silicon Crystal Technology의 361~367페이지 및 인용된 참고자료에 이러한 기술이 개시되어 있다.
그러나, 최근에는 DRAM 제조 공정과 같은 진보된 전자 장치 제조 공정들에 있어서는 고온 처리 단계들의 사용을 최소화하기 시작했다. 비록, 이들 공정들의 몇 가지는 디누드 구역을 형성하기에 충분한 고온 처리 단계들을 존속시키고 있지만, 재료에 대한 허용오차가 너무 작아 그것을 상용화할 수 있는 제품으로 하기가 어렵다. 다른 현재 크게 진보된 전자 장치 제조 공정들은 외부 확산 단계들을 전혀 포함하고 있지 않다. 그러므로, 능동 소자 영역에서의 산소 석출물과 관련된 문제들 때문에, 이들 전자 장치 제조업자들은 그들의 공정 조건하에서 웨이퍼 어느 곳에서도 산소 석출물을 형성할 수 없는 실리콘 웨이퍼들을 사용해야만 한다.
그러므로, 이후에 산소 석출물이 웨이퍼 내에 형성되는 것을 방지하도록, 장치 제조에 앞서 실리콘 웨이퍼 내에 존재하는 산소 클러스터나 석출물을 용해시키는 공정이 필요하다.
발명의 개요
그러므로, 본 발명의 목적중 하나는, 산소 클러스터와 석출물이 용해된 초크랄스키 단결정 실리콘 웨이퍼 및 그 제조 공정을 제공하는 것, 그리고 산소 석출 열처리 시에 산소 석출물이나 클러스터를 형성하지 않는 웨이퍼를 제공하는 것이다.
그러므로, 요약하면 본 발명은 산소 클러스터들을 용해시키고 후속 열처리 단계로부터 나타나는 이후의 석출물이 형성되는 것을 방지하기 위해, 급속 열적 어닐링기에서 초크랄스키 단결정 실리콘 웨이퍼를 열처리하는 공정을 목적으로 한다. 이 공정은, 존재하는 산소 클러스터들을 용해시키고 산소 석출 열처리 시에 산소 석출물을 형성할 수 없는 웨이퍼를 생산하기 위해, 약 1000ppma 이상의 산소 농도를 갖는 분위기에서 약 1150℃ 이상의 온도로 웨이퍼를 열처리하는 것을 포함한다.
또한, 본 발명은 산소 석출물이나 클러스터를 용해시키고 계속되는 열처리 단계로부터 나타나는 이후의 석출물 형성을 방지하기 위해, 초크랄스키 단결정 실리콘 웨이퍼를 열처리하는 공정을 목적으로 한다. 이 공정은 존재하는 산소 클러스터나 석출물을 용해시키기 위해, 약 1150℃ 이상의 온도로 급속 열적 어닐링기에서 웨이퍼를 열처리하는 단계와, 산소 석출 열처리 시에 산소 석출물을 형성할 수 없는 웨이퍼를 제조하기 위해 약 950℃ 미만의 온도까지, 열처리된 웨이퍼를 냉각시키는 속도를 제어하는 단계를 포함한다.
또한, 본 발명은 산소 석출물 또는 클러스터를 용해시키고 계속되는 열처리 단계로부터 나타나는 이후의 석출물이 형성되는 것을 방지하기 위해, 초크랄스키 단결정 실리콘 웨이퍼를 열처리하는 공정을 목적으로 한다. 이 공정은 존재하는 산소 클러스터나 석출물을 용해시키기 위해, 분위기에서 약 1150℃ 이상의 온도로 급속 열적 어닐링기에서 웨이퍼를 열처리하는 것을 포함한다. 그 다음, 열처리된 웨이퍼는 약 950℃와 1150℃ 사이의 온도까지 약 20℃를 초과하는 속도로 냉각된 다음, 산소 석출 열처리 시에 산소 석출물을 형성할 수 없는 웨이퍼를 제조하기 위해, 약 950℃ 와 1150℃ 사이의 온도에서 열적으로 어닐링된다.
이하, 본 발명의 다른 목적들과 특징들이 부분적으로 명백해지고 부분적으로 지적될 것이다.
바람직한 실시예의 상세한 설명
본 발명의 공정은, 산소 석출물 또는 클러스터의 농도뿐만 아니라, 이들 석출물과 연관된 다른 결점들이 감소된, 단결정 실리콘 웨이퍼를 얻을 수 있는 방법을 제공한다. 또한, 본 공정은 본질적으로 어떤 후속 산소 석출 열처리(예컨대, 4시간 동안 800℃의 온도에서 웨이퍼를 어닐링한 다음, 16시간 동안 1000℃에서 어닐링 하는 것) 동안에도 산소 석출물을 형성하지 않을 웨이퍼를 생산한다. 그러므로, 본 발명의 공정은 웨이퍼 전역에 있는 많은 산소 클러스터와 특정 종류의 산소 유발 적층 결함(oxygen induced stacking fault; "OISF") 핵들과 같은 다양한 기존의 결함들을 소멸시키거나 용해시키는 작용을 한다. 웨이퍼 내에 남아있는 용해된 산소는, 웨이퍼가 산소 석출 열처리를 받더라도 석출되지 않는다.
본 발명의 공정에 있어서의 출발 물질은, 종래의 초크랄스키 결정 성장법에 따라 성장한 단결정 잉곳으로부터 얇게 잘라진 단결정 실리콘 웨이퍼이다. 이러한 방법은, 표준 실리콘 슬라이싱, 래핑 (lapping), 에칭 및 폴리싱 기술과 함께 예컨대, 1989년에 California San Diego 소재 Academic Press, Inc.,에서 발간된 F.Shimura의 Semiconductor Silicon Crystal Technology 와 1982년판 New York 소재 Springer-Verlag에서 발간된 Silicon Chemical Etching (J. Grabmaier 편) 에 기재되어 있다 (여기서 참조로 포함된다). 실리콘 웨이퍼는 폴리싱되거나, 다른 방법으로는 폴리싱되지 않고 래핑되고 에칭될 수도 있다. 또한, 이 웨이퍼는 우세한 고유 점결함으로서 빈격자점 (vacancy) 이나 자기 격자간 원자 (self-interstitial) 점결함들을 가질 수 있다. 예컨대, 이 웨이퍼는 중심에서 가장자리까지 빈격자점이 우세하거나, 중심에서 가장자리까지 자기 격자간 원자가 우세할 수 있고, 또는 자기 격자간 원자 우세 물질의 축대칭 고리에 의해 둘러싸인 빈격자점 우세 물질의 중심 코어를 포함할 수도 있다.
초크랄스키 성장 실리콘은 통상, 약 5 ×1017 내지 약 9 ×1017원자/㎤의 범위 내의 산소 농도를 갖는다(ASTM 표준 F-121-83). 웨이퍼의 산소 석출 반응이 본 공정에 의해 본질적으로 없어지므로(즉, 산소 석출 열처리를 받더라도 웨이퍼는 본질적으로 비산소 석출로 된다), 초기 웨이퍼는 초크랄스키 방법으로 얻을 수 있는 범위 내 또는 심지어 범위 외의 어느 곳에나 속하는 산소 농도를 가질 수 있다. 약 750℃ 내지 약 350℃의 범위에 걸친, 실리콘의 용융점 온도(약 1410℃)로부터의 단결정 실리콘 잉곳의 냉각 속도에 따라서, 산소 석출 핵형성 중심이 웨이퍼가 슬라이스되는 단결정 실리콘 잉곳에서 형성될 수 있다.
출발 물질에서의 이들 핵형성 중심의 유무는, 본 발명에 있어서 중요한 것은 아니다. 그러나, 이들 중심들이 본 발명의 급속 열적 어닐링 열처리에 의해 용해될 수 있는 것이 바람직하다.
본 발명의 공정에 따라서, 단결정 실리콘 웨이퍼는 이 웨이퍼가 상승된 온도까지 가열되는 열처리 단계를 먼저 거친다. 바람직하게는, 이러한 열처리 단계는, 웨이퍼가 목표 온도까지 급속히 가열되고 상대적으로 짧은 시간 동안에 그 온도에서 어닐링되는 급속 열적 어닐링기에서 행해진다. 일반적으로, 이 웨이퍼는 1150℃를 초과한 온도, 바람직하게는 1175℃ 이상, 좀더 바람직하게는 약 1200℃ 이상, 및 가장 바람직하게는 약 1200℃와 1275℃ 사이를 거친다. 이 웨이퍼는 일반적으로, 1초 이상, 통상적으로는 수초 이상(예컨대, 3초 이상), 바람직하게는 수십초 (예컨대, 20, 30, 40 또는 50초) 동안 그리고 기존의 결함에 따라, 약 60초까지의 범위의 시간(이는 상업적으로 이용할 수 있는 급속 열적 어닐링기에 대한 한계에 가깝다) 동안에 이러한 온도로 유지될 것이다.
급속 열적 어닐링은, 일단의 고전력 램프들로 웨이퍼가 개별적으로 가열되는 다수의 상업적으로 이용할 수 있는 급속 열적 어닐링("RTA") 로(furnace) 중 여하한 것에서 수행될 수 있다. RTA 로는 실리콘 웨이퍼를 급속히 가열시킬 수 있으며, 예를 들면, 수초만에, 실온으로부터 1200℃까지 웨이퍼를 가열시킬 수 있다. 이러한 상업적으로 이용할 수 있는 RTA 로중 하나는 AG Associates(캘리포니아, 마운틴 뷰소재)사로부터 입수 가능한 모델 610이다.
1150℃를 초과하는 온도에서 웨이퍼를 열처리하면, 다양한 기존 산소 클러스터들과 OISF 핵들이 용해될 것이다. 또한, 웨이퍼에서 결정 격자 빈격자들의 수밀도(number density)를 증가시킬 것이다.
최근에 입수된 정보는, 고리 산화 유발 적층 결점(OISF)과 같은 특정 산소 관련 결함들은 고농도 빈격자의 존재로 촉매된 고온 핵형성 산소 응집체임을 시사한다. 또한, 빈격자점이 많은 영역에서는, 산소 석출 핵형성 중심이 부족한 영역에 좀더 유사한 특성을 가진 낮은 빈격자점 농도 구역과 대조적으로, 상승된 온도에서 산소 클러스터링이 급격히 발생한다고 알려져 있다. 산소 석출 반응이 빈격자점 농도에 의해 영향을 받으므로, 열처리된 웨이퍼에서의 빈격자점들의 농도수는 이후의 산소 석출 열처리에서의 산소 석출을 회피하기 위한 본 발명의 공정에서 제어된다.
본 발명 공정의 제 1 실시예에서, 열처리된 웨이퍼에서의 빈격자점 농도는 적어도 부분적으로는 열처리가 행해지는 분위기를 조절함으로써 제어된다. 최근에 입수된 실험 증거는, 상당한 양의 산소가 존재함으로써 열처리된 웨이퍼에서의 빈격자점 농도를 억제한다는 것을 시사한다. 어떤 특정 이론에 구속되지 않고도, 산소의 존재 하에 급속한 열 어닐링 처리를 행하면, 실리콘 표면의 산화를 일으키고 그 결과, 실리콘 자기 격자간 원자의 내향 플럭스를 생성하는 작용을 하는 것으로 생각된다. 이러한 자기 격자간 원자의 내향 플럭스는, 표면에서 시작하여 안쪽으로 움직이는 재조합이 발생하게 함으로써, 빈격자점 농도 프로파일을 점진적으로 변경시키는 효과를 갖는다.
본 발명의 공정중 제 1 실시예에서, 메카니즘과 무관하게, 급속한 열 어닐링 단계가 본 발명의 공정중 제 1 실시예에서의 산소 함유 분위기의 존재 하에 행해진다. 즉, 산소 기체(O2), 수증기 또는 노출된 실리콘 표면을 산화시킬 수 있는 산소 함유 혼합 기체를 포함하는 분위기에서 어닐링이 행해진다. 그러므로, 분위기는 전적으로 산소 또는 산소 혼합 기체로 이루어지거나, 부가적으로 아르곤과 같은 비산화 기체를 포함할 수 있다. 그러나, 분위기가 전적으로 산소가 아니라면, 바람직하게는 분위기는 약 0.001기압(atm) 또는 1000 ppma (part per million atomic) 이상의 산소 분압을 가질 것이라는 점을 주목해야 한다. 더 바람직하게는, 분위기 중에서의 산소의 분압은 약 0.002atm(2000ppma) 이상이 될 것이고, 좀더 바람직하게는 0.005atm(5000ppma) 그리고 더욱 바람직하게는 0.01atm(10000ppma)가 될 것이다.
고유 점결함(빈격자점과 자기 격자간 원자)은, 단결정 실리콘을 통해 온도에 의존하는 확산 속도로 확산할 수 있다. 그러므로, 고유 점결함의 농도 프로파일은, 고유 점결함의 확산 계수와 온도의 함수로서의 재조합율의 함수이다. 예컨대, 진성 점결함은 웨이퍼가 급격한 열 어닐링 단계에서 어닐링되는 온도 부근의 온도에서 상대적으로 이동성이고, 반면에 700℃ 정도의 온도에서 여하한 상업적으로 이용할 수 있는 시간 동안에도 본질적으로 비이동성이다. 최근에 입수된 실험적인 증거는, 빈격자점들의 유효 확산 속도가 약 700℃ 미만의 온도에서 현저히 느려지고, 아마도 800℃, 900℃ 및 심지어 1000℃ 와 같이 높은 온도에서도, 빈격자점이 어떠한 상업적으로 실용적인 시간 동안에도 비이동성인 것으로 간주될 수 있음을 시사한다.
그러므로, 본 발명의 제 2 실시예에서 열처리된 웨이퍼에서의 빈격자점의 농도는, 빈격자점이 상대적으로 이동성인 온도 범위에 걸친 웨이퍼의 냉각 속도를 제어함으로써 적어도 부분적으로는 제어된다. 웨이퍼의 온도가 이러한 온도 범위에 걸쳐 감소하므로, 빈격자점은 웨이퍼 표면으로 확산하여 소멸되고 따라서, 웨이퍼가 이러한 범위내의 온도에서 유지되는 시간 길이와 온도의 크기에 의존하는 변화의 범위로 빈격자점 농도 프로파일에서의 변화를 유도하게 된다. 일반적으로, 온도가 높아지고 확산 시간이 길어질수록 확산이 증가하게 된다. 일반적으로, 어닐링 온도로부터 빈격자점이 실질적으로 비이동성인 온도(예컨대, 약 950℃)까지의 평균 냉각 속도는 초당 20℃ 이하인 것이 바람직하고, 더 바람직한 것은 약 10℃ 이하, 좀더 바람직하게는 초당 약 5℃ 이하이다.
다른 방법으로는, 고온의 어닐링을 후의 웨이퍼의 온도는 약 950℃ 초과, 약 1150℃ 미만의 온도까지 빠르게 감소될 수 있고(예컨대, 약 20℃/초보다 큰 속도로), 유지 온도에 의존적인 시간동안 유지된다. 예컨대, 빈격자점 농도를 충분히 감소시키기 위해, 1150℃ 근처의 온도에서 수초(예컨대, 적어도 약 2, 3, 4, 6초 또는 그 이상)면 충분할 수 있고 반면에, 950℃ 근처의 온도에서는 수분(예컨대, 약 2, 3, 4, 6분 또는 그 이상)을 요할 수도 있다.
일단 웨이퍼가 결정 격자 빈격자점이 단결정 실리콘에서 상대적으로 이동성인 온도 범위 외부의 온도까지 냉각되면, 냉각속도는 웨이퍼의 석출 특성에 크게 영향을 미치지 않는 것으로 보이고 따라서, 엄격히 결정적인 것으로 보이지 않는다.
편리하게, 냉각 단계는 가열 단계가 행해지는 분위기와 동일한 분위기에서 행해질 수 있다. 적합한 분위기는 예컨대, 질화 분위기(즉, 질소 기체(N2)를 함유하는 분위기나 노출된 실리콘 표면을 질화시킬 수 있는 암모니아와 같은 질소 함유 혼합 기체), 산화(산소 함유) 분위기, 비산화, 비질화 분위기(아르곤, 헬륨, 네온, 이산화탄소 등) 및 그 조합을 포함한다.
본 공정에 이용된 급속 열적 처리가 웨이퍼의 전면과 후면의 표면으로부터 소량의 산소의 외부 확산을 일으킬 수 있는 한편, 그 결과 열처리된 웨이퍼는 실리콘 표면으로부터의 거리의 함수로서 실질적으로 균일한 격자간 원자 산소 농도를 갖는다. 예컨대, 열처리된 웨이퍼는, 웨이퍼의 중심으로부터 실리콘 표면의 약 15㎛ 내의 웨이퍼 영역까지, 더 바람직하게는 실리콘의 중심으로부터 실리콘 표면의 약 10㎛ 내의 웨이퍼의 영역까지, 좀더 바람직하게는 실리콘의 중심으로부터 실리콘 표면의 약 5㎛ 내의 웨이퍼의 영역까지, 그리고 가장 바람직하게는 실리콘의 중심으로부터 실리콘 표면의 약 3㎛ 내의 웨이퍼의 영역까지, 실질적으로 균일한 격자간 원자 산소 농도를 가지게 될 것이다. 이 문맥에서, 실질적으로 균일한 산소 농도는 약 50% 이하, 바람직하게는 약 20% 이하 및 가장 바람직하게는 약 10% 이하의 산소 농도 편차를 의미하게 된다.
상술한 관점에서, 본 발명의 몇 가지 목적들이 달성된 것이 보일 것이다. 본 발명의 범위를 벗어나지 않고, 상술한 혼합물과 공정에 다양한 변형이 이루어질 수 있으므로, 상술한 설명에 포함된 모든 사항들은 한정적이지 않고 예시적인 것으로 해석되어야 한다.

Claims (22)

  1. 기존 산소 석출물을 용해시키기 위해 초크랄스키 단결정 실리콘 웨이퍼를 열처리하는 방법으로서,
    후속하는 산소 석출 열처리에서 산소 석출물의 형성을 방지하기 위해 결정 격자 빈격자점 농도를 제어하도록, 약 1000ppma 이상의 산소 농도를 가진 분위기에서 약 1150℃ 이상의 온도로 급속 열적 어닐링기에서 상기 웨이퍼를 열처리하는 단계를 포함하는 것을 특징으로 하는 열처리 방법.
  2. 제 1 항에 있어서,
    상기 웨이퍼는 약 1200℃ 와 약 1275℃ 사이의 온도에서 열처리되는 것을 특징으로 하는 열처리 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 분위기는 약 2000ppma 이상의 산소 농도를 갖는 것을 특징으로 하는 열처리 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 분위기는 약 5000ppma 이상의 산소 농도를 갖는 것을 특징으로 하는 열처리 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 분위기는 약 10,000ppma 이상의 산소 농도를 갖는 것을 특징으로 하는 열처리 방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 웨이퍼는 약 20초 이상 열처리되는 것을 특징으로 하는 열처리 방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 웨이퍼는 약 40초 이상 열처리되는 것을 특징으로 하는 열처리 방법.
  8. 산소 석출물을 용해시키기 위해 초크랄스키 단결정 실리콘 웨이퍼를 열처리하는 방법으로서,
    약 1150℃ 이상의 온도로 급속 열적 어닐링기에서 상기 웨이퍼를 열처리하는 단계; 및
    상기 열처리된 웨이퍼를 산소 석출 열처리 할 때 상기 웨이퍼에서 산소 석출물이 형성되지 않을 값까지 단결정 실리콘에서의 빈격자점의 수밀도를 감소시키기 위해, 빈격자점이 상대적으로 이동성인 온도 범위에 걸친 열처리 동안에 얻어지는 최대 온도로부터의 냉각 속도를 제어하는 단계를 포함하는 것을 특징으로 하는 열처리 방법.
  9. 제 8 항에 있어서,
    상기 웨이퍼는 약 1200℃ 와 약 1275℃ 사이의 온도에서 열처리되는 것을 특징으로 하는 열처리 방법.
  10. 제 8 항에 있어서,
    상기 냉각 속도는, 상기 열처리 동안에 얻어지는 최대 온도와 약 900℃ 의 온도 사이에서 제어되는 것을 특징으로 하는 열처리 방법.
  11. 제 8 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 냉각 속도는 약 20℃/초 미만인 것을 특징으로 하는 열처리 방법.
  12. 제 8 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 냉각 속도는 약 10℃/초 미만인 것을 특징으로 하는 열처리 방법.
  13. 제 8 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 냉각 속도는 약 5℃/초 미만인 것을 특징으로 하는 열처리 방법.
  14. 제 8 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 웨이퍼는 질화 분위기에서 냉각되는 것을 특징으로 하는 열처리 방법.
  15. 제 8 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 웨이퍼는 산화 분위기에서 냉각되는 것을 특징으로 하는 열처리 방법.
  16. 제 8 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 웨이퍼는 비질화, 비산화 분위기에서 냉각되는 것을 특징으로 하는 열처리 방법.
  17. 산소 클러스터를 용해시키고 산소 석출 열처리로부터 발생하는 이후의 석출물의 형성을 방지하기 위해, 초크랄스키 단결정 실리콘 웨이퍼를 열처리하는 방법으로서,
    기존 산소 클러스터들을 용해시키기 위해 급속 열 어닐링기에서 약 1150℃ 이상의 온도로 상기 웨이퍼를 열처리하는 단계;
    약 20℃/초를 초과하는 속도로 약 950℃와 1150℃ 사이의 온도까지, 상기 열처리된 웨이퍼를 냉각시키는 단계; 및
    산소 석출 열처리를 받을 때에 산소 석출물을 형성할 수 없는 웨이퍼를 제조하기 위해, 약 950℃의 온도 미만으로 상기 웨이퍼를 냉각하기 전에, 상기 냉각된 웨이퍼에서의 결정 격자 빈격자점의 수밀도를 감소시키기에 충분한 시간 기간동안 약 950℃와 1150℃ 사이의 온도에서 상기 냉각된 웨이퍼를 열적으로 어닐링하는 단계를 포함하는 것을 특징으로 하는 열처리 방법.
  18. 제 17 항에 있어서,
    상기 웨이퍼는 약 1200℃와 약 1275℃ 사이의 온도에서 열처리되는 것을 특징으로 하는 열처리 방법.
  19. 제 17 항 또는 제 18 항에 있어서,
    상기 냉각된 웨이퍼는 약 950℃의 온도에서 약 2분간 열적으로 어닐링되는 것을 특징으로 하는 열처리 방법.
  20. 제 17 항 또는 제 18 항에 있어서,
    상기 냉각된 웨이퍼는 약 950℃의 온도에서 약 6분간 열적으로 어닐링되는 것을 특징으로 하는 열처리 방법.
  21. 제 17 항 또는 제 18 항에 있어서,
    상기 냉각된 웨이퍼는 약 1150℃의 온도에서 약 2초간 열적으로 어닐링되는 것을 특징으로 하는 열처리 방법.
  22. 제 17 항 또는 제 18 항에 있어서,
    상기 냉각된 웨이퍼는 약 1150℃의 온도에서 약 6초간 열적으로 어닐링되는 것을 특징으로 하는 열처리 방법.
KR1020017002599A 1998-09-02 1999-08-25 무산소석출 초크랄스키 실리콘 웨이퍼 KR100770190B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US9882298P 1998-09-02 1998-09-02
US60/098,822 1998-09-02
US09/379,383 1999-08-23
US09/379,383 US6336968B1 (en) 1998-09-02 1999-08-23 Non-oxygen precipitating czochralski silicon wafers

Publications (2)

Publication Number Publication Date
KR20010073067A KR20010073067A (ko) 2001-07-31
KR100770190B1 true KR100770190B1 (ko) 2007-10-25

Family

ID=26795148

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017002599A KR100770190B1 (ko) 1998-09-02 1999-08-25 무산소석출 초크랄스키 실리콘 웨이퍼

Country Status (7)

Country Link
US (3) US6336968B1 (ko)
EP (2) EP2261958B1 (ko)
JP (2) JP2003524874A (ko)
KR (1) KR100770190B1 (ko)
CN (1) CN1181523C (ko)
DE (1) DE69937803T2 (ko)
WO (1) WO2000014776A2 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
US6336968B1 (en) * 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
WO2000013211A2 (en) * 1998-09-02 2000-03-09 Memc Electronic Materials, Inc. Silicon on insulator structure from low defect density single crystal silicon
WO2001021861A1 (en) * 1999-09-23 2001-03-29 Memc Electronic Materials, Inc. Czochralski process for growing single crystal silicon by controlling the cooling rate
JP2002043318A (ja) * 2000-07-28 2002-02-08 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法
WO2002066714A2 (en) * 2001-01-02 2002-08-29 Memc Electronic Materials, Inc. Process for preparing single crystal silicon having improved gate oxide integrity
WO2002059400A2 (en) 2001-01-26 2002-08-01 Memc Electronic Materials, Inc. Low defect density silicon substantially free of oxidation induced stacking faults having a vacancy-dominated core
WO2002084728A1 (en) * 2001-04-11 2002-10-24 Memc Electronic Materials, Inc. Control of thermal donor formation in high resistivity cz silicon
DE10205084B4 (de) * 2002-02-07 2008-10-16 Siltronic Ag Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe
KR100745309B1 (ko) * 2002-04-10 2007-08-01 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 이상적인 산소 침전 실리콘 웨이퍼에서 디누드 구역깊이를 조절하기 위한 방법
KR20040007025A (ko) * 2002-07-16 2004-01-24 주식회사 하이닉스반도체 반도체 웨이퍼 제조 방법
WO2004073057A1 (ja) * 2003-02-14 2004-08-26 Sumitomo Mitsubishi Silicon Corporation シリコンウェーハの製造方法
KR100531552B1 (ko) * 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
EP1882057A2 (en) * 2005-05-19 2008-01-30 MEMC Electronic Materials, Inc. A high resistivity silicon structure and a process for the preparation thereof
US7485928B2 (en) * 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
EP2412849B1 (en) 2009-03-25 2016-03-23 SUMCO Corporation Silicon wafer and method for manufacturing same
JP5515406B2 (ja) * 2009-05-15 2014-06-11 株式会社Ｓｕｍｃｏ シリコンウェーハおよびその製造方法
DE102010034002B4 (de) 2010-08-11 2013-02-21 Siltronic Ag Siliciumscheibe und Verfahren zu deren Herstellung
CN102605433A (zh) * 2012-01-09 2012-07-25 浙江大学 一种消除掺氮直拉单晶硅片中原生氧沉淀的方法
DE112013005512B4 (de) 2012-11-19 2019-03-28 Globalwafers Co., Ltd. Herstellung von Wafern mit hoher Präzipitatdichte durch Aktivierung von inaktiven Sauerstoffpräzipationskeimen durch Hitzebehandlung
JP6260100B2 (ja) * 2013-04-03 2018-01-17 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
KR101472349B1 (ko) * 2013-05-21 2014-12-12 주식회사 엘지실트론 반도체용 실리콘 단결정 잉곳 및 웨이퍼
US20150118861A1 (en) * 2013-10-28 2015-04-30 Texas Instruments Incorporated Czochralski substrates having reduced oxygen donors
JP5811218B2 (ja) * 2014-03-18 2015-11-11 株式会社Sumco シリコンエピタキシャルウェーハの製造方法
JP5938113B1 (ja) * 2015-01-05 2016-06-22 信越化学工業株式会社 太陽電池用基板の製造方法
CN105470129B (zh) * 2015-12-01 2018-10-16 北京北方华创微电子装备有限公司 一种消除氧热施主对少子扩散长度影响的方法
US10692736B2 (en) 2016-11-14 2020-06-23 Shin-Etsu Chemical Co., Ltd. Method for producing high-photoelectric-conversion-efficiency solar cell and high-photoelectric-conversion-efficiency solar cell
US11695048B2 (en) 2020-04-09 2023-07-04 Sumco Corporation Silicon wafer and manufacturing method of the same
CN114280072B (zh) * 2021-12-23 2023-06-20 宁夏中欣晶圆半导体科技有限公司 单晶硅体内bmd的检测方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868133A (en) * 1988-02-11 1989-09-19 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
EP0732431A1 (en) * 1995-03-14 1996-09-18 MEMC Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583375B2 (ja) 1979-01-19 1983-01-21 超エル・エス・アイ技術研究組合 シリコン単結晶ウエハ−の製造方法
JPS5680139A (en) 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
US4437922A (en) 1982-03-26 1984-03-20 International Business Machines Corporation Method for tailoring oxygen precipitate particle density and distribution silicon wafers
US4548654A (en) 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
US4505759A (en) 1983-12-19 1985-03-19 Mara William C O Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals
US4851358A (en) 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
JPH039078A (ja) 1989-06-05 1991-01-16 Komatsu Ltd 斜板式ピストンモータ
IT1242014B (it) 1990-11-15 1994-02-02 Memc Electronic Materials Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici.
JP2613498B2 (ja) 1991-03-15 1997-05-28 信越半導体株式会社 Ｓｉ単結晶ウエーハの熱処理方法
JP2758093B2 (ja) 1991-10-07 1998-05-25 信越半導体株式会社 半導体ウェーハの製造方法
JP2726583B2 (ja) 1991-11-18 1998-03-11 三菱マテリアルシリコン株式会社 半導体基板
JPH05155700A (ja) 1991-12-04 1993-06-22 Nippon Steel Corp 積層欠陥発生核を有するゲッタリングウエハの製造方法および同方法により製造されたシリコンウエハ
JPH0684925A (ja) 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
KR0139730B1 (ko) * 1993-02-23 1998-06-01 사또오 후미오 반도체 기판 및 그 제조방법
US5401669A (en) 1993-05-13 1995-03-28 Memc Electronic Materials, Spa Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers
JPH0786289A (ja) 1993-07-22 1995-03-31 Toshiba Corp 半導体シリコンウェハおよびその製造方法
JP2725586B2 (ja) 1993-12-30 1998-03-11 日本電気株式会社 シリコン基板の製造方法
US5445975A (en) 1994-03-07 1995-08-29 Advanced Micro Devices, Inc. Semiconductor wafer with enhanced pre-process denudation and process-induced gettering
JP2895743B2 (ja) 1994-03-25 1999-05-24 信越半導体株式会社 Ｓｏｉ基板の製造方法
JPH07321120A (ja) 1994-05-25 1995-12-08 Komatsu Electron Metals Co Ltd シリコンウェーハの熱処理方法
JP3458342B2 (ja) 1994-06-03 2003-10-20 コマツ電子金属株式会社 シリコンウェーハの製造方法およびシリコンウェーハ
JPH0845944A (ja) 1994-07-29 1996-02-16 Sumitomo Sitix Corp シリコンウェーハの製造方法
JP2874834B2 (ja) 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
JPH0845947A (ja) 1994-08-03 1996-02-16 Nippon Steel Corp シリコン基板の熱処理方法
JP3285111B2 (ja) 1994-12-05 2002-05-27 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法
US5611855A (en) 1995-01-31 1997-03-18 Seh America, Inc. Method for manufacturing a calibration wafer having a microdefect-free layer of a precisely predetermined depth
US5788763A (en) 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
JP3085146B2 (ja) 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
JP3381816B2 (ja) 1996-01-17 2003-03-04 三菱住友シリコン株式会社 半導体基板の製造方法
KR100240023B1 (ko) 1996-11-29 2000-01-15 윤종용 반도체 웨이퍼 열처리방법 및 이에 따라 형성된 반도체 웨이퍼
US6045610A (en) * 1997-02-13 2000-04-04 Samsung Electronics Co., Ltd. Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnance
DE19707514C2 (de) 1997-02-25 2002-09-26 Eupec Gmbh & Co Kg Halbleitermodul
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
MY135749A (en) 1997-04-09 2008-06-30 Memc Electronic Materials Process for producing low defect density, ideal oxygen precipitating silicon
JP3144631B2 (ja) 1997-08-08 2001-03-12 住友金属工業株式会社 シリコン半導体基板の熱処理方法
TW429478B (en) 1997-08-29 2001-04-11 Toshiba Corp Semiconductor device and method for manufacturing the same
JP3346249B2 (ja) 1997-10-30 2002-11-18 信越半導体株式会社 シリコンウエーハの熱処理方法及びシリコンウエーハ
JPH11150119A (ja) 1997-11-14 1999-06-02 Sumitomo Sitix Corp シリコン半導体基板の熱処理方法とその装置
US6336968B1 (en) * 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868133A (en) * 1988-02-11 1989-09-19 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
EP0732431A1 (en) * 1995-03-14 1996-09-18 MEMC Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Journal of the electrochemical society, vol 139, page 1680-1684, 1992, "The Effects of Preheating on Axial Oxygen Precipitation Uniformity in Czochralski Silicon Crystals" (1992.06.01 *

Also Published As

Publication number Publication date
EP1114441B1 (en) 2007-12-19
US20020000185A1 (en) 2002-01-03
US6336968B1 (en) 2002-01-08
DE69937803D1 (de) 2008-01-31
JP2003524874A (ja) 2003-08-19
CN1319253A (zh) 2001-10-24
EP2261958A3 (en) 2010-12-22
US6709511B2 (en) 2004-03-23
JP4448547B2 (ja) 2010-04-14
JP2009094533A (ja) 2009-04-30
WO2000014776A3 (en) 2000-08-24
KR20010073067A (ko) 2001-07-31
EP1114441A2 (en) 2001-07-11
WO2000014776A2 (en) 2000-03-16
US20020189528A1 (en) 2002-12-19
EP2261958A2 (en) 2010-12-15
CN1181523C (zh) 2004-12-22
EP2261958B1 (en) 2013-04-24
US6432197B2 (en) 2002-08-13
DE69937803T2 (de) 2008-12-04

Similar Documents

Publication Publication Date Title
KR100770190B1 (ko) 무산소석출 초크랄스키 실리콘 웨이퍼
EP1110240B1 (en) Process for preparing an ideal oxygen precipitating silicon wafer
EP1300879B1 (en) Ideal oxygen precipitating silicon wafers
US6686260B2 (en) Process for producing thermally annealed wafers having improved internal gettering
WO2002086960A1 (en) Method for the preparation of a silicon wafer having stabilized oxygen precipitates
EP1914796B1 (en) Method of forming non-oxygen precipitating Czochralski silicon wafers
EP1624482B1 (en) Thermally annealed silicon wafers having improved intrinsic gettering
TW439152B (en) Non-oxygen precipitating Czochralski silicon wafers

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121008

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131008

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141007

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151006

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171012

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee