DE69937803T2 - Verfahren zur herstellung eines czochralski silizium wafers ohne sauerstoffniederschlag - Google Patents

Verfahren zur herstellung eines czochralski silizium wafers ohne sauerstoffniederschlag Download PDF

Info

Publication number
DE69937803T2
DE69937803T2 DE69937803T DE69937803T DE69937803T2 DE 69937803 T2 DE69937803 T2 DE 69937803T2 DE 69937803 T DE69937803 T DE 69937803T DE 69937803 T DE69937803 T DE 69937803T DE 69937803 T2 DE69937803 T2 DE 69937803T2
Authority
DE
Germany
Prior art keywords
wafer
temperature
oxygen
silicon
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69937803T
Other languages
English (en)
Other versions
DE69937803D1 (de
Inventor
Robert J. Falster
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SunEdison Inc
Original Assignee
SunEdison Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SunEdison Inc filed Critical SunEdison Inc
Publication of DE69937803D1 publication Critical patent/DE69937803D1/de
Application granted granted Critical
Publication of DE69937803T2 publication Critical patent/DE69937803T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/206—Controlling or regulating the thermal history of growing the ingot
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

  • Hintergrund der Erfindung
  • Die vorliegende Erfindung bezieht sich allgemein auf die Herstellung von Halbleitermaterial-Substraten, insbesondere Silizium-Wafern, die bei der Herstellung von elektronischen Bauteilen verwendet werden. Insbesondere bezieht sich die vorliegende Erfindung auf ein Verfahren zur Behandlung von Czochralski-Einkristall-Silizium-Wafern, um bestehende Sauerstoff-Cluster und Abscheidungen aufzulösen und deren Bildung durch eine anschließende Sauerstoff-Abscheidungs-Wärmebehandlung vorzubeugen.
  • Einkristall-Silizium, welches das Ausgangsmaterial für die meisten Verfahren zur Herstellung von elektronischen Halbleiterbauelementen ist, wird für gewöhnlich mit einem sogenannten Czochralski-Verfahren hergestellt, wobei ein einfacher Saatkristall in geschmolzenes Silizium hineingetaucht wird und dann durch langsame Extraktion gezüchtet wird. Da sich das geschmolzene Silizium in einem Quarzschmelztiegel befindet, ist es mit zahlreichen Verunreinigungen, zu denen hauptsächlich Sauerstoff zählt, kontaminiert. Bei der Temperatur der geschmolzenen Siliziummasse dringt solange Sauerstoff in das Kristallgitter ein, bis er eine Konzentration erreicht, die durch die Löslichkeit von Sauerstoff in Silizium bei der Temperatur der geschmolzenen Masse und durch den jeweiligen Segregationskoeffizienten von Sauerstoff in verflüssigtem Silizium vorherbestimmt ist. Solche Konzentrationen sind größer als die Löslichkeit von Sauerstoff in festem Silizium bei Temperaturen, die für die Verfahren zur Herstellung von elektronischen Bauelementen typisch sind. Da der Kristall aus der geschmolzenen Masse erwächst und abkühlt, sinkt aus diesem Grund die Löslichkeit des Sauerstoffs darin rapide ab, wobei in den resultierenden Schichten oder Wafern Sauerstoff in übersättigten Konzentrationen vorliegt.
  • Während der Zyklen der thermischen Behandlung, die typischerweise bei der Herstellung von elektronischen Bauteilen zum Einsatz kommen, können sich Sauerstoff-Abscheidungs-Kernbildungszentren ausbilden und letztendlich zu großen Sauerstoff-Clustern oder Abscheidungen anwachsen. Das Vorhandensein solcher Abscheidungen in der aktiven Bauteilregion des Wafers kann die Funktion des Bauelements beeinträchtigen.
  • Aus historischer Sicht wurde das Problem so angegangen, dass Herstellungsverfahren für elektronische Bauelemente eine Reihe an Schritten umfassten, die zur Herstellung eines Siliziums mit einer Zone oder Region nahe der Oberfläche des Wafers, die frei von Sauerstoff-Abscheidungen ist (für gewöhnlich als „entblößte Zone" oder „abscheidungsfreie Zone" bezeichnet) sind, konzipiert waren. Entblößte Zonen können zum Beispiel in einer hoch-niedrig-hoch thermischen Sequenz hergestellt werden, wie eine (a) Sauerstoff-Herausdiffusions-Wärmebehandlung bei einer hohen Temperatur (> 1100°C) in einer inerten Umgebung für eine Zeitdauer von wenigstens 4 Stunden, (b) Sauerstoff-Abscheidungs-Kernbildungsformation bei einer niedrigen Temperatur (600–750°C), und (c) Wachstum von Sauerstoff (SiO2)-Abscheidungen bei einer hohen Temperatur (1000–1150°C). Siehe z. B. F. Shimura, Semiconductor Silicon Crystal Technology, Academic Press, Inc., San Diego California (1989), Seiten 361–367 und die darin zitierten Referenzen.
  • In letzter Zeit haben jedoch die weiterentwickelten Herstellungsverfahren elektronischer Bauelemente, wie DRAM Herstellungsverfahren, angefangen, die Verwendung von Hochtemperatur-Verarbeitungsschritten zu minimieren. Auch wenn einige dieser Verfahren genügend Hochtemperatur-Verarbeitungsschritte zur Herstellung einer entblößten Zone beibehalten, sind die Material-Toleranzen zu eng, um daraus ein kommerziell rentables Produkt zu machen. Weiterhin umfassen in hohem Maße weiterentwickelte Herstellungsverfahren elektronischer Bauelemente gegenwärtig überhaupt keine Herausdiffusions-Schritte. Aufgrund der mit den Sauerstoff-Abscheidungen der aktiven Bauteilregion einhergehenden Probleme, müssen die Hersteller dieser elektronischen Bauelemente deshalb Silizium-Wafer verwenden, die nicht zur Ausbildung von Sauerstoff-Abscheidungen an irgendeiner Stelle im Wafer unter deren Verfahrensbedingungen in der Lage sind.
  • Dementsprechend wird ein Verfahren benötigt, in welchem bestehende Sauerstoff-Cluster oder Abscheidungen in dem Silizium-Wafer vor der Herstellung des Bauteils aufgelöst werden können, in solch einer Weise, dass einer zukünftigen Ausbildung von Sauerstoff-Abscheidungen in dem Wafer vorgebeugt wird.
  • Zusammenfassung der Erfindung
  • Zu den Zielen der Erfindung zählt deshalb die Bereitstellung eines Czochralski-Einkristall-Silizium-Wafers, als auch das Herstellungsverfahren desselben, in welchem Sauerstoff-Cluster und Abscheidungen aufgelöst wurden; und die Bereitstellung eines solchen Wafers, der keine Sauerstoff-Abscheidungen oder Cluster ausbilden wird, nachdem er einer Sauerstoff-Abscheidungs-Wärmebehandlung unterzogen wird.
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Wärmebehandlung eines Czochralski-Einkristall-Silizium-Wafers zur Auflösung von Sauerstoff-Abscheidungen oder Cluster, und zur Verhinderung einer zukünftigen Abscheidungsformation, die aus einer Sauerstoff-Abscheidungs-Wärmebehandlung resultiert. Das Verfahren umfasst die Wärmebehandlung des Wafers in einer Vorrichtung zum schnellen thermischen Tempern („rapid thermal annealer") bei einer Temperatur von wenigstens 1150°C in einer Atmosphäre zur Auflösung bestehender Sauerstoff-Cluster oder Abscheidungen. Der wärmebehandelte Wafer wird dann bei einer Rate von mehr als 20°C/sec. auf eine Temperatur zwischen 950 und 1150°C abgekühlt, und dann bei einer Temperatur zwischen 950 und 1150°C für eine Zeitdauer, die ausreicht, um die Anzahldichte an Kristallgitter-Lücken in dem gekühlten Wafer vor Kühlung des Wafers unter eine Temperatur von 950°C zu reduzieren, thermisch getempert, um einen Wafer herzustellen, der, wenn er einer Sauerstoff-Abscheidungs- Wärmebehandlung unterzogen wird, nicht zur Ausbildung von Sauerstoff-Abscheidungen fähig ist.
  • Weitere Ziele und Eigenschaften dieser Erfindung sind zum Teil offensichtlich und werden zum Teil nachfolgend dargelegt.
  • Genaue Beschreibung bevorzugter Ausführungsformen
  • Das Verfahren der vorliegenden Erfindung stellt die Mittel bereit, mit welchen ein Einkristall-Silizium-Wafer mit einer verringerten Konzentration an Sauerstoff-Abscheidungen oder Cluster, als auch weiteren Defekten, die mit diesen Abscheidungen in Beziehung stehen, erhalten werden kann. Darüber hinaus bringt das vorliegende Verfahren einen Wafer hervor, der während einer erforderlichen nachfolgenden Abscheidungs-Wärmebehandlung (z. B. Tempern des Wafers bei einer Temperatur von 800°C für 4 Stunden und dann bei einer Temperatur von 1000°C für 16 Stunden) keine Sauerstoff-Abscheidungen ausbildet. Das Verfahren der vorliegenden Erfindung bewirkt daher eine Zerstörung oder Auflösung einer Vielzahl von vorbestehenden Defekten, wie große Sauerstoff-Cluster und gewisse Arten an den Wafer durchziehenden, Sauerstoff-induzierten Stapelfehler („OISF")-Kernen. Der aufgelöste Sauerstoff, der in dem Wafer verbleibt, scheidet sich nicht ab, selbst wenn der Wafer einer Sauerstoff-Abscheidungs-Wärmebehandlung unterzogen wird.
  • Das Ausgangsmaterial für das Verfahren der vorliegenden Erfindung ist ein Einkristall-Silizium-Wafer, der von einem Einkristall-Barren, der in Übereinstimmung mit dem herkömmlichen Czochralski-Kristall-Zuchtverfahren gezüchtet wurde, abgeschnitten wurde. Solche Verfahren, als auch das übliche Silizium-Schneiden, Lappen, Ätzen und Poliertechniken werden beispielsweise offenbart in F. Shimura, Semiconductor Silicon Crystal Technology, Academic Press, 1989, und Silicon Chemical Etching, (J. Grabmaier ed.) Springer-Verlag, New York, 1982 (hiermit per Zitierung einbezogen). Der Silizium-Wafer kann poliert werden, oder alternativ gelappt und geätzt, aber nicht poliert werden. Des Weiteren kann der Wafer Lücken oder Eigenzwischengitteratom-Punktfehler wie der vorherrschende intrinsische Punktfehler („predominant intrinsic point defect") besitzen. Beispielsweise kann der Wafer vom Zentrum zur Ecke Lücken-dominiert sein, vom Zentrum zur Ecke Eigenzwischengitteratom-dominiert sein, oder er kann einen zentralen Kern von Lücken von dominiertem Material, umgeben von einem axialen symmetrischen Ring aus Eigenzwischengitteratom-bildenden dominierten Material.
  • Czochralski-gezüchtetes Silizium besitzt typischerweise eine Sauerstoffkonzentration in einem Bereich von ungefähr 5 × 1017 bis ungefähr 9 × 1017 Atome/cm3 (ASTM Standard F-121-83). Da das Sauerstoff-Abscheidungsverhalten des Wafers im Wesentlichen durch das vorliegende Verfahren ausgelöscht wird (z. B. ist der Wafer im Wesentlichen so gemacht, dass er keinen Sauerstoff abscheidet, selbst wenn er einer Sauerstoff-Abscheidungs-Wärmebehandlung unterzogen wird), kann der Anfangs-Wafer eine Sauerstoffkonzentration, die in irgendeine Stelle innerhalb oder sogar außerhalb des durch das Czochralski-Verfahren erreichbaren Bereichs hineinfällt, besitzen. In Abhängigkeit von der Kühlrate des Einkristall-Silizium-Barrens von der Temperatur des Schmelzpunktes von Silizium (ungefähr 1410°C) über den Bereich von ungefähr 750°C bis ungefähr 350°C, können sich Sauerstoff-Abscheidungs-Kernbildungszentren in dem Einkristall-Silizium-Barren bilden, von welchem der Wafer abgeschnitten wird.
  • Das Vorhandensein oder Fehlen dieser Kernbildungszentren in dem Ausgangsmaterial ist für die vorliegende Erfindung nicht entscheidend. Dennoch können diese Zentren durch die Behandlung mittels schnellem thermischen Tempern der vorliegenden Erfindung aufgelöst werden.
  • In Übereinstimmung mit dem Verfahren der vorliegenden Erfindung wird ein Einkristall-Silizium-Wafer zuerst einem Wärmebehandlungsschritt unterzogen, in welcher der Wafer auf eine erhöhte Temperatur erhitzt wird. Dieser Wärmebehandlungsschritt wird in einer Vorrichtung zum schnellen thermischen Tempern („rapid thermal annealer") durchgeführt, in welcher der Wafer schnell auf eine Zieltemperatur erhitzt und bei dieser Temperatur für eine relativ kurze Zeitdauer getempert wird. Allgemein wird der Wafer einer Temperatur von über 1150°C, vorzugsweise auf wenigstens 1175°C, mehr bevorzugt auf wenigstens ungefähr 1200°C, und am meisten bevorzugt zwischen ungefähr 1200°C und 1275°C ausgesetzt. Der Wafer wird allgemein für mindestens eine Sekunde auf dieser Temperatur gehalten, typischerweise für mindestens mehrere Sekunden (z. B. mindestens 3), vorzugsweise für mehrere 10-Sekundenschritte (z. B. 20, 30, 40 oder 50 Sekunden) und, in Abhängigkeit von vorbestehenden Defekten, für eine Dauer in einem Bereich bis zu ungefähr 60 Sekunden (was nah an der Grenze für kommerziell erhältliche Vorrichtungen zum raschen thermischen Tempern ist).
  • Das schnelle thermische Tempern kann in einer Anzahl von kommerziell erhältlichen Öfen zum schnellen thermischen Tempern („RTA"), in welchen die Wafer durch Reihen von Hochspannungslampen individuell erhitzt werden, durchgeführt. RTA-Öfen können Silizium-Wafer schnell erwärmen, z. B. können sie einen Wafer in wenigen Sekunden von Raumtemperatur auf 1200°C erwärmen. Ein solcher kommerziell erhältlicher RTA-Ofen ist das Ofen-Modell 620, erhältlich von AG Associates (Mountain View, CA).
  • Die Wärmebehandlung des Wafers bei einer Temperatur von über 1150°C bewirkt die Auflösung einer Vielzahl von vorbestehenden Sauerstoff-Clustern und OISF-Kernen. Des Weiteren wird sie die Anzahldichte von Kristallgitter-Lücken im Wafer ansteigen lassen.
  • Die bis heute erhaltenen Informationen lassen vermuten, dass gewisse Sauerstoff-bezogene Defekte, wie durch Ringoxidation induzierte Stapelfehler (OISF), Hochtemperatur-nukleierte Sauerstoffagglomerate („temperature nucleated Oxygen agglomerates"), katalysiert durch das Vorhandensein einer hohen Konzentration an Lücken, sind. Des Weiteren wird angenommen, dass in Regionen mit einer hohen Lückenzahl bei erhöhten Temperaturen Sauerstoff-Cluster schnell auftreten, im Gegensatz zu Regionen mit einer niedrigen Lücken-Konzentration, deren Verhalten solchen Regionen ähnelt, in welchen Sauerstoff-Abscheidungs-Kernbildungszentren fehlen. Da das Sauerstoff-Abscheidungsverhalten durch die Lücken-Konzentration beeinflusst wird, wird daher die Anzahldichte an Lücken in den wärmebehandelten Wafer im Verfahren der vorliegenden Erfindung zur Vermeidung einer Sauerstoff-Abscheidung in einer folgenden Sauerstoff-Abscheidungs-Wärmebehandlung kontrolliert.
  • Intrinsische Punktfehler (Lücken und Eigenzwischengitteratome von Silizium) können durch das Einkristall-Silizium mit einer Temperatur-abhängigen Diffusionsrate diffundieren. Das Konzentrationsprofil der intrinsischen Punktfehler ist deshalb eine Funktion der Diffusion der intrinsischen Punktfehler und der Rekombinationsrate als eine Funktion der Temperatur. Beispielsweise sind die intrinsischen Punktfehler relativ beweglich bei Temperaturen in der Nähe der Temperatur, bei welcher der Wafer im Schritt des schnellen thermischen Temperns getempert wird, wohingegen sie im Wesentlichen für eine kommerziell praktikable Zeitdauer bei Temperaturen in Höhe von 700°C unbeweglich sind.
  • Bis heute vorliegende experimentelle Nachweise lassen vermuten, dass die effektive Diffusionsrate von Lücken bei Temperaturen von weniger als 700°C deutlich nachlässt und die Lücken vielleicht genauso bei 800°C, 900°C oder sogar 1000°C als unbeweglich für eine kommerziell praktikable Zeitdauer angesehen werden können.
  • Daher kann die Temperatur des Wafers im Anschluss an das Hochtemperatur-Tempern bei einer Rate von größer als 20°C/sec. rasch auf eine Temperatur von weniger als ungefähr 1150°C, aber größer als ungefähr 950°C reduziert werden und für eine Zeit, die ausreicht, um die Anzahldichte an Kristallgitter-Lücken im Wafer zu reduzieren, gehalten wird. Diese Zeit hängt von der Halte-Temperatur ab. Zum Beispiel können bei Temperaturen nahe 1150°C einige Sekunden (z. B. wenigstens ungefähr 2, 3, 4, 6 oder mehr) ausreichen, wohingegen bei Temperaturen nahe 950°C einige Minuten (z. B. wenigstens ungefähr 2, 3, 4, 6 oder mehr) erforderlich sein können, um die Lücken-Konzentration ausreichend zu reduzieren. Nach dieser Zeit wird der Wafer auf eine Temperatur unter 950°C gekühlt.
  • Wenn der Wafer erst einmal auf eine Temperatur außerhalb des Bereichs der Temperaturen, bei welchen die Kristallgitter-Lücken in dem Einkristall-Silizium relativ mobil sind, abgekühlt ist, scheint die Kühlrate die Abscheidungs-Eigenschaften des Wafers nicht signifikant zu beeinflussen und demzufolge nicht annähernd kritisch zu sein.
  • Der Kühlschritt kann praktischerweise in der gleichen Atmosphäre durchgeführt werden, in welcher der Erwärmungsschritt durchgeführt wird. Geeignete Atmosphären beinhalten beispielsweise nitrierende Atmosphären (also Atmosphären, die Stickstoffgas (N2) oder ein Stickstoff-enthaltendes Mischgas wie Ammoniak enthalten, welches in der Lage ist, eine exponierte Siliziumoberfläche zu nitrieren); oxidierende (Sauerstoff-enthaltende) Atmosphären; nicht-oxidierende, nicht-nitrierende Atmosphären (solche wie Argon, Helium, Neon, Kohlendioxid) und Kombinationen daraus.
  • Während die in diesem Verfahren verwendeten, schnellen thermischen Behandlungen im Herausdiffundieren einer kleinen Menge von Sauerstoff von der Oberfläche der Vorder- und Rückseiten des Wafers resultieren können, besitzt der resultierende wärmebehandelte Wafer eine im Wesentlichen uniforme, in den Zwischenräumen gelegene Sauerstoffkonzentration als eine Funktion des Abstands von der Siliziumoberfläche. Beispielsweise wird ein wärmebehandelter Wafer eine im Wesentlichen uniforme Konzentration an in den Zwischenräumen gelegenen Sauerstoff vom Zentrum des Wafers zu den Regionen des Wafers, die innerhalb von 15 Mikrometern („microns") der Siliziumoberfläche liegen, weiter bevorzugt von dem Zentrum des Siliziums zu Regionen des Wafers, die innerhalb von ungefähr 10 Mikrometern der Siliziumoberfläche liegen, noch weiter bevorzugt von dem Zentrum des Siliziums zu Regionen des Wafers, die innerhalb von ungefähr 5 Mikrometern der Siliziumoberfläche liegen, und am meisten bevorzugt vom Zentrum des Siliziums zu Regionen des Wafers, die innerhalb von 3 Mikrometern der Siliziumoberfläche liegen, besitzen. In diesem Zusammenhang soll eine im Wesentlichen uniforme Sauerstoffkonzentration eine Abweichung der Sauerstoffkonzentration von nicht mehr als ungefähr 50%, vorzugsweise nicht mehr als ungefähr 20% und am meisten bevorzugt nicht mehr als ungefähr 10% bedeuten.

Claims (6)

  1. Verfahren zur Wärmebehandlung eines Czochralski-Einkristall-Silizium-Wafers zur Auflösung von Sauerstoff-Clustern und zur Verhinderung der späteren Bildung von Abscheidungen, die von einer Sauerstoff-Abscheidungs-Wärmebehandlung resultieren, wobei das Verfahren umfasst: Wärmebehandlung des Wafers bei einer Temperatur von mindestens 1150°C in einer Vorrichtung zum schnellen thermischen Tempern (rapid thermal annealer) zur Auflösung von vorbestehenden Sauerstoff-Clustern; Abkühlen des wärmebehandelten Wafers auf eine Temperatur zwischen 950 und 1150°C bei einer Rate von mehr als 20°C/sec; und, thermisches Tempern des gekühlten Wafers bei der Temperatur zwischen 950 und 1150°C für einen zur Reduzierung der Anzahldichte an Kristallgitter-Lücken im gekühlten Wafer ausreichenden Zeitraum, vor Kühlung des Wafers unter eine Temperatur von 950°C, um einen Wafer zu erhalten, der, wenn er einer Sauerstoff-Abscheidungs-Wärmebehandlung unterzogen wird, nicht zur Ausbildung von Sauerstoff-Abscheidungen fähig ist.
  2. Verfahren nach Anspruch 1, wobei der Wafer bei einer Temperatur zwischen 1200 und 1275°C wärmebehandelt wird.
  3. Verfahren nach Anspruch 1 oder 2, wobei der gekühlte Wafer bei einer Temperatur von 950°C für 2 Minuten thermisch getempert wird.
  4. Verfahren nach Anspruch 1 oder 2, wobei der gekühlte Wafer bei einer Temperatur von 950°C für 6 Minuten thermisch getempert wird.
  5. Verfahren nach Anspruch 1 oder 2, wobei der gekühlte Wafer bei einer Temperatur von 1150°C für 2 Sekunden thermisch getempert wird.
  6. Verfahren nach Anspruch 1 oder 2, wobei der gekühlte Wafer bei einer Temperatur von 1150°C für 6 Sekunden thermisch getempert wird.
DE69937803T 1998-09-02 1999-08-25 Verfahren zur herstellung eines czochralski silizium wafers ohne sauerstoffniederschlag Expired - Lifetime DE69937803T2 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US9882298P 1998-09-02 1998-09-02
US98822P 1998-09-02
US09/379,383 US6336968B1 (en) 1998-09-02 1999-08-23 Non-oxygen precipitating czochralski silicon wafers
US379383 1999-08-23
PCT/US1999/019301 WO2000014776A2 (en) 1998-09-02 1999-08-25 Non-oxygen precipitating czochralski silicon wafers

Publications (2)

Publication Number Publication Date
DE69937803D1 DE69937803D1 (de) 2008-01-31
DE69937803T2 true DE69937803T2 (de) 2008-12-04

Family

ID=26795148

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69937803T Expired - Lifetime DE69937803T2 (de) 1998-09-02 1999-08-25 Verfahren zur herstellung eines czochralski silizium wafers ohne sauerstoffniederschlag

Country Status (7)

Country Link
US (3) US6336968B1 (de)
EP (2) EP2261958B1 (de)
JP (2) JP2003524874A (de)
KR (1) KR100770190B1 (de)
CN (1) CN1181523C (de)
DE (1) DE69937803T2 (de)
WO (1) WO2000014776A2 (de)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
EP1114454A2 (de) * 1998-09-02 2001-07-11 MEMC Electronic Materials, Inc. Silizium auf isolator struktur aus einem einkristallsilizium mit niedriger fehlerdichte
US6336968B1 (en) * 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
JP2003510235A (ja) * 1999-09-23 2003-03-18 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 冷却速度を制御することにより単結晶シリコンを成長させるチョクラルスキー法
JP2002043318A (ja) * 2000-07-28 2002-02-08 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法
US6986925B2 (en) * 2001-01-02 2006-01-17 Memc Electronic Materials, Inc. Single crystal silicon having improved gate oxide integrity
US6846539B2 (en) * 2001-01-26 2005-01-25 Memc Electronic Materials, Inc. Low defect density silicon having a vacancy-dominated core substantially free of oxidation induced stacking faults
JP2004537161A (ja) * 2001-04-11 2004-12-09 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 高抵抗率ｃｚシリコンにおけるサーマルドナー生成の制御
DE10205084B4 (de) * 2002-02-07 2008-10-16 Siltronic Ag Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe
EP1493179B1 (de) * 2002-04-10 2007-12-12 MEMC Electronic Materials, Inc. Silizium wafer und verfahren zur steuerung der tiefe einer defektfreien zone von einem silizium wafer mit idealem sauerstoffniederschlagverhalten
KR20040007025A (ko) * 2002-07-16 2004-01-24 주식회사 하이닉스반도체 반도체 웨이퍼 제조 방법
KR100766393B1 (ko) * 2003-02-14 2007-10-11 주식회사 사무코 규소 웨이퍼의 제조방법
KR100531552B1 (ko) * 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
CN101228301A (zh) * 2005-05-19 2008-07-23 Memc电子材料有限公司 高电阻率硅结构和用于制备该结构的方法
US7485928B2 (en) * 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates
WO2010109873A1 (ja) 2009-03-25 2010-09-30 株式会社Sumco シリコンウェーハおよびその製造方法
JP5515406B2 (ja) * 2009-05-15 2014-06-11 株式会社Ｓｕｍｃｏ シリコンウェーハおよびその製造方法
DE102010034002B4 (de) 2010-08-11 2013-02-21 Siltronic Ag Siliciumscheibe und Verfahren zu deren Herstellung
CN102605433A (zh) * 2012-01-09 2012-07-25 浙江大学 一种消除掺氮直拉单晶硅片中原生氧沉淀的方法
TWI614808B (zh) 2012-11-19 2018-02-11 太陽愛迪生公司 藉由活化非活性氧沉澱核製造高沉澱密度晶圓之方法
JP6260100B2 (ja) * 2013-04-03 2018-01-17 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
KR101472349B1 (ko) * 2013-05-21 2014-12-12 주식회사 엘지실트론 반도체용 실리콘 단결정 잉곳 및 웨이퍼
US20150118861A1 (en) * 2013-10-28 2015-04-30 Texas Instruments Incorporated Czochralski substrates having reduced oxygen donors
JP5811218B2 (ja) * 2014-03-18 2015-11-11 株式会社Sumco シリコンエピタキシャルウェーハの製造方法
JP5938113B1 (ja) * 2015-01-05 2016-06-22 信越化学工業株式会社 太陽電池用基板の製造方法
CN105470129B (zh) * 2015-12-01 2018-10-16 北京北方华创微电子装备有限公司 一种消除氧热施主对少子扩散长度影响的方法
WO2018087794A1 (ja) 2016-11-14 2018-05-17 信越化学工業株式会社 高光電変換効率太陽電池の製造方法及び高光電変換効率太陽電池
US11695048B2 (en) 2020-04-09 2023-07-04 Sumco Corporation Silicon wafer and manufacturing method of the same
CN114280072B (zh) * 2021-12-23 2023-06-20 宁夏中欣晶圆半导体科技有限公司 单晶硅体内bmd的检测方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583375B2 (ja) 1979-01-19 1983-01-21 超エル・エス・アイ技術研究組合 シリコン単結晶ウエハ−の製造方法
JPS5680139A (en) 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
US4437922A (en) 1982-03-26 1984-03-20 International Business Machines Corporation Method for tailoring oxygen precipitate particle density and distribution silicon wafers
US4548654A (en) 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
US4505759A (en) 1983-12-19 1985-03-19 Mara William C O Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals
US4851358A (en) 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
US4868133A (en) 1988-02-11 1989-09-19 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
JPH039078A (ja) 1989-06-05 1991-01-16 Komatsu Ltd 斜板式ピストンモータ
IT1242014B (it) 1990-11-15 1994-02-02 Memc Electronic Materials Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici.
JP2613498B2 (ja) 1991-03-15 1997-05-28 信越半導体株式会社 Ｓｉ単結晶ウエーハの熱処理方法
JP2758093B2 (ja) 1991-10-07 1998-05-25 信越半導体株式会社 半導体ウェーハの製造方法
JP2726583B2 (ja) 1991-11-18 1998-03-11 三菱マテリアルシリコン株式会社 半導体基板
JPH05155700A (ja) 1991-12-04 1993-06-22 Nippon Steel Corp 積層欠陥発生核を有するゲッタリングウエハの製造方法および同方法により製造されたシリコンウエハ
JPH0684925A (ja) 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
KR0139730B1 (ko) * 1993-02-23 1998-06-01 사또오 후미오 반도체 기판 및 그 제조방법
US5401669A (en) 1993-05-13 1995-03-28 Memc Electronic Materials, Spa Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers
JPH0786289A (ja) 1993-07-22 1995-03-31 Toshiba Corp 半導体シリコンウェハおよびその製造方法
JP2725586B2 (ja) 1993-12-30 1998-03-11 日本電気株式会社 シリコン基板の製造方法
US5445975A (en) 1994-03-07 1995-08-29 Advanced Micro Devices, Inc. Semiconductor wafer with enhanced pre-process denudation and process-induced gettering
JP2895743B2 (ja) 1994-03-25 1999-05-24 信越半導体株式会社 Ｓｏｉ基板の製造方法
JPH07321120A (ja) 1994-05-25 1995-12-08 Komatsu Electron Metals Co Ltd シリコンウェーハの熱処理方法
JP3458342B2 (ja) 1994-06-03 2003-10-20 コマツ電子金属株式会社 シリコンウェーハの製造方法およびシリコンウェーハ
JP2874834B2 (ja) 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
JPH0845944A (ja) 1994-07-29 1996-02-16 Sumitomo Sitix Corp シリコンウェーハの製造方法
JPH0845947A (ja) 1994-08-03 1996-02-16 Nippon Steel Corp シリコン基板の熱処理方法
JP3285111B2 (ja) 1994-12-05 2002-05-27 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法
US5611855A (en) 1995-01-31 1997-03-18 Seh America, Inc. Method for manufacturing a calibration wafer having a microdefect-free layer of a precisely predetermined depth
US5788763A (en) 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
US5593494A (en) 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
JP3085146B2 (ja) 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
JP3381816B2 (ja) 1996-01-17 2003-03-04 三菱住友シリコン株式会社 半導体基板の製造方法
KR100240023B1 (ko) 1996-11-29 2000-01-15 윤종용 반도체 웨이퍼 열처리방법 및 이에 따라 형성된 반도체 웨이퍼
US6045610A (en) * 1997-02-13 2000-04-04 Samsung Electronics Co., Ltd. Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnance
DE19707514C2 (de) 1997-02-25 2002-09-26 Eupec Gmbh & Co Kg Halbleitermodul
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
DE69841714D1 (de) 1997-04-09 2010-07-22 Memc Electronic Materials Silicium mit niedriger Fehlerdichte und idealem Sauerstoffniederschlag
JP3144631B2 (ja) 1997-08-08 2001-03-12 住友金属工業株式会社 シリコン半導体基板の熱処理方法
TW429478B (en) 1997-08-29 2001-04-11 Toshiba Corp Semiconductor device and method for manufacturing the same
JP3346249B2 (ja) 1997-10-30 2002-11-18 信越半導体株式会社 シリコンウエーハの熱処理方法及びシリコンウエーハ
JPH11150119A (ja) 1997-11-14 1999-06-02 Sumitomo Sitix Corp シリコン半導体基板の熱処理方法とその装置
US6336968B1 (en) * 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers

Also Published As

Publication number Publication date
CN1181523C (zh) 2004-12-22
DE69937803D1 (de) 2008-01-31
JP4448547B2 (ja) 2010-04-14
US6709511B2 (en) 2004-03-23
EP1114441B1 (de) 2007-12-19
WO2000014776A3 (en) 2000-08-24
EP2261958A3 (de) 2010-12-22
JP2003524874A (ja) 2003-08-19
KR20010073067A (ko) 2001-07-31
EP1114441A2 (de) 2001-07-11
KR100770190B1 (ko) 2007-10-25
WO2000014776A2 (en) 2000-03-16
US20020189528A1 (en) 2002-12-19
US20020000185A1 (en) 2002-01-03
US6336968B1 (en) 2002-01-08
EP2261958A2 (de) 2010-12-15
JP2009094533A (ja) 2009-04-30
CN1319253A (zh) 2001-10-24
EP2261958B1 (de) 2013-04-24
US6432197B2 (en) 2002-08-13

Similar Documents

Publication Publication Date Title
DE69937803T2 (de) Verfahren zur herstellung eines czochralski silizium wafers ohne sauerstoffniederschlag
DE69817365T2 (de) Sauerstoffausdiffusionsloses sauerstoff-ausfällungsverfahren in siliziumwafer
DE69928434T2 (de) Wärmebehandelte siliziumplättchen mit verbesserter eigengetterung
DE69933777T2 (de) Verfahren zur herstellung von einem silizium wafer mit idealem sauerstoffausfällungsverhalten
EP0328048B1 (de) Herstellung von Halbleiterscheiben mit verbesserter Kontrolle der Innenstörstellen
DE102012214085B4 (de) Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
DE10227141B4 (de) Verfahren zur Herstellung eines Siliziumwafers mit einer denudierten Zone und damit hergestellter Siliziumwafer
DE10055648B4 (de) Verfahren zur Herstellung eines Siliziumwafers mit gesteuerter Störstellenverteilung und damit hergestellter Siliziumwafer
EP3248215B1 (de) Epitaktisch beschichtete halbleiterscheibe und verfahren zur herstellung einer epitakisch beschichteten halbleiterscheibe
DE102008022747A1 (de) Silicium-Einkristall-Wafer und Verfahren zur Herstellung
DE112013005512T5 (de) Herstellung von Wafern mit hoher Präzipitatdichte durch Aktivierung von inaktiven Sauerstoffpräzipationskeimen durch Hitzebehandlung
US4564416A (en) Method for producing a semiconductor device
DE19924649A1 (de) Halbleiterscheibe mit Kristallgitter-Defekten und Verfahren zur Herstellung derselben
DE102016114940B4 (de) Thermisches Verarbeitungsverfahren für einen Wafer
EP1914796B1 (de) Verfahren zur Herstellung eines Czochralski-Siliziumwafers ohne Sauerstoffniederschlag
DD251855A1 (de) Verfahren zum herstellen stabiler silicium-halbleiterscheiben
DD155569A1 (de) Verfahren zur ausbeuteerhoehung elektronischer bauelemente auf sauerstoffreichen si-substratscheiben
DE102008061519A1 (de) Verfahren zur Herstellung einer Halbleiterscheibe aus Silizium mit internem Getter
DD298713A5 (de) Verfahren zur erzeugung oberflaechennaher defektschichten in cz-siliziumscheiben

Legal Events

Date Code Title Description
8364 No opposition during term of opposition