JP4448547B2 - 非酸素析出性のチョクラルスキーシリコンウエハの製造方法 - Google Patents

非酸素析出性のチョクラルスキーシリコンウエハの製造方法 Download PDF

Info

Publication number
JP4448547B2
JP4448547B2 JP2008314569A JP2008314569A JP4448547B2 JP 4448547 B2 JP4448547 B2 JP 4448547B2 JP 2008314569 A JP2008314569 A JP 2008314569A JP 2008314569 A JP2008314569 A JP 2008314569A JP 4448547 B2 JP4448547 B2 JP 4448547B2
Authority
JP
Japan
Prior art keywords
wafer
oxygen
temperature
item
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008314569A
Other languages
English (en)
Other versions
JP2009094533A (ja
Inventor
ロバート・ジェイ・ファルスター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SunEdison Inc
Original Assignee
MEMC Electronic Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MEMC Electronic Materials Inc filed Critical MEMC Electronic Materials Inc
Publication of JP2009094533A publication Critical patent/JP2009094533A/ja
Application granted granted Critical
Publication of JP4448547B2 publication Critical patent/JP4448547B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • C30B15/206Controlling or regulating the thermal history of growing the ingot
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、一般的には、電子部品を製造する際に使用される半導体材料基板、特に、シリコンウエハの製造に関する。より詳細には、本発明は、チョクラルスキー単結晶シリコンウエハを処理して、存在する酸素クラスターおよび酸素析出物を溶解し、同時にその後の酸素析出熱処理のときにそれらの形成を防止する方法に関する。
半導体電子部品のほとんどの製造方法の出発物質である単結晶シリコンは一般に、単一種結晶を溶融シリコンに浸漬し、次に遅い引き上げによって成長させる、いわゆるチョクラルスキー法によって製造される。溶融シリコンは石英ルツボに装填されるので、種々の不純物、主に酸素、によって汚染される。溶融塊の温度におけるシリコン中の酸素の溶解度および凝固シリコンにおける酸素の事実上の偏析係数によって測定されるある濃度に酸素が到達するまで、シリコン溶融塊の温度において、酸素が結晶格子に入る。そのような濃度は、電子デバイス製造プロセスに一般的な温度における固体シリコン中の酸素の溶解度より大きい。結晶が溶融塊から成長し冷却し、従ってその中の酸素の溶解度が急速に減少し、それによって、得られるスライスまたはウエハにおいて酸素が過飽和濃度において存在する。
電子デバイスを製造する際に典型的に用いられる熱処理サイクルのときに、酸素析出物の核形成中心が形成され、最終的には大きな酸素クラスターまたは酸素析出に成長することがある。そのような析出物がウエハの活性なデバイス領域に存在することによって、デバイスの働きが損なわれ得る。歴史的には、この問題を解決するために、電子デバイスの製造プロセスには、(一般には「デニューデッドゾーン」または「無析出物領域」と呼ばれる)酸素析出を含まない帯域または領域をウエハの表面近くに有するシリコンを製造することを目的とした一連の工程が含まれていた。デニューデッドゾーンは、例えば、(a)高温(>1100℃)において不活性雰囲気中で少なくとも約4時間にわたる酸素の外方拡散熱処理、(b)低温(600℃〜750℃)での酸素析出物核形成、および(c)高温(1000℃〜1150℃)での酸素析出物(SiO)の成長などの高温−低温−高温の熱系列で形成させることができる。例えば、F.Shimura、半導体シリコン結晶技術(Academic Press,Inc.、San Diego、California(1989年)、361頁〜367頁)およびそれに引用される参考文献を参照。
しかし、最近では、DRAM製造方法のような先進の電子デバイス製造方法が、高温プロセス段階の使用を最少限にするようになってきている。これらのプロセスには、高温プロセス段階をまだ使用して、デニューデッドゾーンを形成しているものもあるが、そのような材料に対する許容度は非常に低く、商業的に存続できる製品になりえない。他の現在の高度に先進の電子デバイス製造方法は、外部拡散段階を全く含まない。活性デバイス領域における酸素析出に付随する問題の故に、これらの電子デバイス製造者は、工程条件下にウエハのどの位置にも酸素析出物を形成しないシリコンウエハを使用しなければならない。
従って、デバイスを製造する前に、シリコンウエハ中に存在する酸素クラスターまたは酸素析出物を、ウエハにおける酸素析出物の将来の形成が防止されるような方式で溶解させ得る方法が求められている。
従って、本発明の目的には下記のことが含まれる:酸素クラスターおよび酸素析出物が溶解されているチョクラルスキー単結晶シリコンウエハならびにその製造方法を提供すること;および酸素析出熱処理に供されたときに酸素析出物または酸素クラスターが形成されないそのようなウエハを提供すること。
従って、簡単に記載すると、本発明は、チョクラルスキー単結晶シリコンウエハを急速アニーリング装置において熱処理する方法であって、酸素クラスターを溶解し、かつその後の熱処理工程から生じる将来の析出物形成を防止するための熱処理方法に関する。この方法は、ウエハを、少なくとも約1150℃の温度で、少なくとも1000ppmaの酸素濃度を有する雰囲気中で熱処理して、存在する酸素クラスターを溶解させて、酸素析出熱処理に供されたときに酸素析出物が形成され得ないウエハを得ることを含む。
本発明はさらに、チョクラルスキー単結晶シリコンウエハを熱処理する方法であって、酸素析出物または酸素クラスターを溶解し、かつその後の熱処理工程から生じる将来の析出物形成を防止するための熱処理方法に関する。この方法は、ウエハを急速アニーリング装置において少なくとも約1150℃の温度で熱処理して、存在する酸素クラスターまたは酸素析出物を溶解すること、および熱処理されたウエハの約950℃未満の温度への冷却速度を制御して、酸素析出熱処理に供されたときに酸素析出物が形成され得ないウエハを得ることを含む。
本発明はなおさらに、チョクラルスキー単結晶シリコンウエハを熱処理する方法であって、酸素析出物または酸素クラスターを溶解し、かつその後の熱処理工程から生じる将来の析出物形成を防止するための熱処理方法に関する。この方法は、ウエハを、急速アニーリング装置において、少なくとも約1150℃の温度で、雰囲気中で熱処理して、存在する酸素クラスターまたは酸素析出物を溶解することを含む。熱処理されたウエハは、次いで、約950℃〜1150℃の間の温度に、約20℃/秒を超える速度で冷却され、その後、約950℃〜1150℃の間の温度で熱アニーリング処理され、酸素析出熱処理に供されたときに酸素析出物が形成され得ないウエハにされる。
本発明の他の目的および特徴は、本明細書中下記において一部が明らかであり、一部が示されている。
本発明の方法により、酸素析出物または酸素クラスターならびにこれらの析出物が関連する他の欠陥の濃度が低下した単結晶シリコンウエハを得るための手段が提供される。さらに、本発明の方法により、本質的に任意のその後の酸素析出熱処理(例えば、800℃の温度で4時間、および次いで、1000℃で16時間にわたるウエハのアニーリング処理)のときに酸素の析出物が形成されないウエハが得られる。従って、本発明の方法は、大きな酸素クラスターおよびある種の酸素誘導積層欠陥(「OISF」)核などの様々な以前から存在する欠陥をウエハ全域で消滅または溶解させるように作用する。ウエハに残存する溶解した酸素は、ウエハが酸素析出熱処理に供された場合でも、析出しない。
本発明の方法の出発材料は、従来のチョクラルスキー(Czochralski)結晶成長法に従って成長させた単結晶インゴットからスライスされた単結晶ウエハである。そのような方法は、標準的なシリコンスライス技術、ラップ処理(lapping)技術、エッチング技術および研磨技術と同様に、例えば、F.Shimura、Semiconductor Silicon Crystal Technology、Academic Press(1989)、およびSilicon Chemical Etching(J.Grabmaier編)Springer-Verlag、New York(1982)に開示されている(これらは参考として本明細書中に援用される)。シリコンウエハは、研磨されたシリコンウエハ、あるいはラップ処理およびエッチングが行われた非研磨のシリコンウエハであり得る。さらに、ウエハは、優勢な真性の点欠陥として空孔または自己格子間原子の点欠陥を有し得る。例えば、ウエハは、中心から縁まで空孔が優勢に存在するか、中心から縁まで自己格子間原子が優勢に存在するか、あるいは、軸対称的な環状の自己格子間原子優勢材によって囲まれた空孔優勢材の中心コアを含有し得る。
チョクラルスキー成長シリコンは、典型的には、約5×1017原子/cm〜約9×1017原子/cm(ASTM標準F-121-83)の範囲内の酸素濃度を有する。ウエハの酸素析出挙動は、本質的に本発明の方法によって消去されない(すなわち、ウエハは、酸素析出熱処理に付された場合にさえ、本質的に非酸素析出性にされる。)ので、出発ウエハの酸素濃度は、チョクラルスキープロセスによって到達可能な範囲内の任意の濃度またはその範囲外の任意の濃度でさえあり得る。シリコンの融点(約1410℃)温度から約750℃〜約350℃の範囲への単結晶シリコンインゴットの冷却速度に依存して、酸素析出物の核形成中心が、ウエハがスライスされる単結晶シリコンインゴットに形成し得る。
出発材料におけるこのような核形成中心の有無は本発明にとって重要でない。しかし、好ましくは、これらの中心は、本発明の急速熱アニーリング熱処理によって溶解させることができる。
本発明の方法により、単結晶シリコンウエハは、ウエハが高い温度に加熱される熱処理工程に最初に供される。好ましくは、この熱処理工程は、ウエハを目標温度まで急速に加熱して、その温度で比較的短時間にわたってアニーリングする急速熱アニーリング装置において行われる。一般に、ウエハは、1150℃を超える温度に、好ましくは少なくとも1175℃の温度に、より好ましくは少なくとも約1200℃の温度に、そして最も好ましくは約1200℃〜1275℃の間の温度に供される。ウエハは、一般には、このような温度で、少なくとも1秒間、典型的には少なくとも数秒間(例えば、3秒間)、好ましくは数十秒間(例えば、20秒間、30秒間、40秒間または50秒間)、そして以前から存在する欠陥に応じて、(市販されている急速熱アニーリング装置の限界に近い)約60秒までの範囲であり得る時間にわたって維持される。
急速熱アニーリング処理は、ウエハが高出力光源の列によって個々に加熱される多数の市販の急速熱アニーリング(「RTA」)処理炉のいずれかで行うことができる。RTA炉は、シリコンウエハを急速に加熱することができる。例えば、RTA炉は、ウエハを室温から1200℃まで数秒間で加熱することができる。そのような市販のRTA炉の1つは、AG Associates(Mountain View、CA)から入手できるモデル610炉である。
1150℃を超える温度でウエハを熱処理することによって、様々な以前から存在する酸素クラスターおよびOISF核の溶解が生じる。さらに、そのような熱処理により、ウエハにおける結晶格子の空孔の数密度が増大する。
今日までに得られた情報により、ある種の酸素関連の欠陥(例えば、環状酸化誘導積層欠陥(OISF)など)は、高濃度の空孔の存在によって触媒された高温で核形成される酸素凝集物であることが示唆されている。さらに、空孔が多い領域において、酸素のクラスター化が、酸素析出物の核形成中心が不足している領域に挙動がより類似している空孔濃度が低い領域とは対照的に、高い温度で急速に生じると考えられている。従って、酸素の析出挙動は空孔濃度によって影響を受けるので、熱処理ウエハにおける空孔の密度数は、その後の酸素析出熱処理における酸素の析出を避けるために本発明の方法で制御される。
本発明の方法の第1の実施形態において、熱処理されたウエハの空孔濃度は、少なくとも部分的には、熱処理が行われる雰囲気を制御することによって制御される。今日までに得られた実験的証拠は、著量の酸素が存在することにより、熱処理されたウエハの空孔濃度が抑制されることを示唆している。何らかの特定の理論にとらわれるものではないが、酸素存在下での急速熱アニーリング処理はシリコン表面の酸化をもたらし、その結果として、シリコンの自己格子間原子の内側への流れが生じるように作用すると考えられている。自己格子間原子のこの内側への流れは、表面で始まり、その後、内側に移動する再結合を生じさせることによって空孔濃度プロファイルを徐々に変化させる効果を有している。
その機構にかかわらず、急速熱アニーリング工程は、本発明の方法の第1の実施形態においては酸素含有雰囲気の存在下で行われる。すなわち、アニーリングは、酸素ガス(O)、水蒸気、または曝されたシリコン表面を酸化し得る酸素含有化合物ガスを含有する雰囲気のもとで行われる。従って、雰囲気は、全体が酸素または酸素化合物からなってもよく、あるいはアルゴンなどの非酸化性ガスをさらに含んでもよい。しかし、雰囲気が完全に酸素でない場合、雰囲気は、少なくとも約0.001気圧(atm)(すなわち、1,000百万部率原子(ppma))の酸素分圧を含有することが好ましいことに留意しなければならない。より好ましくは、雰囲気中の酸素分圧は少なくとも0.002atm(2,000ppma)であり、さらにより好ましくは0.005atm(5,000ppma)であり、さらにより好ましくは0.01atm(10,000ppma)である。
真性の点欠陥(空孔およびシリコンの自己格子間原子)は、温度に依存した拡散速度で単結晶シリコンに拡散し得る。従って、真性の点欠陥の濃度プロファイルは、温度を関数とする再結合速度、および真性の点欠陥の拡散性の関数である。例えば、真性の点欠陥は、ウエハが急速熱アニーリング工程でアニーリングされる温度の近傍における温度では比較的移動しやすいが、700℃もの温度においては、商業的で実用的な任意の時間では本質的に移動し得ない。今日までに得られた実験的証拠により、空孔の有効拡散速度は、約700℃よりも低い温度ではかなり遅いこと、そして、おそらくは800℃、900℃または1,000℃でさえも、空孔は、商業的で実用的な任意の時間では移動し得ないと見なされ得ることが示唆されている。
従って、本発明の第2の実施形態においては、熱処理されたウエハの空孔濃度は、空孔が比較的移動しやすい温度範囲へのウエハの冷却速度を制御することによって少なくとも部分的には制御される。ウエハの温度がこの温度範囲に低下するときに、空孔はウエハの表面まで拡散して消滅する。従って、ウエハがこの範囲の温度で維持される時間の長さおよび温度の高さに依存した変化度を有する空孔濃度プロファイルの変化が得られる。一般に、温度が高く、拡散時間が長いほど、拡散は大きくなる。一般に、アニーリング温度から、空孔が実際上移動しなくなる温度(例えば、約950℃)までの平均冷却速度は、好ましくは20℃/秒以下であり、より好ましくは約10℃/秒以下であり、さらにより好ましくは約5℃/秒以下である。
あるいは、高温アニーリング後のウエハの温度は、約1150℃未満の温度で、しかし約950℃よりも高い温度に(例えば、約20℃/秒よりも大きな速度で)急速に下げられ、保持温度に依存する時間にわたって保つことができる。例えば、1150℃付近の温度の場合には、数秒(例えば、少なくとも約2秒、3秒、4秒、6秒またはそれ以上)で充分であるが、950℃付近の温度の場合には、数分(例えば、少なくとも約2分、3分、4分、6分またはそれ以上)が、空孔濃度を充分に低下させるために必要とされ得る。
ウエハが、結晶格子の空孔が単結晶シリコン内で比較的移動しやすい温度範囲の外側の温度に冷却されると、冷却速度は、ウエハの析出特性に大きく影響しないようであり、従って、あまり重要でないようである。
都合よいことに、冷却工程は、加熱工程が行われる同じ雰囲気中で行うことができる。好適な雰囲気には、例えば、窒化物形成雰囲気(すなわち、窒素ガス(N)、または曝されたシリコン表面に窒化物を形成し得るアンモニアなどの窒素含有化合物ガスを含有する雰囲気);酸化性(酸素含有)雰囲気;非酸化性で窒化物非形成性の雰囲気(例えば、アルゴン、ヘリウム、ネオン、二酸化炭素など)およびこれらの組合せが含まれる。
本発明の方法において用いられる急速熱アニーリングにより、ウエハの前表面および後表面の表面からの少量の酸素の外方拡散が生じ得る一方で、得られた熱処理ウエハは、シリコン表面からの距離を関数とする実質的に一様な格子間酸素濃度を有する。例えば、熱処理されたウエハは、ウエハの中心から、シリコン表面の約15ミクロン以内のウエハ領域まで実質的に一様な濃度の格子間酸素を有する。より好ましくは、シリコンの中心から、シリコン表面の約10ミクロン以内のウエハ領域まである。さらにより好ましくは、シリコンの中心から、シリコン表面の約5ミクロン以内のウエハ領域まである。最も好ましくは、シリコンの中心から、シリコン表面の約3ミクロン以内のウエハ領域まである。これに関連して、実質的に一様な酸素濃度とは、酸素濃度の変動が約50%以下、好ましくは約20%以下、最も好ましくは約10%であることを意味するものとする。
上記を参照して、本発明のいくつかの目的が達成されていることが理解される。様々な変化が、本発明の範囲から逸脱することなく上記の組成物または方法においてなされ得るので、上記の説明に含まれるすべての事項は例示的であり、限定的な意味ではないものとする。
尚、本願の発明の好ましい態様には、以下の各事項が含まれる。
[事項1]チョクラルスキー単結晶シリコンウエハを熱処理して酸素析出物を溶解することによって、非酸素析出性のチョクラルスキー単結晶シリコンウエハを製造する方法であって、前記ウエハを、急速熱アニーリング装置において、少なくとも1150℃の温度へ、少なくとも1000ppmaの酸素濃度を有する雰囲気中で熱処理して、後の酸素析出熱処理において酸素析出物の形成を防止するように結晶格子の空孔濃度を制御することを含んでなる方法。
[事項2]前記ウエハを約1200℃〜約1275℃の間の温度で熱処理する、事項1に記載の方法。
[事項3]前記雰囲気は酸素濃度が少なくとも約2000ppmaである、事項1または2に記載の方法。
[事項4]前記雰囲気は酸素濃度が少なくとも約5000ppmaである、事項1または2に記載の方法。
[事項5]前記雰囲気は酸素濃度が少なくとも約10,000ppmaである、事項1または2に記載の方法。
[事項6]前記ウエハを少なくとも約20秒間熱処理する、事項1または2に記載の方法。
[事項7]前記ウエハを少なくとも約40秒間熱処理する、事項1または2に記載の方法。
[事項8]非酸素析出性のチョクラルスキー単結晶シリコンウエハを製造する方法であって、前記ウエハを急速熱アニーリング装置において少なくとも1150℃の温度へ熱処理して、存在する酸素クラスターおよび酸素析出物を溶解すること、および前記熱処理中に達成された最高温度から950℃未満の温度への冷却速度を制御して、単結晶シリコンにおける空孔の数密度を、前記ウエハが酸素析出熱処理に供されたときに、酸素析出物が前記熱処理ウエハに形成されないような値に減らすことを含んでなる方法。
[事項9]前記ウエハを約1200℃〜約1275℃の間の温度で熱処理する、事項8に記載の方法。
[事項10]前記冷却速度を、熱処理時に達成される最高温度から約900℃の温度までの間で制御する、事項8に記載の方法。
[事項11]前記冷却速度は約20℃/秒未満である、事項8、9または10に記載の方法。
[事項12]前記冷却速度は約10℃/秒未満である、事項8、9または10に記載の方法。
[事項13]前記冷却速度は約5℃/秒未満である、事項8、9または10に記載の方法。
[事項14]前記ウエハを窒化物形成雰囲気中で冷却する、事項8、9または10に記載の方法。
[事項15]前記ウエハを酸化性雰囲気中で冷却する、事項8、9または10に記載の方法。
[事項16]前記ウエハを、窒化物非形成性で非酸化性の雰囲気中で冷却する、事項8、9または10に記載の方法。
[事項17]酸素クラスターを溶解し、かつ酸素析出熱処理から生じる将来の析出物形成を防止するために、チョクラルスキー単結晶シリコンウエハを熱処理する方法であって、
前記ウエハを少なくとも約1150℃の温度で急速熱アニーリング装置において熱処理して、以前から存在する酸素クラスターを溶解すること;
前記熱処理ウエハを、約20℃/秒を超える速度で、約950℃〜1150℃の間の温度に冷却すること;および
前記冷却ウエハを、約950℃よりも低い温度に前記ウエハが冷却される前に前記冷却ウエハにおける結晶格子の空孔の数密度を低下させるのに充分な時間にわたって、約950℃〜約1150℃の間の温度で熱アニーリング処理して、酸素析出熱処理に供されたときに酸素析出物が形成され得ないウエハを得ること
を含んでなる方法。
[事項18]前記ウエハを約1200℃〜約1275℃の間の温度で熱処理する、事項17に記載の方法。
[事項19]前記冷却ウエハを約950℃の温度で約2分間熱アニーリング処理する、事項17または18に記載の方法。
[事項20]前記冷却ウエハを約950℃の温度で約6分間熱アニーリング処理する、事項17または18に記載の方法。
[事項21]前記冷却ウエハを約1150℃の温度で約2秒間熱アニーリング処理する、事項17または18に記載の方法。
[事項22]前記冷却ウエハを約1150℃の温度で約6秒間熱アニーリング処理する、事項17または18に記載の方法。

Claims (6)

  1. 酸素クラスターを溶解し、かつ酸素析出熱処理から生じる将来の析出物形成を防止するために、チョクラルスキー単結晶シリコンウエハを熱処理する方法であって、
    前記ウエハを速熱アニーリング装置において酸化性雰囲気でかつ少なくとも1150℃の温度で熱処理して、以前から存在する酸素クラスターを溶解すること;
    前記熱処理ウエハを、20℃/秒を超える速度で、950℃〜1150℃の間の温度に冷却すること;および
    前記冷却ウエハを、950℃よりも低い温度に前記ウエハが冷却される前に前記冷却ウエハにおける結晶格子の空孔の数密度を低下させるのに充分な時間にわたって、950℃〜1150℃の間の温度で熱アニーリング処理して、酸素析出熱処理に供されたときに酸素析出物が形成され得ないウエハを得ること
    を含んでなる方法。
  2. 前記ウエハを1200℃〜1275℃の間の温度で熱処理する、請求項1に記載の方法。
  3. 前記冷却ウエハを950℃の温度で2分間熱アニーリング処理する、請求項1または2に記載の方法。
  4. 前記冷却ウエハを950℃の温度で6分間熱アニーリング処理する、請求項1または2に記載の方法。
  5. 前記冷却ウエハを1150℃の温度で2秒間熱アニーリング処理する、請求項1または2に記載の方法。
  6. 前記冷却ウエハを1150℃の温度で6秒間熱アニーリング処理する、請求項1または2に記載の方法。
JP2008314569A 1998-09-02 2008-12-10 非酸素析出性のチョクラルスキーシリコンウエハの製造方法 Expired - Fee Related JP4448547B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US9882298P 1998-09-02 1998-09-02
US09/379,383 US6336968B1 (en) 1998-09-02 1999-08-23 Non-oxygen precipitating czochralski silicon wafers

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000569427A Division JP2003524874A (ja) 1998-09-02 1999-08-25 非酸素析出性のチョクラルスキーシリコンウエハ

Publications (2)

Publication Number Publication Date
JP2009094533A JP2009094533A (ja) 2009-04-30
JP4448547B2 true JP4448547B2 (ja) 2010-04-14

Family

ID=26795148

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2000569427A Pending JP2003524874A (ja) 1998-09-02 1999-08-25 非酸素析出性のチョクラルスキーシリコンウエハ
JP2008314569A Expired - Fee Related JP4448547B2 (ja) 1998-09-02 2008-12-10 非酸素析出性のチョクラルスキーシリコンウエハの製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2000569427A Pending JP2003524874A (ja) 1998-09-02 1999-08-25 非酸素析出性のチョクラルスキーシリコンウエハ

Country Status (7)

Country Link
US (3) US6336968B1 (ja)
EP (2) EP2261958B1 (ja)
JP (2) JP2003524874A (ja)
KR (1) KR100770190B1 (ja)
CN (1) CN1181523C (ja)
DE (1) DE69937803T2 (ja)
WO (1) WO2000014776A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014135498A (ja) * 1998-09-02 2014-07-24 Memc Electron Materials Inc 欠陥密度が低い単結晶シリコンから得られるシリコン・オン・インシュレーター構造体

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
US6336968B1 (en) * 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
WO2001021861A1 (en) * 1999-09-23 2001-03-29 Memc Electronic Materials, Inc. Czochralski process for growing single crystal silicon by controlling the cooling rate
JP2002043318A (ja) * 2000-07-28 2002-02-08 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法
WO2002066714A2 (en) * 2001-01-02 2002-08-29 Memc Electronic Materials, Inc. Process for preparing single crystal silicon having improved gate oxide integrity
WO2002059400A2 (en) 2001-01-26 2002-08-01 Memc Electronic Materials, Inc. Low defect density silicon substantially free of oxidation induced stacking faults having a vacancy-dominated core
WO2002084728A1 (en) * 2001-04-11 2002-10-24 Memc Electronic Materials, Inc. Control of thermal donor formation in high resistivity cz silicon
DE10205084B4 (de) * 2002-02-07 2008-10-16 Siltronic Ag Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe
KR100745309B1 (ko) * 2002-04-10 2007-08-01 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 이상적인 산소 침전 실리콘 웨이퍼에서 디누드 구역깊이를 조절하기 위한 방법
KR20040007025A (ko) * 2002-07-16 2004-01-24 주식회사 하이닉스반도체 반도체 웨이퍼 제조 방법
WO2004073057A1 (ja) * 2003-02-14 2004-08-26 Sumitomo Mitsubishi Silicon Corporation シリコンウェーハの製造方法
KR100531552B1 (ko) * 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
EP1882057A2 (en) * 2005-05-19 2008-01-30 MEMC Electronic Materials, Inc. A high resistivity silicon structure and a process for the preparation thereof
US7485928B2 (en) * 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
EP2412849B1 (en) 2009-03-25 2016-03-23 SUMCO Corporation Silicon wafer and method for manufacturing same
JP5515406B2 (ja) * 2009-05-15 2014-06-11 株式会社Sumco シリコンウェーハおよびその製造方法
DE102010034002B4 (de) 2010-08-11 2013-02-21 Siltronic Ag Siliciumscheibe und Verfahren zu deren Herstellung
CN102605433A (zh) * 2012-01-09 2012-07-25 浙江大学 一种消除掺氮直拉单晶硅片中原生氧沉淀的方法
DE112013005512B4 (de) 2012-11-19 2019-03-28 Globalwafers Co., Ltd. Herstellung von Wafern mit hoher Präzipitatdichte durch Aktivierung von inaktiven Sauerstoffpräzipationskeimen durch Hitzebehandlung
JP6260100B2 (ja) * 2013-04-03 2018-01-17 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
KR101472349B1 (ko) * 2013-05-21 2014-12-12 주식회사 엘지실트론 반도체용 실리콘 단결정 잉곳 및 웨이퍼
US20150118861A1 (en) * 2013-10-28 2015-04-30 Texas Instruments Incorporated Czochralski substrates having reduced oxygen donors
JP5811218B2 (ja) * 2014-03-18 2015-11-11 株式会社Sumco シリコンエピタキシャルウェーハの製造方法
JP5938113B1 (ja) * 2015-01-05 2016-06-22 信越化学工業株式会社 太陽電池用基板の製造方法
CN105470129B (zh) * 2015-12-01 2018-10-16 北京北方华创微电子装备有限公司 一种消除氧热施主对少子扩散长度影响的方法
US10692736B2 (en) 2016-11-14 2020-06-23 Shin-Etsu Chemical Co., Ltd. Method for producing high-photoelectric-conversion-efficiency solar cell and high-photoelectric-conversion-efficiency solar cell
US11695048B2 (en) 2020-04-09 2023-07-04 Sumco Corporation Silicon wafer and manufacturing method of the same
CN114280072B (zh) * 2021-12-23 2023-06-20 宁夏中欣晶圆半导体科技有限公司 单晶硅体内bmd的检测方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583375B2 (ja) 1979-01-19 1983-01-21 超エル・エス・アイ技術研究組合 シリコン単結晶ウエハ−の製造方法
JPS5680139A (en) 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
US4437922A (en) 1982-03-26 1984-03-20 International Business Machines Corporation Method for tailoring oxygen precipitate particle density and distribution silicon wafers
US4548654A (en) 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
US4505759A (en) 1983-12-19 1985-03-19 Mara William C O Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals
US4868133A (en) 1988-02-11 1989-09-19 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
US4851358A (en) 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
JPH039078A (ja) 1989-06-05 1991-01-16 Komatsu Ltd 斜板式ピストンモータ
IT1242014B (it) 1990-11-15 1994-02-02 Memc Electronic Materials Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici.
JP2613498B2 (ja) 1991-03-15 1997-05-28 信越半導体株式会社 Si単結晶ウエーハの熱処理方法
JP2758093B2 (ja) 1991-10-07 1998-05-25 信越半導体株式会社 半導体ウェーハの製造方法
JP2726583B2 (ja) 1991-11-18 1998-03-11 三菱マテリアルシリコン株式会社 半導体基板
JPH05155700A (ja) 1991-12-04 1993-06-22 Nippon Steel Corp 積層欠陥発生核を有するゲッタリングウエハの製造方法および同方法により製造されたシリコンウエハ
JPH0684925A (ja) 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
KR0139730B1 (ko) * 1993-02-23 1998-06-01 사또오 후미오 반도체 기판 및 그 제조방법
US5401669A (en) 1993-05-13 1995-03-28 Memc Electronic Materials, Spa Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers
JPH0786289A (ja) 1993-07-22 1995-03-31 Toshiba Corp 半導体シリコンウェハおよびその製造方法
JP2725586B2 (ja) 1993-12-30 1998-03-11 日本電気株式会社 シリコン基板の製造方法
US5445975A (en) 1994-03-07 1995-08-29 Advanced Micro Devices, Inc. Semiconductor wafer with enhanced pre-process denudation and process-induced gettering
JP2895743B2 (ja) 1994-03-25 1999-05-24 信越半導体株式会社 Soi基板の製造方法
JPH07321120A (ja) 1994-05-25 1995-12-08 Komatsu Electron Metals Co Ltd シリコンウェーハの熱処理方法
JP3458342B2 (ja) 1994-06-03 2003-10-20 コマツ電子金属株式会社 シリコンウェーハの製造方法およびシリコンウェーハ
JPH0845944A (ja) 1994-07-29 1996-02-16 Sumitomo Sitix Corp シリコンウェーハの製造方法
JP2874834B2 (ja) 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
JPH0845947A (ja) 1994-08-03 1996-02-16 Nippon Steel Corp シリコン基板の熱処理方法
JP3285111B2 (ja) 1994-12-05 2002-05-27 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法
US5611855A (en) 1995-01-31 1997-03-18 Seh America, Inc. Method for manufacturing a calibration wafer having a microdefect-free layer of a precisely predetermined depth
US5788763A (en) 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
US5593494A (en) 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
JP3085146B2 (ja) 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
JP3381816B2 (ja) 1996-01-17 2003-03-04 三菱住友シリコン株式会社 半導体基板の製造方法
KR100240023B1 (ko) 1996-11-29 2000-01-15 윤종용 반도체 웨이퍼 열처리방법 및 이에 따라 형성된 반도체 웨이퍼
US6045610A (en) * 1997-02-13 2000-04-04 Samsung Electronics Co., Ltd. Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnance
DE19707514C2 (de) 1997-02-25 2002-09-26 Eupec Gmbh & Co Kg Halbleitermodul
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
MY135749A (en) 1997-04-09 2008-06-30 Memc Electronic Materials Process for producing low defect density, ideal oxygen precipitating silicon
JP3144631B2 (ja) 1997-08-08 2001-03-12 住友金属工業株式会社 シリコン半導体基板の熱処理方法
TW429478B (en) 1997-08-29 2001-04-11 Toshiba Corp Semiconductor device and method for manufacturing the same
JP3346249B2 (ja) 1997-10-30 2002-11-18 信越半導体株式会社 シリコンウエーハの熱処理方法及びシリコンウエーハ
JPH11150119A (ja) 1997-11-14 1999-06-02 Sumitomo Sitix Corp シリコン半導体基板の熱処理方法とその装置
US6336968B1 (en) * 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014135498A (ja) * 1998-09-02 2014-07-24 Memc Electron Materials Inc 欠陥密度が低い単結晶シリコンから得られるシリコン・オン・インシュレーター構造体

Also Published As

Publication number Publication date
EP1114441B1 (en) 2007-12-19
US20020000185A1 (en) 2002-01-03
US6336968B1 (en) 2002-01-08
DE69937803D1 (de) 2008-01-31
JP2003524874A (ja) 2003-08-19
CN1319253A (zh) 2001-10-24
EP2261958A3 (en) 2010-12-22
US6709511B2 (en) 2004-03-23
KR100770190B1 (ko) 2007-10-25
JP2009094533A (ja) 2009-04-30
WO2000014776A3 (en) 2000-08-24
KR20010073067A (ko) 2001-07-31
EP1114441A2 (en) 2001-07-11
WO2000014776A2 (en) 2000-03-16
US20020189528A1 (en) 2002-12-19
EP2261958A2 (en) 2010-12-15
CN1181523C (zh) 2004-12-22
EP2261958B1 (en) 2013-04-24
US6432197B2 (en) 2002-08-13
DE69937803T2 (de) 2008-12-04

Similar Documents

Publication Publication Date Title
JP4448547B2 (ja) 非酸素析出性のチョクラルスキーシリコンウエハの製造方法
US6896728B2 (en) Process for producing low defect density, ideal oxygen precipitating silicon
KR100581305B1 (ko) 저결함 밀도 단결정 실리콘으로부터의 soi 구조체
US6579779B1 (en) Process for the preparation of an ideal oxygen precipitating silicon wafer having an asymmetrical vacancy concentration profile capable of forming an enhanced denuded zone
US6686260B2 (en) Process for producing thermally annealed wafers having improved internal gettering
EP1914796B1 (en) Method of forming non-oxygen precipitating Czochralski silicon wafers
EP1624482B1 (en) Thermally annealed silicon wafers having improved intrinsic gettering

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090114

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091117

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130129

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4448547

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140129

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees