KR100770168B1 - Fabricating method for circuit board - Google Patents

Fabricating method for circuit board Download PDF

Info

Publication number
KR100770168B1
KR100770168B1 KR1020060091277A KR20060091277A KR100770168B1 KR 100770168 B1 KR100770168 B1 KR 100770168B1 KR 1020060091277 A KR1020060091277 A KR 1020060091277A KR 20060091277 A KR20060091277 A KR 20060091277A KR 100770168 B1 KR100770168 B1 KR 100770168B1
Authority
KR
South Korea
Prior art keywords
circuit
insulating
conductive material
substrate manufacturing
mold
Prior art date
Application number
KR1020060091277A
Other languages
Korean (ko)
Inventor
조석현
민병렬
유제광
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060091277A priority Critical patent/KR100770168B1/en
Application granted granted Critical
Publication of KR100770168B1 publication Critical patent/KR100770168B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via

Abstract

A method for manufacturing a PCB(Printed Circuit Board) is provided to reduce a manufacturing cost of the circuit board by simplifying a manufacturing process for the PCB. A rapid prototyping system is used to form a circuit structure having a circuit pattern(13) from a conductive material. The circuit structure is inserted into a mold and an insulation material is condensed between the circuit patterns. The circuit structure is detached from the mold. A portion of the circuit pattern is exposed to form a pad. The circuit structure is a 3-dimensional structure, in which plural layers are laminated. The conductive material is metal. The circuit structure is formed using a selective laser sintering process.

Description

회로기판 제조방법{FABRICATING METHOD FOR CIRCUIT BOARD}Circuit board manufacturing method {FABRICATING METHOD FOR CIRCUIT BOARD}

도 1은 본 발명의 일 측면에 따른 회로기판 제조방법에서 레이저 프로토타이핑 시스템을 이용하여 제작한 회로 구조물의 개략도.1 is a schematic diagram of a circuit structure fabricated using a laser prototyping system in a circuit board manufacturing method according to an aspect of the present invention.

도 2는 도 1의 회로 구조물을 금형에 삽입하기 전의 상태를 도시한 개략도.FIG. 2 is a schematic diagram showing a state before inserting the circuit structure of FIG. 1 into a mold. FIG.

도 3은 금형의 내부에 회로 구조물을 삽입한 후 고정한 상태를 도시한 개략도.Figure 3 is a schematic diagram showing a fixed state after inserting the circuit structure inside the mold.

도 4는 회로 구조물 사이에 절연 물질을 충진한 상태를 도시한 개략도.4 is a schematic view showing a state in which insulating material is filled between circuit structures.

도 5는 회로 구조물을 금형으로부터 분리한 후 절연 물질의 일부를 제거하여 패드부를 형성한 상태를 도시한 개략도.5 is a schematic view showing a state in which a pad portion is formed by removing a portion of an insulating material after separating a circuit structure from a mold;

도 6은 본 발명의 다른 측면에 따른 회로기판 제조방법에서 레이저 프로토타이핑 시스템을 이용하여 제작한 절연 구조물의 개략도.6 is a schematic view of an insulating structure fabricated using a laser prototyping system in a circuit board manufacturing method according to another aspect of the present invention.

도 7은 도 6에 도시된 절연 구조물에 전도성 물질을 충진한 상태를 도시한 개략도.7 is a schematic view showing a state in which a conductive material is filled in the insulating structure shown in FIG.

도 8은 도 7에서 절연 구조물에 대해 표면 처리를 수행한 상태를 도시한 개략도.FIG. 8 is a schematic view showing a state in which surface treatment is performed on the insulating structure in FIG. 7. FIG.

<도면 부호의 설명><Description of Drawing>

10, 30 회로 기판 11 회로 구조물10, 30 circuit board 11 circuit structure

13, 33 회로 패턴 15, 35 층간 연결부13, 33 Circuit Pattern 15, 35 Interlayer Connections

17 돌기 19 금형17 turning 19 mold

21 홈 23 커버21 groove 23 cover

25 절연물질 27 패드부25 Insulation material 27 Pad

29, 41 금도금층 31 절연 구조물29, 41 gold-plated layer 31 insulation structure

37 전도성 물질37 conductive material

본 발명은 회로기판 제조방법에 관한 것이다. The present invention relates to a circuit board manufacturing method.

종래의 회로기판 특히 인쇄회로기판(Printed Circuit Board)은 페놀 수지, 에폭시-글라스 수지, 테프론-글라스 수지 등과 같은 소재로 된 절연체 판 위에 집적회로, 컨덴서, 저항 등의 부품을 실장할 수 있도록 배선도 모양으로 전기 도체 회로를 형성한 것을 말한다. 간단한 전자 기기에는 단면 회로기판을 사용하고 있으나, 최근에는 양면에 회로를 형성하고 스루 홀(through hole)을 통해서 이들을 상호 연결한 양면 회로기판 또는 다층 회로기판을 사용하고 있다.Conventional printed circuit boards (especially printed circuit boards) are shaped like wiring diagrams for mounting components such as integrated circuits, capacitors, and resistors on insulator plates made of materials such as phenolic resins, epoxy-glass resins, and Teflon-glass resins. Refers to the formation of an electrical conductor circuit. Simple electronic devices use single-sided circuit boards, but recently, double-sided circuit boards or multilayer circuit boards are used in which circuits are formed on both sides and interconnected through through holes.

종래의 회로기판 제조방법은 절연체 판 위에 수 ㎛ 내지 수십 ㎛의 두께를 갖는 구리막이 적층된 클래딩 원판을 사용하는 것으로서, 상기 클래딩 원판을 전처 리 하는 단계, 스루 홀 가공 단계, 무전해 도금 단계, 회로 인쇄 단계, 에칭 단계, 그리고 후처리 단계 등을 포함한다. Conventional circuit board manufacturing method is to use a cladding disc laminated with a copper film having a thickness of several μm to several tens of μm on the insulator plate, pre-processing the cladding disc, through hole processing step, electroless plating step, circuit A printing step, an etching step, and a post-treatment step.

전처리 단계는 클래딩된 원판을 절단하여 본격적인 회로기판 제조 공정을 준비하는 단계이다. 전처리 단계에서 적당한 크기로 절단된 클래딩 원판에 드릴을 이용하여 스루 홀을 천공한다. 그 후 무전해 도금으로 상기 단계에서 형성된 스루 홀 표면에 1~3㎛의 구리 박막을 형성하여 전기 동도금을 가능하게 한다. The pretreatment step is to prepare a full-scale circuit board manufacturing process by cutting the cladding disc. In the pretreatment step, through holes are drilled into the cladding discs cut to the appropriate size. Thereafter, by electroless plating, a copper thin film having a thickness of 1 to 3 μm is formed on the surface of the through hole formed in the above step to enable electrocopper plating.

회로 인쇄 단계는 클래딩 원판 위에 감광성 필름을 입힌 후 노광 및 현상을 실시하여 미리 설계된 배선도의 구리 회로 부분과 스루 홀의 부분을 제외한 나머지 부분을 마스킹 한 후 전기 동도금으로 스루 홀에 5~30㎛ 두께의 동박을 형성하고 그 위에 솔더 도금이나 니켈 또는 금 도금을 하여 회로 부분의 동박을 보호하는 보호막을 입힌다. In the circuit printing step, a photosensitive film is coated on the cladding disc, followed by exposure and development to mask the copper circuit portion and the through hole portion of the predesigned wiring diagram, and then the copper foil having a thickness of 5 to 30 μm in the through hole by electroplating. And a protective film to protect the copper foil of the circuit part by solder plating or nickel or gold plating on it.

그리고 에칭 단계에서는 감광성 필름 마스킹을 박리하고 염화제이철 등으로 회로 이외 부분의 구리막을 에칭하여 회로 배선 부분만 남게 하고 솔더 도금을 입혔을 경우 솔더 도금을 박리해 낸다. 또한 후처리 단계에서는 중간 검사, 외형 가공, 최종 검사 등을 거쳐 회로기판을 완성한다. In the etching step, the photosensitive film masking is peeled off, and the copper film in the portion other than the circuit is etched with ferric chloride to leave only the circuit wiring portion, and the solder plating is peeled off when solder plating is applied. In the post-processing step, the circuit board is completed through intermediate inspection, external machining, and final inspection.

그러나 상기와 같은 종래의 회로기판 제조방법에서 무전해 도금, 전기 동도금 및 에칭 단계는 화학 약품을 이용하는 습식공정이다. 즉, 무전해 도금 단계는 크롬산, 황산, 염산 등의 강산을 많이 사용하고, 전기 동도금 시에는 황산을 사용하며 에칭 단계에서는 염화제이철 등의 유독한 화학 약품을 사용한다. 이로 인해 공정 폐수로 인한 환경 오염이 심각하고 폐수 처리에 많은 비용이 소요된다. However, in the conventional method of manufacturing a circuit board, the electroless plating, electroplating and etching steps are wet processes using chemicals. That is, in the electroless plating step, strong acids such as chromic acid, sulfuric acid, and hydrochloric acid are used, sulfuric acid is used during electroplating, and toxic chemicals such as ferric chloride are used in the etching step. As a result, environmental pollution from process wastewater is severe and costs are high for wastewater treatment.

이와 같은 문제점을 해결하기 위한 방법으로 잉크젯 프린팅(inkjet printing)을 이용하여 회로기판을 제조하는 방법이 있다. 이는 잉크젯 프린터를 이용하여 절연층 위에 전도성 물질을 인쇄하는 방법으로서, 종래의 인쇄회로기판 제조방법에서 전기 동도금 및 에칭 단계를 생략할 수 있는 장점을 가진다. 그러나 잉크젯 프린팅을 이용한 회로기판 제조방법도 층간의 전기적 연결을 위해서 스루 홀을 형성해야 하기 때문에 위에서 살펴본 바와 같이 공정이 복잡하고 많은 비용이 소요되는 문제점을 가진다. As a method for solving such a problem, there is a method of manufacturing a circuit board using inkjet printing. This is a method of printing a conductive material on an insulating layer using an inkjet printer, and has the advantage of eliminating the electroplating and etching step in the conventional printed circuit board manufacturing method. However, the circuit board manufacturing method using inkjet printing also has a problem that the process is complicated and costly as described above because the through hole must be formed for the electrical connection between the layers.

본 발명은 공정을 단순화할 수 있는 회로기판 제조방법을 제공한다. The present invention provides a circuit board manufacturing method that can simplify the process.

본 발명은 제조비용을 절감할 수 있는 회로기판 제조방법을 제공한다. The present invention provides a circuit board manufacturing method that can reduce the manufacturing cost.

본 발명은 환경 오염을 줄일 수 있는 회로기판 제조방법을 제공한다.The present invention provides a circuit board manufacturing method that can reduce environmental pollution.

본 발명의 일 측면에 따른 회로기판 제조방법은 래피드 프로토타이핑 시스템을 이용하여 전도성 물질로부터 회로 패턴을 갖는 회로 구조물을 형성하는 (a)단계, 회로 구조물을 금형의 내부에 삽입한 후 회로 패턴 사이에 절연 물질을 충진하는 (b)단계, 회로 구조물을 금형으로부터 탈착한 후 회로 패턴의 일부를 노출시켜 패드를 형성하는 (c)단계를 포함한다.In a method of manufacturing a circuit board according to an aspect of the present invention, a step (a) of forming a circuit structure having a circuit pattern from a conductive material by using a rapid prototyping system is provided between the circuit patterns after inserting the circuit structure into a mold. (B) filling the insulating material, and (c) removing the circuit structure from the mold and exposing a part of the circuit pattern to form a pad.

본 발명에 따른 회로기판 제조방법의 실시 예들은 다음과 같은 특징들을 하 나 또는 그 이상 구비할 수 있다. 예를 들면, 회로 구조물은 복수의 층이 적층된 3차원 구조물일 수 있다. 그리고 회로 구조물을 다층 뿐만 아니라 단층 구조물일 수도 있다. 전도성 물질은 금속 또는 금속 파우더, 금속 이온 등을 함유하는 비금속의 폴리머 등일 수 있다. 그리고 회로 구조물은 선택적 레이저 소결(Selective laser Sintering) 또는 선택적 UV레이저 경화에 의해 형성될 수 있으며, (a)단계에서 회로 구조물에 돌기를 추가로 형성하고, 금형에는 돌기가 삽입될 수 있는 홈을 형성하여 회로 구조물을 고정할 수 있다. 또한, (c)단계 후 패드에 금도금을 추가로 실시할 수도 있다. 절연 물질은 회로 구조물에 의해 형성되는 빈 공간의 전부에 충진될 수 있지만 그 일부에만 충진될 수 있다. Embodiments of a method of manufacturing a circuit board according to the present invention may have one or more of the following features. For example, the circuit structure may be a three-dimensional structure in which a plurality of layers are stacked. In addition, the circuit structure may be a multilayer structure as well as a single layer structure. The conductive material may be a metal or metal powder, a polymer of a nonmetal containing metal ions, or the like. The circuit structure may be formed by selective laser sintering or selective UV laser curing, and in step (a), protrusions may be additionally formed in the circuit structure and grooves may be formed in the mold. To secure the circuit structure. In addition, after the step (c), the gold plating may be further applied to the pad. The insulating material may be filled in all but the part of the void space formed by the circuit structure.

본 발명의 다른 측면에 따른 회로기판 제조방법은, 래피드 프로토타이핑 시스템을 이용하여 비전도성 물질로부터 회로 패턴을 형성하고자 하는 이외의 부분에 해당하는 절연 구조물을 형성하는 (a)단계, 절연 구조물을 금형의 내부에 삽입한 후 절연 물질 사이에 전도성 물질을 충진하는 (b)단계, 절연 구조물을 금형으로부터 탈착한 후 일부를 노출시켜 패드부를 형성하는 (c)단계를 포함한다. According to another aspect of the present invention, a method of manufacturing a circuit board includes forming an insulating structure corresponding to a portion other than a circuit pattern from a non-conductive material by using a rapid prototyping system, and molding the insulating structure. (B) filling the conductive material between the insulating materials after insertion into the inside of the insulating material; and (c) forming a pad part by exposing and removing a portion of the insulating structure from the mold.

본 발명에 따른 회로기판 제조방법의 실시 예들은 다음과 같은 특징들을 하나 또는 그 이상 구비할 수 있다. 예를 들면, 절연 구조물은 복수의 층이 적층된 3차원 구조물일 수 있으며, 선택적 레이저 소결(Selective laser Sintering)에 의해 형성될 수 있다. 그리고 (a)단계에서 절연 구조물에 돌기를 추가로 형성하고, 금형에는 돌기가 삽입될 수 있는 홈이 형성될 수 있다. 또한, (c)단계 후 패드에 금도금을 추가로 실시할 수도 있다. Embodiments of a method of manufacturing a circuit board according to the present invention may have one or more of the following features. For example, the insulating structure may be a three-dimensional structure in which a plurality of layers are stacked, and may be formed by selective laser sintering. And in step (a) further forming a projection on the insulating structure, the groove may be formed in the mold can be inserted into the projection. In addition, after the step (c), the gold plating may be further applied to the pad.

본 발명의 또 다른 측면에 따른 회로기판 제조방법은, 래피드 프로토타이핑 시스템을 이용하여 전도성 물질로부터 회로 패턴이 형성된 제1 회로층 및 층간 연결부를 형성한 후 제1 회로층에 제1 절연층을 적층하는 (a)단계, 제1 절연층에 래피드 프로토타이핑 시스템을 이용하여 전도성 물질로부터 제m 회로층 및 층간 연결부를 형성한 후 제m 회로층에 제m 절연층을 적층하는 과정을 반복하는 (b)단계, 제1 절연층 및/또는 제n 절연층의 일부를 제거하여 패드부를 형성하는 (c)단계를 포함한다. 여기서 m은 2부터 n까지의 자연수이다.According to another aspect of the present invention, a method of manufacturing a circuit board includes forming a first circuit layer and an interlayer connection part having a circuit pattern formed from a conductive material using a rapid prototyping system, and then stacking a first insulating layer on the first circuit layer. In step (a), using the rapid prototyping system in the first insulating layer to form the m-th circuit layer and the interlayer connection from the conductive material and repeating the step of laminating the m-th insulating layer on the m-th circuit layer (b) Step (c) forming a pad part by removing a portion of the first insulating layer and / or the nth insulating layer. Where m is a natural number from 2 to n.

전도성 물질은 열적 또는 레이저 빔의 선택적 조사와 같은 화학적 변화를 거친 후 전기 전도성을 나타내거나 더 좋아지는 물질을 사용할 수 있다. The conductive material may use a material that exhibits electrical conductivity or improves after chemical change such as thermal or selective irradiation of a laser beam.

이하, 본 발명에 따른 회로기판 제조방법의 실시 예를 첨부 도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. Hereinafter, an embodiment of a circuit board manufacturing method according to the present invention will be described in detail with reference to the accompanying drawings, and in the following description with reference to the accompanying drawings, the same or corresponding components are given the same reference numerals and duplicated thereto. The description will be omitted.

도 1은 래피드 프로토타이핑(Rapid Prototyping) 시스템에 의해 형성된 회로 구조물(11)의 개략도이다. 1 is a schematic diagram of a circuit structure 11 formed by a rapid prototyping system.

도 1을 참조하면, 회로 구조물(11)은 4개의 층으로 이루어져 있으며 각각의 층에는 회로 패턴(13)이 형성되어 있는 3차원 구조물이다. 회로 구조물(11)에는 각각의 층에 형성된 회로 패턴(13)을 연결하기 위해서 층간을 연결하는 층간 연결부(15)가 형성되어 있다. 도 1에는 4층의 회로 구조물(11)을 도시하였지만, 회로 구조물(11)은 4층 이상으로 형성될 수 있고 단층으로 형성될 수도 있다. 물론, 단층의 회로 구조물(11)인 경우에는 층간 연결부(15)를 형성할 필요가 없게 된다.Referring to FIG. 1, the circuit structure 11 is composed of four layers, and each layer is a three-dimensional structure in which a circuit pattern 13 is formed. In the circuit structure 11, an interlayer connection part 15 is formed to connect the layers to connect the circuit patterns 13 formed in the respective layers. Although the circuit structure 11 of four layers is shown in FIG. 1, the circuit structure 11 may be formed in four or more layers or may be formed in a single layer. Of course, in the case of the single-layered circuit structure 11, it is not necessary to form the interlayer connecting portion 15.

회로 구조물(11)은 래피드 프로토타이핑 시스템을 이용하여 전도성 재료에 의해 제작된다. 전도성 재료는 구리 또는 알루미늄 등을 포함하는 메탈 파우더(metal powder) 뿐만 아니라 비금속 재료 중에서도 전도성 성질을 갖는 전도성 폴리머에 의해 제작될 수도 있다. 그리고 전도성 재료는 열적 또는 화학적 변화를 거친 후 전기 전도성을 나타내거나 더 좋아지는 물질을 사용할 수 있다. 예를 들면, 이온이 녹아 있는 유기 은 조성물을 레이저 빔을 선택적으로 조사하거나 열적으로 가열하여 경화하면 내부의 이온들이 상호 밀착되어 전기 전도성을 나타내거나 더욱 향상될 수 있다. 또한, 금속 입자가 포함되어 있는 메탈 파우더를 열적 또는 화학적으로 경화 또는 건조하면 금속 입자가 상호 밀착되어 전기 전도성을 나타내거나 더욱 향상될 수 있다. The circuit structure 11 is made of a conductive material using a rapid prototyping system. The conductive material may be manufactured by a conductive polymer having conductive properties among nonmetal materials as well as metal powder including copper or aluminum. In addition, the conductive material may use a material that exhibits electrical conductivity or improves after thermal or chemical change. For example, when an organic silver composition in which ions are dissolved is cured by selectively irradiating or thermally heating a laser beam, the ions may be adhered to each other to exhibit electrical conductivity or may be further improved. In addition, when the metal powder containing the metal particles are hardened or dried thermally or chemically, the metal particles may be in close contact with each other to exhibit electrical conductivity or may be further improved.

회로 구조물(11) 중 가장 저층(低層) 및 고층(高層)에는 돌기(17)가 형성되어 있다. 돌기(17)는 회로 구조물(11)의 바깥 쪽을 향하고 있으며, 추후 회로 구조물(11)을 금형(19)에 삽입할 때 홈(21)에 삽입되어 회로 구조물(11)을 고정하는 역할을 한다. 이로 인해 금형(19)의 내부에 절연 물질을 주입하는 과정에서 회로 구조물(11)이 손상되는 것을 방지할 수 있게 된다. The protrusion 17 is formed in the lowest layer and the highest layer of the circuit structure 11. The protrusion 17 faces the outer side of the circuit structure 11 and serves to fix the circuit structure 11 by being inserted into the groove 21 when the circuit structure 11 is later inserted into the mold 19. . As a result, the circuit structure 11 may be prevented from being damaged in the process of injecting the insulating material into the mold 19.

회로 구조물(11)은 래피드 프로토타이핑 시스템에 의해 형성되기 때문에, 비용이 많이 소요되고 환경 오염을 야기하는 에칭 및 도금 공정을 생략할 수 있다. 그리고 회로 구조물(11)은 래피드 프로토타이핑 시스템에 의해 형성되기 때문에, 제조 시간을 줄일 수 있으며 스루 홀 또는 비어 홀을 형성할 필요가 없게 된다. Since the circuit structure 11 is formed by a rapid prototyping system, it is possible to omit the etching and plating processes that are expensive and cause environmental pollution. And since the circuit structure 11 is formed by the rapid prototyping system, the manufacturing time can be reduced and there is no need to form a through hole or via hole.

래피드 프로토타이핑 시스템이란 3차원 CAD Modeling Data로부터 별도의 추가 작업 없이, 간단한 데이터 변환 작업에 의해 미세한 두께의 단면을 얻어낸 후, 해당하는 미세 두께를 연속적으로 적층하여 궁극적으로 3차원 모델링 형상과 동일 형상의 구조체를 제작하는 기술을 말한다. 이 기술은 1986년 미국 3D Systems사에 의해 상용화된 SLA(Stereo Lithography Apparatus) 방식을 시작으로 급속히 발전하기 시작하였다.Rapid prototyping system is a simple data conversion operation to obtain a fine thickness cross section without any additional work from 3D CAD modeling data, and then successively stack the corresponding fine thickness to achieve the same shape as the 3D modeling shape. Refers to a technique for manufacturing a structure. The technology began to evolve rapidly in 1986, starting with the Stereo Lithography Apparatus (SLA) method, which was commercially available from 3D Systems.

래피드 프로토타이핑(RP) 시스템은 동시공학적 제품 개발 프로세스상 요구되는 제품 개발 리드 타임 단축(Product Development Lead Time)의 필요 조건인 개발 병렬 프로세스상의 데이터에 대한 일관성을 유지할 수 있고 제작되는 시제품의 활용을 관련 부서간 공유할 수 있도록 한다는 측면에서 충분한 문제점의 검토 및 빠른 의사결정을 이룩할 수 있어, 제작 기간의 단축을 통한 저렴한 생산 비용으로 고품질 제품을 만들 수 있는 기술로 각광 받고 있다. Rapid Prototyping (RP) systems can ensure the consistency of data in the development parallel process, a requirement for Product Development Lead Time, which is required for concurrent product development processes. In terms of enabling sharing among departments, sufficient problems can be reviewed and quick decisions can be made, resulting in high quality products at low production costs through shortening of production period.

래피드 프로토타이핑(RP) 시스템은 1970년대부터 개발되기 시작한 컴퓨터를 이용한 3차원 디자인/설계/해석/제조(CG/CAD/CAE/CAM) 소프트웨어의 급성장에 따라, 지난 1986년 미국 3D Systems 회사의 SLA(Stereo Lithography Apparatus) 시스템이 상용화에 성공한 이후로 현재까지 급속한 기술적 발전을 이룩하고 있다.Rapid Prototyping (RP) systems were developed by S3 of the US 3D Systems Company in 1986, following the rapid growth of computer-based three-dimensional design / design / analysis / manufacturing (CG / CAD / CAE / CAM) software. (Stereo Lithography Apparatus) The system has been making rapid technological advances since its commercialization.

현재 상용화 되고 있는 모든 래피드 프로토타이핑 시스템은 Layer by Layer에 의한 적층 방식의 제작 원리를 채택하고 있으며, 이때 사용하는 시제품 재질, 수지의 종류 및 고형화 방식등에 따라 다소 약간의 제작상의 차이가 있고, 이와 같은 기술적 제작 프로세스의 차이에 의하여 완성되는 시제품의 물리적, 공학적 특성에 차이를 보이고 있다.All rapid prototyping systems currently commercialized adopt the principle of manufacturing by layer by layer, and there are some slight manufacturing differences depending on the prototype material, resin type and solidification method used. Differences in the technical fabrication process have led to differences in the physical and engineering characteristics of the finished prototype.

기존의 가공방식인 절삭방식(밀링, 선삭, 연삭, 방전가공 등) 혹은 성형방식(단조, 주조, 사출성형, 압출성형 등)은 제품 디자인 혹은 설계 데이터로부터 시제품을 제작하기 위하여 별도의 가공데이터의 생성, 혹은 지그의 제작 등이 필요하였으나, RP 시스템에서는 거의 추가 작업이 요구되지 않아, 시제품 제작 기간을 대폭 단축시킬 수 있고, 동일 디자인 혹은 설계 데이터를 활용하게 되어 동시 공학적 개발 프로세스를 구현할 수 있는 장점을 갖고 있는 시스템이다.Conventional cutting methods (milling, turning, grinding, electric discharge machining, etc.) or molding methods (forging, casting, injection molding, extrusion molding, etc.) are used to produce separate prototypes of data from product design or design data. Although it is necessary to create or manufacture a jig, the RP system requires almost no additional work, which can greatly reduce the time required to produce a prototype and use the same design or design data to implement a concurrent engineering development process. It is a system that has.

현재 상용화되는 시스템으로는 SLA(Stereo Lithography), SLS(Selective Laser Sintering), LOM(Laminated Object Manufacturing), FDM(Fused Deposit Manufacturing), 3D Printing(As Like Inkjet Printing), 선택적 UV 레이저 경화(Selective UV laser curing) 등이 있다. Currently commercially available systems include Stereo Lithography (SLA), Selective Laser Sintering (SLS), Laminated Object Manufacturing (LOM), Fused Deposit Manufacturing (FDM), As Like Inkjet Printing (3D Printing), and Selective UV Laser curing).

FDM은Filament 형태의 가느다란 재료가 압출 노즐을 통과하면서 용해되어, 시제품 단면적에 해당되는 영역에 분사되어 조형하는 적층하는 방식이다. 그리고FDM is a method of lamination in which a thin material in the form of filaments is melted while passing through an extrusion nozzle and sprayed and molded in an area corresponding to a prototype cross-sectional area. And

SLS는 분말파우더를 담고 있는 용기에 시제품 단면적에 해당하는 영역에 CO2 레이저를 주사함으로써, 분말파우더를 용해/고형화하여 3차원 모델을 조형하는 적층 방식이고, SLS is a lamination method of forming a three-dimensional model by dissolving / solidifying the powder powder by scanning a CO 2 laser in a region corresponding to the prototype cross-sectional area in a container containing the powder powder.

LOM은 박막형태의 재료(종이)를 시제품 형상의 단면적을 감싸는 Contour를 레이저 혹은 커터기를 이용하여 절단함으로써 3차원 형상을 제작하는 적층 방식이다. LOM is a lamination method that produces a three-dimensional shape by cutting a contour covering a cross-sectional area of a prototype shape with a laser or a cutter.

그리고 래피드 리소그래핑 시스템의 다른 종류로는 And another kind of rapid lithography system

3차원 잉크젯 프린팅 방식과 매우 유사한 MJM(Multi-Jet Modeling), Inkjet Modeling Technology, 3DP(3-Dimensional Printing)이 있으며, 기타 SGC(Solid Ground Curing) 등이 있다. There are MJM (Multi-Jet Modeling), Inkjet Modeling Technology, 3-Dimensional Printing (3DP), which are very similar to the three-dimensional inkjet printing method, and other Solid Ground Curing (SGG).

도 1에 도시된 회로 구조물(11)은 위에서 설명한 SLS 즉 선택적 레이저 소결에 의해 형성될 수 있다. 즉 금속 분말을 담고 있는 용기에 회로 패턴에 해당하는 영역에 CO2 레이저를 조사함으로써 금속 분말을 용해 및 고형화 하여 하나의 회로층을 형성한 후 동일한 방법으로 층간 연결부(15)를 형성한다. 그리고 상기와 같은 방법으로 다른 회로층 및 층간 연결부를 형성하는 과정을 반복하여 3차원적인 회로 구조물(11)을 형성한다. 물론, 회로 구조물(11)이 단층일 경우에는 적층할 필요가 없게 된다. The circuit structure 11 shown in FIG. 1 can be formed by the SLS described above, ie selective laser sintering. That is, by irradiating a CO 2 laser to the region corresponding to the circuit pattern on the container containing the metal powder, the metal powder is dissolved and solidified to form one circuit layer, and then the interlayer connection part 15 is formed in the same manner. Then, the process of forming another circuit layer and the interlayer connection part is repeated in the same manner to form the three-dimensional circuit structure 11. Of course, when the circuit structure 11 is a single layer, there is no need to stack.

도 2는 래피드 프로토타이핑 시스템에 의해 형성된 회로 구조물(11)을 금형(19)의 내부에 삽입하기 전의 상태를 도시하고, 도 3은 회로 구조물(11)을 금형(19) 내부에 삽입한 후 고정한 상태를 도시한다. FIG. 2 shows a state before inserting the circuit structure 11 formed by the rapid prototyping system into the mold 19, and FIG. 3 shows the circuit structure 11 inserted into the mold 19 and then fixed. The state is shown.

도 2 및 도 3을 참조하면, 금형(19)의 내부 및 커버(23)의 일면에는 회로 구조물(11)의 돌기(17)에 대응하는 홈(21)이 형성되어 있다. 따라서 회로 구조물(11)을 금형(19)의 내부에 삽입한 후 커버(23)를 덮으면 돌기(17)가 홈(21)에 삽입되어 회로 구조물(11)이 금형(19)의 내부에 고정된다. 따라서 추후의 공정에서 회로 구조물(11)이 원래 고정된 위치에서 이탈하지 않게 되고 그 변형을 방지할 수 있게 된다. 2 and 3, grooves 21 corresponding to the protrusions 17 of the circuit structure 11 are formed in the inside of the mold 19 and on one surface of the cover 23. Accordingly, when the circuit structure 11 is inserted into the mold 19 and the cover 23 is covered, the protrusion 17 is inserted into the groove 21 to fix the circuit structure 11 to the inside of the mold 19. . Therefore, in a later process, the circuit structure 11 does not depart from the originally fixed position and the deformation thereof can be prevented.

도 2 및 도 3에 도시된 바와 같이, 금형(19)의 내부에는 일정한 돌출부(22)가 형성되어 있다. 돌출부(22)는 회로 구조물(11)의 회로 패턴(13)과 접하는데, 이로 인해 절연 물질을 충진할 경우 상기 돌출부(22)와 접하는 회로 패턴(13) 상에는 절연 물질이 위치하지 않게 된다. 따라서 패드부를 형성하기 위해서 절연 물질을 제거하는 공정을 수행할 필요가 없게 된다. 2 and 3, a constant protrusion 22 is formed inside the mold 19. The protrusion 22 is in contact with the circuit pattern 13 of the circuit structure 11, so that when the insulating material is filled, the insulating material is not positioned on the circuit pattern 13 in contact with the protrusion 22. Therefore, it is not necessary to perform the process of removing the insulating material to form the pad portion.

도 4는 금형(19)의 내부에 절연 물질(25)을 충진한 상태를 도시한 개략도이다. 4 is a schematic view showing a state in which the insulating material 25 is filled in the mold 19.

도 4를 참조하면, 회로 구조체(11)의 회로 패턴(13) 사이 그리고 회로 패턴(13)과 층간 연결부(15) 사이 등에 형성된 빈 공간에는 절연 물질(25)이 충진된다. 절연 물질은 인쇄회로기판 제작 공정에서 일반적으로 사용되는 프리프레그(prepreg) 일 수 있다. 절연 물질(25)이 충진될 때 금형(19)의 내부를 진공 상태로 유지함으로써 절연 물질(25)의 주입을 용이하게 하고 회로 구조체(11)의 손상을 방지할 수 있다. Referring to FIG. 4, an insulating material 25 is filled in an empty space formed between the circuit pattern 13 of the circuit structure 11 and between the circuit pattern 13 and the interlayer connecting portion 15. The insulating material may be a prepreg generally used in a printed circuit board manufacturing process. By keeping the inside of the mold 19 in a vacuum state when the insulating material 25 is filled, it is possible to facilitate the injection of the insulating material 25 and to prevent damage to the circuit structure 11.

도 4에는 회로 구조체(11)의 모든 빈 공간에 절연 물질(25)을 주입하였지만, 필요에 따라서는 빈 공간 중 일부에만 절연 물질(25)을 충진할 수도 있다. Although the insulating material 25 is injected into all empty spaces of the circuit structure 11 in FIG. 4, the insulating material 25 may be filled in only a part of the empty spaces as necessary.

도 5는 회로 구조체(11)를 금형(19)으로부터 분리한 후 패드부(27)를 형성한 상태를 도시한 개략도이다. 5 is a schematic diagram showing a state in which the pad portion 27 is formed after the circuit structure 11 is separated from the mold 19.

도 4에서 커버(23)를 열고 금형(19)으로부터 절연물질(25)이 충전된 회로 구조체(11)를 분리한다. 분리된 회로 구조체(11)의 상면에는 절연 물질(25)이 있는데, 패드를 형성하고자 하는 부분에는 그 부분에 위치하는 절연 물질(25)을 제거하여 패드부(27)를 형성한다. 그리고 필요에 따라서 패드부(27) 상에 금도금층(29)을 형성할 수도 있다. 이와 같은 방법에 의해서 회로 기판(50)이 완성된다. In FIG. 4, the cover 23 is opened and the circuit structure 11 filled with the insulating material 25 is separated from the mold 19. The upper surface of the separated circuit structure 11 has an insulating material 25, and the pad portion 27 is formed by removing the insulating material 25 positioned at the portion where the pad is to be formed. If necessary, the gold plating layer 29 may be formed on the pad part 27. The circuit board 50 is completed by such a method.

도 2 내지 도 3에서는 금형(19)의 내부에만 돌출부(22)가 형성되어 있지만, 커버(23)의 하면에도 돌출부를 형성하여 패드부를 형성하기 위해 절연물질(25)을 제거하는 공정을 생략할 수 있다. 2 to 3, the protrusion 22 is formed only inside the mold 19, but the process of removing the insulating material 25 to form the protrusion by forming the protrusion on the lower surface of the cover 23 may be omitted. Can be.

도 6은 본 발명의 다른 측면에 따른 회로기판 제조방법에서 래피드 프로토타이핑 시스템에 의해 형성된 절연 구조물의 개략도이다. 6 is a schematic diagram of an insulating structure formed by a rapid prototyping system in a circuit board manufacturing method according to another aspect of the present invention.

도 6을 참조하면, 위에서 설명한 선택적 레이저 소결(SLS) 방법을 이용하여 회로가 형성될 부분 이외의 부분을 절연 물질로 형성한다. 즉, 도 1에서는 전도성 물질을 이용하여 형성하고자 하는 회로패턴의 형상으로 회로 구조물(11)을 만들고 그 사이에 절연 물질을 충진하였으나, 도 6에 도시된 절연 구조물(31)은 절연 물질로부터 먼저 선택적 레이서 소결 방식으로 형성한 후 그 사이를 전도성 물질로 충진하는 방법을 이용한 것이다. 따라서 절연 구조물(31)은 회로 패턴이 형성될 부분 및 층간의 회로 패턴을 연결하는 층간 연결부에 해당하는 부분이 빈 공간으로 남아 있다. Referring to FIG. 6, portions other than a portion where a circuit is to be formed are formed of an insulating material by using the selective laser sintering (SLS) method described above. That is, in FIG. 1, the circuit structure 11 is formed in the shape of a circuit pattern to be formed using a conductive material and an insulating material is filled therebetween. However, the insulating structure 31 shown in FIG. 6 is first selected from the insulating material. Formed by racer sintering method and then filled with a conductive material therebetween. Therefore, in the insulating structure 31, a portion corresponding to an interlayer connecting portion connecting the circuit pattern between the portion where the circuit pattern is to be formed and the circuit pattern between the layers is left as an empty space.

절연 구조물(31)은 위에서 설명한 SLS 즉 선택적 레이저 소결에 의해 형성될 수 있다. 즉 절연 물질을 담고 있는 용기에 회로 패턴 이외의 영역에 CO2 레이저를 조사함으로써 절연 물질을 용해 및 고형화 하여 하나의 층을 형성한 후 동일한 방법으로 층간 연결부 이외의 부분을 형성한다. 그리고 이와 같은 적층 과정을 반복하여 3차원적인 절연 구조물(31)이 형성된다. 물론, 절연 구조물(31)이 단층일 경우에는 적층할 필요가 없게 된다. The insulating structure 31 may be formed by the SLS described above, that is, selective laser sintering. That is, by irradiating a CO 2 laser to an area other than the circuit pattern on the container containing the insulating material, the insulating material is dissolved and solidified to form one layer, and then the parts other than the interlayer connection parts are formed in the same manner. The three-dimensional insulating structure 31 is formed by repeating the lamination process. Of course, when the insulating structure 31 is a single layer, there is no need to stack.

도 7은 도 6에 도시된 절연 구조물(31)의 내부 빈 공간에 전도성 물질을 충진한 상태를 도시한 개략도이다. FIG. 7 is a schematic diagram illustrating a state in which a conductive material is filled in an internal empty space of the insulating structure 31 illustrated in FIG. 6.

도 7을 참조하면, 절연 구조물(31)의 빈 공간에는 전도성 물질(37)이 충진되어 회로 패턴(33) 및 층간 연결부(35)가 형성된다. 전도성 물질(37)을 충진하는 방법은, 도 4를 통해 설명한 바와 같이, 금형(도시하지 않음)의 내부에 절연 구조물(31)을 삽입 및 고정한 후 전도성 물질(37)을 금형의 내부에 주입하는 방법을 채택할 수 있다. 이때 금형의 내부를 진공 상태로 유지함으로써 전도성 물질(37)의 주입을 용이하게 하고 절연 구조물(31)의 손상을 방지할 수 있다. Referring to FIG. 7, a conductive material 37 is filled in an empty space of the insulating structure 31 to form a circuit pattern 33 and an interlayer connection part 35. As described with reference to FIG. 4, a method of filling the conductive material 37 includes inserting and fixing the insulating structure 31 inside the mold (not shown), and then injecting the conductive material 37 into the mold. Method can be adopted. At this time, by maintaining the inside of the mold in a vacuum state it is possible to facilitate the injection of the conductive material 37 and to prevent damage to the insulating structure (31).

전도성 물질(37)로는 전도성 폴리머(conductive polymer) 또는 메탈 수용액 등과 같은 전도성 물질을 사용할 수 있다. 전도성 물질(37)은 도 7에 도시된 바와 같이 절연 구조물(31)의 상면 및 하면을 덮고 있는데 추후 공정에 의해 이들 부분은 그 일부가 제거된다. As the conductive material 37, a conductive material such as a conductive polymer or an aqueous metal solution may be used. The conductive material 37 covers the top and bottom surfaces of the insulating structure 31 as shown in FIG. 7, and some of these parts are removed by a later process.

도 8은 도 7에서 절연 구조물에 대해 표면 처리를 수행한 상태를 도시한 개략도이다. FIG. 8 is a schematic diagram illustrating a state in which surface treatment is performed on the insulating structure in FIG. 7.

도 8을 참조하면, 절연 구조물(31)의 상면 및 하면에 형성된 전도성 물질(37)의 일부가 제거되고, 전도성 물질(37) 중 제거되지 않은 부분은 패드부(39)를 형성한다. 그리고 패드부(39)에는 필요에 따라서 금도금층(41)이 형성될 수도 있다. 이와 같은 방법에 의해 회로기판(30)이 형성된다. 패드부(39)는 절연 구조물(31)의 내부에 형성된 회로 패턴(33)과 전기적으로 연결되며, 외부로 노출된 부분에는 다른 전기 소자(예를 들면 반도체 칩 또는 컨덴서 등과 같은 소자)가 실장될 수 있다.Referring to FIG. 8, a portion of the conductive material 37 formed on the top and bottom surfaces of the insulating structure 31 is removed, and the unremoved portion of the conductive material 37 forms the pad portion 39. In addition, a gold plating layer 41 may be formed in the pad portion 39 as needed. In this way, the circuit board 30 is formed. The pad part 39 is electrically connected to the circuit pattern 33 formed inside the insulating structure 31, and other electric elements (for example, a semiconductor chip or a capacitor, etc.) may be mounted on the exposed part. Can be.

그리고 본 발명의 다른 측면에 따른 회로기판 제조방법은, 앞서 본 측면에 따른 회로기판 제조방법과 같이 절연 구조물 또는 회로 구조물을 먼저 형성한 후 전도성 물질 또는 절연 물질을 추후에 주입하는 것이 아니라, 회로 패턴 및 층간 연결부를 형성한 후 절연 물질을 적층하며, 이와 같은 과정을 반복해서 회로 기판을 제작할 수도 있다. 즉, 회로 패턴 및 층간 연결부를 선택적 레이저 소결 방식에 의해 형성한 후 절연 물질을 적층한다. 그리고 일정한 두께를 갖는 전도성 물질을 상기 절연 물질 상에 도포한 후 선택적 레이저 소결 방식에 의해 회로 패턴 및 층간 연결부를 형성한다. 이와 같은 과정을 반복하여 다층 회로기판을 형성할 수 있다. 물론, 단층 회로 기판의 경우에는 회로 패턴 형성 및 절연 물질 적층에 의해 회로기판을 제조할 수 있다. In addition, the circuit board manufacturing method according to another aspect of the present invention, like the circuit board manufacturing method according to the above aspect, first formed an insulating structure or a circuit structure, and then do not later inject a conductive material or insulating material, the circuit pattern And after forming the interlayer connection portion and the insulating material is laminated, this process may be repeated to manufacture a circuit board. That is, after forming the circuit pattern and the interlayer connection by the selective laser sintering method, the insulating material is laminated. Then, a conductive material having a constant thickness is coated on the insulating material, and then a circuit pattern and an interlayer connection are formed by selective laser sintering. This process can be repeated to form a multilayer circuit board. Of course, in the case of a single layer circuit board, the circuit board can be manufactured by forming a circuit pattern and laminating an insulating material.

이상에서 본 발명의 실시 예를 설명하였지만, 본 발명의 다양한 변경 예와 수정 예도 본 발명의 기술적 사상을 구현하는 한 본 발명의 범위에 속하는 것으로 해석되어야 한다. Although the embodiments of the present invention have been described above, various changes and modifications of the present invention should also be construed as falling within the scope of the present invention as long as the technical idea of the present invention is implemented.

본 발명은 공정을 단순화할 수 있는 회로기판 제조방법을 제공할 수 있다. The present invention can provide a circuit board manufacturing method that can simplify the process.

본 발명은 제조비용을 절감할 수 있는 회로기판 제조방법을 제공할 수 있다. The present invention can provide a circuit board manufacturing method that can reduce the manufacturing cost.

본 발명은 환경 오염을 줄일 수 있는 회로기판 제조방법을 제공할 수 있다. The present invention can provide a circuit board manufacturing method that can reduce environmental pollution.

Claims (18)

래피드 프로토타이핑 시스템을 이용하여 전도성 물질로부터 회로 패턴을 갖는 회로 구조물을 형성하는 (a)단계;(A) forming a circuit structure having a circuit pattern from a conductive material using a rapid prototyping system; 상기 회로 구조물을 금형의 내부에 삽입한 후 상기 회로 패턴 사이에 절연 물질을 충진하는 (b)단계;Inserting the circuit structure into a mold and filling an insulating material between the circuit patterns; 상기 회로 구조물을 상기 금형으로부터 탈착한 후 상기 회로 패턴의 일부를 노출시켜 패드를 형성하는 (c)단계를 포함하는 기판 제조방법.And removing (c) the circuit structure from the mold and exposing a portion of the circuit pattern to form a pad. 제 1 항에 있어서,The method of claim 1, 상기 회로 구조물은 복수의 층이 적층된 3차원 구조물인 것을 특징으로 하는 기판 제조방법.The circuit structure is a substrate manufacturing method, characterized in that the three-dimensional structure in which a plurality of layers are stacked. 제 1 항에 있어서,The method of claim 1, 상기 전도성 물질은 금속인 것을 특징으로 하는 기판 제조방법.The conductive material is a substrate manufacturing method, characterized in that the metal. 제 1 항에 있어서,The method of claim 1, 상기 전도성 물질은 전도성의 비금속인 것을 특징으로 하는 기판 제조방법. The conductive material is a substrate manufacturing method, characterized in that the conductive non-metal. 제 1 항에 있어서,The method of claim 1, 상기 회로 구조물은 선택적 레이저 소결(Selective laser Sintering)에 의해 형성되는 것을 특징으로 하는 기판 제조방법.The circuit structure is a substrate manufacturing method, characterized in that formed by selective laser sintering (Selective laser Sintering). 제 1 항에 있어서,The method of claim 1, 상기 (a)단계에서 상기 회로 구조물에 돌기를 추가로 형성하고,In the step (a) further forms a projection on the circuit structure, 상기 금형에는 상기 돌기가 삽입될 수 있는 홈이 형성되어 있는 것을 특징으로 하는 기판 제조방법.The mold is a substrate manufacturing method, characterized in that the groove is formed in which the projection can be inserted. 제 1 항에 있어서,The method of claim 1, 상기 (c)단계 후 상기 패드에 금도금을 실시하는 단계를 추가로 포함하는 것을 특징으로 하는 기판 제조방법. And performing a gold plating on the pad after the step (c). 제 1 항에 있어서,The method of claim 1, 상기 절연 물질은 상기 회로 구조물의 일부에만 충진되는 것을 특징으로 하는 기판 제조방법. And the insulating material is filled in only part of the circuit structure. 래피드 프로토타이핑 시스템을 이용하여 비전도성 물질로부터 회로 패턴을 형성하고자 하는 이외의 부분에 해당하는 절연 구조물을 형성하는 (a)단계;(A) forming an insulating structure corresponding to a portion of the non-conductive material to form a circuit pattern using a rapid prototyping system; 상기 절연 구조물을 금형의 내부에 삽입한 후 상기 절연 물질 사이에 전도성 물질을 충진하는 (b)단계;(B) filling the conductive material between the insulating materials after inserting the insulating structure into the mold; 상기 절연 구조물을 상기 금형으로부터 탈착한 후 일부를 노출시켜 패드부를 형성하는 (c)단계를 포함하는 기판 제조방법.And removing the insulating structure from the mold and exposing a portion to form a pad part. 제 9 항에 있어서,The method of claim 9, 상기 절연 구조물은 복수의 층이 적층된 3차원 구조물인 것을 특징으로 하는 기판 제조방법.The insulating structure is a substrate manufacturing method, characterized in that the three-dimensional structure laminated a plurality of layers. 제 9 항에 있어서,The method of claim 9, 상기 절연 구조물은 선택적 레이저 소결(Selective laser Sintering) 또는 선택적 UV 레이저 경화(Selective UV laser curing)에 의해 형성되는 것을 특징으 로 하는 기판 제조방법.The insulating structure is a substrate manufacturing method, characterized in that formed by selective laser sintering (Selective laser Sintering) or selective UV laser curing (Selective UV laser curing). 제 9 항에 있어서,The method of claim 9, 상기 (a)단계에서 상기 절연 구조물에 돌기를 추가로 형성하고,In the step (a) further formed projections on the insulating structure, 상기 금형에는 상기 돌기가 삽입될 수 있는 홈이 형성되어 있는 것을 특징으로 하는 기판 제조방법.The mold is a substrate manufacturing method, characterized in that the groove is formed in which the projection can be inserted. 제 9 항에 있어서,The method of claim 9, 상기 (c)단계 후 상기 패드에 금도금을 실시하는 것을 특징으로 하는 기판 제조방법. Substrate manufacturing method characterized in that the gold plating on the pad after the step (c). 래피드 프로토타이핑 시스템을 이용하여 전도성 물질로부터 회로 패턴이 형성된 제1 회로층 및 층간 연결부를 형성한 후 상기 제1 회로층에 제1 절연층을 적층하는 (a)단계;(A) forming a first circuit layer and an interlayer connection portion having a circuit pattern formed from a conductive material using a rapid prototyping system and then stacking a first insulating layer on the first circuit layer; 상기 제1 절연층에 래피드 프로토타이핑 시스템을 이용하여 전도성 물질로부터 제m 회로층 및 층간 연결부를 형성한 후 상기 제m 회로층에 제m 절연층을 적층하는 과정을 반복하는 (b)단계-상기 m은 2부터 n까지의 자연수-;(B) repeating the step of forming the mth circuit layer and the interlayer connection part from the conductive material using the rapid prototyping system on the first insulating layer and then laminating the mth insulating layer on the mth circuit layer. m is a natural number from 2 to n; 상기 제1 절연층 및/또는 상기 제n 절연층의 일부를 제거하여 패드부를 형성하는 (c)단계를 포함하는 기판 제조방법.(C) forming a pad part by removing a portion of the first insulating layer and / or the nth insulating layer. 제 14 항에 있어서,The method of claim 14, 상기 회로 패턴은 선택적 레이저 소결(Selective Laser Sintering)에 의해 형성되는 것을 특징으로 하는 기판 제조방법.The circuit pattern is formed by a selective laser sintering (Selective Laser Sintering) characterized in that the substrate manufacturing method. 제 14 항에 있어서,The method of claim 14, 상기 (c)단계 후 상기 패드에 금도금을 실시하는 것을 특징으로 하는 기판 제조방법.Substrate manufacturing method characterized in that the gold plating on the pad after the step (c). 제 1 항 및 제 9항에 있어서,The method according to claim 1 and 9, 상기 전도성 물질은 열적 혹은 화학적인 변화를 거친 후 전기 전도성을 나타내거나 더 좋아지는 물질을 사용하는 기판 제조방법.The conductive material is a substrate manufacturing method using a material that exhibits electrical conductivity or better after a thermal or chemical change. 제 17 항에 있어서,The method of claim 17, 상기 화학적 변화는 레이저 beam을 선택적으로 조사함으로써 얻는 기판 제조방법.Wherein said chemical change is obtained by selectively irradiating a laser beam.
KR1020060091277A 2006-09-20 2006-09-20 Fabricating method for circuit board KR100770168B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060091277A KR100770168B1 (en) 2006-09-20 2006-09-20 Fabricating method for circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060091277A KR100770168B1 (en) 2006-09-20 2006-09-20 Fabricating method for circuit board

Publications (1)

Publication Number Publication Date
KR100770168B1 true KR100770168B1 (en) 2007-10-26

Family

ID=38815843

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060091277A KR100770168B1 (en) 2006-09-20 2006-09-20 Fabricating method for circuit board

Country Status (1)

Country Link
KR (1) KR100770168B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150040733A (en) * 2013-10-07 2015-04-15 더 보잉 컴파니 An ecological method for constructing circuit boards
KR20210028872A (en) * 2019-09-05 2021-03-15 김효중 Method for producing wafer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745765A (en) * 1993-07-27 1995-02-14 Fuji Electric Co Ltd Resin sealing method for semiconductor device
KR20010044144A (en) 2000-11-25 2001-06-05 예명지 3 dimensional gauze accessories and its manufacturing method using cad/cam
KR20010094182A (en) 2000-04-04 2001-10-31 정해도 Method for rapid tooling using cast iron power filled resin

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745765A (en) * 1993-07-27 1995-02-14 Fuji Electric Co Ltd Resin sealing method for semiconductor device
KR20010094182A (en) 2000-04-04 2001-10-31 정해도 Method for rapid tooling using cast iron power filled resin
KR20010044144A (en) 2000-11-25 2001-06-05 예명지 3 dimensional gauze accessories and its manufacturing method using cad/cam

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
한국기계공학회지, 제2권, 제2호, p14-21(2003.06)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150040733A (en) * 2013-10-07 2015-04-15 더 보잉 컴파니 An ecological method for constructing circuit boards
KR102216349B1 (en) * 2013-10-07 2021-02-17 더 보잉 컴파니 An ecological method for constructing circuit boards
KR20210028872A (en) * 2019-09-05 2021-03-15 김효중 Method for producing wafer
KR102267023B1 (en) 2019-09-05 2021-06-18 김용화 Method for producing wafer

Similar Documents

Publication Publication Date Title
US6783652B2 (en) Process for manufacturing a wiring board
CN100461989C (en) Wiring transfer sheet material and producing method thereof, wiring substrate and producing method thereof
EP1371754B1 (en) Method for plating polymer molding material, circuit forming component and method for producing circuit forming component
US8339796B2 (en) Embedded printed circuit board and method of manufacturing the same
US6833511B2 (en) Multilayer circuit board and method of manufacturing the same
US9085826B2 (en) Method of fabricating printed circuit board (PCB) substrate having a cavity
KR20060099245A (en) Manufacturing method of pcb having multilayer embedded passive-chips
US20140167275A1 (en) Embedded package and method of manufacturing the same
CN1956635A (en) Structure of thin wire of multi-dielectric layer circuit board and its manufacturing method
KR101164957B1 (en) PCB within cavity and Fabricaring method of the same
CN113411972A (en) Manufacturing method of stepped slot circuit board solder mask plug hole
KR101167464B1 (en) A method of manufacturing printed circuit board
CN105744740A (en) Printed circuit board and method of manufacturing the same
KR100770168B1 (en) Fabricating method for circuit board
US20100132980A1 (en) Wiring board and fabrication method therefor
KR101136396B1 (en) PCB within cavity and Fabricaring method of the same
KR101151472B1 (en) PCB within cavity and Fabricaring method of the same
JP4256870B2 (en) Wiring board manufacturing method
KR102442389B1 (en) Printed circuit board and method of manufacturing the same
KR102011840B1 (en) Method of manufacturing circuit board and chip package and circuit board prepared by the same
CN109757041B (en) Process implementation method for selective vertical routing of hole wall
JP2005191100A (en) Semiconductor board and its manufacturing method
KR20040061410A (en) PCB with the plated through holes filled with copper with copper and the fabricating method thereof
US9257310B2 (en) Method of manufacturing circuit board and chip package and circuit board manufactured by using the method
KR20110093407A (en) Pcb within cavity and fabricaring method of the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee