KR100758188B1 - 적층 기판, 그 제조 방법 및 그 적층 기판을 갖는 전자기기 - Google Patents
적층 기판, 그 제조 방법 및 그 적층 기판을 갖는 전자기기 Download PDFInfo
- Publication number
- KR100758188B1 KR100758188B1 KR1020040099128A KR20040099128A KR100758188B1 KR 100758188 B1 KR100758188 B1 KR 100758188B1 KR 1020040099128 A KR1020040099128 A KR 1020040099128A KR 20040099128 A KR20040099128 A KR 20040099128A KR 100758188 B1 KR100758188 B1 KR 100758188B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- melting point
- core layer
- adhesive
- buildup
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0203—Fillers and particles
- H05K2201/0206—Materials
- H05K2201/0218—Composite particles, i.e. first metal coated with second metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/06—Thermal details
- H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/0425—Solder powder or solder coated metal powder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
본 발명은 제조를 쉽게 하여 층간 접속의 전기적·기계적 특성을 안정적으로 하는 적층 기판, 그 제조 방법 및 이러한 적층 기판을 갖는 전자기기를 제공하는 것을 목적으로 한다.
프린트 기판으로서 기능하는 코어층과, 절연부와 배선부를 가지고, 상기 코어층에 전기적으로 접속되는 빌드업층과, 상기 코어층과 상기 빌드업층을 전기적으로 접속 및 접착하는 접합층을 갖는 적층 기판으로서, 상기 접합층은 제1의 융점을 갖는 필러로서의 금속 입자의 표면에 상기 제1의 융점보다도 낮은 제2의 융점을 갖는 땜납 도금을 한 것을 접착제에 함유시킨 것을 포함하는 것을 특징으로 하는 적층 기판을 제공한다.
Description
도 1은 본 발명의 적층 기판의 제조 방법을 설명하기 위한 흐름도이다.
도 2는 도 1의 공정의 개략 단면도이다.
도 3은 도 1에 도시하는 단계 1100의 상세한 내용을 설명하는 흐름도이다.
도 4는 도 3의 공정의 개략 단면도이다.
도 5는 도 1에 도시하는 단계 1200의 상세한 내용을 설명하는 흐름도이다.
도 6은 도 5의 공정의 개략 단면도이다.
도 7은 도 5의 공정의 개략 단면도이다.
도 8은 도 1에 도시하는 단계 1500에 있어서의 도전성 접착제에 사용되는 땜납 도금 두께와 재용융 온도와의 관계를 도시하는 그래프이다.
도 9는 도 2(e)에 도시하는 적층 기판이 적용된 전자기기의 일례의 평면도 및 측면도이다.
<도면의 주요부분에 대한 부호의 설명>
100: 적층 기판
110: 코어층
140: 빌드업층
170: 절연성 접착제(접착 시트)
180: 도전성 접착제
200: 전자기기(테스터 기판)
본 발명은 일반적으로 적층 기판 및 그 제조 방법에 관한 것이며, 특히, 코어층과 그 양면에 빌드업층을 갖는 적층 기판(「빌드업 기판」이라고도 불린다) 및 그 제조 방법에 관한 것이다.
종래부터 전자기기의 소형화 및 경량화의 요청에 응하기 위해서 빌드업 기판은 노트형 퍼스널 컴퓨터(PC), 디지털 카메라, 서버, 휴대 전화 등에 사용되고 있다. 빌드업 기판은 양면 프린트 기판 또는 다층 프린트 기판을 코어(코어 재료)로 하여, 그 양면 또는 한 면에 마이크로비아 기술에 의해서 층간 접속된 빌드업층(절연층과 배선층의 적층)을 부가시킨다. 양면 접합에 의해서 휘어짐의 균형을 유지할 수 있다. 마이크로비아는 관통 구멍 접속보다 패드 직경을 감소하여 보드를 소형·경량화로 하고, 고밀도 배선에 의해 저비용화로 하여, 비아 직경과 비아 길이를 작게 할 수 있기 때문에 기생 용량 등 전기 특성을 향상할 수 있다고 하는 특징을 갖는다.
빌드업 기판의 제조 방법으로서는 특허문헌 1과 같이 코어층의 양면에 빌드 업층을 일층씩 적층해 나가는 방식이 알려져 있다. 또한, 특허문헌 2이나 비특허문헌 1과 같이 다층 기판의 층간 접속을 임의의 장소에서 형성한 구조인 IVH(Inner Via Hole) 구조를 전층으로 한 ALIVH(Any Layer IVH)에 있어서는 각 층의 접합에 도전성 페이스트(은페이스트)를 접착제로서 사용하고 있다.
그 밖의 종래 기술로서는 예컨대 특허문헌 3 및 4가 있다.
[특허문헌 1]특허 공개 평2003-218519호 공보
[특허문헌 2]특허 공개 평2001-352171호 공보
[특허문헌 3]특허 공개 평2001-172606호 공보
[비특허문헌 1]2004년 5월 23일 검색, 다층 프린트 배선판 인터넷<URL:http://industrial.panasonic.com/www-ctlg/ctlgj/qANE0000_J.html>
그러나, 종래의 제조 방법은 빌드업 기판의 층간에서 소정의 도통성, 접속 강도 및 신뢰도를 반드시 동시에 만족할 수 없었다. 예컨대, 빌드업 기판을 LSI 웨이퍼 테스트 등의 대형 테스터 기판에 적용한 경우에는 기판의 열팽창율을 LSI(실리콘)의 열팽창율에 가까이 할 필요가 있다. 빌드업 기판의 열팽창율은 코어층의 코어재에 어느 정도 의존하는 것이 알려져 있기 때문에, 이 결과, 코어층은 빌드업층에 비교해서 열팽창율이 대폭 낮아진다. 열팽창율이 크게 다른 두 가지의 층을 예컨대, 열경화형 접착제에 은의 필러(filler)를 함유하는 은페이스트를 이용하여 접합하면 은에 의해 층간의 도통을 확보할 수 있다. 그러나, 은자체에는 접착성은 없기 때문에 전체의 접착력은 약해진다. 코어층과 빌드업층의 열팽창차가 클수록 열응력, 열왜곡이 커지기 때문에 층간 접속이 파괴한다고 하는 문제가 있다.
이러한 문제를 해결하기 위해서 본 발명자들은 우선 도전성 페이스트의 대신해서 땜납을 사용하는 것을 검토했다. 땜납을 사용하면 도전성과 접착력을 높일 수 있다. 그러나, 통상의 땜납은 열경화형 접착제를 경화시키는 온도보다도 훨씬 높은 온도에 용융하기 때문에 이러한 온도로부터 상온으로 되돌아갈 때에 코어층과 빌드업층과의 사이의 열응력, 열왜곡이 증대하여, 양층의 파괴나 변형, 층간 접속의 파괴를 초래할 우려가 있다. 이 때문에, 본 발명자들은 저온 땜납을 사용하는 것을 다음에 검토했지만, 저온 땜납은 후속 공정에 있어서의 리플로우 등의 가열에 의해서 재용융한다고 하는 문제를 초래하기 때문에, 신뢰성이 낮다.
그래서, 본 발명은 제조를 쉽게 하여, 층간 접속의 전기적·기계적 특성을 안정적으로 하는 적층 기판 및 그 제조 방법, 이러한 적층 기판을 갖는 전자기기를 제공하는 것을 예시적 목적으로 한다.
본 발명의 일측면으로서의 적층 기판은 프린트 기판으로서 기능하는 코어층과, 절연부와 배선부를 가지고, 상기 코어층에 전기적으로 접속되는 빌드업층과, 상기 코어층과 상기 빌드업층을 전기적으로 접속 및 접착하는 접합층을 갖는 적층 기판으로서, 상기 접합층은 제1의 융점을 갖는 필러로서의 금속 입자의 표면에 상기 제1의 융점보다도 낮은 제2의 융점을 갖는 땜납 도금을 한 것을 접착제에 함유시킨 것을 포함하는 것을 특징으로 한다. 이러한 적층 기판은 낮은 융점의 땜납에 의해 접합시의 열응력·열왜곡을 내릴 수 있다. 한편, 일단 땜납이 용융한 후는 필 러와 땜납은 합금으로서 작용하여, 필러가 접합층의 융점을 제2의 융점보다도 높게 함으로써 재용융의 온도를 제2의 융점보다도 올린다. 또한, 금속 입자에 의해 도통성을 확보할 수 있다.
상기 코어층은 상기 빌드업층보다도 열팽창율이 낮은 것이 바람직하다. 코어층(에 있어서의 코어)은 적층 기판의 열팽창율을 어느 정도 지배하는 것이 알려져 있다. 예컨대, 적층 기판이 LSI 웨이퍼용의 테스터 기판으로서 사용되는 경우에는 LSI 웨이퍼의 실리콘과 같은 열팽창율을 갖도록 구성할 수 있다. 상기 빌드업층은 상기 코어층의 양측에 설치되는 것이 바람직하다. 이에 따라, 휘어짐의 균형을 확보할 수 있다.
상기 코어층과 상기 빌드업층을 접합하는 절연성 접착제를 더욱 갖더라도 좋다. 이에 따라, 필러보다도 강한 원하는 접착력을 유지할 수 있다. 상기 제2의 융점은 상기 절연성 접착제의 융점 이하인 것이 바람직하다. 이에 따라, 땜납 도금을 이용한 접합과 절연성 접착제를 이용한 접착을 동시에 행할 수 있다.
상기 땜납 도금의 두께는 1 μm 이상인 것이 바람직하다. 땜납 도금의 두께는 접착력을 규정한다. 땜납량이 적어지면 종래의 ALIVH에서의 은페이스트와 같이 접합력이 저하하기 때문이다.
본 발명의 별도의 측면으로서의 제조 방법은 프린트 기판으로서 기능하는 코어층과, 절연부와 배선부를 가지고, 상기 코어층에 전기적으로 접속되는 빌드업층을 갖는 적층 기판의 제조 방법으로서, 상기 코어층과 상기 빌드업층이 전기적으로 접속되는 부위에 대응하는 위치에 있어서, 제1의 융점을 갖는 필러로서의 금속 입 자의 표면에 상기 제1의 융점보다도 낮은 제2의 융점을 갖는 땜납 도금을 한 것을 접착제에 함유시킨 것을 포함하는 도전성 접착제를 배치하는 단계와, 상기 도전성 접착제가 배치된 상기 코어층의 위에 상기 빌드업층을 가압 및 가열함으로써 상기 코어층과 상기 빌드업층을 접합하는 단계를 갖는 것을 특징으로 한다. 이러한 제조 방법은 전술한 작용을 발휘하는 적층 기판을 제조할 수 있다.
프린트 기판으로서 기능하는 코어층과, 절연부와 배선부를 가지고, 상기 코어층에 전기적으로 접속되는 빌드업층을 갖는 적층 기판의 제조 방법으로서, 상기 코어층과 상기 빌드업층이 전기적으로 접속되는 부위에 대응하는 위치에 있어서, 관통 구멍을 절연성 접착 시트에 형성하는 단계와, 상기 코어층에 상기 절연성 접착 시트를 배치하는 단계를 더욱 가지고, 상기 배치 단계는 상기 도전성 접착제를 상기 관통 구멍에 충전하는 단계를 포함하는 것을 특징으로 한다. 이에 따라, 간단한 방법으로 절연성 접착제와 도전성 접착제를 코어층의 위에 배치할 수 있다.
상기 제조 방법은 상기 코어층이 양품인지 아닌지를 판정하는 단계와, 상기 빌드업층이 양품인지 아닌지를 판정하는 단계를 더욱 가지고, 상기 배치 단계는 양품이라고 판정된 상기 코어층을 사용하고, 상기 접합 단계는 양품이라고 판정된 상기 빌드업층을 사용하는 것이 바람직하다. 양품 판정을 적층 기판의 제조 완료전에 행하는 것에 의해 양품이라고 판정된 코어층과 빌드업층을 접합함으로써 수율을 향상할 수 있다.
상기 도전성 접착제의 재용융 온도가 용융 온도보다도 높아지도록 하기 위해서는, 예컨대, 상기 금속 입자의 입자 지름, 땜납 도금 두께, 및, 상기 필러의 함 유량의 적어도 하나를 조절한다. 상기 재용융 온도는, 예컨대, 250℃ 이상이다. 이에 따라, 후속 공정에서 다른 회로 소자를 적층 기판에 부착하더라도 재용융을 방지할 수 있다.
전술한 적층 기판을 갖는 것을 특징으로 하는 전자기기도 본 발명의 별도의 측면을 구성한다.
열팽창율이 다른 2개의 부재와, 해당 부재를 접속하는 접합층을 갖는 전자기기로서, 상기 접합층은 제1의 융점을 갖는 필러로서의 금속 입자의 표면에 상기 제1의 융점보다도 낮은 제2의 융점을 갖는 땜납 도금을 한 것을 접착제에 함유시킨 것을 포함하는 것을 특징으로 한다. 이러한 전자기기는 열팽창율에 차가 있는 2개의 부재를 접합할 때에, 양자사이에 작동하는 열응력·열왜곡을 땜납 도금에 의해서 저감하고, 필러가 접합후의 융점을 높여 재용융 온도를 올린다. 상기 2개의 부재는, 예컨대, 프린트 기판으로서 기능하는 코어층과, 절연부와 배선부를 가지고, 상기 코어층에 전기적으로 접속되는 빌드업층이며, 상기 접합 부재는 상기 코어층과 상기 빌드업층을 전기적으로 접속 및 접착하는 접합층이다. 혹은, 상기 2개의 부재는 발열성 회로 소자와, 해당 발열성 회로 소자로부터의 열을 전달하기 위한 히트 스프레더이다. 이에 따라, 접합시의 온도를 내리는 동시에 발열성 회로 소자(예컨대, CPU)의 발열시의 재용융을 방지할 수 있다.
상기 접합층은 카르복실기, 아민, 페놀 중 어느 1종류를 포함하는 경화제와, 아디프산, 호박산, 세바신산 중 어느 1종류의 카르복실산을 포함하는 유기산을 갖는 것을 특징으로 한다. 이에 따라, 땜납의 활성화(또는 습윤성)를 향상할 수 있 어, 즉, 산화를 방지하여 코어층에 침투하는 성능을 향상할 수 있다.
본 발명의 다른 목적 및 더욱 다른 특징은 이하 첨부 도면을 참조하여 설명되는 실시예에 의해 분명해진다.
이하, 첨부 도면을 참조하여 본 발명의 일실시형태인 적층 기판(100)의 제조 방법에 관해서 설명한다. 여기서, 도 1은 적층 기판(100)의 제조 방법을 설명하기 위한 흐름도이며, 도 2는 도 1의 공정의 개략 단면도이다.
우선, 코어층(110)을 제조한다(단계 1100). 본 실시형태의 코어층(110)은 실리콘의 열팽창율(약4.2×10-6/℃)과 동일한 정도의 저열팽창율을 갖지만, 본 발명은 코어층의 열팽창율을 한정하는 것이 아니다. 코어층(110)은 본 실시형태에서는 구형 형상 또는 원형을 가지고, 예컨대, 표리 4개소(예컨대, 구형 형상의 각부)에 위치 결정용의 구멍을 갖고 있다. 코어층은 코어와 관통 구멍을 포함하고, 코어의 양측에 적층 구조를 포함하고 있더라도 좋고, 적층 구조를 포함하지 않더라도 좋다. 일반적으로, 이러한 적층 구조의 피치는 다층 빌드업층(140)의 층간 피치보다도 크다.
이하, 코어층(110)의 제조의 상세한 내용에 관해서 도 3 및 도 4를 참조하여 설명한다. 여기서, 도 3은 코어층(110)의 제조 방법을 설명하기 위한 흐름도이며, 도 4는 도 3의 공정의 개략 단면도이다. 여기서는, 적층 구조를 가지지 않는 코어층(110)의 제조 방법의 예에 관해서 설명한다.
우선, 도 4(a)에 나타낸 바와 같이 절연성 기판(111)에 레이저 가공으로 관 통 구멍(112)을 형성한다(단계 1102). 절연성 기판(111)은, 예컨대, 유리크로스 에폭시 수지 기재, 유리크로스 비스말레이미드트리아진 수지 기재, 유리크로스 폴리페닐렌에테르 수지 기재, 아라미드폴리이미드 액정 폴리머 등이다. 관통 구멍(112)은 관통 구멍으로서 기능한다. 본 실시형태로 준비한 절연성 기판(111)은 열경화형 에폭시 수지 기재이며, 두께는 약50 μm 수지이다. 레이저 가공은, 예컨대, 펄스 발진형 탄산 가스 레이저 가공 장치를 사용한다. 가공 조건은, 예컨대, 펄스 에너지가 0.1∼1.0 mJ이며, 펄스폭이 1∼100 μs이며, 쇼트수가 2∼50의 범위이다. 레이저 가공에 의해서 설치된 관통 구멍(112)의 형상은 직경 d1이 약60 μmφ이로 직경 d2가 약40 μmφ이다. 이 후, 관통 구멍(112)의 내부에 잔류하는 수지를 제거하기 위해서 산소 플라즈마 방전, 코로나 방전 처리, 과망간산칼륨 처리 등에 의한 데스미아 처리를 한다. 더욱 관통 구멍(1C)의 내면과 절연성 기판(1)의 표리 전면에 무전해 도금을 한다. 이 무전해 도금의 막 두께는 약4500Å이다.
다음에, 도 4(b)에 나타낸 바와 같이 절연성 기판(111)의 표리면에 드라이 필름 레지스트(113)를 설치한다(단계 1104). 이 드라이 필름 레지스트(113)는, 예컨대, 알칼리 현상 타입이며, 감광성을 갖는다. 드라이 필름 레지스트(113)의 막 두께는, 예컨대, 약40 μm이다. 드라이 필름 레지스트(113)를 노광 현상하여 원하는 패턴의 레지스트막을 얻었다.
다음에, 도 4(c)에 나타낸 바와 같이 도금 처리를 한다(단계 1106). 도금 처리는 직류 전해 도금법으로 행해지고, 단계 1102(도 4(a))에서 설치한 무전해 도금층을 전극으로서 사용한다. 도금층(114)의 재료는 구리, 주석, 은, 땜납, 구리와 주석의 합금, 구리와 은의 합금 등이라도 좋고, 도금 가능한 금속이면 종류는 묻지 않는다. 단계 1104에서 얻어진 드라이 필름 레지스트(113)가 부착된 절연성 기판(111)을 도금 욕조에 침지한다. 도금층(114)은 관통 구멍(112)의 내면과 절연성 기판(111)의 표리 전면 모두 동시에 성장하여, 도금층(114)은 두께를 늘려간다. 두께를 늘려가는 도중에, 관통 구멍(112)의 저면부에서 표층부로 성장하여, 그래서 도금층(114)에 의해 관통 구멍(112)의 저면부가 폐쇄된다.
절연성 기판(111)의 표리면의 도금층(114)의 두께 t1이 예컨대 약60 μm이 될 때까지 도금 처리는 계속되어, 관통 구멍(112)을 포함한 절연성 기판(111)의 표리 양면이 거의 평탄화한다.
그 후에, 에칭 및 레지스트 박리가 행해진다(단계 1108). 절연성 기판(111)의 표리 양면의 도금층(114)의 요철을 부드럽게 하기 위해서, 표리 양면의 도금층(114)의 두께 조정을 위해 에칭을 행한다. 사용하는 엣칭액은 염화구리이다. 계속해서, 도 4(d)에 나타낸 바와 같이 절연성 기판(111)의 표리면에 설치된 드라이 필름 레지스트(113)를 박리제를 이용하여 박리한다. 박리액은, 예컨대, 알칼리계 박리액이다. 이 결과, 드라이 필름 레지스트(113)를 박리한 하층으로부터 단계 1102에서 설치한 무전해 도금이 노출한다. 계속해서, 이 무전해 도금을 에칭한다. 사용하는 엣칭액은, 예컨대, 황산과수소이다.
또, 절연성 기판(111)은 적층 구조를 갖더라도 좋다. 예컨대, 절연성 기판(111)은 위에서 제1의 절연성 기판의 양측에 제2 및 제3의 절연성 기판을 적층한다. 제1의 절연성 기판을 아라미드 또는 에폭시계 수지로부터 구성하여, 두께를 약 25 μm, 열분해 온도가 약500℃로 설정한다. 제2의 절연성 기판과 제3의 절연성 기판에는 열경화형 에폭시 수지를 사용하여, 각각의 두께를 약12.5 μm, 열분해 온도를 약300℃로 설정한다. 이와 같이 열분해 온도를 다르게 하면 단계 1102에 있어서의 레이저 가공에 있어서 관통 구멍(112)의 구멍 직경을 다르게 할 수 있다. 열분해 온도가 낮은 제2 및 제3의 절연성 기판의 구멍 직경은 열분해 온도가 높은 제1의 절연성 기판의 구멍 직경보다 커져, 관통 구멍(112)은 도 4(b)에 나타내는 사다리꼴형상이 아니라 단면이 대략 X형상이 된다. 이에 따라, 도 4(c)에 있어서 도금층(114)을 절연성 기판(111)의 상하로부터 동시에 성장시킬 수 있어, 한 면에서 성장시키는 도 4(c)보다도 처리 시간을 단축할 수 있다.
코어층(110)은 빌드업층(140)과 접합되기 전에 양품 판정을 하여, 양품인 것만을 단계 1700에 사용한다.
다음에, 다층 빌드업층(140)을 제조한다(단계 1200). 빌드업층(140)은 본 실시형태에서는 구형 형상 또는 원형을 가지고, 예컨대, 4개소(예컨대, 구형 형상의 각부)에 위치 결정용의 구멍을 갖고 있다. 빌드업층(140)은 절연부와 배선부를 가지고, 코어층(110)에 전기적으로 접속된다. 빌드업층(140)은 적층 구조를 가지고, 내부에 코어(코어 재료)를 포함하고 있더라도 좋고, 포함하지 않더라도 좋다. 이하, 코어를 포함하는 빌드업층의 제법예에 관해서 도 5 내지 도 7을 참조하여 설명한다. 여기서, 도 5는 빌드업층(140)의 제조 방법을 설명하기 위한 흐름도이며, 도 6은 도 5의 코어부의 작성을 설명하기 위한 각 공정의 개략 단면도이다. 도 7은 도 5의 적층부의 작성을 설명하기 위한 각 공정의 개략 단면도이다.
우선, 빌드업층(140)의 코어부를 작성한다.
도 6(a)에 나타낸 바와 같이 양측에 구리(142)가 칠해진 유리크로스가 들어간 에폭시 수지(141)를 기재로서 준비하여, 도 6(b)에 나타낸 바와 같이 표리 도통을 도모하기 위해서 드릴 가공으로 관통 구멍(143)을 형성한다(단계 1202). 다음에, 도 6(c)에 나타낸 바와 같이 관통 구멍(143)내에 구리 도금(114)을 한다(단계 1204). 다음에, 도 6(d)에 나타낸 바와 같이 관통 구멍(143)내에 수지(145)를 충전한다(단계 1206). 다음에, 도 6(e)에 나타낸 바와 같이 전면에 덮개 도금이라 칭하는 구리 도금(146)을 한다(단계 1208). 마지막으로, 도 6(f)에 나타낸 바와 같이 서브트랙티브(subtractive)법을 이용하여 패턴(147)을 에칭에 의해 형성하여 코어층(140)을 완성한다(단계 1210).
다음에, 코어부의 양측에 적층부를 형성하여 빌드업층(140)을 완성한다.
우선, 도 7(a)에 나타낸 바와 같이 절연성 기판(151)에 코어층(110)의 관통 구멍(112)에 대응하는 도체부(152a)와 배선부용의 도체부(152b)를 구리 도금에 의해서 형성한다(단계 1212). 다음에, 도 7(b)에 나타낸 바와 같이 레이저 구멍 가공을 하여, 구리 도금(152a)이 노출하는 구멍(153)을 형성한다(단계 1214). 다음에, 도 7(c)에 나타낸 바와 같이 무전해 구리 도금(154)을 행한다(단계 1216). 다음에, 도 7(d)에 나타낸 바와 같이 도체부(152a 및 152b)에 대응한 장소에 개구부를 갖는 레지스트막(155)을 형성한다(단계 1218). 다음에, 도 7(e)에 나타낸 바와 같이 구리 패턴 도금을 한다(단계 1220). 이 결과, 도체부(152a 및 152b)가 절연성 기판(151)의 상면에 형성되는 동시에 구멍(153)이 도체부(152c)에 의해서 막힌다. 다음 에, 도 7(f)에 나타낸 바와 같이 레지스트 박리/구리 에칭을 행한다(단계 1222). 다음에, 도 7(g)에 나타낸 바와 같이 단계 1212 내지 1222를 반복, 필요 층수를 갖는 빌드업층(140)을 형성한다(단계 1224).
마지막으로, 도 6(g)에 나타낸 바와 같이 도 6(f)의 코어부의 표리에 도 7의 공정을 반복하는 것에 의해 빌드업층(140)을 완성한다. 빌드업층(140)은 코어층(110)에 접합되기 전에 양품 판정을 하여, 양품인 것만을 단계 1700에 사용한다
다음에, 도 2(a)에 나타낸 바와 같이 절연성 접착 시트(170)를 패턴 가공한다(단계 1300). 절연성 접착 시트(170)는, 예컨대, 에폭시 수지로 구성되고, 여러 가지 종류의 절연성 접착 시트를 상업적으로 입수할 수 있다. 에폭시 수지는 열경화형 접착제이며, 150℃에서 경화하지만, 80℃ 정도가 되면 부드러워져 코어층(110)과 밀착하여 임시 고정 효과를 갖는다.
절연성 접착 시트(170)의 높이는 도전성 접착제(180)의 양을 결정한다. 코어층(110)과 빌드업층(140)이 전기적으로 접속되는 부위에 대응하는 위치에 있어서 관통 구멍(172)을 절연성 접착 시트에 드릴(174)에 의해 형성한다. 도 2에 있어서는, 일정 간격으로 관통 구멍(172)이 설치되지만, 이러한 배치는 예시적이다. 또한, 절연성 접착 시트(170)는 본 실시형태에서는 구형 형상 또는 원형을 가지고, 예컨대, 4개소(예컨대, 구형 형상의 각부)에 위치 결정용의 구멍을 갖고 있다.
다음에, 도 2(b)에 나타낸 바와 같이 한 쌍의 절연성 접착 시트(170)를 코어층(110)의 양측에 위치 결정 및 임시 고정한다(단계 1400). 관통 구멍(172)은 코어층(110)과 빌드업층(140)이 전기적으로 접속되는 부위, 즉, 전기 접속 패드부에 위 치 결정되어 있다. 본 실시형태에 있어서는 코어층(110)과 절연성 접착 시트(170)와의 위치 결정은 양자의 위치 결정용의 구멍을 합쳐서 핀을 꽂는 것에 의해 행해진다. 이와 같이 본 실시형태에서는 기계적인 위치 맞춤 수단을 채용하고 있지만, 위치 맞춤 수단의 방법은 묻지 않는다. 예컨대, 양자에 얼라이먼트용의 마크를 설치하여 광학적 수단으로 위치 맞춤을 행하더라도 좋다.
임시 고정은 코어층(110)과 접착 시트(170)를, 예컨대, 약80℃로 예비 가열함으로써 행한다. 가열후에 위치 맞춤용의 핀을 뽑는다. 또, 본 실시형태에서는 코어층(110)에 접착 시트(170)를 위치 결정하여 임시 고정했지만, 빌드업층(140) 임시 고정하여 고정하더라도 좋다.
다음에, 도전성 접착제(180)를 조제한다(단계 1500). 도전성 접착제는 제1의 융점을 갖는 필러로서의 금속 입자의 표면에, 제1의 융점보다도 낮은 제2의 융점을 갖는 땜납 도금을 한 것을 접착제(예컨대, 에폭시 수지)에 함유시킨 것이다. 본 실시형태의 도전성 접착제(180)에 포함되는 기재로서의 접착제는 에폭시 수지이기 때문에 열경화 온도는 150℃이다. 금속 입자는 본 실시형태에서는 고융점 금속 입자이며, 예컨대, Cu, Ni 등이며, 그 융점은 기재로서의 접착제의 열경화 온도보다도 높은 것이 바람직하다. 땜납은 본 실시형태에서는 저온 땜납이며, 예컨대, Sn-Bi로 구성되고, 융점은 138℃이다. 저온 땜납의 융점은 기재로서의 접착제의 열경화 온도보다도 낮은 것이 바람직하다. 이것은 땜납이 용융하기 전에 접착제를 열경화시키지 않기 때문이다.
이와 같이, 도전성 접착제(180)는 고융점 금속 입자를 코어로 하여, 표면에 저온 땜납을 도금한 도전성 필러가 들어간 접착제이다. 여러 가지의 입자 직경의 금속 입자의 분말을 상업적으로 입수할 수 있다. 본 실시형태에서는 무전해 도금에 의해서 금속 입자의 표면에 도금을 한다. 금속 입자의 표면의 도금 두께는, 예컨대, 수용액에 침지하는 시간에 의해서 제어 가능하다. 물론 본 발명은 도금 방법을 한정하는 것이 아니다
본 실시형태의 도전성 접착제(180)에는 몇 개의 만족하여야 할 성능이 있어, 이러한 성능은, 도통성, 용융 온도, 재용융 온도, 접합력을 포함한다. 도통성이 부족하면 코어층(110)과 빌드업층(140)과의 전기적 접속이 불안정해져 적층 기판(100)의 전기적 특성이 열화한다. 용융 온도가 높으면 코어층(110)과 빌드업층(140)과의 사이에 작동하는(즉, 도전성 접착제(180)가 받는) 열응력·열왜곡이 커져 양층이나 도전성 접착제(180)가 파괴하는 등 바람직하지 못하다. 이 때문에, 용융 온도는 낮은 쪽이 바람직하다. 한편, 재용융 온도가 낮으면 후속 공정에서 적층 기판(100)에 별도의 회로 소자를 부착할 때에 온도가 250℃ 정도까지 상승하면 도전성 접착제(180)가 용출하여 접착력이나 도통성이 없어지는 등 바람직하지 못하다. 이 때문에, 재용융 온도는 250℃ 이상인 것이 바람직하다. 또한, 접합력은 안정된 도통성과 적층 구조를 유지하기 위해서 종래의 은필러를 사용하는 은페이스트보다도 높은 것이 바람직하다.
도전성 접착제(180)에 의한 도통성은 필러의 함유량과 땜납량에 의존한다. 소정의 도통량을 확보하기 위해서는 이들의 양을 제어해야 한다.
도전성 접착제(180)의 용융 온도는 도금의 융점이다. 본 실시형태에서는 Sn- Bi로 이루어지는 저온 땜납을 이용하고 있기 때문에 용융 온도는 138℃이다.
도전성 접착제(180)의 재용융 온도는 도금 두께와 필러의 입자 지름을 제어하는 것에 의해 제어할 수 있다. 일단 땜납이 용융한 후는 필러와 땜납은 합금으로서 작용하기 때문에 필러에 의해 재용융 온도를 올릴 수 있다. 도 8에 필러(Cu)의 함유량을 90%, 입자 지름을 φ20 내지 40 μm으로 한 경우의 Sn-Bi 도금 두께와 재용융 온도와의 관계를 나타낸다. 도금 두께가 2 μm을 넘으면 땜납이 확산하지 않고 남기 때문에 재용융 온도도 Sn-Bi의 융점 부근까지 내려간다. 반대로, 도금 두께가 2 μm 이하인 경우는 Sn-Bi가 완전히 확산하여 재용융 온도는 거의 일정하게 된다.
한편, 도금 두께는 도전성 접착제(180)의 접합력을 규정한다. 종래의 ALIVH의 은페이스트에 있어서는 은필러에 의해서 접합력이 저하하고 있다. 한편, 본 실시형태에서는 땜납 도금을 하는 것에 의해 접합력의 저하를 방지하고 있다. 따라서, 땜납량은 많으면 많을수록 접합력은 증가한다. 그러나, 전술된 바와 같이 땜납량이 많으면 재용융 온도가 저하하기 때문에 바람직하지 못하다. 이 때문에, 도전성 접착제(180)가 소정의 접합 강도와 재용융 온도(신뢰성)를 양립하도록 도금 두께를 결정해야 한다.
도 8에 나타내는 그래프는 입자 지름이 40 μm보다도 커지면 우측으로 이동하고, 입자 지름이 20 μm 이하이면 좌측으로 이동한다. 일반적으로 필러로서 사용되는 입자 지름 100 μm 이하인 금속 입자에 대해서는 Sn-Bi에 관해서는 도금 두께가 1 μm 이상이면 일반적으로 소정의 접합 강도를 유지할 수 있다.
도 8의 그래프는 사용되는 필러나 땜납의 종류에 의해서도 변화된다. 본 실시형태의 도전성 접착제(180)에는 적층 기판(100)의 열팽창율을 실리콘과 같이 한다고 하는 목적으로부터 전술된 바와 같이 몇 개의 만족하여야 할 성능이 있지만, 적층 기판(100)에 이러한 목적이 없는 경우에는 도전성 접착제(180)가 만족하여야 할 성능의 정도도 변화할 수 있다. 이 때문에, 전술한 땜납 도금의 종류, 두께, 필러의 종류, 입자 지름, 함유율은 이러한 성능에 맞춰 적절하게 선택된다.
도전성 접착제(180)는 카르복실기, 아민, 페놀 중 어느 1종류를 포함하는 경화제와, 아디프산, 호박산, 세바신산 중 어느 1종류의 카르복실산을 포함하는 유기산을 갖는다. 이에 따라, 땜납의 활성화(또는 습윤성)를 향상할 수 있어, 즉, 산화를 방지하여 코어층에 침투하는 성능을 향상할 수 있다.
다음에, 도 2(c)에 나타낸 바와 같이 도전성 접착제(180)를 관통 구멍(172)에 충전한다(단계 1600). 충전은 본 실시형태에 있어서는 메탈마스크를 사용한 스크린 인쇄에 의해서 행하지만, 본 발명은 충전 방법을 한정하는 것이 아니다.
다음에, 다중 빌드업층(140)을 코어층(110)의 양측에 위치 맞춤하여, 가열 및 가압을 함으로써 접합한다(단계 1700). 위치 맞춤은 본 실시예에서는 코어층(110)과 접착 시트(170)와의 위치 맞춤과 같이 행해진다. 즉, 접착 시트(170)에 설치된 위치 맞춤용의 구멍과 빌드업층(140)에 설치된 위치 맞춤용의 구멍을 합쳐서 핀으로 멈추게 하는 것에 의해 행한다. 가열 및 가압은 진공 환경에서 프레스를 행하는 것(「진공 라미네이트」라고도 한다.)에 의해 행한다.
본 실시형태에서는 코어층(110)과 빌드업층(140)의 접합전에 코어층(110)이 양품인지 아닌지를 판정하며, 또한, 빌드업층(140)이 양품인지 아닌지를 판정하여, 양품이라고 판정된 코어층 및 빌드업층(140)만을 사용하여, 단계 1700에 있어서 접합을 행한다. 양품 판정을 적층 기판(100)의 제조 완료전에 행하는 것에 의해 수율을 향상할 수 있다.
본 실시형태에서는 저온 땜납을 사용하고 있기 때문에 통상의 땜납을 이용하는 것보다도 낮은 융점에서 땜납은 용융한다. 이 때문에, 가열시의 온도로부터 상온에 되돌아갈 때에 코어층(110)과 빌드업층(140)과의 사이에 작용하는 열응력·열왜곡을 저감하여, 양층 및 접합층에 있어서의 파괴를 방지할 수 있다. 한편, 고융점 금속 입자가 도전성 접착제(180)의 융점을 저온 땜납의 융점보다도 높게 함으로써 재용융의 온도를 올릴 수 있다. 이 결과, 후속 공정에서 회로 소자를 탑재하더라도 도전성 접착제(180)가 재용융하여 접착의 신뢰성이 저하하는 것을 방지할 수 있다. 금속 입자에 의해 코어층(110)과 빌드업층(140)과의 사이의 도통성을 확보할 수 있다.
도 2(e)는 완성된 적층 기판(100)을 나타내고 있다. 빌드업층(170)은 코어층(110)의 양측에 배치되어 있기 때문에 휘어짐의 균형을 유지할 수 있다.
도 9에 적층 기판(100)을 적용한 LSI 웨이퍼용의 테스터 기판(200)의 평면도를 나타낸다.
[실시예 1]
도전성 접착제(180)에 Cu 코어(입자 직경 φ20 내지 40 μm)로 표면은 Sn-Bi 땜납 도금(도금 두께 2 μm)을 이용했다. 코어층(110) 및 빌드업층(140)의 열팽창 계수를 각각 1 ppm/℃, 20 ppm/℃이며, 적층후의 완성체로서는 3 ppm/℃이며, 접합 부재 용융 온도는 250℃ 이상인 것을 확인했다.
본 실시형태의 도전성 접착제(180)는 전자기기에 있어서 열팽창율이 다른 2개의 부의 접합에 널리 적용할 수 있다. 예컨대, 이들 2개의 부재는 발열성 회로 소자(예컨대, CPU)와, 해당 발열성 회로 소자로부터의 열을 전달하기 위한 열전도 부재(예컨대, 히트 스프레더나 히트 싱크)라도 좋다. 이에 따라, 접합시의 온도를 내리는 동시에 발열성 회로 소자의 발열시의 재용융을 방지할 수 있다. 도전성 접착제(180)에 사용되는 에폭시 수지는 CPU를 열전도 부재에 강고히 접합하여, CPU로부터의 열을 효율적으로 열전도 부재에 전달하여, CPU를 방열한다.
이상, 본 발명의 바람직한 실시형태 및 그 변형을 여기서 상세히 설명하여 왔지만, 본 발명은 이들 실시형태 및 변형에 정확히 한정되는 것이 아니라, 여러 가지 변형 및 변경이 가능하다. 예컨대, 본 발명의 전자기기는 LSI 웨이퍼용의 테스터뿐만 아니라, 노트형 퍼스널 컴퓨터(PC), 디지털 카메라, 서버, 휴대 전화에도 널리 적용할 수 있다.
본 출원은 더욱 이하의 사항을 개시한다.
(부기 1)
프린트 기판으로서 기능하는 코어층과, 절연부와 배선부를 가지고, 상기 코어층에 전기적으로 접속되는 빌드업층과, 상기 코어층과 상기 빌드업층을 전기적으로 접속 및 접착하는 접합층을 갖는 적층 기판으로서, 상기 접합층은 제1의 융점을 갖는 필러로서의 금속 입자의 표면에 상기 제1의 융점보다도 낮은 제2의 융점을 갖 는 땜납 도금을 한 것을 접착제에 함유시킨 것을 포함하는 것을 특징으로 하는 적층 기판.(1)
(부기 2)
상기 코어층은 상기 빌드업층보다도 열팽창율이 낮은 것을 특징으로 하는 부기 1에 기재한 적층 기판.
(부기 3)
상기 빌드업층은 상기 코어층의 양측에 설치되는 것을 특징으로 하는 부기 1에 기재한 적층 기판.
(부기 4)
상기 코어층과 상기 빌드업층을 접합하는 절연성 접착제를 더욱 갖는 것을 특징으로 하는 부기 1에 기재한 적층 기판.
(부기 5)
상기 제2의 융점은 상기 절연성 접착제의 융점 이하인 것을 특징으로 하는 부기 4에 기재한 적층 기판.
(부기 6)
프린트 기판으로서 기능하는 코어층과, 절연부와 배선부를 가지고, 상기 코어층에 전기적으로 접속되는 빌드업층을 갖는 적층 기판의 제조 방법으로서, 상기 코어층과 상기 빌드업층이 전기적으로 접속되는 부위에 대응하는 위치에 있어서, 제1의 융점을 갖는 필러로서의 금속 입자의 표면에 상기 제1의 융점보다도 낮은 제2의 융점을 갖는 땜납 도금을 한 것을 접착제에 함유시킨 것을 포함하는 도전성 접 착제를 배치하는 단계와, 상기 도전성 접착제가 배치된 상기 코어층의 위에 상기 빌드업층을 가압 및 가열함으로써 상기 코어층과 상기 빌드업층을 접합하는 단계를 갖는 것을 특징으로 하는 제조 방법.(2)
(부기 7)
프린트 기판으로서 기능하는 코어층과, 절연부와 배선부를 가지고, 상기 코어층에 전기적으로 접속되는 빌드업층을 갖는 적층 기판의 제조 방법으로서, 상기 코어층과 상기 빌드업층이 전기적으로 접속되는 부위에 대응하는 위치에 있어서, 관통 구멍을 절연성 접착 시트에 형성하는 단계와, 상기 코어층에 상기 절연성 접착 시트를 배치하는 단계를 더욱 가지고, 상기 배치 단계는 상기 도전성 접착제를 상기 관통 구멍에 충전하는 단계를 포함하는 것을 특징으로 하는 부기 6에 기재한 제조 방법.
(부기 8)
상기 제조 방법은 상기 코어층이 양품인지 아닌지를 판정하는 단계와, 상기 빌드업층이 양품인지 아닌지를 판정하는 단계를 더욱 가지고, 상기 배치 단계는 양품이라고 판정된 상기 코어층을 사용하고, 상기 접합 단계는 양품이라고 판정된 상기 빌드업층을 사용하는 것을 특징으로 하는 부기 6에 기재한 제조 방법.
(부기 9)
상기 도전성 접착제의 재용융 온도가 용융 온도보다도 높아지도록 상기 금속입자의 입자 지름, 및/또는, 땜납 도금 두께를 조절하는 단계를 더욱 갖는 것을 특징으로 하는 부기 6에 기재한 제조 방법.
(부기 10)
상기 재용융 온도는 250℃ 이상인 것을 특징으로 하는 부기 9에 기재한 제조 방법.
(부기 11)
부기 1 내지 5 중 어느 하나에 기재한 적층 기판을 갖는 것을 특징으로 하는 전자기기.(5)
(부기 12)
열팽창율이 다른 2개의 부재와, 해당 부재를 접속하는 접합층을 갖는 전자기기로서, 상기 접합층은 제1의 융점을 갖는 필러로서의 금속 입자의 표면에 상기 제1의 융점보다도 낮은 제2의 융점을 갖는 땜납 도금을 한 것을 접착제에 함유시킨 것을 포함하는 것을 특징으로 하는 전자기기.(3)
(부기 13)
상기 2개의 부재는 프린트 기판으로서 기능하는 코어층과, 절연부와 배선부를 가지고, 상기 코어층에 전기적으로 접속되는 빌드업층이며, 상기 접합 부재는 상기 코어층과 상기 빌드업층을 전기적으로 접속 및 접착하는 접합층인 것을 특징으로 하는 부기 12에 기재한 전자기기.
(부기 14)
상기 2개의 부재는 발열성 회로 소자와, 해당 발열성 회로 소자로부터의 열을 전달하기 위한 히트 스프레더인 것을 특징으로 하는 부기 12에 기재한 전자기기.
(부기 15)
상기 접합층은 카르복실기, 아민, 페놀 중 어느 1종류를 포함하는 경화제와, 아디프산, 호박산, 세바신산 중 어느 1종류의 카르복실산을 포함하는 유기산을 갖는 것을 특징으로 하는 부기 11 내지 14 중 어느 하나에 기재한 전자기기. (4)
본 발명에 따르면 제조를 쉽게 하여 층간 접속의 전기적·기계적 특성을 안정적으로 하는 적층 기판 및 그 제조 방법, 이러한 적층 기판을 갖는 전자기기를 제공할 수 있다.
Claims (6)
- 프린트 기판으로서 기능하는 코어층과,절연부와 배선부를 가지고, 상기 코어층에 전기적으로 접속되는 빌드업층과,상기 코어층과 상기 빌드업층을 전기적으로 접속 및 접착하는 접합층을 갖는 적층 기판으로서,상기 접합층은, 관통 구멍의 패턴을 갖는 절연성 접착 시트와, 제1의 융점을 갖는 필러로서의 금속 입자의 표면에 상기 제1의 융점보다도 낮은 제2의 융점을 갖는 땜납 도금을 한 것을 열경화 접착제에 함유시킨 것을 포함하고,상기 열경화 접착체는 상기 관통 구멍에 배치되고, 상기 제2 융점은 상기 열 경화 접착체의 열경화 온도보다도 낮은 것을 특징으로 하는 적층 기판.
- 프린트 기판으로서 기능하는 코어층과, 절연부와 배선부를 가지고, 상기 코어층에 전기적으로 접속되는 빌드업층을 갖는 적층 기판의 제조 방법으로서,상기 코어층과 상기 빌드업층이 전기적으로 접속되는 부위에 대응하는 위치에 있어서, 제1의 융점을 갖는 필러로서의 금속 입자의 표면에 상기 제1의 융점보다도 낮은 제2의 융점을 갖는 땜납 도금을 한 것을 접착제에 함유시킨 것을 포함하는 도전성 접착제를 배치하는 단계와,상기 도전성 접착제가 배치된 상기 코어층의 위에 상기 빌드업층을 가압 및 가열함으로써 상기 코어층과 상기 빌드업층을 접합하는 단계를 갖는 것을 특징으로 하는 제조 방법.
- 제1항에 있어서, 상기 접합층은,카르복실기, 아민, 페놀 중 어느 1종류를 포함하는 경화제와,아디프산, 호박산, 세바신산 중 어느 1종류의 카르복실산을 포함하는 유기산을 갖는 것을 특징으로 하는 적층 기판.
- 제1항 또는 제3항에 기재한 적층 기판을 갖는 것을 특징으로 하는 전자기기.
- 열팽창율이 다른 2개의 부재들과,해당 부재를 접속하는 접합층을 갖는 전자기기로서,상기 접합층은 관통 구멍의 패턴을 갖는 절연성 접착 시트와, 제1의 융점을 갖는 필러로서의 금속 입자의 표면에 상기 제1의 융점보다도 낮은 제2의 융점을 갖는 땜납 도금을 한 것을 열경화 접착제에 함유시킨 것을 포함하고,상기 열경화 접착체는 상기 관통 구멍에 배치되고, 상기 제2 융점은 상기 열경화 접착제의 열경화 온도보다도 낮은 것을 특징으로 하는 전자기기.
- 제2항에 기재한 제조 방법에 의해 형성된 적층 기판을 갖는 것을 특징으로 하는 전자기기.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2004-00160518 | 2004-05-31 | ||
JP2004160518A JP2005340687A (ja) | 2004-05-31 | 2004-05-31 | 積層基板及びその製造方法、かかる積層基板を有する電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050114189A KR20050114189A (ko) | 2005-12-05 |
KR100758188B1 true KR100758188B1 (ko) | 2007-09-14 |
Family
ID=35425659
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040099128A KR100758188B1 (ko) | 2004-05-31 | 2004-11-30 | 적층 기판, 그 제조 방법 및 그 적층 기판을 갖는 전자기기 |
Country Status (3)
Country | Link |
---|---|
US (2) | US20050266213A1 (ko) |
JP (1) | JP2005340687A (ko) |
KR (1) | KR100758188B1 (ko) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4849926B2 (ja) | 2006-03-27 | 2012-01-11 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
JP5061668B2 (ja) * | 2007-03-14 | 2012-10-31 | 富士通株式会社 | 2種類の配線板を有するハイブリッド基板、それを有する電子装置、及び、ハイブリッド基板の製造方法 |
JP5217639B2 (ja) * | 2008-05-30 | 2013-06-19 | 富士通株式会社 | コア基板およびプリント配線板 |
JP2009290135A (ja) * | 2008-05-30 | 2009-12-10 | Fujitsu Ltd | プリント配線板の製造方法および導電性接合剤 |
JP2009290124A (ja) * | 2008-05-30 | 2009-12-10 | Fujitsu Ltd | プリント配線板 |
JP5217640B2 (ja) * | 2008-05-30 | 2013-06-19 | 富士通株式会社 | プリント配線板の製造方法およびプリント基板ユニットの製造方法 |
JP2011096900A (ja) * | 2009-10-30 | 2011-05-12 | Fujitsu Ltd | 導電体およびプリント配線板並びにそれらの製造方法 |
EP3736852A1 (en) | 2019-05-07 | 2020-11-11 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Aligning component carrier structure with known-good sections and critical section with other component carrier with components and dummies |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990030122A (ko) * | 1997-09-25 | 1999-04-26 | 야마모토 히데키 | 다층 배선 기판 및 이의 제조 방법 |
KR20010032256A (ko) * | 1997-11-19 | 2001-04-16 | 마츠시타 덴끼 산교 가부시키가이샤 | 응력완화형 전자부품, 응력완화형 배선기판 및 응력완화형전자부품 실장체 |
KR20030047085A (ko) * | 2001-12-07 | 2003-06-18 | 엘지전선 주식회사 | 니켈 금속을 연결수단으로 이용한 전자부품 및 접속방법 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4383363A (en) * | 1977-09-01 | 1983-05-17 | Sharp Kabushiki Kaisha | Method of making a through-hole connector |
US4581679A (en) * | 1983-05-31 | 1986-04-08 | Trw Inc. | Multi-element circuit construction |
JPS61236192A (ja) * | 1985-04-12 | 1986-10-21 | 株式会社日立製作所 | セラミツク基板の電極形成方法 |
US4788766A (en) * | 1987-05-20 | 1988-12-06 | Loral Corporation | Method of fabricating a multilayer circuit board assembly |
JP2702507B2 (ja) * | 1988-05-31 | 1998-01-21 | キヤノン株式会社 | 電気的接続部材及びその製造方法 |
US5502889A (en) * | 1988-06-10 | 1996-04-02 | Sheldahl, Inc. | Method for electrically and mechanically connecting at least two conductive layers |
DE69412952T2 (de) * | 1993-09-21 | 1999-05-12 | Matsushita Electric Industrial Co., Ltd., Kadoma, Osaka | Verbindungsteil eines Schaltungssubstrats und Verfahren zur Herstellung mehrschichtiger Schaltungssubstrate unter Verwendung dieses Teils |
US5527998A (en) * | 1993-10-22 | 1996-06-18 | Sheldahl, Inc. | Flexible multilayer printed circuit boards and methods of manufacture |
US5652042A (en) * | 1993-10-29 | 1997-07-29 | Matsushita Electric Industrial Co., Ltd. | Conductive paste compound for via hole filling, printed circuit board which uses the conductive paste |
JP3197213B2 (ja) * | 1996-05-29 | 2001-08-13 | 松下電器産業株式会社 | プリント配線板およびその製造方法 |
WO1997048260A1 (fr) * | 1996-06-14 | 1997-12-18 | Ibiden Co., Ltd. | Plaquette a circuit sur un seul cote pour carte a circuits imprimes multicouche, carte a circuits imprimes multicouche, et procede pour sa production |
US6214445B1 (en) * | 1998-12-25 | 2001-04-10 | Ngk Spark Plug Co., Ltd. | Printed wiring board, core substrate, and method for fabricating the core substrate |
US6270363B1 (en) * | 1999-05-18 | 2001-08-07 | International Business Machines Corporation | Z-axis compressible polymer with fine metal matrix suspension |
US6379784B1 (en) * | 1999-09-28 | 2002-04-30 | Ube Industries, Ltd. | Aromatic polyimide laminate |
JP2001274556A (ja) * | 2000-03-23 | 2001-10-05 | Nec Corp | プリント配線板 |
US6931723B1 (en) * | 2000-09-19 | 2005-08-23 | International Business Machines Corporation | Organic dielectric electronic interconnect structures and method for making |
DE60142119D1 (de) * | 2000-10-02 | 2010-06-24 | Asahi Kasei Emd Corp | Teilchen einer funktionellen metalllegierung. |
-
2004
- 2004-05-31 JP JP2004160518A patent/JP2005340687A/ja not_active Withdrawn
- 2004-11-29 US US10/998,062 patent/US20050266213A1/en not_active Abandoned
- 2004-11-30 KR KR1020040099128A patent/KR100758188B1/ko not_active IP Right Cessation
-
2006
- 2006-03-30 US US11/392,532 patent/US20060168803A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990030122A (ko) * | 1997-09-25 | 1999-04-26 | 야마모토 히데키 | 다층 배선 기판 및 이의 제조 방법 |
KR20010032256A (ko) * | 1997-11-19 | 2001-04-16 | 마츠시타 덴끼 산교 가부시키가이샤 | 응력완화형 전자부품, 응력완화형 배선기판 및 응력완화형전자부품 실장체 |
KR100432800B1 (ko) * | 1997-11-19 | 2004-05-24 | 마츠시타 덴끼 산교 가부시키가이샤 | 응력완화형 전자부품, 응력완화형 배선기판 및 응력완화형 전자부품 실장체 |
KR20030047085A (ko) * | 2001-12-07 | 2003-06-18 | 엘지전선 주식회사 | 니켈 금속을 연결수단으로 이용한 전자부품 및 접속방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20050114189A (ko) | 2005-12-05 |
US20060168803A1 (en) | 2006-08-03 |
JP2005340687A (ja) | 2005-12-08 |
US20050266213A1 (en) | 2005-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100987688B1 (ko) | 프린트 배선 기판 및 프린트 배선 기판의 제조 방법 | |
KR20070049133A (ko) | 적층 기판, 그 제조 방법 및 그 적층 기판을 갖는 전자기기 | |
JP4767269B2 (ja) | 印刷回路基板の製造方法 | |
JP4689375B2 (ja) | 積層基板および該積層基板を有する電子機器 | |
US20100224397A1 (en) | Wiring board and method for manufacturing the same | |
JP2587596B2 (ja) | 回路基板接続材とそれを用いた多層回路基板の製造方法 | |
US6335076B1 (en) | Multi-layer wiring board and method for manufacturing the same | |
JP2011501410A (ja) | 頑健な多層配線要素および埋設された超小型電子素子とのアセンブリ | |
JP2000514955A (ja) | Z軸相互接続方法および回路 | |
KR100747022B1 (ko) | 임베디드 인쇄회로기판 및 그 제작방법 | |
US20060168803A1 (en) | Layered board and manufacturing method of the same, electronic apparatus having the layered board | |
JP2004274035A (ja) | 電子部品内蔵モジュールとその製造方法 | |
US20200203266A1 (en) | Substrate, method of manufacturing substrate, and electronic device | |
JP2009016378A (ja) | 多層配線板及び多層配線板製造方法 | |
JPH11204939A (ja) | 多層回路基板及びその製造方法 | |
JP5192865B2 (ja) | 部品内蔵配線基板の製造方法 | |
JP5108253B2 (ja) | 部品実装モジュール | |
KR100699237B1 (ko) | 임베디드 인쇄회로기판 제조방법 | |
JP2010129725A (ja) | 配線基板、実装構造体及び電子装置 | |
JP2008010616A (ja) | 部品内蔵配線板 | |
JP2004072125A (ja) | 印刷配線板の製造方法および印刷配線板 | |
JP7392966B2 (ja) | プリント回路基板 | |
TWI420989B (zh) | 印刷電路板及其製造方法 | |
JP2005109188A (ja) | 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法 | |
KR20100028209A (ko) | 인쇄회로기판 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
LAPS | Lapse due to unpaid annual fee |