JPS61236192A - セラミツク基板の電極形成方法 - Google Patents

セラミツク基板の電極形成方法

Info

Publication number
JPS61236192A
JPS61236192A JP60076574A JP7657485A JPS61236192A JP S61236192 A JPS61236192 A JP S61236192A JP 60076574 A JP60076574 A JP 60076574A JP 7657485 A JP7657485 A JP 7657485A JP S61236192 A JPS61236192 A JP S61236192A
Authority
JP
Japan
Prior art keywords
copper
conductor
plating
thick
ceramic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60076574A
Other languages
English (en)
Other versions
JPH0525199B2 (ja
Inventor
及川　昇司
裕 山岸
茂 斉藤
毅 藤田
渡部　隆好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60076574A priority Critical patent/JPS61236192A/ja
Priority to DE19863612261 priority patent/DE3612261A1/de
Priority to CN198686103221A priority patent/CN86103221A/zh
Priority to US06/851,729 priority patent/US4713494A/en
Publication of JPS61236192A publication Critical patent/JPS61236192A/ja
Publication of JPH0525199B2 publication Critical patent/JPH0525199B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0753—Insulation
    • H05K2201/0769—Anti metal-migration, e.g. avoiding tin whisker growth
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/247—Finish coating of conductors by using conductive pastes, inks or powders
    • H05K3/248—Finish coating of conductors by using conductive pastes, inks or powders fired compositions for inorganic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H05K3/4667—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders characterized by using an inorganic intermediate insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はタングステン等の高温焼結導体を配したセラミ
ック基板上に１はんだ濡れ性や導体抵抗の改善等を目的
にした銅厚膜導体を形成するのに好適なセラミック基板
上の電極形成方法に関する。
〔発明の背景〕
従来の接続の例としては特開昭５９−５６９４８に開示
されているようにタングステン導体上に無電解ニッケル
めりきと、無電解金めっきを施した後、銀パラジウム等
の酸化雰囲気による焼成を行ない厚膜ペーストを接続す
る方法がとられている。しかし、本発明での、窒素雰囲
気で焼成する厚膜銅の場合、従来のニッケルめっきや、
ニッケルめっきに金めっきを組合せた接続では、接合強
度が弱く、十分な信頼性が得られない。
〔発明の目的〕
本発明の目的は、タングステン等を導体としたセラミッ
ク基板上に、高周波回路等で要求される電導性の良い厚
膜銅導体を形成する場合に、タングステン等の高温焼結
した導体と厚膜銅導体を信頼性良く接続した電極を形成
する方法を提供することにある。
〔発明の概要〕
タングステン等の高温焼結導体を配したセラミック基板
では、多層化や導体強度の安定性の面では、優れている
もののはんだ濡れ性や導体抵抗の面では、厚膜銅導体に
比べて劣る。ことに導体抵抗では１ケタの差があるため
、高周波回路等では抵抗の少ない銅厚膜導体が必要視さ
れている。そζで、本発明では、これらの性質の異なる
両者の導体を安定に接続する方法として、高温焼結導体
上にはまず従来より用いられているニッケル金属を配し
た。しかる後に、ニッケルと厚膜銅導体の両者に接続性
の良好な銅金属をめっき等の方法で形成し、その上に厚
膜銅導体を焼成する。
本発明で用いるニッケル金属の形成方法は、どのような
方法でもよいが、工業的には、無電解ニッケルめっきが
良く、また基板の構造や形状から、電気めっきを行なっ
てもよい。また、無電解ニッケルめっきＫついては、一
般的に用いられている、次亜リン酸ナトリウム等の還元
剤を用いたリン系ニッケルめっきや、ジメチルアミンボ
ランを用い九ボロン系ニッケルめっきを用いればよいが
、銅めりき上に形成する厚膜銅導体の焼成温度によって
は、リン系ニッケルめっき膜は融点が約９００℃と低く
使用上問題が生ずる場合がある。すなわち厚膜銅導体の
焼結温度は、約６００℃から１１００℃程の焼成温度と
なっている場合が多いためリン系ニッケルめっき膜では
、溶出してしまうことがある。しかしながら、リン系ニ
ッケルめっきは、めっき析出速度が早く、ボロン系めっ
きに比べ約２〜５倍と作業性がよいため、６００℃付近
の低温域で焼成する厚膜銅導体に利用すると作業性の向
上が期待できる。
また、ニッケル金属層、銅金属層を形成した後に金属間
の結合性を高めるために、熱処理を行なってもよい。熱
処理の条件としては、温度は５００℃から１０００℃で
約５〜１０程度維持すればよい。
またこの時の雰囲気としては、窒素やアルゴンガスによ
る中性雰囲気またはこれらの不活性ガスに、水素ガスを
５チ以上混入した還元雰囲気が適用できる。ただし、９
００℃前後の比較的温度が高い範囲では、ニッケルが銅
膜を通して上に露出してくるため、中性雰囲気では、表
面酸化が進行する。このため、５００〜６００℃では、
中性雰囲気による熱処理でもよいが、６００℃以上の場
合は還元雰囲気が望ましい。
このようにして形成したニッケル金属層と銅金属層の上
に銅厚膜全印刷して乾燥する。その後焼成を行なうがペ
ース）Ｋよって焼成温度が異なる。一般的に、６００〜
１１００℃で焼成することが多く、また、雰囲気として
はＮ２雰囲気により焼成する。
〔発明の実施例〕
（実施例１） 以下、本発明の一実施例を第１図から第３図を用いて説
明する。第１図はアルミナ生シートにタングステンペー
ストにてスルーホール印刷や表面の導体印刷後アルミナ
ペーストにて導体印刷層の一部をコートしたものを１６
００℃の還元雰囲気にて焼結を行なったのち無電解ニッ
ケルめっきを行なったものの断面を示す断面図である。
すなわちグリーンシートアルミナ１の焼結体上にタング
ステン導体３とアルミナ絶縁層２を配して後、無電解ニ
ッケルめっきを施した。
第２図は第１図の一部を拡大した断面図で、無電解ニッ
ケルめっき層４上に無電解銅めっき５を施したものであ
る。この時忙用いた各めっき液は、市販のめっき液を用
いた。次に還元雰囲気により７００℃の熱処理を１０分
行なって、ニッケルめっきと銅めっきを拡散せしめた。
その後、銅厚膜７を印刷し、乾燥後９００℃のＮ、雰囲
気で、１１１分間焼成を行なった。この時、拡散層６で
は、ニッケルめっきと銅めっきが拡散すると同時に、タ
ングステン導体や厚膜銅の層とも一部拡散して接合強度
が向上した。
以上のように作製した基板について接合強度を測定した
ところ、タングステン上の銅厚膜は、約１０Ｋｇ／ｍｍ
２と、強くアルミナ基板の一部を破損した。同時に、ア
ルミナ絶縁層上の銅厚膜についても強度測定を行なった
ところ、４ＫｇＡｎ−と十分な強度を有していることが
確認できた。本実施例での厚膜銅はデュポン（Ｄｕｐｏ
ｎｆ）　　社製の９９２２ペーストを用いた。
（゛実施例２） 第４図に断面を示すようにアルミナ生シートｌに、モリ
ブデン−マンガン（Ｎｏ　−Ｋｎ　）よりなる導体ペー
スト９を印刷によυ形成した後、還元雰囲気焼成炉で焼
結（１６５０℃）した。その後、次亜リン酸ナトリウム
等を用いた、リン系無電解ニッケルめっきを、約３μ風
施した。次に１このニッケルめっき層の密着を安定化す
るためＫ。
水素を２Ｏ４混合した窒素ガス雰囲気で、７００℃の熱
処理を行なった。しかる後に１硫酸鋼を主体とした銅め
りき液により電気めっきを行ない二、ケルめっき上に１
５μ鶏の銅めっき層を形成した。
続いて６００℃にて焼成が可能な厚膜銅ペースト８を印
刷・乾燥後、窒素ガス（Ｎ、）雰囲気で焼成を行なった
。第４図は、その完成した構造を示した断面図である。
このようにして加工した基板の導体強度を測定したとこ
ろ、いずれの部分も１１−以上の強度を有し、充分な接
合がなされていることを確認した。
〔発明の効果〕
本発明によれば、タングステン導体のような、高温焼結
導体と、銅厚膜導体のような２種の性質の異なった導体
を同一回路内で組合せ接続することにより従来にない新
しい性質の回路基板を提供できる。すなわち、高温焼結
導体部では、多層配線が容易なため、小型化が可能とな
シ、また銅厚膜導体部では、低抵抗導体であるためたと
えば高周波回路を搭載形成するのに都合がよい。また、
一般に使用している銀・パラジウムＣＡｙ−ＰｔＬ’）
等の厚膜導体に比べ、はんだ濡れ性が優れており、また
、はんだ割れも少ないため部品の補修がや９やすい等、
製品の歩留を向上することが可能である等の効果がある
。
【図面の簡単な説明】
第１図から第４図は、本発明の実施例による基板の断面
を示した断面図である。 １・・・アルミナグリーンシートの焼結体２・・・アル
ミナ絶縁ペーストの焼結体３・・・タングステン導体ペ
ーストの焼結体４・・・無電解ニッケルめっき ５・・・無電解銅めっき ６・・・ニッケルと銅めりき等の拡散層７・・・厚膜銅
体層 桑１図 閉２図 〒′５図

Claims (1)

    【特許請求の範囲】
  1. 　アルミナを主材とした焼結絶縁体と、タングステンや
    モリブデン・マンガン等の焼結導体からなるセラミック
    基板上に銅厚膜導体を複合して形成する際に前記焼結導
    体上にニッケル金属層をめっき形成し、さらにその上に
    銅金属層をめっき形成して後、銅厚膜導体を形成したこ
    とを特徴とするセラミック基板の電極形成方法。
JP60076574A 1985-04-12 1985-04-12 セラミツク基板の電極形成方法 Granted JPS61236192A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP60076574A JPS61236192A (ja) 1985-04-12 1985-04-12 セラミツク基板の電極形成方法
DE19863612261 DE3612261A1 (de) 1985-04-12 1986-04-11 Vielschicht-keramikleiterplatte
CN198686103221A CN86103221A (zh) 1985-04-12 1986-04-12 多层陶瓷电路板
US06/851,729 US4713494A (en) 1985-04-12 1986-04-14 Multilayer ceramic circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60076574A JPS61236192A (ja) 1985-04-12 1985-04-12 セラミツク基板の電極形成方法

Publications (2)

Publication Number Publication Date
JPS61236192A true JPS61236192A (ja) 1986-10-21
JPH0525199B2 JPH0525199B2 (ja) 1993-04-12

Family

ID=13609015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60076574A Granted JPS61236192A (ja) 1985-04-12 1985-04-12 セラミツク基板の電極形成方法

Country Status (4)

Country Link
US (1) US4713494A (ja)
JP (1) JPS61236192A (ja)
CN (1) CN86103221A (ja)
DE (1) DE3612261A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04349690A (ja) * 1991-05-27 1992-12-04 Kyocera Corp 回路基板
JPH04369288A (ja) * 1991-06-17 1992-12-22 Kyocera Corp 回路基板
US5383093A (en) * 1986-05-19 1995-01-17 Nippondenso Co., Ltd. Hybrid integrated circuit apparatus

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4931144A (en) * 1987-07-31 1990-06-05 Texas Instruments Incorporated Self-aligned nonnested sloped via
DE3735959A1 (de) * 1987-10-23 1989-05-03 Bbc Brown Boveri & Cie Mehrlagige duennschichtschaltung sowie verfahren zu deren herstellung
US4882454A (en) * 1988-02-12 1989-11-21 Texas Instruments Incorporated Thermal interface for a printed wiring board
US4963697A (en) * 1988-02-12 1990-10-16 Texas Instruments Incorporated Advanced polymers on metal printed wiring board
US5243320A (en) * 1988-02-26 1993-09-07 Gould Inc. Resistive metal layers and method for making same
JPH01248593A (ja) * 1988-03-30 1989-10-04 Ngk Insulators Ltd セラミック多層配線基板
DE3814863A1 (de) * 1988-05-02 1989-11-16 Siemens Ag Verfahren zum herstellen von vielschichtenkeramik auf silikatbasis
US5502889A (en) * 1988-06-10 1996-04-02 Sheldahl, Inc. Method for electrically and mechanically connecting at least two conductive layers
US5164547A (en) * 1988-07-07 1992-11-17 Texas Instruments Incorporated Articles having a dielectric layer on a metal substrate having improved adhesion
JPH0272695A (ja) * 1988-09-07 1990-03-12 Toshiba Lighting & Technol Corp 混成集積回路
US4927983A (en) * 1988-12-16 1990-05-22 International Business Machines Corporation Circuit board
JP2840271B2 (ja) * 1989-01-27 1998-12-24 キヤノン株式会社 記録ヘッド
JPH04234147A (ja) * 1990-12-28 1992-08-21 Sony Corp 多層配線構造体
EP0805493B1 (en) * 1991-02-22 2007-02-28 Canon Kabushiki Kaisha Electrical connecting member and manufacturing method therefor
US5144228A (en) * 1991-04-23 1992-09-01 International Business Machines Corporation Probe interface assembly
US5404044A (en) * 1992-09-29 1995-04-04 International Business Machines Corporation Parallel process interposer (PPI)
US5389743A (en) * 1992-12-21 1995-02-14 Hughes Aircraft Company Rivet design for enhanced copper thick-film I/O pad adhesion
JPH06223623A (ja) * 1992-12-28 1994-08-12 Internatl Business Mach Corp <Ibm> 銅を素材とするペーストおよびセラミックパッケージ
US5727310A (en) * 1993-01-08 1998-03-17 Sheldahl, Inc. Method of manufacturing a multilayer electronic circuit
US5416278A (en) * 1993-03-01 1995-05-16 Motorola, Inc. Feedthrough via connection
US5428190A (en) * 1993-07-02 1995-06-27 Sheldahl, Inc. Rigid-flex board with anisotropic interconnect and method of manufacture
JP3471046B2 (ja) * 1993-08-12 2003-11-25 富士通株式会社 プリント基板の製造方法
US5527998A (en) * 1993-10-22 1996-06-18 Sheldahl, Inc. Flexible multilayer printed circuit boards and methods of manufacture
JPH07212045A (ja) * 1994-01-21 1995-08-11 Hitachi Ltd 電子部品及びその製造方法
US5834705A (en) * 1994-03-04 1998-11-10 Silicon Graphics, Inc. Arrangement for modifying eletrical printed circuit boards
US6323435B1 (en) 1998-07-31 2001-11-27 Kulicke & Soffa Holdings, Inc. Low-impedance high-density deposited-on-laminate structures having reduced stress
JP2001210919A (ja) * 1999-11-17 2001-08-03 Sharp Corp フレキシブル配線板およびそれを用いた電子機器
US6586682B2 (en) * 2000-02-23 2003-07-01 Kulicke & Soffa Holdings, Inc. Printed wiring board with controlled line impedance
JP3473601B2 (ja) * 2000-12-26 2003-12-08 株式会社デンソー プリント基板およびその製造方法
US6486415B2 (en) * 2001-01-16 2002-11-26 International Business Machines Corporation Compliant layer for encapsulated columns
US7371974B2 (en) 2001-03-14 2008-05-13 Ibiden Co., Ltd. Multilayer printed wiring board
JP2005022956A (ja) * 2003-07-02 2005-01-27 Rohm & Haas Electronic Materials Llc セラミックの金属化
JP2005340687A (ja) * 2004-05-31 2005-12-08 Fujitsu Ltd 積層基板及びその製造方法、かかる積層基板を有する電子機器
JP4634977B2 (ja) * 2006-08-15 2011-02-16 Ｏｋｉセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
KR100896610B1 (ko) * 2007-11-05 2009-05-08 삼성전기주식회사 다층 세라믹 기판 및 그 제조방법
US9586382B2 (en) * 2008-01-24 2017-03-07 National Taiwan University Ceramic/metal composite structure
KR100957787B1 (ko) * 2008-03-24 2010-05-12 삼성전기주식회사 다층 기판 제조 방법 및 다층 기판
DE102009029485A1 (de) 2009-09-15 2011-03-24 Robert Bosch Gmbh Verfahren zur Herstellung eines Keramikbauteils, Keramikbauteil und Bauteilanordnung
EP2744310A4 (en) * 2011-08-11 2015-06-17 Furukawa Electric Co Ltd WIRING SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME AND SEMICONDUCTOR DEVICE
CN104349586A (zh) * 2013-07-31 2015-02-11 黄小蔓 一种陶瓷基锰覆线pcb及其制备方法
CN103607837A (zh) * 2013-10-21 2014-02-26 溧阳市东大技术转移中心有限公司 一种印刷电路板结构
CN117320265A (zh) * 2018-03-28 2023-12-29 大日本印刷株式会社 布线基板、半导体装置以及布线基板的制作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB874965A (en) * 1958-07-09 1961-08-16 G V Planer Ltd Improvements in or relating to electrical circuits or circuit elements
BE631489A (ja) * 1962-04-27
US3838204A (en) * 1966-03-30 1974-09-24 Ibm Multilayer circuits
US3576668A (en) * 1968-06-07 1971-04-27 United Aircraft Corp Multilayer thick film ceramic hybrid integrated circuit
US3778530A (en) * 1971-04-01 1973-12-11 W Reimann Flatpack lead positioning device
DE2202077A1 (de) * 1971-05-17 1972-11-30 Hochvakuum Dresden Veb Verfahren zur Herstellung von Mehrlagenleiterplatten
US3725743A (en) * 1971-05-19 1973-04-03 Hitachi Ltd Multilayer wiring structure
DE2509912C3 (de) * 1975-03-07 1979-11-29 Robert Bosch Gmbh, 7000 Stuttgart Elektronische Dünnfilmschaltung
US4311768A (en) * 1977-12-22 1982-01-19 Gould Inc. Printed circuit board having mutually etchable copper and nickel layers
US4340618A (en) * 1981-03-20 1982-07-20 International Business Machines Corporation Process for forming refractory metal layers on ceramic substrate
JPS5936948A (ja) * 1982-08-25 1984-02-29 Hitachi Ltd セラミツクス基板
JPS5975695A (ja) * 1982-10-23 1984-04-28 日本碍子株式会社 セラミツク厚膜回路基板
GB2134136B (en) * 1983-01-19 1986-03-26 Shell Int Research An electronic conduit and a method of manufacturing it
JPS59167096A (ja) * 1983-03-11 1984-09-20 日本電気株式会社 回路基板
US4541035A (en) * 1984-07-30 1985-09-10 General Electric Company Low loss, multilevel silicon circuit board

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5383093A (en) * 1986-05-19 1995-01-17 Nippondenso Co., Ltd. Hybrid integrated circuit apparatus
US5897724A (en) * 1986-05-19 1999-04-27 Nippondenso Co., Ltd. Method of producing a hybrid integrated circuit
JPH04349690A (ja) * 1991-05-27 1992-12-04 Kyocera Corp 回路基板
JPH04369288A (ja) * 1991-06-17 1992-12-22 Kyocera Corp 回路基板

Also Published As

Publication number Publication date
JPH0525199B2 (ja) 1993-04-12
DE3612261A1 (de) 1986-10-16
US4713494A (en) 1987-12-15
CN86103221A (zh) 1987-04-01

Similar Documents

Publication Publication Date Title
JPS61236192A (ja) セラミツク基板の電極形成方法
JP2573225B2 (ja) 電子部品の製造方法
RU2558323C1 (ru) Способ металлизации подложки из алюмонитридной керамики
JPS6342879B2 (ja)
JP2009253196A (ja) 配線基板の製造方法
JP2842711B2 (ja) 回路基板
JPS6346595B2 (ja)
JPS605238B2 (ja) 配線基板の製造方法
JPS59112681A (ja) セラミツク回路基板
JP3808376B2 (ja) 配線基板
JPH06169150A (ja) セラミック配線板及びその製法
JP2760542B2 (ja) セラミック回路基板の製造方法
JP2002217336A (ja) 配線基板
JP2842710B2 (ja) 回路基板
JP2720063B2 (ja) 配線基板の製造方法
JPS6389477A (ja) Ｃｕ系部材をセラミツクス基体に直接接合する方法
JPS60107845A (ja) 半導体用回路基板
JPH04349690A (ja) 回路基板
JPH04307797A (ja) 多層セラミック回路基板の製造方法
JP2003007923A (ja) 配線基板
JPH01251696A (ja) セラミック多層配線基板の製造法
JPS63186495A (ja) 回路基板の製造方法
JPS61292394A (ja) セラミツク配線基板用メタライズ組成物
JPS61101093A (ja) 厚膜回路基板の製造方法
JPS60217696A (ja) セラミツク基板