KR100757695B1 - 부품 및 이의 제조 방법 - Google Patents
부품 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR100757695B1 KR100757695B1 KR1020000062806A KR20000062806A KR100757695B1 KR 100757695 B1 KR100757695 B1 KR 100757695B1 KR 1020000062806 A KR1020000062806 A KR 1020000062806A KR 20000062806 A KR20000062806 A KR 20000062806A KR 100757695 B1 KR100757695 B1 KR 100757695B1
- Authority
- KR
- South Korea
- Prior art keywords
- cap wafer
- substrate
- protective layer
- layer
- cap
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000011241 protective layer Substances 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000010410 layer Substances 0.000 claims abstract description 27
- 230000000873 masking effect Effects 0.000 claims description 3
- 238000005530 etching Methods 0.000 abstract description 10
- 235000012431 wafers Nutrition 0.000 description 39
- 239000000463 material Substances 0.000 description 14
- 239000011521 glass Substances 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 8
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 8
- 239000004020 conductor Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- -1 for example Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Micromachines (AREA)
- Pressure Sensors (AREA)
Abstract
부품(10)은 기판(15), 캡 웨이퍼(23), 및 캡 웨이퍼(23) 위에 형성된 보호층(28)을 포함한다. 또한, 보호층(28) 및 캡 웨이퍼(23)는, 결합층(33)을 통하여 기판(15)에 결합된 캡 구조(39)를 형성한다. 개구부(47)는, 캡 웨이퍼(23)를 에칭함으로써 캡 웨이퍼(23) 내에 형성된다. 보호층(28)은, 캡 웨이퍼(23) 에칭 동안에 아래에 놓인 결합층(33) 및 기판(15)에 형성된 디바이스들(11, 12)을 보호한다.
캡 웨이퍼, 보호층, 결합층, 캡 구조, 공동, 에칭
Description
도 1은 본 발명의 실시예에 따른 공정 중의 부품의 일부분의 횡단면도.
도 2는 도 1의 공정의 다음 단계에서의 부품의 횡단면도.
도 3은 도 2의 공정의 다음 단계에서의 부품의 횡단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 부품 11, 12 : 디바이스
13, 14 : 도전성 트레이스 15 : 기판
21 : 기판의 표면 23 : 캡 웨이퍼
26 : 캡 웨이퍼의 상부면 27 : 캡 웨이퍼의 바닥면
28 : 보호층 30 : 보호층의 상부면
31 : 보호층의 바닥면 33 : 결합층
36, 37 : 공동 39 : 캡 구조
41, 42 : 마스킹층 46, 47, 48 : 개구부
기술 분야
본 발명은 일반적으로 전자 부품들에 관한 것이며, 보다 상세하게 캡 웨이퍼들을 사용한 전자 디바이스들의 보호에 관한 것이다.
발명의 배경
디바이스들의 크기로 인해, 마이크로 전자 센서들 및 집적 회로들과 같은 디바이스들은 취급, 작은 티끌들 및 습기로부터 손상받기 쉽다. 미세 가공된 디바이스들은 통상적으로, 작업 중에 그들을 보호하기 위해 격납 장치(enclosure) 내에 배치된다. 하나의 종래 부품은, 상기 환경으로부터 전자 센서를 둘러싸고 밀폐시키기 위해 반도체 기판에 결합된 캡 웨이퍼를 포함한다. 상기 기판에 캡 웨이퍼를 결합하기 전에 홀(hole)들이 캡 웨이퍼 내에 형성된다. 캡 웨이퍼 내의 홀들은 외부 회로에 센서들을 전기적으로 연결하기 위해 제공된다.
캡 웨이퍼 내의 홀들은 캡 웨이퍼의 기계 구조적 신뢰성을 약화시킬 수 있다. 이 문제에 대한 하나의 해결책은, 캡 웨이퍼의 구조적 무결성(structural integrity)이 향상되도록 캡 웨이퍼의 두께를 증가시키는 것이다. 그러나, 캡 웨이퍼의 두께를 증가시키는 것은 또한 마이크로 전자 디바이스의 크기 및 비용을 증가시킨다.
따라서, 잡업 중에 부품 내의 미세 가공된 디바이스들에 대한 보호를 제공하고, 부품의 크기 및 비용이 효율적인 것이 바람직하다. 또한, 표준 반도체 공정과 호환 가능한 부품을 제조하기 위한 방법을 갖는 것이 바람직하다.
도면의 상세한 설명
도 1은 본 발명에 따른 공정 중에 부품(10)의 일부분의 횡단면도이다. 이 실시예에서, 부품(10)은, 기판(15) 내에 형성된 디바이스들(11, 12)을 포함하는 반도체 부품이다. 부품(10)은 기판(15)의 표면(21) 상에 형성된 도전성 트레이스(trace)(13, 14)를 더 포함한다. 기판(15)은, 예를 들어, 실리콘과 같은 반도체 물질을 포함한다. 디바이스들(11, 12)은 압력 센서들 및 가속도계들과 같은 집적 회로들 또는 미세 가공된 변환기들이 될 수 있다. 기판(15) 내에 형성된 디바이스들(11, 12)이 도시되지만, 이것은 본 발명을 제한하지 않는다. 디바이스들(11, 12)은 또한 기판(15)의 표면(21) 상에서 형성될 수 있다.
도전성 트레이스들(13, 14)은, 표면(21) 상에 전기적 도전 물질층을 배치하고 포토리소그래픽(photolithographic) 및 에칭 기술들을 사용하여 이 도전 물질들을 패터닝(patterning)함으로써 형성된다. 예를 들어, 도전성 트레이스들(13, 14)은, 포토레지스트(도시되지 않음) 층으로 전기적 도전 물질을 코팅(coating)하고 (예를 들어, 포토리소그래픽 기술들을 사용하여) 제거될 전기적 도전 물질의 부분들을 노출시키고 전기적 도전 물질의 노출된 부분들을 에칭함으로써 형성될 수 있다. 도전성 트레이스들(13, 14)에 적당한 도전 물질들은 구리, 알루미늄, 구리 합금들, 알루미늄 합금들 등을 포함한다.
부품(10)은 상부면(26) 및 바닥면(27)을 갖는 캡 웨이퍼(cap wafer)(23)를 포함한다. 캡 웨이퍼(23)는 예를 들어, 실리콘과 같은 반도체 물질을 포함한다. 캡 웨이퍼(23) 용의 다른 적당한 물질들은 유리, 석영, 중합체, 또는 금속을 포함한다. 캡 웨이퍼(23)에 대한 두께의 적당한 범위는 대략 50 미크론(microns)과 대략 600 미크론 사이이다.
보호층(28)은 캡 웨이퍼(23)의 바닥면(27)에 배치되거나 성장된다. 보호층(28)은 상부면(30) 및 바닥면(31)을 가지고, 보호층(28)의 상부면(30)은 캡 웨이퍼(23)의 바닥면(27)과 접촉한다. 보호층(28)의 두께는 대략 0.2 미크론에서 대략 2 미크론까지의 범위인 것이 바람직하다. 더불어, 캡 웨이퍼(23) 및 보호층(28)은 캡 구조(39)를 형성한다. 보호층(28)의 적당한 물질들은 산화물 및 질화물을 포함한다.
에칭 마스크들(41, 42)은 캡 웨이퍼(23)의 상부면(26)에 배치된다. 마스크들(41, 42)은 예를 들어, 캡 웨이퍼(23)의 상부면(26) 상에 알루미늄과 같은 금속층을 배치시키고, 포토리소그래픽 및 에칭 기술들을 사용하여 이 금속층을 패터닝함으로써 형성된다. 후속 에칭 단계 동안에 마스크들로서 역할을 하는 것 이외에, 마스크들(41, 42)은 또한 디바이스들(11, 12)에 대해 전기적 차폐를 제공한다. 마스크들(41, 42)은 또한 마스킹층들로 지칭되고, 각각의 디바이스들(11, 12) 위에 위치되는 것이 바람직하다.
캡 구조(39)는, 공동들(cavities)(36, 37)을 형성하기 위해 결합 물질층(33)을 사용하여 기판(15)에 결합된다. 예로서, 결합 물질(33)은 스크린 프린팅(screen printing)에 의해 보호층(28)의 바닥면(31)의 일부분에 배치된 프릿 유리(frit glass)이다. 또한, 분말 유리로 지칭되는 프릿 유리는 유기 접합제 또는 용매(organic binder or solvent) 내에 확산된 유리 입자들의 혼합물이다. 스크린 프린팅 후, 프릿 유리는 유기 접합제 또는 용매를 증발시키기 위해 가열된다. 그후, 프릿 유리를 포함하는 캡 구조(39)는 기판(15)의 표면(21)과 접촉하여 배치된다. 열이 가해지고, 그후 프릿 유리는, 기판(15)에 캡 구조(39)를 결합하고 공동들(36, 37)을 제공하기 위해 에나멜을 입히거나 흘러내린다. 캡 구조(39)가 기판(15)과 결합된 후, 디바이스들(11, 12)은 공동들(36, 37) 내에 각각 밀폐된다. 결합 물질(33), 보호층(28)의 일부, 및 기판(15)의 일부는 밀폐된 공동들(36, 37)의 측벽들을 형성한다. 결합 물질(33)이 프릿 유리로 설명되지만, 이것은 본 발명을 제한하지 않는다. 결합 물질(33)은 또한 금(gold), 금속, 또는 알카리 유리(alkali glass)를 포함할 수 있다. 또한, 결합 공정의 다른 형태들이 기판(15)에 캡 구조(39)를 결합시키는데 사용될 수 있다. 예를 들어, 양극(anodic), 공융(eutectic), 또는 열압축(thermocompression) 결합이, 기판(15)에 캡 구조(39)를 결합시키는데 사용될 수 있다.
여기서 논의된 실시예가 반도체 디바이스이지만, 이것은 본 발명을 제한하지 않는다. 본 발명은 생체 센서(biosensor)들을 사용하는 응용들과 같은 다른 응용들에 적용될 수 있으며, 생체 센서들은 캡 물질을 사용하여 보호된다. 이 다른 응용들에서, 기판(15)은 유리, 석영, 금속 등과 같은 다른 물질들로 구성될 수 있다. 캡 웨이퍼(23) 및 기판(15)은 실질적으로 동일한 열팽창 계수를 갖는 물질들로 형성되는 것이 바람직하다.
도 2는 도 1의 공정의 다음 단계에서의 부품(10)의 횡단면도이다. 도면들에서 동일한 요소들을 표시하기 위해 동일한 참조 번호들이 사용되었다는 것이 이해되어야 한다. 도 2는 캡 웨이퍼(23)의 일부분들을 제거한 후의 부품(10)을 도시한다.
예를 들어, 테트라메틸암모늄 수산화물(tetramethylammonium hydroxide) (TMAH)과 같은 에천트(etchant)를 포함하는 습식 에칭 용액이 캡 웨이퍼(23)를 에칭하는데 이용된다. 마스크들(41, 42)로 덮여 있지 않은 캡 웨이퍼(23)의 부분들이 에칭 중 제거된다. 습식 에칭 용액은 보호층(28)에 영향을 미치지 않으며, 보호층(28)은 에칭 정지층(etch stop)으로서 작용한다. 도 2에 도시된 실시예에서, 결합층(33)은, TMAH를 포함하는 습식 에칭 용액에 손상을 입을 수 있는 프릿 유리이다. 보호층(28)은, 캡 웨이퍼(23)의 에칭 동안에 결합층(33)을 보호하기 위한 에칭 정지층으로서 역할을 한다. 보호층(28)은 TMAH를 포함하는 습식 에칭 용액에 내성이 있는 물질을 포함하는 것이 바람직하다. 보호층(28)에 적당한 물질들은 산화물 또는 질화물을 포함한다.
도 3은 도 2의 공정 다음 단계에서의 부품(10)의 횡단면도이다. 도 3은 보호층(28)의 일부분들을 제거한 후의 부품(10)을 도시한다.
개구부들(46, 47, 48)은, 염소계 또는 불소계의 화학물을 포함한 반응 이온 에칭(Reactive Ion Etch; RIE) 또는 급속 반응 이온 에칭(Deep Reactive Ion Etch; DRIE)과 같은 건식 에칭 공정을 사용하여 형성될 수도 있다. 마스크들(41, 42)의 밑에 있는 보호층(28)의 부분들은 건식 에칭 프로세스 중에 제거되지 않는다. 개구부(47)의 직경은 대략 500 미크론과 2000 미크론 사이의 범위에 있을 수 있다. 개구부(47)는 도전성 트레이스들(13, 14)에 대한 전기적인 접속을 위해 제공한다. 예를 들어, 결합 와이어(bond wire)(도시되지 않음)들은 개구부(47)를 통해 도전성 트레이스들(13, 14)에 연결될 수 있다. 도시되지는 않았지만, 도전성 트레이스들(13, 14)은 부품(10)의 다른 부분들에 디바이스들(11, 12)을 전기적으로 연결하는데 사용될 수 있다.
앞서 논의된 바와 같이, 보호층(28)은, 화학 습식 에칭 동안에 손상을 입을 수 있는 결합층(33)을 보호하기 위해 캡 웨이퍼(23)의 바닥면(27)에 배치된다. 대안으로, 부품(10)은 보호층(28) 없이 형성될 수 있고, 개구부들(46, 47, 48)은 단일 에칭 단계를 사용하여 형성될 수 있다. 예를 들어, 만일 보호층(28)이 생략되면, 그후 캡 웨이퍼(23)는 적절한 습식 에칭 또는 건식 에칭 공정 중 어느 하나를 사용하는 단계를 포함하는 단일 에칭 단계를 사용하여 에칭될 수 있다. 보호층(28)이 부품(10)에 포함되지 않을 때, 결합층(33)은 캡 웨이퍼(23)의 바닥면(27)의 일부분에 배치되고, 캡 웨이퍼(23)는 결합층(33)을 통해 기판(15)에 결합된다. 공동들(36, 37)은 캡 웨이퍼(23), 결합층(33), 및 기판(15)에 의해 형성된다.
공동들(36, 37)이 모든 경우에 필요한 것은 아니라는 것에 주목되어야 한다. 예를 들어, 결합층(33)이 디바이스들(11, 12)을 둘러싸거나 접촉할 수 있다.
개구부들(46, 47, 48)은 캡 구조(39) 및 기판(15)이 함께 결합된 후에 형성되기 때문에, 캡 웨이퍼(23)는 상대적으로 얇은 웨이퍼일 수 있으며, 이로써 부품(10)의 전체 두께(overall stack thickness)를 감소시킬 수 있다. 예를 들어, 실리콘으로 구성된 캡 웨이퍼(23)는 대략 50 미크론보다 얇은 두께를 가질 수 있다. 종래 기술의 실리콘 캡 웨이퍼들은 통상적으로 375 미크론 이상의 두께를 가진다. 또한, 캡 웨이퍼(23)가 기판(15)에 결합된 후에, 개구부들(46, 47, 48)을 형성하는 것은 설계(layout) 및 부품(10)의 제조를 단순화할 수 있다.
지금까지, 부품(component) 및 부품을 제조하기 위한 방법이 제공되었다는 것을 인식하여야 한다. 본 발명은 잡업 동안 그 자신의 성분들을 보호하도록 한 부품을 제공한다. 본 발명의 방법은, CMOS 공정을 포함하는 표준 반도체 공정과 호환 가능하다. 또한, 상기 방법은 캡 웨이퍼를 갖는 부품을 제조하기 위한 공정의 단계들의 수를 감소시킨다.
본 발명은, CMOS 프로세스를 포함하는 표준 반도체 프로세스와 호환 가능하며, 캡 웨이퍼를 갖는 부품을 제조하기 위한 공정의 단계들의 수를 감소시키는 효과가 있다.
Claims (5)
- 부품(component)(10)으로서:그 위에 디바이스(11)를 갖는 기판(15);상기 기판의 표면의 일부분 상에 배치된 결합층(33);상기 기판 위의 캡 웨이퍼(23); 및제 1 표면(30) 및 제 2 표면(31)을 갖는 보호층(28)을 포함하며,상기 보호층의 상기 제 1 표면은 상기 캡 웨이퍼의 제 1 표면과 접촉하고, 상기 보호층의 상기 제 2 표면은 상기 결합층을 통해 상기 기판의 표면에 결합되고, 상기 보호층, 상기 결합층 및 상기 기판은 상기 디바이스들을 둘러싼 공동(cavity)을 형성하며,상기 부품은 또한 상기 기판의 표면 상에 형성된 도전층(13)을 더 포함하고, 상기 캡 웨이퍼는 상기 보호층을 상기 기판에 결합한 후 상기 도전층 위에 형성되는 개구부(47)를 갖는, 부품.
- 삭제
- 제 1 항에 있어서, 상기 디바이스 위에 있는 상기 캡 웨이퍼의 제 2 표면의 일부분 상에 형성된 마스킹층(41)을 더 포함하는, 부품.
- 부품을 제조하기 위한 방법으로서:캡 웨이퍼(23)를 제공하는 단계;상기 캡 웨이퍼의 제 1 표면에 보호층(28)을 배치하는 단계로서, 상기 보호층(28)의 제 1 표면은 상기 캡 웨이퍼의 상기 제 1 표면에 결합되는, 상기 보호층 배치 단계;상기 보호층의 제 2 표면(31)의 일부분에 결합층(33)을 배치하는 단계;상기 결합층을 통해, 상기 보호층의 상기 제 2 표면을 기판(15)의 표면에 결합하는 단계; 및상기 보호층을 상기 기판에 결합한 후, 상기 캡 웨이퍼에 개구부(47)를 형성하는 단계를 포함하는, 부품 제조 방법.
- 제 4 항에 있어서, 상기 기판 내의 미세 가공된 디바이스(11)가 상기 결합층(33), 상기 보호층(28), 및 상기 기판(15)에 의해 형성된 공동 내에 둘러싸인, 부품 제조 방법.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/427,054 | 1999-10-26 | ||
US09/427,054 US6514789B2 (en) | 1999-10-26 | 1999-10-26 | Component and method for manufacture |
US9/427,054 | 1999-10-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010051226A KR20010051226A (ko) | 2001-06-25 |
KR100757695B1 true KR100757695B1 (ko) | 2007-09-13 |
Family
ID=23693304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000062806A KR100757695B1 (ko) | 1999-10-26 | 2000-10-25 | 부품 및 이의 제조 방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6514789B2 (ko) |
EP (1) | EP1096564A1 (ko) |
JP (1) | JP4769353B2 (ko) |
KR (1) | KR100757695B1 (ko) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2786959B1 (fr) * | 1998-12-08 | 2001-05-11 | Thomson Csf | Composant a ondes de surface encapsule et procede de fabrication collective |
JP2001205437A (ja) * | 2000-01-18 | 2001-07-31 | Yaskawa Electric Corp | 溶接部のビード形状計算方法 |
AUPR244801A0 (en) * | 2001-01-10 | 2001-02-01 | Silverbrook Research Pty Ltd | A method and apparatus (WSM01) |
KR100396551B1 (ko) * | 2001-02-03 | 2003-09-03 | 삼성전자주식회사 | 웨이퍼 레벨 허메틱 실링 방법 |
US6465280B1 (en) * | 2001-03-07 | 2002-10-15 | Analog Devices, Inc. | In-situ cap and method of fabricating same for an integrated circuit device |
JP2005510831A (ja) * | 2001-05-24 | 2005-04-21 | オリオン エレクトリック カンパニー,リミテッド | 有機発光ダイオードのエンカプセレーションのための容器及びその製造方法 |
US6893574B2 (en) * | 2001-10-23 | 2005-05-17 | Analog Devices Inc | MEMS capping method and apparatus |
KR100431181B1 (ko) * | 2001-12-07 | 2004-05-12 | 삼성전기주식회사 | 표면 탄성파 필터 패키지 제조방법 |
US6933163B2 (en) | 2002-09-27 | 2005-08-23 | Analog Devices, Inc. | Fabricating integrated micro-electromechanical systems using an intermediate electrode layer |
US6964882B2 (en) | 2002-09-27 | 2005-11-15 | Analog Devices, Inc. | Fabricating complex micro-electromechanical systems using a flip bonding technique |
US7645421B2 (en) * | 2003-06-20 | 2010-01-12 | Roche Diagnostics Operations, Inc. | System and method for coding information on a biosensor test strip |
US7303645B2 (en) * | 2003-10-24 | 2007-12-04 | Miradia Inc. | Method and system for hermetically sealing packages for optics |
DE10350038A1 (de) * | 2003-10-27 | 2005-05-25 | Robert Bosch Gmbh | Verfahren zum anodischen Bonden von Wafern und Vorrichtung |
US7422962B2 (en) * | 2004-10-27 | 2008-09-09 | Hewlett-Packard Development Company, L.P. | Method of singulating electronic devices |
US7344956B2 (en) * | 2004-12-08 | 2008-03-18 | Miradia Inc. | Method and device for wafer scale packaging of optical devices using a scribe and break process |
US7323355B2 (en) * | 2005-03-23 | 2008-01-29 | Freescale Semiconductor, Inc. | Method of forming a microelectronic device |
KR100611204B1 (ko) * | 2005-05-10 | 2006-08-10 | 삼성전자주식회사 | 멀티 스택 패키징 칩 및 그 제조방법 |
US7349140B2 (en) * | 2005-05-31 | 2008-03-25 | Miradia Inc. | Triple alignment substrate method and structure for packaging devices |
JP4873980B2 (ja) * | 2006-04-04 | 2012-02-08 | パナソニック株式会社 | 気密パッケージ |
US7927906B2 (en) * | 2008-02-04 | 2011-04-19 | Honeywell International Inc. | Method for MEMS threshold sensor packaging |
JP2010067722A (ja) * | 2008-09-09 | 2010-03-25 | Freescale Semiconductor Inc | 電子装置及びその電子装置に用いる構造体の製造方法 |
US20100076183A1 (en) * | 2008-09-22 | 2010-03-25 | Dellinger Douglas J | Protected monomer and method of final deprotection for rna synthesis |
TWI509757B (zh) * | 2009-08-03 | 2015-11-21 | Pixart Imaging Inc | 微機電系統晶片及其封裝方法 |
US7989246B2 (en) * | 2009-09-11 | 2011-08-02 | Pixart Imaging Incorporation | Package method of micro-electro-mechanical system chip |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09223678A (ja) * | 1996-02-14 | 1997-08-26 | Denso Corp | 半導体装置の製造方法 |
JPH1074855A (ja) | 1996-07-29 | 1998-03-17 | Motorola Inc | 半導体素子のパッケージング方法 |
KR19980019174A (ko) * | 1996-08-29 | 1998-06-05 | 스콧 티.마이쿠엔 | 덮개 웨이퍼 본드 패키징 및 마이크로머시닝(lid wafer bond packaging and micromachining) |
WO1999035477A1 (de) | 1998-01-09 | 1999-07-15 | Robert Bosch Gmbh | Mikromechanisches bauelement |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3943623A (en) * | 1974-08-23 | 1976-03-16 | Nitto Electric Industrial Co., Ltd. | Hollow cavity package electronic unit |
US4600934A (en) * | 1984-01-06 | 1986-07-15 | Harry E. Aine | Method of undercut anisotropic etching of semiconductor material |
JPH0810170B2 (ja) * | 1987-03-06 | 1996-01-31 | 株式会社日立製作所 | 半導体絶対圧力センサの製造方法 |
US5061987A (en) | 1990-01-09 | 1991-10-29 | Northrop Corporation | Silicon substrate multichip assembly |
US5207866A (en) | 1991-01-17 | 1993-05-04 | Motorola, Inc. | Anisotropic single crystal silicon etching solution and method |
US5220838A (en) * | 1991-03-28 | 1993-06-22 | The Foxboro Company | Overpressure-protected, differential pressure sensor and method of making the same |
US5323051A (en) * | 1991-12-16 | 1994-06-21 | Motorola, Inc. | Semiconductor wafer level package |
US5317922A (en) * | 1992-04-30 | 1994-06-07 | Ford Motor Company | Capacitance transducer article and method of fabrication |
CA2179052C (en) * | 1993-12-13 | 2001-02-13 | Robert E. Higashi | Integrated silicon vacuum micropackage for infrared devices |
US5369057A (en) * | 1993-12-21 | 1994-11-29 | Delco Electronics Corporation | Method of making and sealing a semiconductor device having an air path therethrough |
JPH0822941A (ja) | 1994-07-05 | 1996-01-23 | Toppan Printing Co Ltd | アパーチャ及びその製造方法並びにそれに用いるブランク |
US5545912A (en) | 1994-10-27 | 1996-08-13 | Motorola, Inc. | Electronic device enclosure including a conductive cap and substrate |
US5528452A (en) * | 1994-11-22 | 1996-06-18 | Case Western Reserve University | Capacitive absolute pressure sensor |
JP3613838B2 (ja) * | 1995-05-18 | 2005-01-26 | 株式会社デンソー | 半導体装置の製造方法 |
JP3893636B2 (ja) | 1996-03-27 | 2007-03-14 | 日産自動車株式会社 | 微小機械の製造方法 |
JP3377022B2 (ja) | 1997-01-23 | 2003-02-17 | 日本電信電話株式会社 | ヘテロ接合型電界効果トランジスタの製造方法 |
US6265246B1 (en) * | 1999-07-23 | 2001-07-24 | Agilent Technologies, Inc. | Microcap wafer-level package |
JP4420538B2 (ja) * | 1999-07-23 | 2010-02-24 | アバゴ・テクノロジーズ・ワイヤレス・アイピー(シンガポール)プライベート・リミテッド | ウェーハパッケージの製造方法 |
-
1999
- 1999-10-26 US US09/427,054 patent/US6514789B2/en not_active Expired - Lifetime
-
2000
- 2000-10-23 EP EP00122968A patent/EP1096564A1/en not_active Withdrawn
- 2000-10-24 JP JP2000323445A patent/JP4769353B2/ja not_active Expired - Fee Related
- 2000-10-25 KR KR1020000062806A patent/KR100757695B1/ko not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09223678A (ja) * | 1996-02-14 | 1997-08-26 | Denso Corp | 半導体装置の製造方法 |
JPH1074855A (ja) | 1996-07-29 | 1998-03-17 | Motorola Inc | 半導体素子のパッケージング方法 |
KR19980019174A (ko) * | 1996-08-29 | 1998-06-05 | 스콧 티.마이쿠엔 | 덮개 웨이퍼 본드 패키징 및 마이크로머시닝(lid wafer bond packaging and micromachining) |
WO1999035477A1 (de) | 1998-01-09 | 1999-07-15 | Robert Bosch Gmbh | Mikromechanisches bauelement |
Non-Patent Citations (1)
Title |
---|
EPO조사보고서 |
Also Published As
Publication number | Publication date |
---|---|
KR20010051226A (ko) | 2001-06-25 |
US20020171131A1 (en) | 2002-11-21 |
US6514789B2 (en) | 2003-02-04 |
EP1096564A1 (en) | 2001-05-02 |
JP4769353B2 (ja) | 2011-09-07 |
JP2001168221A (ja) | 2001-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100757695B1 (ko) | 부품 및 이의 제조 방법 | |
JP3303146B2 (ja) | 半導体ウエハ・レベル・パッケージ | |
US8212351B1 (en) | Structure for encapsulating microelectronic devices | |
US6379988B1 (en) | Pre-release plastic packaging of MEMS and IMEMS devices | |
US7419853B2 (en) | Method of fabrication for chip scale package for a micro component | |
KR101335163B1 (ko) | 마이크로 전자-기계 시스템의 패키징 및 그 제조 방법 | |
US6953985B2 (en) | Wafer level MEMS packaging | |
US6710461B2 (en) | Wafer level packaging of micro electromechanical device | |
US5461001A (en) | Method for making semiconductor structures having environmentally isolated elements | |
US6352935B1 (en) | Method of forming a cover cap for semiconductor wafer devices | |
JP2006326834A (ja) | インサイチュ・キャップ及び集積回路装置用インサイチュ・キャップの製造方法 | |
GB2435544A (en) | MEMS device | |
US6465281B1 (en) | Method of manufacturing a semiconductor wafer level package | |
US8508036B2 (en) | Ultra-thin near-hermetic package based on rainier | |
JP2007222956A (ja) | Memsデバイスおよびmemsデバイスの製造方法 | |
EP1933120A2 (en) | Radiation sensor | |
KR20040098070A (ko) | 전자 디바이스 및 그 제조 방법 | |
TW201743371A (zh) | 用於具有雙鑲嵌所形成的電極之微機電裝置的方法和系統 | |
US20040166662A1 (en) | MEMS wafer level chip scale package | |
US7262498B2 (en) | Assembly with a ring and bonding pads formed of a same material on a substrate | |
JP2009043893A (ja) | 半導体パッケージ及びその製造方法 | |
US7323355B2 (en) | Method of forming a microelectronic device | |
CN112118526B (zh) | 微机电***麦克风封装结构与封装方法 | |
US20050115321A1 (en) | Micromechanical sensor | |
EP1216487A1 (en) | Semiconductor wafer level package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Re-publication after modification of scope of protection [patent] | ||
FPAY | Annual fee payment |
Payment date: 20120823 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20130823 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140821 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |