KR100752509B1 - Field emission device and fabrication method thereof and field emission display device using it and fabrication method thereof - Google Patents
Field emission device and fabrication method thereof and field emission display device using it and fabrication method thereof Download PDFInfo
- Publication number
- KR100752509B1 KR100752509B1 KR1020050135586A KR20050135586A KR100752509B1 KR 100752509 B1 KR100752509 B1 KR 100752509B1 KR 1020050135586 A KR1020050135586 A KR 1020050135586A KR 20050135586 A KR20050135586 A KR 20050135586A KR 100752509 B1 KR100752509 B1 KR 100752509B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- electron emission
- photoresist
- metal layer
- pattern
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/027—Manufacture of electrodes or electrode systems of cold cathodes of thin film cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
- H01J1/304—Field-emissive cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
- H01J1/316—Cold cathodes, e.g. field-emissive cathode having an electric field parallel to the surface, e.g. thin film cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2201/00—Electrodes common to discharge tubes
- H01J2201/30—Cold cathodes
- H01J2201/316—Cold cathodes having an electric field parallel to the surface thereof, e.g. thin film cathodes
- H01J2201/3165—Surface conduction emission type cathodes
Abstract
본 발명은 전자 방출 소자 및 그의 제조 방법 및 그를 이용한 전자 방출 표시장치 및 그의 제조 방법을 개시한다. The present invention discloses an electron emitting device, a method of manufacturing the same, and an electron emitting display device using the same, and a method of manufacturing the same.
개시된 본 발명은 리프트 오프(lift-off)를 이용하여 저렴한 비용과 단순한 공정으로 기판 상에 일정 간격 이격된 제 1 전극 및 제 2 전극을 형성하고, 상기 분리된 제 1 전극과 제 2 전극 사이에 미세한 나노 갭(nano gap)이 형성된 전자 방출부를 형성하는 전자 방출 소자 및 그의 제조 방법 및 그를 이용한 전자 방출 표시장치 및 그의 제조 방법에 관한 것이다.The disclosed invention uses lift-off to form first and second electrodes spaced at regular intervals on a substrate in a low cost and simple process, and between the separated first and second electrodes. The present invention relates to an electron emission device for forming an electron emission unit having a fine nano gap, and a method for manufacturing the same, and an electron emission display device using the same and a method for manufacturing the same.
전자 방출 소자, 리프트 오프(lift-off), 나노 갭(nano gap) Electron-emitting devices, lift-off, nano-gap
Description
도 1은 종래 기술에 따른 표면전도형 전자 방출 소자의 개략적인 평면도.1 is a schematic plan view of a surface conduction electron emitting device according to the prior art;
도 2는 도 1을 I-I'로 절취한 단면도.2 is a cross-sectional view taken along the line II 'of FIG. 1;
도 3a 내지 도 3d는 종래 기술에 따른 표면전도형 전자 방출 소자의 제조 방법을 개략적으로 도시하는 공정단면도.3A to 3D are cross-sectional views schematically showing a method for manufacturing a surface conduction electron emission device according to the prior art.
도 4는 본 발명에 따른 표면전도형 전자 방출 소자를 개략적으로 도시한 평면도.4 is a plan view schematically showing a surface conduction electron emission device according to the present invention;
도 5는 도 4를 Ⅱ-Ⅱ'로 절취한 단면도.5 is a cross-sectional view taken along the line II-II 'of FIG. 4;
도 6a 내지 도 6f는 본 발명에 따른 표면 전도형 전자 방출 소자의 제조 방법을 개략적으로 도시하는 공정단면도.6A to 6F are process cross-sectional views schematically showing a method for manufacturing a surface conduction electron emitting device according to the present invention.
도 7은 본 발명에 따른 표면전도형 전자 방출 소자가 채용된 전자 방출 표시장치의 부분 분해 사시도.7 is a partially exploded perspective view of an electron emission display device employing the surface conduction electron emission device according to the present invention.
도 8은 도 7의 A 화살표 방향에서 바라본 전자 방출 표시장치의 부분 결합 단면도.FIG. 8 is a partial cross-sectional view of the electron emission display device viewed from the arrow A direction of FIG.
도 9a 내지 도 9f는 본 발명에 따른 표면전도형 전자 방출 소자가 채용된 전 자 방출 표시장치용 캐소드 기판의 제조 방법을 개략적으로 도시하는 공정평면도.9A to 9F are process plan views schematically showing a method of manufacturing a cathode substrate for an electron emission display device employing a surface conduction electron emission element according to the present invention;
<도면의 주요부분에 대한 부호 설명><Description of Signs of Major Parts of Drawings>
100 : 기판 110, 320 : 제 1 금속층100:
110'. 320' : 제 1 전극 115, 325 : 포토레지스트막 패턴110 '. 320 ':
120a, 120b, 340a, 340b : 제 2 금속층 120a, 120b, 340a, 340b: second metal layer
120, 340 : 제 2 전극 130, 350 : 전자 방출부 120 and 340:
310 : 배면 기판 330, 330' : 게이트 배선 310:
340 : 제 2 전극 360 : 절연막340: second electrode 360: insulating film
365 : 콘택홀 370 : 데이터 배선 365: contact hole 370: data wiring
410 : 전면 기판 420 : 애노드 전극 410: front substrate 420: anode electrode
430 : 형광막 440 : 블랙매트릭스 430: fluorescent film 440: black matrix
500 : 스페이서 500: spacer
본 발명은 전자 방출 소자 및 그의 제조 방법 및 그를 이용한 전자 방출 표시장치 및 그의 제조 방법에 관한 것으로, 특히, 리프트 오프(lift-off)를 이용하여 저렴한 비용과 단순한 공정으로 기판 상에 일정 간격 이격된 제 1 전극 및 제 2 전극을 형성하고, 상기 분리된 제 1 전극과 제 2 전극 사이에 미세한 나노 갭(nano gap)이 형성된 전자 방출부를 형성하는 전자 방출 소자 및 그의 제조 방법 및 그를 이용한 전자 방출 표시장치 및 그의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron emission device, a method for manufacturing the same, and an electron emission display device using the same, and a method for manufacturing the same. An electron emission device, a method of manufacturing the same, and an electron emission display using the same; forming a first electrode and a second electrode, and forming an electron emission unit having a fine nano gap formed between the separated first and second electrodes An apparatus and a method of manufacturing the same.
일반적으로 전자 방출 표시장치(Electron Emission Display Device)는 제 1 기판 측에서 방출된 전자를 제 2 기판에 형성된 형광막에 충돌시켜 이를 발광시킴으로써 소정의 영상을 구현하는 평판 표시장치로서, 전자원으로 열음극을 이용하는 방식과 냉음극을 이용하는 방식이 있다.BACKGROUND ART In general, an electron emission display device is a flat panel display that realizes a predetermined image by colliding electrons emitted from a first substrate side with a fluorescent film formed on a second substrate to emit light, and is a hot cathode as an electron source. There is a method using and a cold cathode.
상기에서 냉음극을 이용하는 방식의 전자 방출 표시장치로는 전계 방출 표시장치(Field Emission Display Device;FED), MIM(Metal-Insulator-Metal)형 전자 방출 표시장치, MIS(Metal-Insulator-Semiconductor)형 전자 방출 표시장치 및 표면 전도형 전자 방출 표시장치(Surface-conduction Electron Emission Display Device;SED) 등이 알려져 있다.Examples of the electron emission display device using the cold cathode include a field emission display device (FED), a metal-insulator-metal (MIM) type electron emission display device, and a metal-insulator-semiconductor (MIS) type. BACKGROUND Electronic emission display devices and surface-conduction electron emission display devices (SEDs) are known.
상기 표면전도형 전자 방출 표시장치(SED)는 기판 상에 형성된 소면적의 전자 방출부 표면과 수평으로 전류가 흐르는 것에 의해 전자가 방출되는 원리를 이용하며, 제 1 기판 위에 제 1 전극과 제 2 전극을 나란히 형성하고, 제 1 전극 및 제 2 전극의 표면 일부를 각각 덮으면서 서로 근접하도록 전도성막을 형성하고, 상기 전도성막에 미세 균열로 이루어진 전자 방출부를 형성하고, 제 2 기판 상에는 애노드 전극 위에 블랙매트릭스막을 사이에 두고 적색(R), 녹색(G) 및 청색(B)의 형광막을 교대로 배열 형성하여 이루어진다.The surface conduction electron emission display device (SED) utilizes a principle in which electrons are emitted by a current flowing horizontally with a surface of an electron emission part of a small area formed on a substrate, and a first electrode and a second electrode on a first substrate. Electrodes are formed side by side, and a conductive film is formed so as to be close to each other while covering a part of the surface of the first electrode and the second electrode, respectively, and an electron emission part formed of fine cracks is formed on the conductive film, and a black is formed on the anode electrode on the second substrate. The red (R), green (G) and blue (B) fluorescent films are alternately formed with the matrix film interposed therebetween.
상기와 같이 구성되는 표면전도형 전자 방출 표시장치(SED)는 제 1 전극 및 제 2 전극에 전원을 인가하여 소면적의 전자 방출부 표면과 수평으로 전류가 흐르도록 하는 것에 의하여 전자가 방출되어 상기 애노드 전극의 형광층에 충돌하여 소 정의 화상을 구현한다.In the surface conduction type electron emission display device (SED) configured as described above, electrons are emitted by applying power to the first electrode and the second electrode so that a current flows horizontally with the surface of the small area of the electron emission unit. It impinges on the fluorescent layer of the anode to produce a predetermined image.
특히, 표면전도형 전자 방출 소자는 단순한 구조와 제조의 용이성 때문에 대면적에 있어서 다수의 소자를 형성할 수 있는 특징을 가진다. 또한, 상기 표면전도형 전자 방출 소자는 방출형 표시장치를 실현하는 하나의 기술로서 백라이트가 필요없다. 이러한 장점 때문에 하전빔원, 화상표시장치 등의 다양한 장치 및 시스템에 표면전도형 전자 방출 소자를 적용하려는 많은 연구 및 개발 활동이 이루어지고 있다.In particular, the surface conduction electron-emitting device has a feature that a large number of devices can be formed in a large area because of its simple structure and ease of manufacture. In addition, the surface conduction electron-emitting device does not require a backlight as a technology for realizing an emission display device. Due to these advantages, many research and development activities have been conducted to apply surface conduction electron emission devices to various devices and systems such as a charged beam source and an image display device.
도 1은 종래 기술에 따른 표면전도형 전자 방출 소자의 개략적인 평면도이고, 도 2는 도 1을 I-I'로 절취한 단면도이다.1 is a schematic plan view of a surface conduction electron emission device according to the related art, and FIG. 2 is a cross-sectional view taken along line II ′ of FIG. 1.
도 1 및 도 2에 도시된 바와 같이, 표면전도형 전자 방출 소자는 기판(10), 상기 기판(10) 상에 소정 간격 이격되며 서로 대향되어 배치된 소자 전극(20, 30), 상기 소자 전극(20, 30) 사이에 형성된 전도성 박막(40'), 상기 전도성 박막(40') 상에 형성된 탄소막(50) 및 상기 탄소막(50) 사이에 형성된 전자 방출부(50)를 포함한다. As shown in FIGS. 1 and 2, the surface conduction electron-emitting device includes a
상기 전자 방출부(50)는 상기 기판(10) 상에 소자 전극(20, 30) 및 전도성 박막(40)을 형성한 후에 상기 소자 전극(20, 30)에 전압을 인가하여 전도성 박막(40)을 통해 전류가 흐르도록 함으로써 전도성 박막(40)의 균열에 의해 형성된다. The
도 3a 내지 도 3d는 종래 기술에 따른 표면전도형 전자 방출 소자의 제조 방법을 개략적으로 도시하는 공정단면도이다.3A to 3D are cross-sectional views schematically showing a method of manufacturing a surface conduction electron emission device according to the prior art.
도 3a를 참조하면, 기판(10) 상에 스퍼터링(Sputtering)에 의해 백금(Pt)과 같은 도전성 금속을 적층한 후 레지스트 코팅, 노광, 현상, 에칭 및 스트립으로 이루어진 포토리소그래피(Photolithography) 공정에 의하여 패터닝된 소자 전극(20, 30)이 형성된다.Referring to FIG. 3A, a conductive metal such as platinum (Pt) is deposited on a
도 3b 및 도 3c를 참조하면, 이러한 공정은 통전 포밍 공정(Forming Process)으로서 알려져 있다. 우선, 잉크젯 프린팅(Ink-jet printing) 방법에 의해 유기팔라듐을 함유하는 용액이 상기 소자 전극(20, 30) 사이에 도포된 후 상기 기판(10)이 공기중에서 가열소성처리되어 산화팔라듐(PdO)으로 형성된 전도성 박막(40)이 형성된다. Referring to Figures 3B and 3C, this process is known as an energizing forming process. First, a solution containing organic palladium is applied between the
상기 포밍 공정은 전도성 박막(40)에 전류를 흐르게 함으로써 전도성 박막(40) 내에 균열을 발생시켜서 전자 방출부를 형성하는 처리이다. 즉, 상기 소자 전극(20, 30) 사이에 전압이 인가되어 전도성 박막(40)을 통해 전류가 흐르도록 함으로써 전도성 박막(40)에서의 국부적 파괴, 변형, 또는 변질이 유도된다.The forming process is a process of forming an electron emission part by generating a crack in the conductive
여기서, 상기 전도성 박막(40)은 약간의 수소 가스를 함유하는 진공분위기하에서 통전함으로써 가열하는 경우, 수소에 의하여 환원이 촉진되어, 산화팔라듐(PdO)막이 팔라듐(Pd)으로 변화된 전도성 박막(40')이 형성된다. 이때, 막의 환원에 의한 수축으로 인하여 전도성 박막(40')의 일부에서 균열(Crack)이 발생하여 균열부(45)가 형성된다. 즉, 다수의 소자의 특성의 일탈을 억제하기 위하여, 상기 소자 전극(20, 30) 사이의 전도성 박막(40')의 중심부분에 균열이 발생되고 직선형상을 갖는다(도 3c). 상기 균열부(45)는 후속 공정에서 전자 방출부로 형성된다.Here, when the conductive
또한, 상기 인가되는 전압은 일정한 피크값을 갖는 펄스 또는 증가피크값을 갖는 펄스가 인가된다.In addition, the applied voltage is a pulse having a constant peak value or a pulse having an increasing peak value is applied.
도 3d를 참조하면, 이러한 공정은 활성화 공정(Activation Process)으로서 알려져 있으며, 통상 활성화 공정은 전자방출 효율성을 개선하기 위하여 행해진다. 이 공정은, 상기 기판(10) 위에 후드형상 뚜껑을 덮음으로써 유기화합물이 존재하는 적당한 정도의 진공하에서 행하며, 도시되지 않은 X방향배선과 Y방향배선을 통하여 외부측으로부터 소자 전극 사이에 펄스전압이 반복적으로 인가된다. 탄소원자를 함유하는 가스를 도입함으로써, 탄소 또는 탄소 화합물을 함유하는 탄소막(50)을 균열부근에 퇴적시킨 후 베이킹(Baking) 처리한다.Referring to FIG. 3D, this process is known as an activation process, which is usually done to improve electron emission efficiency. This step is carried out under an appropriate degree of vacuum in which organic compounds are present by covering a hood-shaped lid on the
상기 탄소막(50)은 그라파이트(graphite), 다이아몬드, 다이아몬드상 탄소(DLC;Diamond Liked Carbon) 또는 탄소 나노튜브(CNT;Carbon Nano Tube)로 형성될 수 있다.The
이때, 상기 탄소막(50)의 중심 부분에 전자 방출부(60)가 형성됨으로써, 전자 방출 소자가 완성된다.At this time, the
상기한 바와 같이, 종래의 표면전도형 전자 방출 소자를 제조하기 위해서는 소자 전극을 형성하기 위한 포토리소그래피 공정과, 전도성 박막 중심부에 전자 방출부를 형성하기 위한 포밍 공정과, 전자방출 효율성을 향상시키기 위한 탄소막을 형성하는 활성화 공정으로 나뉜다. As described above, in order to manufacture a conventional surface conduction electron emission device, a photolithography process for forming an element electrode, a forming process for forming an electron emission portion in the center of the conductive thin film, and a carbon film for improving electron emission efficiency It is divided into the activation process to form a.
그러나, 상기 포밍 공정 시 전도성 박막을 형성하기 위해 사용되는 잉크젯 프린팅 장비는 고가로서 제조 비용을 증가시키고, 전도성 박막 중심부에 전자 방출부를 형성하기 위해 펄스 전압을 인가함으로써 공정 수가 증가되는 문제점이 있다. 따라서, 더욱 용이하고 저렴한 가격으로 상기 전자 방출 소자의 제조 하는 방법이 필요하다.However, the inkjet printing equipment used to form the conductive thin film in the forming process has a problem of increasing the manufacturing cost at a high cost and increasing the number of processes by applying a pulse voltage to form an electron emission portion at the center of the conductive thin film. Therefore, there is a need for a method of manufacturing the electron emitting device at a more easy and inexpensive price.
또한, 표면전도형 전자 방출 소자를 실제 응용에 사용하기 위해서는, 불안정 없이 장시간 동안 양호한 전자 방출 특성이 유지되어야 할 필요가 있다. 종래의 표면전도형 전자 방출 소자에서는 포밍 공정에 의해 균열부를 형성하여 이를 전자 방출부로 이용함으로써 전자 방출부의 간격을 미세한 나노 수준으로 통제하기 어려워전자 방출 특성이 만족스럽지 못하였기 때문에 전자 방출 특성의 안전성을 개선시킬 필요가 있다.In addition, in order to use the surface conduction electron emitting device in practical applications, it is necessary to maintain good electron emission characteristics for a long time without instability. In the conventional surface conduction electron emitting device, it is difficult to control the spacing of the electron emitting portion to a fine nano level by forming a crack portion by the forming process and using it as an electron emitting portion, so that the electron emission characteristic is not satisfactory, thereby improving the safety of the electron emitting characteristic. Need to be improved.
본 발명은 리프트 오프를 이용하여 저렴한 비용과 단순한 공정으로 기판 상이 일정 간격 이격된 제 1 전극 및 제 2 전극과 상기 분리된 제 1 전극과 제 2 전극 사이에 미세한 나노 갭(nano gap)이 형성된 전자 방출부를 형성함으로써 전자 방출 특성이 향상된 전자 방출 소자의 제조 방법 및 그를 이용한 전자 방출 표시장치의 제조 방법을 제공하는데 그 목적이 있다.According to an embodiment of the present invention, an electron having a small nano gap formed between a first electrode and a second electrode spaced apart from each other on a substrate by a low cost and a simple process using a lift-off, and the separated first and second electrodes An object of the present invention is to provide a method of manufacturing an electron emitting device having improved electron emission characteristics by forming an emission unit and a method of manufacturing an electron emission display device using the same.
상기한 목적을 달성하기 위하여 본 발명에 따른 전자 방출 소자의 제조 방법은, 기판 상에 제 1 금속층을 형성하는 단계, 상기 제 1 금속층 상부 전면에 포토레지스트를 도포한 후 마스크를 이용한 노광 및 현상을 통해 포토레지스트막 패턴을 형성하는 단계, 상기 포토레지스트막 패턴을 마스크로 하여 상기 제 1 금속층을 언더컷이 형성되도록 오버 에칭하여 제 1 전극을 형성하는 단계, 상기 제 1 전극 상부의 포토레지스트막 패턴을 포함한 기판 전면에 도전성 물질을 증착하여 상기 포토레지스트막 패턴 상부 및 상기 기판 상에 분리되도록 제 2 금속층을 형성하는 단계, 및 리프트 오프를 이용하여 상기 포토레지스트막 패턴 및 포토레지스트막 패턴 상부의 제 2 금속층을 제거하여 일정 간격 이격된 제 1 전극 및 제 2 전극과 상기 분리된 제 1 전극과 제 2 전극 사이에 나노 갭이 형성된 전자 방출부를 형성하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, a method of manufacturing an electron emission device according to the present invention includes forming a first metal layer on a substrate, applying a photoresist to the entire upper surface of the first metal layer, and then performing exposure and development using a mask. Forming a photoresist pattern through the photoresist pattern, overetching the first metal layer so that an undercut is formed using the photoresist pattern as a mask, and forming a first electrode on the first electrode; Depositing a conductive material on the entire surface of the substrate including a second metal layer formed on the photoresist layer pattern and on the substrate, and using a lift-off to form a second metal layer on the photoresist layer pattern and on the photoresist layer pattern The first electrode and the second electrode spaced apart from each other by removing the metal layer and the separated first electrode and the first electrode And forming an electron emission portion having a nano gap formed therebetween.
상기한 목적을 달성하기 위하여 본 발명에 따른 전자 방출 표시장치는, 기판 상에 제 1 방향과 제 2 방향으로 교차하여 형성된 복수의 게이트 배선 및 복수의 데이터 배선, 상기 게이트 배선과 연결되어 형성된 제 1 전극, 상기 제 1 전극과 일정 간격 이격되며 상기 데이터 배선과 전기적으로 연결된 제 2 전극, 및 상기 게이트 배선과 데이터 배선 사이에 콘택홀을 포함하는 절연막에 의해 노출되어 상기 제 1 전극과 제 2 전극 사이에 나노 갭이 형성된 전자 방출부를 포함하는 것을 특징으로 한다.In order to achieve the above object, an electron emission display device according to an exemplary embodiment of the present invention includes a plurality of gate wires, a plurality of data wires, and a first first wire connected to the gate wires formed on the substrate in a first direction and a second direction. An electrode, a second electrode spaced apart from the first electrode, and electrically connected to the data line, and an insulating layer including a contact hole between the gate line and the data line and exposed between the first electrode and the second electrode. It characterized in that it comprises an electron emission portion in which a nano gap is formed.
또한, 상기한 목적을 달성하기 위하여 본 발명에 따른 전자 방출 표시장치의 제조 방법은, 기판 상에 상부에 포토레지스트막 패턴을 포함하는 게이트 배선 및 상기 게이트 배선과 연결된 제 1 금속층을 패터닝하여 형성하는 단계, 상기 포토레지스트막 패턴을 마스크로 하여 언더컷이 형성되도록 상기 게이트 배선 및 제 1 금속층을 오버 에칭하여 게이트 배선 및 제 1 전극을 형성하는 단계, 상기 포토레지스트막 패턴을 포함한 기판 전면에 도전성 물질을 증착하여 상기 포토레지스트막 패턴과 상기 기판 상에 분리되도록 제 2 금속층을 형성하는 단계, 리프트 오프를 이용하여 상기 포토레지스트막 패턴과 상기 포토레지스트막 패턴 상부의 제 2 금속층을 제거하여 상기 제 1 전극과 일정 간격 이격된 제 2 전극 및 상기 제 1 전극과 제 2 전극 사이에 나노 갭이 형성된 전자 방출부를 형성하는 단계, 상기 제 1 전극과 전자 방출부의 전면 및 상기 제 2 전극의 소정 영역에 상기 제 2 전극 상에 콘택홀을 구비한 절연막을 패터닝하여 형성하는 단계, 상기 절연막 상에 상기 게이트 배선과 대응되도록 데이터 배선을 패터닝하여 형성하는 단계, 및 상기 전자 방출부을 덮고 있는 절연막을 식각하여 상기 제 1 전극과 제 2 전극 사이에 나노 갭이 형성된 전자 방출부를 노출시키는 단계를 포함하는 것을 특징으로 한다. In addition, in order to achieve the above object, a method of manufacturing an electron emission display device according to the present invention is formed by patterning a gate wiring including a photoresist film pattern on the substrate and a first metal layer connected to the gate wiring. Forming a gate wiring and a first electrode by overetching the gate wiring and the first metal layer to form an undercut using the photoresist film pattern as a mask; and forming a conductive material on the entire surface of the substrate including the photoresist film pattern. Depositing a second metal layer to be separated from the photoresist layer pattern and the substrate, and removing the photoresist layer pattern and the second metal layer on the photoresist layer pattern by using a lift-off; Nano between the first electrode and the second electrode and the second electrode spaced apart from the predetermined interval Forming an formed electron emission unit, patterning an insulating film having a contact hole on the second electrode on a front surface of the first electrode and the electron emission unit, and forming a predetermined region of the second electrode, on the insulating film Patterning the data line to correspond to the gate line, and etching the insulating layer covering the electron emission unit to expose the electron emission unit having a nanogap formed between the first electrode and the second electrode. It features.
이하, 첨부된 도면들을 참조하여 본 발명을 보다 상세히 설명한다. Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
도 4는 본 발명에 따른 표면전도형 전자 방출 소자를 개략적으로 도시한 평면도이고, 도 5는 도 4를 Ⅱ-Ⅱ'로 절취한 단면도이다.4 is a plan view schematically illustrating the surface conduction electron emission device according to the present invention, and FIG. 5 is a cross-sectional view taken along line II-II ′ of FIG. 4.
도 4 및 도 5를 참조하면, 본 발명에 따른 표면전도형 전자 방출 소자는 기판(100) 상에 형성된 제 1 전극(110')과, 상기 제 1 전극(110')과 일정 간격 이격되어 서로 대향하며 상기 제 1 전극(110') 미만의 두께를 갖는 제 2 전극(120) 및 상기 분리된 제 1 전극(110')과 제 2 전극(120) 사이에 형성되며 미세한 나노 갭(nano gap)이 형성된 전자 방출부(130)가 포함된다.4 and 5, the surface conduction electron emission device according to the present invention is spaced apart from the
상기 제 1 전극(110')과 제 2 전극(120)은 동일층에 형성된다.The
상기 제 1 전극(110')은 캐소드 전극이고, 상기 제 2 전극(120)은 게이트 전극으로 형성된다. 반면, 상기 제 1 전극(110')은 게이트 전극이고, 상기 제 2 전극(120)은 캐소드 전극으로 형성된다.The
즉, 상기 제 1 전극(110')의 두께를 d1, 상기 제 2 전극(120)의 두께를 d2라고 정의할 때, 상기 제 1 전극(110')과 제 2 전극(120)의 두께 간에는 d1>d2를 만족시킨다. That is, when the thickness of the
상기 제 1 전극(110') 및 제 2 전극(120)은 동일 물질이거나 이종(異種)의 물질로 형성될 수 있으며, 전기적으로 도전성을 가진 다양한 재료가 사용가능하다. 특히, 전자 방출 특성을 높이기 위해 일함수(φ;Work Function)가 낮은 도전성 금속으로 형성되며, 몰리브덴(Mo), 크롬(Cr), 텅스텐(W), 구리(Cu), 리튬(Li), 니켈(Ni), 금(Au), 백금(Pt), 티타늄(Ti), 은(Ag), 알루미늄(Al) 및 그 합금(예, Ag alloy, Al alloy) 등으로 이루어진 군에서 선택된 1종으로 형성된다. The
상기 제 1 전극(110')과 제 2 전극(120) 사이에 형성된 전자 방출부(130)는 수평 방향으로 형성되며, 수십nm ~ 수백nm 정도의 나노 갭(nano gap)으로 형성된다.The
상기 전자 방출부(130)는 200nm 이하의 나노 갭(nano gap)으로 형성된다. 특히 상기 전자 방출부(130)의 갭이 작을수록 전자 방출 특성은 향상되므로 최대한 작게 형성된다.The
상기한 바와 같이 형성된 전자 방출 소자는 상기 제 1 전극(110')과 제 2 전극(120)에 각각 전압을 인가하면, 상기 제 1 전극(110')과 제 2 전극(120) 사이에 수평한 방향으로 자기장이 걸리고, 수평 자기장에 의해 나노 갭이 형성된 전자 방출부(130)로 전류가 흐르며, 도시하지 않은 상부 기판의 애노드 전극에 형성된 고전압에 의하여 전자의 일부 방출이 이루어진다.When the electron emission device formed as described above applies a voltage to the
상기한 바와 같이, 본 발명에 따른 표면전도형 전자 방출 소자는 상기 전자 방출부(130)가 미세한 나노 갭 사이즈 수준으로 형성되기 때문에 전자 방출 특성을 향상시켜 불안정 없이 장시간 동안 양호한 전자 방출 특성이 유지되는 표면전도형 전자 방출 표시장치를 제작할 수 있다.As described above, the surface conduction electron emission device according to the present invention improves electron emission characteristics because the
도 6a 내지 도 6f는 본 발명에 따른 표면 전도형 전자 방출 소자의 제조 방법을 개략적으로 도시하는 공정단면도이다.6A to 6F are process cross-sectional views schematically showing a method for manufacturing a surface conduction electron emission device according to the present invention.
도 6a를 참조하면, 기판(100) 상에 도전성 금속을 스퍼터링, 진공증착법(Evaporation), 화학기상증착법(CVD;Chemical Vapor Deposition) 중 어느 하나의 방법으로 증착하여 제 1 금속층(110)을 형성한다. 상기 CVD 방법은 플라즈마화학기상증착법(PECVD;Plasma Enhanced Chemical Vapor Deposition) 또는 저압화학기상증착법(LPCVD;Low Pressure Chemical Vapor Deposition)일 수 있다.Referring to FIG. 6A, a conductive metal is deposited on the
도 6b를 참조하면, 상기 제 1 금속층(110) 상에 포토레지스트(Photo Resist;PR)를 스핀 코팅(Spin Coating) 방법으로 도포 후 포토리소그래피 공정에서 패터닝된 마스크를 이용한 노광 및 현상을 통해 식각된 포토레지스트막 패턴(115)을 형성한다.Referring to FIG. 6B, a photoresist (PR) is coated on the
상기 포토레지스트(PR)는 아크릴계 수지 또는 폴리이미드일 수 있으며, 상기 포토레지스트(PR)는 광조사부로부터 보호된 부분이 현상 공정에 의해 잔류되는 포지티브형 포토레지스트(positive type PR) 또는 광에 의해 조사된 부분이 현상 공정에 의해 잔류되는 네거티브형 포토레지스트(negative type PR)일 수 있다. 본 발명에서는 포지티브형 포토레지스트를 이용하여 설명하기로 한다.The photoresist PR may be an acrylic resin or a polyimide, and the photoresist PR may be irradiated by a positive type photoresist or light in which a portion protected from the light irradiation part is left by a developing process. The portion may be a negative photoresist (negative type PR) remaining by the developing process. In the present invention will be described using a positive photoresist.
도 6c를 참조하면, 상기 포토레지스트막 패턴(115)을 마스크로 하여 상기 제 1 금속층(110)을 오버 에칭하여 언더컷이 형성된 제 1 전극(110')을 형성한다. 상기 식각은 습식 식각(wet etching) 또는 건식 식각(dry etching)으로 수행한다. Referring to FIG. 6C, the
도 6d를 참조하면, 상기 제 1 전극(110') 상부의 포토레지스트막 패턴(115)을 포함한 상기 기판(100) 전면에 도전성 물질을 증착하여 상기 포토레지스트막 패턴(115) 상부 및 상기 기판(100) 상에 분리되도록 제 2 금속층(120;120a, 120b)을 형성한다.Referring to FIG. 6D, a conductive material is deposited on the entire surface of the
여기서, 상기 제 2 금속층(120a, 120b)의 두께(d2)는 상기 제 1 전극(110')의 두께(d1) 미만으로 형성하며, 이를 통해 상기 언더컷이 형성된 제 1 전극(110') 상부에 포토레지스트막 패턴(115)이 형성된 구조 위에 금속을 증착할 때 상기 포토레지스트막 패턴(115)에 의해 단차부에서 증착 금속이 끊어져 분리된 제 2 금속층(120;120a, 120b)이 형성된다.Here, the thickness d2 of the
도 6e 및 도 6f를 참조하면, 리프트 오프를 이용하여 상기 포토레지스트막 패턴(115)을 식각하여 상기 제 1 전극(110')으로부터 상기 포토레지스트막 패턴(115)을 분리시키며, 이때, 상기 포토레지스트막 패턴(115) 상부에 형성된 제 2 금속층(120a)이 동시에 제거된다(6e).6E and 6F, the
상기 리프트 오프 공정 시 상기 제 2 금속층(120a, 120b) 및 제 1 전극(110')과 포토레지스트막 패턴(115) 간에는 임의의 식각액 또는 식각가스에 대하여 막질간의 높은 선택비를 이용하며, 특히 상기 포토레지스트막 패턴(115)에 대한 선택비가 높은 식각액 또는 식각가스를 선택한다.In the lift-off process, a high selectivity ratio between the
상기 리프트 오프를 통해 상기 기판(100) 상에 일정 간격 이격되며 서로 대향하는 상기 제 1 전극(110') 및 제 2 전극(120)을 형성하고, 상기 제 1 전극(110')과 제 2 전극(120) 사이에 수평한 방향으로 미세한 나노 갭이 형성된 전자 방출부(130)를 형성한다(6f). The
이때, 상기 제 1 전극(110') 및 제 2 전극(120)은 동일층에 형성된다.In this case, the
상기 제 1 전극(110')은 캐소드 전극으로 형성하고, 상기 제 2 전극(120)은 게이트 전극으로 형성한다. 반면, 상기 제 1 전극(110')은 게이트 전극으로 형성하고, 상기 제 2 전극(120)은 캐소드 전극으로 형성할 수 있다. The
이로써, 상기 기판(100) 상에 형성된 상기 제 1 전극 및 제 2 전극(110', 120)과 상기 분리된 제 1 전극 및 제 2 전극(110', 120) 사이에 미세한 나노 갭이 형성된 전자 방출부(130)를 포함한 전자 방출 소자를 완성한다. As a result, an electron emission in which a fine nanogap is formed between the first and
상기한 바와 같이, 본 발명에 따른 표면전도형 전자 방출 소자는 제 1 전극(110') 상부에 상기 제 1 전극(110') 보다 폭이 넓은 포토레지스트막 패턴(115) 위에 제 2 금속층을 적층할 경우 단차부에서 증착 금속이 끊어져 상기 포토레지스트막 패턴(115) 상부에 형성된 제 2 금속층(120a)과 상기 기판(100) 상에 형성된 제 2 금속층(120b)으로 자동 분리된다. As described above, in the surface conduction electron emission device according to the present invention, a second metal layer is laminated on the
따라서, 리프트 오프를 이용하여 상기 포토레지스트막 패턴(115) 및 포토레지스트막 패턴(115) 상부의 제 2 금속층(120a)을 동시에 제거하여 제 1 전극(110')과 제 2 전극(120)을 형성하고, 상기 제 1 전극(110')과 제 2 전극(120) 사이에 미세한 나노 갭이 형성된 전자 방출부(130)를 형성할 수 있다.Accordingly, the
본 발명은 종래의 포밍 공정에서 사용된 잉크젯 프린팅 장치와 상기 잉크젯 프린팅 장치에 의해 도포된 전도성막에 전압을 인가하지 않고도 저렴한 비용과 단순한 공정으로 쉽게 미세한 나노 갭이 형성된 전자 방출부(130)를 형성하여 전자 방출 특성을 향상시킬 수 있다.The present invention forms an
또한, 상기 제조 방법으로 형성된 표면전도형 전자 방출 소자를 채용함으로써 저렴한 비용과 단순한 공정으로 전자 방출 특성이 개선된 표면전도형 전자 방출 표시장치를 제작할 수 있다.In addition, by employing the surface conduction electron emission device formed by the above manufacturing method, it is possible to manufacture a surface conduction electron emission display device having improved electron emission characteristics in a low cost and simple process.
도 7은 본 발명에 따른 표면전도형 전자 방출 소자가 채용된 전자 방출 표시장치의 부분 분해 사시도이고, 도 8은 도 7의 A 화살표 방향에서 바라본 전자 방출 표시장치의 부분 결합 단면도이다.FIG. 7 is a partially exploded perspective view of an electron emission display device employing the surface conduction electron emission device according to the present invention, and FIG. 8 is a partially combined cross-sectional view of the electron emission display device viewed from the arrow A of FIG. 7.
도시한 바와 같이, 배면 기판(310) 위에는 전자 방출 소자와 제 1 방향으로 형성되며, 상기 전자 방출 소자의 제 1 전극(320')과 연결된 게이트 배선(330')과 상기 게이트 배선(330')과 교차하는 제 2 방향의 데이터 배선(370) 및 상기 게이트 배선(330')과 상기 데이터 배선(370) 사이에 형성되며 콘택홀(365)을 구비하는 절연막(360)이 형성된다. As shown, a gate wiring 330 'and a gate wiring 330' are formed on the
보다 상세하게, 상기 전자 방출 소자는 상기 배면 기판(310) 상에 형성된 제 1 전극(320')과, 상기 제 1 전극(320')과 일정 간격 이격되며 서로 대향하는 제 2 전극(340)과, 상기 제 1 전극(320')과 제 2 전극(340) 사이에 미세한 나노 갭이 형성된 전자 방출부(350)를 포함하여 형성된다. 여기서, 상기 제 1 전극(320')은 게이트 전극으로 형성되고, 상기 제 2 전극(340)은 캐소드 전극으로 형성된다.In more detail, the electron emission device may include a
또한, 전면 기판(410) 하부에는 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같이 광투과율이 우수한 투명전극으로 형성된 애노드 전극(420)이 형성된다. In addition, an
상기 애노드 전극(420) 하부에는 적색(R) 형광막(430R), 녹색(G) 형광막(430G) 및 청색(B) 형광막(430B)이 교대로 배열된 형광막(430)이 형성된다.A
또한, 각각의 형광막(430R, 430G, 430B) 사이에는 콘트라스트 향상을 위하여 블랙매트릭스(BM;Black matrix)(440)가 배열된다.In addition, a black matrix (BM) 440 is arranged between the
도면으로 도시하지는 않았으나, 상기 형광막(430)과 블랙매트릭스(440) 하부에 알루미늄 등으로 이루어지는 금속박막층이 더 형성될 수 있다. 상기 금속박막층은 내전압특성과 휘도향상에 도움을 준다.Although not shown in the drawing, a metal thin film layer made of aluminum may be further formed below the
상기와 같이 구성되는 전면 기판(410)과 배면 기판(310)은 제 1 전극(320') 또는 제 2 전극(340)인 게이트 전극과 형광막(430)이 직교하도록 마주한 상태에서 소정의 간격을 두고 실런트(미도시)에 의해 접합되며, 그 사이에 형성되는 내부 공간은 배기시켜 진공상태를 유지한다. The
이때, 상기 전면 기판(410)과 배면 기판(310)의 간격을 일정하게 유지시키기 위하여 스페이서(500)가 전면 기판(410)과 배면 기판(310)의 사이에 격자형으로 배열된다. In this case, the
이후, 먼저 외부로부터 상기 게이트 배선(330')을 통해 제 1 전극(320')에 전압을 인가하고, 상기 데이터 배선(370)을 통해 상기 제 2 전극(340)에 전압을 인가하고, 도시되지 않은 배선을 통해 상기 애노드 전극(420)에 소정의 전압을 인가 하여 구동시킨다.Thereafter, first, a voltage is applied to the first electrode 320 'from the outside through the gate wire 330', and a voltage is applied to the
상기와 같이 각 제 1, 2 전극(320', 340)에 전압이 인가되면, 상기 제 1 전극(320')과 제 2 전극(340)의 전압 차에 의하여 상기 제 1 전극(320')과 제 2 전극(340) 사이에 미세한 나노 갭이 형성된 상기 전자 방출부(350)로 전류가 흐르며, 상기 전자 방출부(350) 주위에 수평 전계가 형성되어 상기 전자 방출부(350)에서 전자(e-)가 방출된다. 이때, 방출된 전자(e-)는 전면 기판(410)의 애노드 전극(420)에 인가된 고전압(Hv)에 이끌려 형광막(430)에 충돌하여 발광시키는 것에 의하여 소정의 영상을 구현한다. When voltage is applied to each of the first and
도 9a 내지 도 9e는 본 발명에 따른 표면전도형 전자 방출 소자가 채용된 전자 방출 표시장치용 캐소드 기판의 제조 방법을 개략적으로 도시하는 공정평면도이다.9A to 9E are process plan views schematically showing a method of manufacturing a cathode substrate for an electron emission display device employing the surface conduction electron emission device according to the present invention.
도 9a를 참조하면, 배면 기판(310) 상에 도전성 금속을 스퍼터링, 진공증착법, PECVD 또는 LPCVD 방법으로 증착하여 제 1 금속층(미도시)과 상기 제 1 금속층과 연결되는 게이트 배선(미도시)을 형성한다. 상기 제 1 금속층 상에 포토레지스트를 스핀 코팅을 수행하여 도포 후 포토리소그래피에서 패터닝된 마스크를 이용하여 노광 및 현상을 통해 식각하여 포토레지스트막 패턴(325)을 형성한다.Referring to FIG. 9A, a first metal layer (not shown) and a gate wiring (not shown) connected to the first metal layer are formed by depositing a conductive metal on the
상기 포토레지스트막 패턴(325)을 이용하여 상기 제 1 금속층을 패터닝하여 제 1 금속층(320)과 상기 제 1 금속층(320)과 연결되는 게이트 배선(330)을 상기 포토레지스트막 패턴(325) 하부에 형성한다.The first metal layer is patterned using the
이때, 상기 제 1 금속층(320) 및 게이트 배선(330) 상에는 포토레지스트막 패턴(325)을 그대로 유지한다.In this case, the
도 9b를 참조하면, 상기 포토레지스트막 패턴(325)을 이용하여 상기 제 1 금속층(320)과 게이트 배선(330)을 습식 식각 또는 건식 식각을 통해 오버 에칭하여 상기 포토레지스트막 패턴(325) 하부에 언더컷이 형성된 제 1 전극(320') 및 게이트 배선(330')을 형성한다. 여기서, 상기 제 1 전극(320')은 게이트 전극으로 형성한다.Referring to FIG. 9B, the
도 9c를 참조하면, 상기 포토레지스트막 패턴(325)을 포함한 배면 기판(310) 전면에 걸쳐 도전성 금속을 스퍼터링, 진공증착법, PECVD 또는 LPCVD 방법으로 증착하여 포토레지스트막 패턴(325) 상부 및 배면 기판(310) 상에 단차부에 의해 금속 물질이 끊어져 분리된 제 2 금속층(340; 340a, 340b)을 형성한다.Referring to FIG. 9C, the conductive metal is deposited on the
리프트 오프를 이용하여 상기 포토레지스트막 패턴(325) 및 상기 포토레지스트막 패턴(325) 상부의 제 2 금속층(340a)을 분리시킨다.The
따라서, 상기 배면 기판(310) 상에는 제 1 전극(320')과, 상기 제 1 전극(320')과 연결된 게이트 배선(330')과, 상기 제 1 전극(320')과 일정 간격 이격된 제 2 전극(340)이 형성된다. 여기서, 상기 제 2 전극(340)은 캐소드 전극으로 형성된다.Therefore, the
상기 제 1 전극(320')과 제 2 전극(340) 사이에는 미세한 나노 갭이 형성된 전자 방출부(350)가 형성된다. An
도 9d를 참조하면, 상기 제 1, 2 전극(320', 340) 및 전자 방출부(350)를 포 함하는 기판 전면에 실리콘 산화막(SiO2) 또는 실리콘 질화막(SiNx)을 PECVD 또는 LPCVD를 수행하여 증착한 후 원형개구부를 갖는 마스크를 이용하여 패터닝하여 상기 전자 방출부(350)을 포함한 배면 기판(310) 상에 콘택홀(365)을 구비하는 절연막(360)을 형성한다.9D, PECVD or LPCVD is performed on a silicon oxide film (SiO 2 ) or a silicon nitride film (SiNx) on the entire surface of the substrate including the first and
상기 절연막(360)은 후속 공정에서 데이터 배선이 형성될 영역에 형성되어 상기 데이터 배선의 단락을 방지하는 역할을 수행하며, 상기 콘택홀(365)은 후속 공정에서 형성되는 데이터 배선을 통해 상기 제 2 전극(340)에 전압을 인가하는 역할을 한다.The insulating
도 9e를 참조하면, 상기 콘택홀(365)을 구비한 절연막(360) 상에 도전성 물질을 스퍼터링, 진공증착법, PECVD 또는 LPCVD 방법으로 증착한 후 마스크를 이용하여 패터닝하여 상기 게이트 배선(330') 상에 상기 게이트 배선(330')과 교차하는 데이터 배선(370)을 형성한다.Referring to FIG. 9E, a conductive material is deposited on the insulating
도 9f를 참조하면, 상기 전자 방출부(350)를 덮고 있는 전자 방출부(350) 상부의 절연막(360)을 식각하여 전자 방출부(350)를 노출시킨다. 상기 전자 방출부(350)는 나노 갭 사이즈 수준을 갖는다. Referring to FIG. 9F, the insulating
이로써, 일정 간격 이격되어 서로 대향하는 제 1, 2 전극(320', 340) 및 상기 분리된 제 1 전극(320')과 제 2 전극(340) 사이에 미세한 나노 갭이 형성된 전자 방출부(350)와, 상기 게이트 배선(330') 및 데이터 배선(370)으로 형성된 본 발명에 따른 표면전도형 전자 방출 소자를 이용한 표면전도형 전자 방출 표시장치의 캐소드 기판을 완성한다. As a result, the
상기한 바와 같이 본 발명은 리프트 오프를 이용하여 저렴한 비용과 단순한 공정으로 쉽게 전자 방출부를 포함하는 전자 방출 소자를 채용한 전자 방출 표시장치를 제작할 수 있다.As described above, the present invention can manufacture an electron emission display device employing an electron emission device including an electron emission unit easily and in low cost and simple process using a lift off.
또한, 상기 제 1 전극 상부에 상기 제 1 전극보다 폭이 넓은 포토레지스트막 패턴을 이용하여 자동적으로 분리된 제 1, 2 전극을 통해 상기 전자 방출부가 미세한 나노 갭 사이즈 수준으로 형성될 수 있기 때문에 전자 방출 특성을 향상시켜 불안정 없이 장시간 동안 양호한 전자 방출 특성이 유지되는 표면전도형 전자 방출 표시장치를 제작할 수 있다.In addition, since the electron emission part may be formed to a minute nano gap size level through the first and second electrodes which are automatically separated by using a photoresist layer pattern wider than the first electrode on the first electrode. By improving the emission characteristics, a surface conduction electron emission display device can be manufactured in which good electron emission characteristics are maintained for a long time without instability.
본 발명에 따른 전자 방출 소자는 FEA형이나 표면 전도형(SED) 뿐만아니라, 다양한 전자 방출 소자로도 적용도 가능하다.The electron emission device according to the present invention can be applied to various electron emission devices as well as FEA type or surface conduction type (SED).
본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 액정패널 및 그 제조 방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.Although the present invention has been described in detail through specific embodiments, it is intended to describe the present invention in detail, and the liquid crystal panel and its manufacturing method according to the present invention are not limited thereto, and the technical features of the present invention may be used. It is obvious that modifications and improvements are possible by those skilled in the art.
본 발명은 리프트 오프(lift-off)를 이용하여 저렴한 비용과 단순한 공정으로 기판 상에 일정 간격 이격된 제 1 전극 및 제 2 전극을 형성하고, 상기 분리된 제 1 전극과 제 2 전극 사이에 미세한 나노 갭(nano gap)이 형성된 전자 방출부를 형성하는 전자 방출 소자 및 그의 제조 방법 및 그를 이용한 전자 방출 표시장치 및 그의 제조 방법을 제공하는 효과가 있다.The present invention forms a first electrode and a second electrode spaced at regular intervals on a substrate by using a lift-off in a low cost and simple process, and between the separated first electrode and the second electrode is fine There is an effect of providing an electron emission device for forming an electron emission portion formed with a nano gap, a method for manufacturing the same, and an electron emission display device using the same and a method for manufacturing the same.
본 발명은 단차부에 의해 자동적으로 분리된 제 1, 2 전극을 통해 상기 전자 방출부를 미세한 나노 갭 사이즈 수준으로 형성할 수 있기 때문에 전자 방출 특성을 향상시켜 불안정 없이 장시간 동안 양호한 전자 방출 특성이 유지되는 표면전도형 전자 방출 표시장치를 제작할 수 있는 또 다른 효과가 있다.According to the present invention, since the electron emission portion can be formed at a fine nanogap size level through the first and second electrodes automatically separated by the stepped portion, the electron emission characteristics are improved to maintain good electron emission characteristics for a long time without instability. Another effect is to produce a surface conduction electron emission display.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050135586A KR100752509B1 (en) | 2005-12-30 | 2005-12-30 | Field emission device and fabrication method thereof and field emission display device using it and fabrication method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050135586A KR100752509B1 (en) | 2005-12-30 | 2005-12-30 | Field emission device and fabrication method thereof and field emission display device using it and fabrication method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070071808A KR20070071808A (en) | 2007-07-04 |
| KR100752509B1 true KR100752509B1 (en) | 2007-08-27 |
Family
ID=38506910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050135586A KR100752509B1 (en) | 2005-12-30 | 2005-12-30 | Field emission device and fabrication method thereof and field emission display device using it and fabrication method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100752509B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102111625B1 (en) | 2013-06-28 | 2020-05-18 | 삼성디스플레이 주식회사 | Display device having touch sensor and manufacturing method thereof |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08162009A (en) * | 1994-12-08 | 1996-06-21 | Canon Inc | Electron emission element, election source using it, image forming device and manufacture |
| JP2000323017A (en) * | 1999-05-14 | 2000-11-24 | Toshiba Corp | Electron emission element and manufacture thereof |
| JP2003187691A (en) * | 2001-10-11 | 2003-07-04 | Canon Inc | Electron emitting element, and manufacturing method of electron source and image forming device |
| JP2003257307A (en) * | 2002-02-28 | 2003-09-12 | Canon Inc | Manufacturing method for electron source and image forming apparatus |
| JP2005071370A (en) * | 2003-08-25 | 2005-03-17 | Hewlett-Packard Development Co Lp | System and method for determining activity factor for circuit design |
-
2005
- 2005-12-30 KR KR1020050135586A patent/KR100752509B1/en active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08162009A (en) * | 1994-12-08 | 1996-06-21 | Canon Inc | Electron emission element, election source using it, image forming device and manufacture |
| JP2000323017A (en) * | 1999-05-14 | 2000-11-24 | Toshiba Corp | Electron emission element and manufacture thereof |
| JP2003187691A (en) * | 2001-10-11 | 2003-07-04 | Canon Inc | Electron emitting element, and manufacturing method of electron source and image forming device |
| JP2003257307A (en) * | 2002-02-28 | 2003-09-12 | Canon Inc | Manufacturing method for electron source and image forming apparatus |
| JP2005071370A (en) * | 2003-08-25 | 2005-03-17 | Hewlett-Packard Development Co Lp | System and method for determining activity factor for circuit design |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070071808A (en) | 2007-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3863781B2 (en) | Method of manufacturing a triode carbon nanotube field emission array | |
| KR100837407B1 (en) | Method of manufacturing field emission device | |
| JP2007103346A (en) | Electron emitting element, electron emission display device, and its manufacturing method | |
| KR100752509B1 (en) | Field emission device and fabrication method thereof and field emission display device using it and fabrication method thereof | |
| JP3738259B2 (en) | Method of manufacturing field emission cold cathode device, field emission cold cathode, light emitting device, and display device | |
| KR20070012134A (en) | Electron emission device having a focus electrode and a fabrication method for thereof | |
| KR100656675B1 (en) | Field emission device and fabrication method thereof and field emission display device using it and fabrication method thereof | |
| JP3958695B2 (en) | Method for manufacturing cold cathode display device | |
| US8177987B2 (en) | Method for producing electron-emitting device and method for producing image display apparatus including the same | |
| KR20060029078A (en) | Method of fabricating electron emission device | |
| JP5075007B2 (en) | Cold cathode device, method of manufacturing the same, cold cathode display including the same, lighting device, and backlight for liquid crystal display device | |
| KR100761139B1 (en) | Appratus for Field Emission Display and Method for fabricating thereof | |
| KR100784511B1 (en) | Appratus for Field Emission Display and Method for fabricating thereof | |
| KR20070060834A (en) | Method for electron emission device | |
| KR100692066B1 (en) | Appratus for field emission display and method for fabricating thereof | |
| KR20050112175A (en) | Process for manufacturing electron emission device without activation step of electron emission source | |
| KR20060113196A (en) | Method of fabricating electron emission device | |
| KR100700528B1 (en) | Field emission device with ultraviolet protection layer | |
| JP3988770B2 (en) | Display device using thin-film electron source and manufacturing method thereof | |
| KR20060124488A (en) | Electron emission device and the fabrication method for thereof | |
| KR20070017867A (en) | Electron emission device and a fabrication method for thereof | |
| KR20060131385A (en) | Electron emission device and the fabrication method for thereof | |
| KR20070042834A (en) | Field emission device with ultraviolet protection layer and manufacturing method thereof | |
| KR20070001582A (en) | Electron emission device and the fabrication method for thereof | |
| KR20070042424A (en) | Electron emission device and the method of fabricating thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20130619 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150728 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160712 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170713 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20190723 Year of fee payment: 13 |