KR20070042424A - Electron emission device and the method of fabricating thereof - Google Patents

Electron emission device and the method of fabricating thereof Download PDF

Info

Publication number
KR20070042424A
KR20070042424A KR1020050098335A KR20050098335A KR20070042424A KR 20070042424 A KR20070042424 A KR 20070042424A KR 1020050098335 A KR1020050098335 A KR 1020050098335A KR 20050098335 A KR20050098335 A KR 20050098335A KR 20070042424 A KR20070042424 A KR 20070042424A
Authority
KR
South Korea
Prior art keywords
substrate
cathode electrode
insulating layer
gate electrode
electrode
Prior art date
Application number
KR1020050098335A
Other languages
Korean (ko)
Inventor
임지홍
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050098335A priority Critical patent/KR20070042424A/en
Publication of KR20070042424A publication Critical patent/KR20070042424A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/86—Vessels; Containers; Vacuum locks
    • H01J29/861—Vessels or containers characterised by the form or the structure thereof
    • H01J29/862—Vessels or containers characterised by the form or the structure thereof of flat panel cathode ray tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
    • H01J3/02—Electron guns
    • H01J3/021—Electron guns using a field emission, photo emission, or secondary emission electron source
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/14—Manufacture of electrodes or electrode systems of non-emitting electrodes
    • H01J9/148—Manufacture of electrodes or electrode systems of non-emitting electrodes of electron emission flat panels, e.g. gate electrodes, focusing electrodes or anode electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/24—Manufacture or joining of vessels, leading-in conductors or bases
    • H01J9/241—Manufacture or joining of vessels, leading-in conductors or bases the vessel being for a flat panel display
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2203/00—Electron or ion optical arrangements common to discharge tubes or lamps
    • H01J2203/02—Electron guns
    • H01J2203/0204—Electron guns using cold cathodes, e.g. field emission cathodes
    • H01J2203/0208—Control electrodes
    • H01J2203/0212—Gate electrodes
    • H01J2203/0216—Gate electrodes characterised by the form or structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/8605—Front or back plates
    • H01J2329/861—Front or back plates characterised by the shape

Abstract

본 발명은 전자방출기판 및 그 제조방법에 대해 개시된다. 개시된 본 발명에 따른 전자방출기판은, 소정 간격의 스트라이프 형태로 패터닝된 기판과; 상기 기판의 패터닝된 부분에 도전성 물질을 이용하여 형성된 캐소드 전극과; 상기 캐소드 전극상에 순차적으로 형성된 절연층 및 게이트 전극을 포함하는 점에 그 특징이 있다. The present invention discloses an electron emitting substrate and a method of manufacturing the same. An electron emitting substrate according to the present invention includes: a substrate patterned in a stripe shape at predetermined intervals; A cathode electrode formed on the patterned portion of the substrate using a conductive material; It is characterized in that it comprises an insulating layer and a gate electrode sequentially formed on the cathode electrode.

본 발명은 전자방출기판 및 그 제조방법은 기판을 에칭하여 에칭된 부분에 캐소드 전극을 형성하여 단선 불량을 감소시킬 수 있다.According to the present invention, the electron emission substrate and the method of manufacturing the same may reduce the disconnection defect by forming a cathode on the etched portion by etching the substrate.

기판, 캐소드 전극, 단차 Board, cathode electrode, step

Description

전자방출기판 및 그 제조방법{ELECTRON EMISSION DEVICE AND THE METHOD OF FABRICATING THEREOF}ELECTRON EMISION DEVICE AND THE METHOD OF FABRICATING THEREOF

도 1a 내지 도 1e는 종래에 따른 전자방출소자의 제조공정을 순차적으로 도시한 도면.1A to 1E are diagrams sequentially illustrating a manufacturing process of an electron emitting device according to the related art.

도 2는 본 발명에 따른 전자방출기판의 구조를 개략적으로 도시한 도면.2 is a view schematically showing the structure of an electron-emitting substrate according to the present invention.

도 3a 내지 도 3e는 본 발명에 따른 전자방출기판의 제조방법에 대한 공정 순서를 도시한 도면.3a to 3e illustrate a process sequence for a method of manufacturing an electron emitting substrate according to the present invention.

도 4는 본 발명에 따른 기판을 에칭한 후 캐소드 전극을 형성하는 것을 개략적으로 도시한 도면.4 schematically illustrates the formation of a cathode electrode after etching a substrate according to the invention.

<도면의 주요부분에 대한 설명><Description of main parts of drawing>

20 --- 기판 21 --- 캐소드 전극20 --- substrate 21 --- cathode electrode

22 --- 제 1 절연층 23 --- 제 1 게이트 전극22 --- First insulation layer 23 --- First gate electrode

25 --- 제 2 절연층 26 --- 제 2 게이트 전극25 --- second insulating layer 26 --- second gate electrode

본 발명은 전자방출기판 및 그 제조방법에 관한 것으로, 특히 기판을 에칭하 여 에칭된 부분에 캐소드 전극을 형성하여 단선 불량을 감소시킬 수 있는 전자방출기판 및 그 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron emitting substrate and a method of manufacturing the same, and more particularly, to an electron emitting substrate and a method of manufacturing the same, which can reduce disconnection defects by forming a cathode on an etched portion of the substrate.

일반적으로 전자 방출 표시장치는 화소마다 전자 방출 소자(Electron Emission Device)를 구비하는 표시장치이다. 전자 방출 소자는 캐소드 전극과 게이트 전극 사이의 전압에 대응하여 캐소드 전극으로부터 전자가 방출되며, 방출된 전자는 애노드 전극에 의하여 가속되어 형광체에 충돌하여 발광하는 방식으로 동작하는 소자이다. 일반적으로, 전자 방출 소자는 전자원으로 열음극을 이용하는 방식과 냉음극을 이용하는 방식이 있다. 냉음극을 이용하는 방식의 전자방출소자로는 FEA(Field Emitter Array)형, SCE(Surface Conduction Emitter)형, MIM(Metal-Insulator-Metal)형 및 MIS(Metal-Insulator-Semiconductor)형, BSE(Ballistic electron Surface Emitting)형 등이 알려져 있다. In general, an electron emission display device is a display device including an electron emission device for each pixel. The electron emitting device is a device that emits electrons from the cathode in response to a voltage between the cathode and the gate electrode, and the emitted electrons are accelerated by the anode and collide with the phosphor to emit light. In general, there are two types of electron emitting devices using a hot cathode and a cold cathode as electron sources. The electron-emitting devices using the cold cathode are FEA (Field Emitter Array) type, SCE (Surface Conduction Emitter) type, MIM (Metal-Insulator-Metal) type, MIS (Metal-Insulator-Semiconductor) type, BSE (Ballistic) electron surface emitting) and the like are known.

FEA 형 전자 방출 소자는 일 함수(Work Function)가 낮거나 β Function이 높은 물질을 전자 방출원으로 사용하여 진공 중에서 전계차에 의하여 전자가 방출되는 원리를 이용한 것으로 선단이 뾰족한 팁 구조물이나 탄소계 물질 또는 나노물질을 전자 방출원을 적용한 소자가 개발되고 있다. The FEA type electron emission device uses a low work function or high β function as an electron emission source to emit electrons by electric field in vacuum. In addition, devices using electron emission sources for nanomaterials have been developed.

SCE 형 전자 방출 소자는 기판 상에 서로 마주보며 배치된 2개의 전극 사이에 도전 박막을 제공하고 상기 도전 박막에 미세 균열을 제공함으로써 전자 방출부를 형성한 소자이다. 상기 소자는 전극에 전압을 인가하여 도전 박막 표면으로 전류를 흘려 상기 미세 갭인 전자 방출부로부터 전자가 방출되는 원리를 이용한다. The SCE type electron emission device is a device in which an electron emission part is formed by providing a conductive thin film between two electrodes disposed to face each other on a substrate and providing a micro crack in the conductive thin film. The device utilizes a principle that electrons are emitted from the electron emission portion, which is the fine gap, by applying a voltage to an electrode to flow a current to the surface of the conductive thin film.

MIM 형과 MIS형 전자 방출 소자는 각각 금속-유전층-금속(MIM)과 금속-유전 층-반도체(MIS) 구조로 이루어진 전자 방출부를 형성하고, 유전층을 사이에 두고 위치하는 두 금속 또는 금속과 반도체 사이에 전압을 인가할 때 높은 전자 전위를 갖는 금속 또는 반도체로부터 낮은 전자 전위를 갖는 금속쪽으로 전자가 이동 및 가속되면서 방출되는 원리를 이용한 소자이다. MIM type and MIS type electron emitting devices each form an electron emitting portion composed of a metal-dielectric layer-metal (MIM) and metal-dielectric layer-semiconductor (MIS) structure, and are disposed between two metals or metals and semiconductors with a dielectric layer interposed therebetween It is a device using the principle that electrons are released as they move and accelerate from a metal having a high electron potential or a metal having a low electron potential when a voltage is applied therebetween.

BSE 형 전자 방출 소자는 반도체의 사이즈를 반도체 중의 전자의 평균자유행정 보다 작은 치수 영역까지 축소하면 전자가 산란하지 않고 주행하는 원리를 이용하여 오믹 전극 상에 금속 또는 반도체로 이루어지는 전자공급층을 형성하고, 전자공급층위에 절연층과 금속박막을 형성하여 오믹전극과 금속박막에 전원을 인가하는 것에 의하여 전자가 방출되도록 한 소자이다.The BSE-type electron emitting device forms an electron supply layer made of a metal or a semiconductor on an ohmic electrode by using the principle that electrons travel without scattering when the size of the semiconductor is reduced to a dimension region smaller than the average free stroke of electrons in the semiconductor. And an insulating layer and a metal thin film formed on the electron supply layer to emit electrons by applying power to the ohmic electrode and the metal thin film.

도 1a 내지 도 1e는 종래에 따른 전자방출소자의 제조공정을 순차적으로 도시한 도면이다. 1A to 1E are diagrams sequentially illustrating a manufacturing process of an electron emitting device according to the related art.

먼저, 도 1a에 도시된 바와 같이, 기판(10)상에 투명전극인 ITO를 증착하게 된다. First, as shown in FIG. 1A, ITO, which is a transparent electrode, is deposited on the substrate 10.

상기 기판(10)은 일례로 유리 또는 실리콘 기판일 수 있으며, 추후 형성될 전자방출부로 CNT(Carbon NanoTube) 페이스트를 이용하여 후면 노광에 의해 이를 형성하는 경우에는 유리 기판과 같은 투명 기판이 바람직하다. The substrate 10 may be, for example, a glass or silicon substrate, and a transparent substrate such as a glass substrate is preferable when the substrate 10 is formed by back exposure using carbon nanotube (CNT) paste as an electron emission unit to be formed later.

그리고, 상기 투명 전극은 투명 기판이 사용된 동일한 이유로 투명 도전체 예컨대 ITO(Indium Tin Oxide)가 사용될 수 있다. In the transparent electrode, a transparent conductor such as indium tin oxide (ITO) may be used for the same reason that the transparent substrate is used.

그리고, 도 1b에 도시된 바와 같이, 상기 기판(10)상에 증착된 ITO 전극을 라인 형태로 패턴하여 캐소드 전극을 형성하게 된다. 이때, 상기 캐소드 전극(11) 에는 데이터 구동부 또는 주사 구동부로부터 인가되는 데이터 신호 또는 주사 신호가 공급된다. As shown in FIG. 1B, the ITO electrode deposited on the substrate 10 is patterned in a line form to form a cathode electrode. At this time, the cathode electrode 11 is supplied with a data signal or a scan signal applied from a data driver or a scan driver.

이후, 도 1c에 도시된 바와 같이, 상기 캐소드 전극(11)상에 절연 물질을 도포하여 제 1 절연층(12)을 형성하고, 상기 제 1 절연층(12)상에 도전성이 있는 금속, 예컨대 크롬(Cr)을 스퍼터링(sputtering)에 의해 증착하여 제 1 게이트 전극(13)을 형성한다. Thereafter, as illustrated in FIG. 1C, an insulating material is coated on the cathode electrode 11 to form a first insulating layer 12, and a conductive metal, for example, is formed on the first insulating layer 12. Chromium (Cr) is deposited by sputtering to form the first gate electrode 13.

이후, 도 1d에 도시된 바와 같이, 상기 제 1 게이트 전극(13)상에 제 2 절연층(15) 및 제 2 게이트 전극(16)을 형성한다. 여기서, 상기 제 2 게이트 전극(16) 및 상기 제 2 절연층(15)의 패터닝도 상기 전술한 물질층의 패터닝 방법에 의해 절연홀(14)을 형성하게 된다. Thereafter, as shown in FIG. 1D, a second insulating layer 15 and a second gate electrode 16 are formed on the first gate electrode 13. Here, the patterning of the second gate electrode 16 and the second insulating layer 15 also forms the insulating hole 14 by the patterning method of the material layer described above.

그 다음, 도 1e에 도시된 바와 같이, 상기 결과물상에 탄소나노튜브(CNT;CarbonNano Tube) 페이스트를 스크린 프린팅하여 도포한다. 기판(10)의 후면에서 자외선(UV)를 조사하여 CNT 페이스트를 선택적으로 노광시킨다. 그리고, 아세톤 등의 현상제를 사용하여 포토레지스트(PR)를 제거하면, 포토레지스트(PR)가 제거되면서 노광되지 않은 CNT 페이스트도 함께 제거되고, 노광된 부위의 CNT 페이스트만 남아 CNT 이미터(18)를 형성하게 된다. Then, as shown in Figure 1e, the carbon nanotube (CNT; CarbonNano Tube) paste on the resultant screen printing is applied. UV light is irradiated on the back surface of the substrate 10 to selectively expose the CNT paste. When the photoresist PR is removed using a developer such as acetone, the unexposed CNT paste is also removed while the photoresist PR is removed, and only the CNT paste of the exposed portion remains. ).

한편, 상기와 같은 구조를 갖는 전자방출소자의 형성에 있어서, 상기 라인 형태로 패턴된 캐소드 전극상 순차적으로 제 1 절연층 및 게이트 전극을 형성하게 된다. 이때, 상기 게이트 전극은 상기 캐소드 전극과 수직 교차하는 배선으로 형성되기 때문에 교차되는 영역에 있어서 단차가 발생하게 된다. 상기 제 1 절연층이 평탄화하는 역할을 하지만 이를 완전히 해결할 수 없다는 문제점이 발생된다. In the formation of the electron-emitting device having the above structure, the first insulating layer and the gate electrode are sequentially formed on the cathode electrode patterned in the line shape. In this case, since the gate electrode is formed of a wire perpendicularly intersecting with the cathode electrode, a step occurs in an intersecting area. The first insulating layer serves to planarize, but there is a problem that can not be completely solved.

본 발명의 전자방출기판 및 그 제조방법은, 기판을 에칭하여 에칭된 부분에 캐소드 전극을 형성하여 단선 불량을 감소시킬 수 있는 전자방출기판 및 그 제조방법을 제공함에 그 목적이 있다. SUMMARY OF THE INVENTION An object of the present invention is to provide an electron emitting substrate and a method of manufacturing the same, which can reduce disconnection defects by forming a cathode electrode on an etched portion by etching the substrate.

상기 목적을 달성하기 위하여 본 발명에 따른 전자방출기판은, 소정 간격의 스트라이프 형태로 패터닝된 기판과; 상기 기판의 패터닝된 부분에 도전성 물질을 이용하여 형성된 캐소드 전극과; 상기 캐소드 전극상에 순차적으로 형성된 절연층 및 게이트 전극을 포함하는 점에 그 특징이 있다. In order to achieve the above object, the electron emitting substrate includes: a substrate patterned in a stripe shape at predetermined intervals; A cathode electrode formed on the patterned portion of the substrate using a conductive material; It is characterized in that it comprises an insulating layer and a gate electrode sequentially formed on the cathode electrode.

또한, 상기 목적을 달성하기 위하여 본 발명에 따른 전자방출기판의 제조방법은, 기판을 소정 간격의 스트라이프 형태로 패터닝하는 단계와; 상기 기판의 패터닝된 부분에 도전성 물질을 이용하여 캐소드 전극을 형성하는 단계와; 상기 캐소드 전극상에 순차적으로 절연층 및 게이트 전극을 형성하는 단계를 포함하는 점에 그 특징이 있다.In addition, the method of manufacturing an electron emitting substrate according to the present invention in order to achieve the above object comprises the steps of: patterning the substrate in the form of stripes at predetermined intervals; Forming a cathode electrode using a conductive material on the patterned portion of the substrate; It is characterized in that it comprises the step of sequentially forming an insulating layer and a gate electrode on the cathode electrode.

여기서, 특히 상기 기판은 글래스로 형성되며, 기판에 패터닝되는 부분은 상기 캐소드 전극이 형성되는 소정 두께로 에칭되는 점에 그 특징이 있다. Here, in particular, the substrate is formed of glass, characterized in that the portion to be patterned on the substrate is etched to a predetermined thickness to form the cathode electrode.

이하, 첨부된 도면을 참조하여 본 발명에 따른 전자방출기판 및 그 제조방법에 대해 설명하기로 한다. Hereinafter, an electron emitting substrate and a method of manufacturing the same according to the present invention will be described with reference to the accompanying drawings.

도 2는 본 발명에 따른 전자방출기판의 구조를 개략적으로 도시한 도면이다. 이에 도시된 바와 같이, 본 발명의 전자방출기판은, 소정 간격의 스트라이프 형태로 패터닝된 기판(20)과; 상기 기판(20)의 패터닝된 부분에 도전성 물질을 이용하여 형성된 캐소드 전극(21)과; 상기 캐소드 전극(21)상에 순차적으로 형성된 제 1 절연층(22) 및 제 1 게이트 전극(23)을 포함하는 점에 그 특징이 있다. 2 is a view schematically showing the structure of an electron emitting substrate according to the present invention. As shown in the drawing, the electron emission substrate of the present invention includes: a substrate 20 patterned in a stripe shape at predetermined intervals; A cathode electrode 21 formed on the patterned portion of the substrate 20 using a conductive material; It is characterized in that it comprises a first insulating layer 22 and a first gate electrode 23 sequentially formed on the cathode electrode 21.

또한, 상기 제 1 게이트 전극(23)상에 또 다른 제 2 절연층(25) 및 제 2 게이트 전극(26)이 더 형성되어 이중 게이트 구조를 갖도록 형성된다. In addition, another second insulating layer 25 and a second gate electrode 26 are further formed on the first gate electrode 23 to have a double gate structure.

상기 기판(20)은 일례로 유리 또는 실리콘 기판일 수 있으며, 추후 형성될 전자방출부로 CNT(Carbon NanoTube) 페이스트를 이용하여 후면 노광에 의해 이를 형성하는 경우에는 유리 기판과 같은 투명 기판이 바람직하다. The substrate 20 may be, for example, a glass or silicon substrate, and a transparent substrate such as a glass substrate is preferable when the substrate 20 is formed by back exposure using carbon nanotube (CNT) paste as an electron emission unit to be formed later.

상기 캐소드 전극(21)은 투명 도전체 예컨대 ITO(Indium Tin Oxide)가 사용될 수 있으며, 상기 기판(20)상에 형성된 패턴에 형성하게 된다. A transparent conductor such as indium tin oxide (ITO) may be used as the cathode electrode 21, and the cathode electrode 21 may be formed in a pattern formed on the substrate 20.

도 3a 내지 도 3e는 본 발명에 따른 전자방출기판의 제조방법에 대한 공정 순서를 도시한 도면이다. 3A to 3E are diagrams showing a process sequence for a method of manufacturing an electron emitting substrate according to the present invention.

도 3a에 도시된 바와 같이, 상기 기판(20)은 일례로 유리 또는 실리콘 기판일 수 있으며, 추후 형성될 전자방출부로 CNT(Carbon NanoTube) 페이스트를 이용하여 후면 노광에 의해 이를 형성하는 경우에는 유리 기판과 같은 투명 기판이 바람직하다. As shown in FIG. 3A, the substrate 20 may be, for example, a glass or silicon substrate. When the substrate 20 is formed by back exposure using carbon nanotube (CNT) paste as an electron emission unit to be formed later, the glass substrate may be a glass substrate. Transparent substrates such as

도 4는 본 발명에 따른 기판을 에칭한 후 캐소드 전극을 형성하는 것을 개략적으로 도시한 도면이다. 이에 도시된 바와 같이, 상기 기판(20)은 소정 간격을 가지고 스트라이프 형태의 패턴으로 에칭하게 된다. 이때, 상기 기판(20)의 두께는 일반적인 기판의 두께보다 약간 더 두껍게 형성되며 그 소정 두께만큼 에칭하게 된다. 이때, 상기 소정 두께는 캐소드 전극(21)이 형성될 정도의 두께로 형성하는 것이 바람직하다. 4 is a view schematically illustrating forming a cathode electrode after etching a substrate according to the present invention. As shown in the drawing, the substrate 20 is etched in a stripe-shaped pattern at predetermined intervals. At this time, the thickness of the substrate 20 is slightly thicker than the thickness of the general substrate is etched by a predetermined thickness. In this case, the predetermined thickness is preferably formed to a thickness such that the cathode electrode 21 is formed.

도 3b에 도시된 바와 같이, 상기 기판(20)상에 도전성 물질을 이용하여 캐소드 전극(21)을 형성하게 된다. 여기서, 상기 캐소드 전극(21)은 투명 도전체 예컨대 ITO(Indium Tin Oxide)가 사용될 수 있으며, 상기 기판(20)상에 소정 간격 및 소정 두께로 형성된 스트라이프 형태의 패턴에 형성하게 된다. 이때, 상기 캐소드 전극(21)에는 데이터 구동부 또는 주사 구동부로부터 인가되는 데이터 신호 또는 주사 신호가 공급된다. As shown in FIG. 3B, the cathode electrode 21 is formed on the substrate 20 using a conductive material. Here, the cathode electrode 21 may be a transparent conductor such as indium tin oxide (ITO), and may be formed in a stripe-shaped pattern formed on the substrate 20 at predetermined intervals and a predetermined thickness. At this time, the cathode electrode 21 is supplied with a data signal or a scan signal applied from the data driver or the scan driver.

도 3c에 도시된 바와 같이, 상기 캐소드 전극(21)이 형성된 기판상에 순차적으로 제 1 절연층(22) 및 제 1 게이트 전극(23)을 형성하는 단계를 수행한다. As shown in FIG. 3C, the first insulating layer 22 and the first gate electrode 23 are sequentially formed on the substrate on which the cathode electrode 21 is formed.

상기 캐소드 전극(21)상에 절연 물질을 도포하여 제 1 절연층(22)을 형성하고, 상기 제 1 절연층(22)상에 도전성이 있는 금속, 예컨대 크롬(Cr)을 스퍼터링(sputtering)에 의해 증착하여 제 1 게이트 전극(23)을 형성한다.  An insulating material is coated on the cathode electrode 21 to form a first insulating layer 22, and a conductive metal such as chromium (Cr) is sputtered on the first insulating layer 22. By vapor deposition to form the first gate electrode 23.

그리고, 상기 형성된 제 1 게이트 전극(23) 및 제 1 절연층(22)의 적층구조 상부에 포토레지스트(PR)를 도포한 후 패터닝하여 기판(20)상에서 형성된 캐소드 전극(21)의 일부가 노출되도록 제 1 절연층(22) 및 제 1 게이트 전극(23)을 식각하여 절연홀(24)을 형성한다. In addition, a portion of the cathode electrode 21 formed on the substrate 20 is exposed by coating and patterning a photoresist PR on the stacked structure of the first gate electrode 23 and the first insulating layer 22. The first insulating layer 22 and the first gate electrode 23 are etched to form an insulating hole 24 so as to be etched.

도 3d에 도시된 바와 같이, 상기 제 1 게이트 전극(23)상에 제 2 절연층(25) 및 제 2 게이트 전극(26)을 형성한다. 구체적으로, 제 2 절연층(25) 상에 전도성이 양호한 금속, 예컨대 금(Au), 은(Ag), 백금(Pt), 알루미늄(Al), 크롬(Cr) 및 이들의 합금 중에서 선택된 적어도 하나의 도전성 금속 재료로 이루어질 수 있다. 예컨대 크롬(Cr)을 스퍼터링(sputtering)에 의해 대략 2,500Å~3,000Å 정도의 두께로 증착하여 제 2 게이트 전극(26)을 형성한다. As shown in FIG. 3D, a second insulating layer 25 and a second gate electrode 26 are formed on the first gate electrode 23. Specifically, at least one selected from a metal having good conductivity on the second insulating layer 25 such as gold (Au), silver (Ag), platinum (Pt), aluminum (Al), chromium (Cr), and alloys thereof. It may be made of a conductive metal material. For example, the second gate electrode 26 is formed by depositing chromium (Cr) to a thickness of about 2,500 kPa to 3,000 kPa by sputtering.

여기서, 상기 제 2 게이트 전극(26) 및 상기 제 2 절연층(25)의 패터닝도 상기 전술한 물질층의 패터닝 방법에 의해 절연홀(14)을 형성하게 된다. 이때, 상기 제 2 게이트 전극(26) 및 상기 제 2 절연층(25)을 상기 캐소드 전극(21)이 노출될 때까지 건식 또는 습식 식각하여 상기 절연홀(24)을 형성한다. Here, the patterning of the second gate electrode 26 and the second insulating layer 25 also forms the insulating hole 14 by the patterning method of the material layer described above. At this time, the second gate electrode 26 and the second insulating layer 25 are dry or wet etched until the cathode electrode 21 is exposed to form the insulating hole 24.

그 다음, 도 3e에 도시된 바와 같이, 상기 결과물상에 탄소나노튜브(CNT;CarbonNano Tube) 페이스트를 스크린 프린팅하여 도포한다. 기판(20)의 후면에서 자외선(UV)를 조사하여 CNT 페이스트를 선택적으로 노광시킨다. 그리고, 아세톤 등의 현상제를 사용하여 포토레지스트(PR)를 제거하면, 포토레지스트(PR)가 제거되면서 노광되지 않은 CNT 페이스트도 함께 제거되고, 노광된 부위의 CNT 페이스트만 남아 CNT 이미터(28)를 형성하게 된다. 소정의 온도, 예컨대 460 ℃ 정도의 온도에서 소성 공정을 거치게 되면, CNT 이미터(28)는 소성과 동시에 수축하면서 원하는 높이를 가지게 된다. Next, as shown in FIG. 3E, carbon nanotube (CNT) paste is screen printed on the resultant. The back surface of the substrate 20 is irradiated with ultraviolet (UV) light to selectively expose the CNT paste. When the photoresist PR is removed using a developer such as acetone, the unexposed CNT paste is also removed while the photoresist PR is removed, and only the CNT paste of the exposed portion remains. ). When the firing process is performed at a predetermined temperature, for example, about 460 ° C., the CNT emitter 28 shrinks simultaneously with firing to have a desired height.

본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이 다. Although the present invention has been described with reference to the embodiments illustrated in the drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

이상의 설명에서와 같이, 본 발명은 전자방출기판 및 그 제조방법은 기판을 에칭하여 에칭된 부분에 캐소드 전극을 형성하여 단선 불량을 감소시킬 수 있다.As described above, according to the present invention, the electron emission substrate and the method of manufacturing the same may reduce the disconnection defect by forming a cathode on the etched portion by etching the substrate.

Claims (5)

소정 간격의 스트라이프 형태로 패터닝된 기판과; A substrate patterned in the form of stripes at predetermined intervals; 상기 기판의 패터닝된 부분에 도전성 물질을 이용하여 형성된 캐소드 전극과; A cathode electrode formed on the patterned portion of the substrate using a conductive material; 상기 캐소드 전극상에 순차적으로 형성된 절연층 및 게이트 전극을 포함하는 것을 특징으로 하는 전자방출표시장치. And an insulating layer and a gate electrode sequentially formed on the cathode electrode. 기판을 소정 간격의 스트라이프 형태로 패터닝하는 단계와; Patterning the substrate in the form of stripes at predetermined intervals; 상기 기판의 패터닝된 부분에 도전성 물질을 이용하여 캐소드 전극을 형성하는 단계와; Forming a cathode electrode using a conductive material on the patterned portion of the substrate; 상기 캐소드 전극상에 순차적으로 절연층 및 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 전자방출표시장치의 제조방법. And sequentially forming an insulating layer and a gate electrode on the cathode electrode. 제 2항에 있어서, The method of claim 2, 상기 기판은 상기 캐소드 전극의 두께만큼 더 두꺼운 글래스로 형성되는 것을 특징으로 하는 전자방출표시장치. And the substrate is formed of glass thicker than the thickness of the cathode electrode. 제 2항에 있어서, The method of claim 2, 상기 게이트 전극상에 또 다른 절연층 및 게이트 전극이 더 형성되어 이중 게이트 구조를 갖는 것을 특징으로 하는 전자방출표시장치. And an insulating layer and a gate electrode are further formed on the gate electrode to have a double gate structure. 제 2항에 있어서, The method of claim 2, 상기 기판에 패터닝되는 부분은 상기 캐소드 전극이 형성되는 소정 두께로 에칭되는 것을 특징으로 하는 전자방출표시장치. And the portion patterned on the substrate is etched to a predetermined thickness at which the cathode electrode is formed.
KR1020050098335A 2005-10-18 2005-10-18 Electron emission device and the method of fabricating thereof KR20070042424A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050098335A KR20070042424A (en) 2005-10-18 2005-10-18 Electron emission device and the method of fabricating thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050098335A KR20070042424A (en) 2005-10-18 2005-10-18 Electron emission device and the method of fabricating thereof

Publications (1)

Publication Number Publication Date
KR20070042424A true KR20070042424A (en) 2007-04-23

Family

ID=38177309

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050098335A KR20070042424A (en) 2005-10-18 2005-10-18 Electron emission device and the method of fabricating thereof

Country Status (1)

Country Link
KR (1) KR20070042424A (en)

Similar Documents

Publication Publication Date Title
JP4880568B2 (en) Surface conduction electron-emitting device and electron source using the electron-emitting device
JP5038109B2 (en) Method for manufacturing surface conduction electron-emitting device, surface conduction electron-emitting device, and electron source using the electron-emitting device
US6821175B1 (en) Method of manufacturing a field electron emission cathode having at least one cathode electrode
JP2006502555A (en) Barrier metal layer of carbon nanotube flat panel display
US7486012B2 (en) Electron emission device with auxiliary electrode and manufacturing method thereof
KR20070012134A (en) Electron emission device having a focus electrode and a fabrication method for thereof
US7336028B2 (en) Electron emission device having multi-layered gate electrode structure
KR20070042424A (en) Electron emission device and the method of fabricating thereof
JP3000467B2 (en) Multi-electron source and image forming apparatus
US20050093426A1 (en) Field emission display and method of manufacturing the same
KR20060001503A (en) Electron emission device comprising resistance layer between cathode electrodes
KR20070060834A (en) Method for electron emission device
JP4058187B2 (en) Electron source substrate, image display device, and electron source substrate manufacturing method
KR20070001582A (en) Electron emission device and the fabrication method for thereof
KR20060104654A (en) Electron emission device and method for manufacturing the same
KR20070017867A (en) Electron emission device and a fabrication method for thereof
KR20060029078A (en) Method of fabricating electron emission device
KR20060131385A (en) Electron emission device and the fabrication method for thereof
KR100784511B1 (en) Appratus for Field Emission Display and Method for fabricating thereof
KR100556746B1 (en) Field emission device
KR940011723B1 (en) Method of manufacturing fed
KR20070004343A (en) Electron emission device and the fabrication method for thereof
KR20070014842A (en) Electron emission device having a focus electrode and a fabrication method for thereof
KR20060122477A (en) Electron emission device and the fabrication method for thereof
KR20070012132A (en) Electron emission device and the fabrication method for thereof

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination